CN102591590B - 多芯片存储器件和控制该存储器件的方法 - Google Patents

Abstract

提供了一种多芯片存储器件和控制该存储器件的方法。多芯片存储器件包括：第一存储器芯片；以及第二存储器芯片，与第一存储器芯片共享输入/输出信号线，其中，第一存储器芯片和第二存储器芯片中的每一个通过参考命令历史确定是否执行没有附带地址的命令。

Description

多芯片存储器件和控制该存储器件的方法

相关申请的交叉引用

本申请要求2010年12月3日提交的第10-2010-0122920号韩国专利申请的优先权，其全部内容通过引用包含于此。

技术领域

本公开涉及半导体存储器件，更具体地，涉及包括多个存储器芯片的多芯片存储器件和控制该存储器件的方法。

背景技术

随着移动设备技术发展，要求小型化的和重量轻的半导体产品。为此，更多的器件被集成在单个芯片面积上以增加功能和容量。而且，开发了用于把多个芯片集成到一个半导体芯片封装中的技术。

在封装技术中，双管芯封装(DualDiePackage，DDP)是一种多芯片封装技术，并且是用于把具有相同结构的两个芯片安装在一个封装中的技术。由于这两个芯片具有相同的接口，所以如果DDP的操作和单个芯片的相同则其是有益的。

发明内容

示范性实施例提供了一种包括多个被封装的相同存储器芯片的多芯片存储器件和控制该存储器件的方法，所述多芯片存储器件被外部存储器控制器识别为单个存储器芯片并作为单个存储器芯片来控制。

根据示范性实施例的方面，提供了一种多芯片存储器件，其包括：第一存储器芯片；以及第二存储器芯片，其与第一存储器芯片共享输入/输出信号线，其中，第一存储器芯片和第二存储器芯片中的每一个通过参考命令历史确定是否执行没有附带地址的命令。

没有附带地址的(unaccompaniedbyanaddress)命令可以是状态读取命令。

第一存储器芯片和第二存储器芯片中的一个可以响应于状态读取命令通过输出驱动器输出当前执行的操作的状态。

第一存储器芯片和第二存储器芯片中没有输出当前执行的操作的状态的一个可以将输出驱动器的输出端子保持在高阻(Hi-Z)状态。

第一存储器芯片和第二存储器芯片中的每一个还可以包括：芯片选择器，其通过参考芯片地址检测是否选择芯片；命令跟踪器，其顺序地存储输入的命令和被选择芯片的状态数据；以及，输出使能控制器，其参考状态读取命令和状态数据控制输出驱动器输出状态数据。

没有附带地址的命令可以包括挂起命令或恢复命令。

第一存储器芯片和第二存储器芯片中的每一个可以存储连续输入的命令和命令的输入顺序信息。

当挂起命令或恢复命令被输入时，第一存储器芯片和第二存储器芯片中的每一个可以通过参考命令的输入顺序信息确定挂起操作或恢复操作。

当挂起命令被输入时，第一存储器芯片和第二存储器芯片中最近选择的一个芯片挂起正被执行的操作。

当恢复命令被输入时，可以首先恢复最近操作通过挂起命令挂起的存储器芯片的被挂起的操作。

第一存储器芯片和第二存储器芯片中的每一个可以包括：芯片选择器，其参考芯片地址检测是否选择芯片；以及，命令跟踪器，其存储对应于第一存储器芯片和第二存储器芯片中的每一个的命令的历史信息和命令的输入顺序信息，其中，命令跟踪器通过参考历史信息和输入顺序信息来确定执行挂起命令还是恢复命令。

命令跟踪器可以将最近通过芯片地址选择的一个存储器芯片的操作设置成要响应于挂起命令被首先挂起。

命令跟踪器可以响应于恢复命令将最近通过芯片地址选择的一个存储器芯片的操作设置成将首先被恢复。

根据另一示范性实施例的方面，提供了一种输出包括共享输入/输出信号线的多个存储器芯片的多芯片存储器件的状态信号的方法，包括：存储从外部提供的命令和地址；参考命令和地址，存储被选择的芯片的驱动状态；从外部接收状态读取命令；以及，输出被选择芯片的驱动状态信号，并把未被选择的存储器芯片的输出端子设置在高阻(Hi-Z)状态。

状态读取命令可以输出没有附带芯片地址的状态信号。

根据另一示范性实施例的方面，提供了一种在包括共享输入/输出信号线的多个存储器芯片的多芯片存储器件中执行命令的方法，包括：存储用于多芯片中的每一个的命令和命令的输入顺序信息；接收挂起命令或恢复命令；以及，当通过参考存储的命令和输入序列信息执行挂起操作或恢复操作时，首先挂起或恢复最近从多个存储器芯片中选择的一个存储器芯片的操作。

当挂起命令或恢复命令被输入时，可以不提供芯片地址。

首先挂起或恢复的操作可以包括响应于挂起命令首先挂起最近通过芯片地址选择的一个存储器芯片的操作。

首先挂起或恢复的操作可以包括响应于恢复命令首先恢复最近通过芯片地址选择的一个存储器芯片的操作。

根据另一示范性实施例的方面，提供了一种多芯片存储器件，包括：第一存储器芯片；以及，第二存储器芯片，与第一存储器芯片共享输入/输出信号线，其中，当从多芯片存储器件外部的外部设备输入的地址和存储器单元阵列中的特定地址匹配时，第一存储器芯片和第二存储器芯片中的每一个访问缓冲存储器而不访问存储器单元阵列。

第一存储器芯片和第二存储器芯片中的每一个还可以包括叠加窗口使能模式选择器，其根据来自外部设备的地址与特定地址是否匹配来确定是否进入叠加窗口使能模式。

在叠加窗口使能模式期间，输入地址被同时存储在第一存储器芯片和第二存储器芯片中。

附图说明

附图被包括以提供进一步的理解，并且附图被结合在本说明书中并构成本说明书的一部分。附图示出了示范性实施例，并且与描述一起，用来解释本发明概念的原理。在附图中：

图1是示出根据示范性实施例的存储器系统的框图；

图2是根据示范性实施例的多芯片存储器件的框图；

图3是示出根据示范性实施例的操作多芯片存储器件200的方法的流程图；

图4是示出根据示范性实施例的多芯片存储器件的框图；

图5是示出图4的多芯片存储器件的输出驱动器的电路图；

图6是示出根据示范性实施例的多芯片存储器件的操作的定时图；

图7是示出根据另一示范性实施例的多芯片存储器件的命令堆栈操作的流程图；

图8是示出图2的多芯片存储器件的CMD跟踪器的框图；

图9是示出在单芯片情况下编程PGM和擦除ERS操作的状态图；

图10是示出根据示范性实施例的多芯片存储器件中编程PGM和擦除ERS操作的状态图；

图11是根据另一示范性实施例的多芯片存储器件的定时图；

图12是示出图2的多芯片存储器件中的存储器单元阵列和叠加窗口寄存器的框图；

图13是示出根据另一示范性实施例的多芯片存储器件的操作的流程图；

图14是示出图2的多芯片存储器件的OWEN模式选择器的配置的框图；

图15是示出图14的OWEN模式选择器的OWBA比较器的逻辑图；以及

图16是示出根据示范性实施例的包括半导体存储器的信息处理系统的框图。

具体实施方式

应该理解，前述一般性说明和下面的详细描述是示范性的。在示范性实施例中详细指示了参考数字，并且它们的例子被表示在参考附图中。在每种可能的情况下，在描述和附图中，相同的参考数字用于指示相同或者类似的元素。相同的参考数字通篇指示相同的元素。

本发明概念可通过其它示范性实施例来具体实施或者应用。此外，详细描述可以根据不同的观点和应用而修正或者修改，并且这些观点和应用在本发明概念的范围、技术理念和其它目的以内。下面将参考附图更详细地描述示范性实施例。

图1是示出根据示范性实施例的存储器系统的框图。存储器系统包括存储器控制器100和多芯片存储器件200。

存储器控制器100把用于编程和读取操作的命令和地址传送到多芯片存储器件200。存储器控制器100可以执行一般的控制操作以响应于来自主机的请求来访问多芯片存储器件200。

多芯片存储器件200包括第一芯片(MC1)220和第二芯片(MC2)240。第一芯片220和第二芯片240可以包括具有相同结构的管芯(die)。即，第一芯片220的管芯可以具有和第二芯片240的管芯相同的结构。对应于第一芯片220和第二芯片240的管芯中的每一个，从存储器控制器100接收相同的命令和地址。多芯片存储器件200实际包括多个存储器芯片，例如，第一芯片220和第二芯片240，但是多芯片存储器件200被外部设备或者控制器识别为单个芯片并作为单个芯片来控制。从存储器控制器110提供的地址ADDR可以包括至少一个用于将第一芯片220与第二芯片240区别的地址位。例如，如果访问512Mb存储器芯片的地址是19位，则封装了两个512MB存储器芯片的双管芯封装(DualDiePackage，DDP)的地址可以是20位，包括至少一个添加的位。即，包括一个管芯的1Gb存储器芯片的地址可以是20位。因此，在DDP外部的存储器控制器100未能认识到多芯片存储器件200具有两个512M芯片，而是将该多芯片存储器件200识别为一个1Gb芯片并作为一个1Gb芯片来控制。

为了把多个相同的存储器芯片识别为单个芯片并作为单个芯片来控制，多芯片存储器件200可以以和单芯片相同的方法响应于外部命令或者控制。为了使多芯片存储器件200以和单芯片相同的方式来响应，如果两个芯片对无地址的命令或者控制的响应被清晰地限定，以使得例如多芯片存储器件200中的第一芯片220和第二芯片240中的每一个响应于轮询(polling)命令或者挂起-恢复(suspend-resume)命令而相互不竞争则是有益的。

图2是根据示范性实施例的多芯片存储器件的框图。多芯片存储器件200包括具有相同结构的第一芯片220和第二芯片240。第一芯片220包括叠加窗口寄存器221、写入驱动器222、编程控制(PGMCTRL)233、存储器单元阵列223、读出放大器(或S/A)224、输出数据缓冲器225、I/O226、OEN控制(OENCTRL)227、命令(CMD)跟踪器228、芯片地址(ADDR)选择232、命令解码器(CMDDEC)230、OWEN模式选择器231、以及解码器和锁存器229。类似地，第二芯片240包括叠加窗口寄存器241、写入驱动器242、编程控制253、存储器单元阵列243、读出放大器(或S/A)244、输出数据缓冲器245、I/O246、OEN控制247、命令跟踪器248、芯片地址选择252、命令解码器250、OWEN模式选择器251、以及解码器和锁存器249。第一芯片220和第二芯片240的配置和功能可以基本相同。因此，为了描述方便，将只描述第一芯片220的配置和功能。

存储器单元阵列223包括多个位线(BLi，其中i是0或者自然数)、多个字线(WLj，其中j是0或者自然数)，以及连接到位线BLi和字线WLj的多个存储器单元。存储器单元可以是快闪存储器和电阻存储器单元，如相变随机访问存储器(Phase-changeRandomAccessMemory，PRAM)和电阻随机访问存储器(ResistiveRandomAccessMemory，RRAM)，其中，编程操作比读取操作花费更长的时间。存储器单元阵列可以被划分为多个分区(partitions)，并且分区可以包括多个片(tiles)。

写入驱动器222可以响应于编程控制233的控制信号把数据写入存储器单元中。写入驱动器222可以通过I/O226把暂时存储在写入缓冲器中的要写入的数据写入存储器单元阵列223中，写入缓冲器例如叠加窗口寄存器221。

读出放大器224执行存储在存储器单元阵列223中的数据的验证读取或者读取操作。验证读取操作表示用于确定数据的编程操作是否成功的读取操作。当典型的读取命令被输入时，则读出放大器224读出(senses)存储在被选择的存储器单元中的数据，并将该数据作为二进制数据输出。

当命令和地址被从多芯片存储器件200外部的设备输入时，芯片地址选择232检测芯片地址位是相同的。芯片地址选择232从输入地址参考用于选择芯片的位值，并激活对应芯片的操作。以相同方式，第二芯片240中的芯片地址选择252从输入地址参考用于选择芯片的位值，并确定是否激活第二芯片240。芯片地址选择232和芯片地址选择252确定第一芯片220和第二芯片240中的哪一个工作。例如，如果在DDP中使用最高位(MSB)区分第一芯片220和第二芯片240，则当MSB值是‘0’时可以选择第一芯片220，并且当MSB值是‘1’时可以选择第二芯片240。

命令解码器230解码从存储器控制器100输入的命令。此外，命令解码器230包括OWEN模式选择231。OWEN模式选择231根据输入地址确定是访问叠加窗口寄存器221还是存储器单元阵列223。

解码器和锁存器229包括列地址解码器和行地址解码器。列地址解码器可以从多个位线BLi选择至少一个位线，并且行地址解码器可以从多个字线WLi选择至少一个字线。

命令跟踪器228存储第一芯片220和第二芯片240的每个操作状态。例如，当具有逻辑值‘0’的芯片地址和读取命令被施加于第一芯片220时，命令跟踪器228可以存储指示第一芯片220执行读取操作的状态。除了第一芯片220以外，命令跟踪器228还可以存储输入第二芯片240的命令。因此，除了输入到第一芯片220的命令以外，第一芯片220中的命令跟踪器228还存储输入到第二芯片240的命令和它们的次序信息。命令跟踪器228的功能被与第二芯片240中的命令跟踪器248的功能类似地执行。

OEN控制237响应于从命令解码器230和命令跟踪器228提供的控制信号控制I/O。将参考图4更详细地描述OEN控制器227的操作。I/O226可以输出存储在输出数据缓冲器225中的数据，或者，可以把输入的用于编程的数据传送到叠加窗口寄存器221。此外，I/O226包括稍后描述的输出驱动器，因此当数据被从一个芯片输出时可以防止另一芯片的数据输出。关于多芯片存储器件200，尽管从多芯片存储器件200外部的设备，多芯片被识别为一个存储器芯片或作为一个存储器芯片控制，多芯片中的每一个均可以相互不干扰地做出响应。

图3到图6分别是用于示出根据示范性实施例的多芯片存储器件的轮询操作的流程图、框图和定时图。在例如快闪存储器、PRAM和RRAM的非易失存储器件中，编程操作典型地比读取操作花费更长的时间。在读取操作和编程操作之间具有较大带宽差别的存储器件的情况下，提供了基于握手(handshake-based)的接口以增加信道效率。为此，存储器控制器在把操作执行命令提供给存储器件之后，检查用于确认操作完成的设备读取位(DeviceReadBit，DRB)。诸如DRB检查的状态读取命令典型地不包括地址。因此，在多芯片存储器件200的情况下，接收相同命令的芯片中的哪个芯片输出DRB信号变成了问题。根据示范性实施例，关于状态读取操作，公开了允许多芯片相互不干扰地做出响应的装置和方法。

图3是示出根据示范性实施例的操作多芯片存储器件200的方法的流程图。参考图2和图3，将描述在例如轮询命令的读取操作期间多芯片中的每一个的操作过程。

在操作S110中，多芯片存储器件200从存储器控制器100接收命令和芯片地址。在操作S120中，多芯片存储器件200把对应于接收的命令和芯片地址的芯片的状态存储在命令跟踪器228和248的每一个中。在操作S130中，轮询命令的状态被检测。即，在操作130中检查到用于确认多芯片存储器件200的操作状态的轮询命令周期性地返回。

然后，确认是否执行了轮询操作。如果轮询命令被输入，则过程移动到操作S150，用于参考先前存储的命令和芯片地址输出状态。即，根据存储的按芯片地址选择的芯片的状态激活多芯片封装的DRB。相反，在操作S140中，如果没有轮询命令被输入，则操作返回到用于检测轮询命令输入的操作S130。

在操作S150中，当前被激活的芯片的状态通过先前输入的命令作为DRB信号输出到外部设备。即，只有被芯片地址选择的芯片才把先前输入命令的操作是否被执行的结果传送到外部设备。但是，在操作S150中，未被芯片地址选择的芯片可以把输出驱动器的输出节点保持在高阻(Hi-Z)状态。

根据上面方法的状态命令输出，即使多芯片包括至少两个芯片，该多芯片也可以无干扰地对状态读取命令做出响应。

图4是示出根据示范性实施例的多芯片存储器件200的框图。具体来说，图4示出了图2的部件中和轮询操作以及命令跟踪相关的部件和其依照的信号线。第一芯片220的每一功能块以及第二芯片240的每一对应功能块可以执行相同的功能。因此，将只描述第一芯片220的功能块。

芯片地址选择232包括比较器232a和只读存储器(ROM)232b。ROM232b存储代表第一芯片220的地址的地址位。例如，当使用MSB把第一芯片220和第二芯片240彼此区分时，第一芯片220可以把‘0’作为MSB值存储在ROM232b中，并且第二芯片240可以把‘1’作为MSB值存储在ROM252b中。

比较器232a把存储在ROM232b中的地址位值与来自存储器控制器100的芯片地址值进行比较，然后确认这两个值是否相同。然后，比较结果被传递到命令解码器230和命令跟踪器228。例如，如果芯片地址是‘0’，第一芯片220可以被激活，并且，如果芯片地址是‘1’，则第二芯片240可以被激活。

命令解码器230把从存储器控制器100输入的命令解码，然后把被解码的命令传送到命令跟踪器228和OEN控制227。此外，当接收到轮询命令时，把信号传送到OEN控制227。

命令跟踪器228从芯片地址选择232接收激活的芯片信息，并从命令解码器230接收命令。然后，命令跟踪器228存储第一芯片220的状态。然后，命令跟踪器228把DRB使能信号DRBEN_0传送到OEN控制227和输出驱动器226a。

OEN控制227从命令解码器230接收轮询信号和DRB使能信号DRBEN_0，并把输出使能信号OEN_0传送到输出驱动器226a。

输出驱动器226a接收输出使能信号OEN_0和DRB使能信号DRBEN_0，然后把DRB_0向外部传送到多芯片封装。如果输出使能信号OEN_0处于非活动(inactive)状态，则输出驱动器226a把输出节点保持在高阻(Hi-Z)状态。然后，输出驱动器226a把输出节点保持在高阻(Hi-Z)状态，即使DRB使能信号DRBEN_0处于非活动状态。与输出驱动器226a的操作相同地控制输出驱动器246a的操作。

图5是示出输出驱动器226a的详细例子的电路图，输出驱动器226a是图4的多芯片存储器件的部件。参考图5，包括三态缓冲器的输出驱动器226a根据DRB使能信号DRBEN_0和输出使能信号OEN_0来确定是否输出DRB信号DRB_0。为此，输出驱动器226a可以包括用于DRB使能信号DRBEN_0和输出使能信号OEN_0的AND运算的门G1。根据DRB使能信号DRBEN_0和输出使能信号OEN_0的AND运算控制三态缓冲器。

根据这个配置，只有当第一芯片220执行输入命令时，DRB信号DRB_0才可以被向外部传送到多芯片器件200。在另一方面，当DRB使能信号DRBEN_0和输出使能信号OEN_0的任何一个处于非活动状态时，输出驱动器226a可以把输出端子保持在高阻(Hi-Z)状态。

图6是示出根据示范性实施例的多芯片存储器件的操作的定时图。参考图4和图6，当具有值‘0’的芯片地址和擦除命令ERS被从存储器控制器100传送时，第一芯片220被激活。因此，信号ERS_0被升高到逻辑‘高’电平，并且第二芯片240的信号ERS_1被保持在逻辑‘低’电平。第一芯片220执行数据的擦除操作并把状态存储在命令跟踪器228中。命令跟踪器228把具有逻辑‘高’电平的DRB使能信号DRBEN_0传送到OEN控制227和输出驱动器226a。此刻，第二芯片240的命令跟踪器248把具有逻辑‘低’电平的DRB使能信号DRBEN_1传送到OEN控制247和输出驱动器246a。

以后，当轮询命令被输入到第一芯片220和第二芯片240中的每一个时，第一芯片220的OEN控制227产生具有逻辑‘高’电平的输出使能信号OEN_0。第二芯片240的输出使能信号OEN_1被保持在逻辑‘低’电平。即，在第二芯片240中产生的DRB信号DRB_1变成非活动，并且第一芯片220的输出驱动器226a中的DRB信号DRB_0被向外部传送到多芯片存储器件200。

图7到图11是根据另一示范性实施例的示图。在读取和编程操作之间具有带宽差别的存储器件中，使用挂起-恢复命令序列。为了执行在当前工作的存储器件中突然出现的紧急操作，使用挂起-恢复命令序列。在针对擦除操作ERS需要长执行时间的存储器的情况下，挂起SUS命令被输入以停止进行中的擦除操作ERS并执行另一操作。但是，当挂起-恢复操作被连续地重复时，使用命令堆栈操作来提供输入命令的顺序执行。

典型地，挂起SUS和恢复RSM命令没有附带地址。在单个芯片的情况下，只有挂起SUS或者恢复RSM命令，命令堆栈操作是可能的，但是在包括多个芯片的多芯片存储器件的情况下，由于不清楚哪个芯片的哪个操作被挂起或恢复，所以提供其辨析方法(clarifyingmethod)是有益的。根据另一示范性实施例，即使在多芯片存储器件中重复输入挂起-恢复命令，每个多芯片也可以不混乱地执行指定的操作。将参考图7到图11更详细地描述用于这个操作的方法和装置。

图7是示出根据另一示范性实施例的多芯片存储器件的命令堆栈操作的流程图。参考图7，参考来自外部设备的命令和芯片地址，在挂起-恢复操作期间，图2的多芯片存储器件200可以作为一个芯片操作来做出响应。这将在下面更详细地描述。

在操作S210中，图2的多芯片存储器件200从图2的外部存储器控制器100接收芯片地址和命令。在操作S220中，命令跟踪器228存储每个存储器芯片220和240接收的命令及其每一个输入顺序。

然后，在操作S230中检测挂起操作或恢复操作命令是否被输入。如果挂起操作或恢复操作命令未被输入，则过程返回操作S220，用于连续地存储输入的命令及其相互的输入顺序。相反，如果挂起操作或恢复操作命令被输入，则在操作S240中，参考存储在命令跟踪器228中的命令输入顺序执行挂起操作或恢复操作。

在操作S240中，相应的第一和第二存储器芯片220和240中的命令跟踪器228和248参考关于所有先前输入命令的历史执行挂起操作或恢复操作。例如，当第一芯片220在编程操作期间接收到挂起命令时，第一芯片220的编程操作被挂起。此外，当第一芯片220接收到擦除命令和挂起命令，然后第二芯片240接收到编程命令和挂起命令时，命令跟踪器228和248存储一般命令的输入历史。然后，当恢复命令被输入时，则第二芯片240的编程操作被恢复。当恢复命令被再次输入时，则第一芯片220的被挂起的擦除操作被恢复。

即，关于DDP，当挂起-恢复操作的命令被输入时，芯片地址没有被一起输入。因此，为了准确地执行挂起-恢复命令，参考了存储在命令跟踪器228和248中的命令的历史。

图8是示出图2的命令跟踪器228的例子的框图。命令跟踪器228包括第一芯片220的状态寄存器311、第二芯片240的状态寄存器312，以及命令顺序寄存器313。第一芯片220的状态寄存器311存储第一芯片220的操作状态。例如，当第一芯片220执行擦除操作时，擦除ERS操作状态被存储。第二芯片240的状态寄存器312存储第二芯片240的操作状态。例如，当在第二芯片240中执行编程操作时，编程PGM操作状态被存储。命令顺序寄存器313顺序地存储在每个芯片中输入的命令。例如，当在执行期间，在第一芯片220中挂起擦除操作，然后在第二芯片240中挂起编程操作，然后恢复命令被连续输入时，命令顺序寄存器313可以存储“ERS[0]-SUS-PGM[1]-SUS-RSM-RSM”。

命令跟踪器228参考存储在状态寄存器311、状态寄存器312和命令顺序寄存器313中的命令历史确定是否执行无地址的命令。

图9是示出在单芯片情况下编程PGM和擦除ERS操作的例子的状态图。由于存储器控制器100可以把多芯片存储器件200设置为单个芯片，并且可以传送命令，所以状态图500示出了当使用存储器控制器100时的状态。

空闲(IDLE)510中的存储器件从存储器控制器100接收到编程信号PGM或者擦除信号ERS并执行它。例如，存储器件在接收到编程信号pgm后在PGM520中执行编程操作，并在接收到挂起信号sus后，在PGMSUS530中编程操作被编程挂起(programsuspended)。然后，在接收到恢复信号rsm后，在PGM520中状态返回编程操作。当编程操作PGM完成时，则存储器件把信号done(完成)传送到存储器控制器。

作为另一个例子，在接收到擦除信号ers后，在ERS540中执行擦除操作，并且在接收到挂起信号sus后，在ERSSUS550中擦除操作被擦除挂起(erasesuspended)。然后，在再次接收到恢复信号rsm后，在PGM540中状态返回到擦除操作。但是，当在ERSSUS550中接收到编程信号pgm时，在PGMERSSUS560中，编程操作被在擦除挂起状态中执行。当在上面的状态中再次接收到挂起信号sus时，则在PGMSUSERSSUS570中挂起擦除操作和编程操作。在这种情况下，当恢复信号rsm被输入时，则在PGMERSSUS560中首先恢复最近被挂起的写入操作。

图10是示出根据示范性实施例的在多芯片存储器件中的编程PGM和擦除ERS操作的例子的状态图。当在包括两个芯片的DDP中执行编程或擦除操作时，这两个芯片中只有一个执行操作。但是，由于从外部设备的视点，这两个芯片的操作被识别为单个芯片的操作，所以假设空闲芯片执行伪操作。

例如，当接收到编程信号pgm和芯片地址‘1’信号(pgmmtch＝1)时，在空闲610中的多芯片存储器件200在PGM630中在第二芯片240上执行编程操作。由于存储器控制器100把多芯片存储器件200设置为单个芯片，因此尽管第一芯片220不工作，其可以处于pPGM620中。当在PGM630中挂起信号sus被输入时，第二芯片在PGMSUS631中挂起编程操作，然后，在再次接收到恢复信号rsm后返回到PGM630。当编程操作PGM完成时，则存储器件200把操作完成信号done传送到存储器控制器100。

作为另一个例子，当接收到擦除信号ers和芯片地址‘0’信号(mtch＝0)时，在ERS640中，存储器件200在第一芯片220中执行擦除操作。第二芯片240不处于工作状态，但是假设第二芯片240在pERS650中执行伪擦除操作。当挂起信号sus被再次输入到存储器件时，在ERSSUS641中挂起第一芯片220的擦除操作。然后，当再次输入恢复信号rsm时，状态返回到ERS640。但是，当在ERSSUS641中输入编程信号pgm和芯片地址‘1’信号(mtch＝1)时，第二芯片240在PGMERSSUS644中执行编程操作。当在上面的状态中输入挂起信号sus时，在PGMSUSERSSUS645中第一芯片220的擦除操作和第二芯片240的编程操作被挂起。在这种情况下，当恢复信号rsm被输入时，则在PGMERSSUS644中首先恢复最近被挂起的第二芯片240的编程操作。

图11是根据另一示范性实施例的多芯片存储器件的定时图。参考图4、图7、图8、图10和图11，当芯片地址‘0’值和擦除命令ERS被从存储器控制器100传送时，第一芯片220执行擦除操作。相应地，响应于轮询命令，信号ERS_0被升高到逻辑‘高’电平并且DRB使能信号DRBEN_0被升高到逻辑‘高’电平。

然后，当挂起命令SUS被传送时，则第一芯片220执行的擦除操作需要被挂起。相应地，代表第一芯片220的擦除操作是否被执行的信号ERS_0被降低到逻辑‘低’电平，并且信号ERSSUS_0被升高到逻辑‘高’电平。

然后，当芯片地址‘1’值和编程命令PGM被输入时，代表第二芯片240中的编程操作的状态的信号PGM_1被升高到逻辑‘高’电平。随着第一芯片220的DRB使能信号DRBEN_0响应于轮询命令被降低到逻辑‘低’电平，第二芯片240的ERB使能信号DRBEN_1被升高到逻辑‘高’电平。

然后，当挂起信号SUS被输入时，第二芯片240当前执行的编程操作需要被挂起。相应地，代表第二芯片240中的编程操作的状态的信号PGM_1被降低到逻辑‘低’电平。

然后，如果恢复命令被连续输入，则芯片220和240中的每一个参考芯片220和240的命令和存储在命令跟踪器228和248中的命令输入顺序执行恢复操作。即，最近挂起的操作被首先恢复。因此，第二芯片240的编程操作被响应于第一恢复命令恢复。然后，第一芯片220的擦除操作响应于输入的恢复命令被恢复。

图12到图15分别是根据另一示范性实施例的在多芯片存储器件中叠加操作模式的框图、流程图和框图。在例如快闪存储器、PRAM和RRAM的非易失存储器件中，编程操作典型地比读取操作花费更长的时间。因此，读取操作可以无中间阶段地直接访问存储器单元阵列223，但是编程操作可以首先把数据存储在例如静态随机访问存储器(SRAM)的具有较快编程速度的缓冲器中，然后把数据存储在存储器单元阵列223中。缓冲器可以被称作叠加窗口寄存器221。

图12是示出图2的多芯片存储器件中的存储器单元阵列和叠加窗口寄存器的框图。由于第一芯片220和第二芯片240具有相同的功能块，这里将只描述第一芯片220。存储器单元阵列223被划分为多个分区，并且每个分区可以包括多个片。

叠加窗口寄存器221的地址不被单独分配，并且使用存储器单元阵列223的部分区域的地址。因此，叠加窗口基地址(OverlayWindowBaseAddress，OWBA)，即存储器单元阵列221的具体地址，不指示存储器单元阵列223，而指示叠加窗口寄存器221。此外，当叠加窗口使能(OverlayWindowEnable，OWEN)模式被输入时，使用对应于OWBA的命令来控制内部操作，例如用于把存储在叠加窗口寄存器221中的数据写入存储器单元阵列223中的操作。

图13是示出根据另一示范性实施例的多芯片存储器件的操作的流程图。参考图2和图13，在操作S310中，多芯片存储器件200从存储器控制器100接收命令和地址。在芯片地址选择232和252选择了一个芯片之后，在操作S310中，输入的命令和地址被传送到命令解码器230和250。在操作S320中，命令解码器230和250中的OWEN模式选择器231和251从接收的地址中去除芯片地址，然后，在操作S330中，在把无芯片地址的接收到的地址和OWBA进行比较之后确定是否进入模式。即，在操作S330中，确定命令是否是叠加窗口内的存储器地址。如果剩余地址位对应于OWBA，则在操作S340中访问叠加窗口寄存器221和241。但是，如果剩余地址位不和OWBA对应，则在操作S350中访问存储器单元阵列223和243。

图14是示出图2的OWEN模式选择器231的配置的框图。OWEN模式选择器231包括OWBA存储器261和OWBA比较器260。

参考图2、图12、图13和图14，当输入OWEN模式选择器231的地址包括k+m+n位时，该k位选择芯片，该m位确定是否要进入OWEN模式。该n位指示子地址。例如，当包括两个被封装在一起的512M存储器芯片的DDP中的叠加窗口寄存器的容量是8Kb时，用于选择芯片的k位的数量可以是1，并且用于确定进入OWEN模式的m位的数量可以是6，并且除此之外代表子地址的n位的数量可以是13。

在用于选择芯片的k位的情况下，根据安装在存储器封装中的管芯的数量，在DDP中k位可以被设置为1位，在四管芯封装(QuadrupledDiePackage，QDP)中被设置为2位，在八管芯封装(OctupleDiePackage，QDP)中被设置为3位，等等。

当检查OWEN模式选择器231的操作时，当从存储器控制器100接收到k+m+n位的地址262时，OWBA比较器260把m位与存储在OWBA存储器261中的OWBA进行比较。如果输入地址262对应于OWBA，则进入OWEN模式，然后访问叠加窗口寄存器，而如果输入地址262不对应于OWBA，则访问存储器单元阵列。n位子地址代表叠加窗口寄存器或者存储器单元阵列被访问之后的地址。

图15是示出图14的OWBA比较器260的逻辑图。

在输入到OWEN模式选择231的地址中，总共m位(A[0]到A[m-1])(即从第k到k+m-1位)和OWBA(B[0]到B[m-1])被输入XOR门60，以确定它们是否相同，然后，XOR门60的输出值被输入AND门63，以便只当所有输入值相同时才可以确定是否进入OWEN模式。

图15中所示的OWBA比较器260的配置只是一个例子。因此，本领域技术人员将会清楚，上面的反相器的数量和逻辑器件的配置可被修改以实现相同的目的，并且也可能由于半导体存储器件的定时特性所致而部分地变化。

图16是示出根据示范性实施例的包括半导体存储器的信息处理系统的框图。参考图16，根据示范性实施例的DDP1120被安装在例如移动设备或者桌面计算机的信息处理系统中。信息处理系统1000可以包括调制解调器1500、中央处理单元(CPU)1200、RAM1300和用户接口1400，它们通过系统总线1600电连接到DDP1120。DDP1120可以具有和上述存储器系统基本相同的配置。DDP1120存储由CPU1200处理的数据或者从外部设备输入的数据。尽管在图中未示出，但是本领域技术人员将会清楚，信息处理系统1300还可以包括应用芯片组、相机图像处理器(CameralImageProcessor，CIS)和输入/输出设备，等等。

根据示范性实施例的存储器件或者存储器控制器可以通过各种封装来安装。例如，根据示范性实施例的存储器件和/或存储器控制器可以通过以下封装被安装，例如：堆叠封装(packageonPackage，PoP)、球栅阵列(BallGridArrays，BGA)、芯片级封装(ChipScalePackage，CSP)、塑料有引线芯片载体(PlasticLeadedChipCarrier，PLCC)、塑料双列直插封装(PlasticDualIn-linePackage，PDIP)、华夫盘中管芯(DieinWafflePack)、晶圆形式中的管芯(DieinWaferForm)、板上芯片(COB)、陶瓷双列直插封装(CeramicDualIn-linePackage，CERDIP)、塑料公制四方扁平封装(PlasticMetricQuadFlatPack，MQFP)、薄扁平封装(ThinQuadFlatPack，TQFP)、小外形集成电路(SmallOutlineIntegratedCircuit，SOIC)、收缩型小外形封装(ShrinkSmallOutlinePackage，SSOP)、薄小外形封装(ThinSmallOutlinePackage，TSOP)、封装中系统(SystemInPackage，SIP)、多芯片封装(MultiChipPackage，MCP)、晶圆级制造封装(Wafer-levelFabricatedPackage，WFP)和晶圆级处理堆叠封装(Wafer-levelProcessedStackPackage，WSP)。

根据本发明概念的多芯片存储器件利用多个封装在一起的相同存储器芯片提高了数据存储容量，并且也提供了控制多芯片存储器件以便作为单个芯片执行相同操作的方法。

上面公开的主题要被视为说明性的而非限制性的，并且所附权利要求意图涵盖落入本发明概念的真实精神和范围内的所有这些修改、增强和其他示范性实施例。因此，就法律所允许的最大程度，本发明概念的范围要由下面的权利要求及其等同物的允许的最宽泛解释来确定，并且不应该被前面的详细描述限制或者约束。

Claims (11)

1.一种多芯片存储器件，包含：

第一存储器芯片，以及

第二存储器芯片，其与第一存储器芯片共享信号线，

其中，第一存储器芯片和第二存储器芯片中的每一个通过参考命令历史确定是否执行没有附带地址并经由所述信号线接收的命令，以及存储命令的输入顺序信息，

其中，没有附带地址的命令包括状态读取命令、挂起命令和恢复命令，以及

其中，当所述挂起命令或恢复命令被输入时，第一存储器芯片和第二存储器芯片中的每一个通过参考命令的输入顺序信息确定挂起操作或恢复操作。

2.如权利要求1所述的多芯片存储器件，其中，当所述状态读取命令被输入时，第一存储器芯片和第二存储器芯片中的一个响应于所述状态读取命令，通过输出驱动器输出当前执行的操作的状态。

3.如权利要求1所述的多芯片存储器件，其中，当所述状态读取命令被输入时，第一存储器芯片和第二存储器芯片中没有输出当前执行的操作的状态的芯片将输出驱动器的输出端子保持在高阻(Hi-Z)状态。

4.如权利要求1所述的多芯片存储器件，其中，当所述状态读取命令被输入时，第一存储器芯片和第二存储器芯片中的每一个还包含：

芯片选择器，其通过参考芯片地址检测是否选择芯片；

命令跟踪器，其顺序地存储输入命令和指示被选择芯片的状态数据的信息；和

输出使能控制器，其参考状态读取命令和状态数据控制输出驱动器输出状态数据。

5.如权利要求1所述的多芯片存储器件，其中，当所述挂起命令被输入时，第一存储器芯片和第二存储器芯片中最近选择的一个芯片挂起正被执行的操作。

6.如权利要求1所述的多芯片存储器件，其中，当所述恢复命令被输入时，首先恢复最近操作通过所述挂起命令挂起的存储器芯片的被挂起的操作。

7.如权利要求1所述的多芯片存储器件，其中，当所述挂起命令或恢复命令被输入时，第一存储器芯片和第二存储器芯片中的每一个包含：

芯片选择器，其通过参考芯片地址检测是否选择芯片；和

命令跟踪器，其存储对应于第一存储器芯片和第二存储器芯片中的每一个的命令的历史信息和命令的输入顺序信息，

其中，所述命令跟踪器通过参考历史信息和输入顺序信息来确定执行挂起命令还是恢复命令。

8.如权利要求7所述的多芯片存储器件，其中，所述命令跟踪器响应于挂起命令将最近通过芯片地址选择的一个存储器芯片的操作设置成将首先被挂起。

9.如权利要求7所述的多芯片存储器件，其中，所述命令跟踪器响应于恢复命令将最近通过芯片地址选择的一个存储器芯片的操作设置成将首先被恢复。

10.一种输出包括共享信号线的多个存储器芯片的多芯片存储器件的状态信号的方法，该方法包含：

存储命令和地址；

选择所述多个存储器芯片中的一个存储器芯片；

通过参考所述命令和地址确定是否执行没有附带地址的命令，以及存储命令的输入顺序信息；

其中，没有附带地址的命令包括状态读取命令、挂起命令和恢复命令，以及

其中，当所述挂起命令或恢复命令被输入时，所选择的存储器芯片通过参考命令的输入顺序信息确定挂起操作或恢复操作。

11.一种访问作为单个存储器芯片器件的、包括多个存储器芯片的多芯片存储器件的方法，该方法包含：

从多芯片存储器件外部的外部设备接收第一命令，第一命令包括用来寻址多芯片存储器件内的多个存储器芯片之一的一个或多个位；

使用所述一个或多个位选择所述多个存储器芯片中的一个存储器芯片；

由被选择的存储器芯片执行第一命令；

从外部设备接收不包括任何地址位的第二命令；和

根据命令历史，确定是否执行第二命令，

其中，第二命令包括状态读取命令、挂起命令和恢复命令，

其中，当所述挂起命令或恢复命令被输入时，被选择的存储器芯片通过参考命令的输入顺序信息确定挂起操作或恢复操作。