CN102569255B - 具有三维层叠封装结构的集成电路 - Google Patents

具有三维层叠封装结构的集成电路 Download PDF

Info

Publication number
CN102569255B
CN102569255B CN201110210342.2A CN201110210342A CN102569255B CN 102569255 B CN102569255 B CN 102569255B CN 201110210342 A CN201110210342 A CN 201110210342A CN 102569255 B CN102569255 B CN 102569255B
Authority
CN
China
Prior art keywords
semiconductor chip
chip
break
hole
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110210342.2A
Other languages
English (en)
Other versions
CN102569255A (zh
Inventor
李康设
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102569255A publication Critical patent/CN102569255A/zh
Application granted granted Critical
Publication of CN102569255B publication Critical patent/CN102569255B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种集成电路，包括第一半导体芯片，所述第一半导体芯片包括沿竖直方向插入的用于第一电压的多个第一穿通芯片通孔和用于第二电压的多个第二穿通芯片通孔。第二半导体芯片层叠在第一半导体芯片之上，并包括所述多个第一穿通芯片通孔和所述多个第二穿通芯片通孔。多个第一连接焊盘被配置为通过耦接相应的第一穿通芯片通孔而将第一半导体芯片与第二半导体芯片耦接；多个第二连接焊盘被配置为通过耦接相应的第二穿通芯片通孔而将第一半导体芯片与第二半导体芯片耦接。第一导线被配置为将所述多个第一连接焊盘彼此耦接，第二导线被配置为将所述多个第二连接焊盘彼此相耦接。隔离层插入第一导线与第二导线之间。

Description

具有三维层叠封装结构的集成电路
相关申请的交叉引用
本申请要求2010年12月17日提交的韩国专利申请No.10-2010-0129743的优先权，其全部内容通过引用合并在本文中。
技术领域
本发明的示例性实施例涉及一种半导体设计技术，更具体而言涉及一种具有三维(3D)层叠封装结构的半导体集成电路。
背景技术
用于封装半导体集成电路的技术已经开发出来用以满足对可靠的小尺寸封装的需要。具体地，响应于对电气/电子设备的微型化和高性能的需求，近来已经开发出与层叠封装有关的各种技术。
半导体技术领域的“层叠封装”指的是具有两个或更多个沿竖直方向层叠的芯片或封装体的器件。通过实施层叠封装，半导体存储器件所具有的存储容量可以是通过典型半导体集成工艺所获得的存储容量的两倍或更多。由于层叠封装在存储容量、封装密度和封装尺寸方面的优势，因此加快了对层叠封装的研发。
层叠封装可以通过先层叠半导体芯片然后封装所述层叠的半导体芯片来形成。可选地，层叠封装可以通过首先封装半导体芯片然后层叠已封装的半导体芯片来形成。层叠封装中的各个半导体芯片经由金属线或穿通芯片通孔彼此电连接。使用穿通芯片通孔的层叠封装具有的结构是，使得半导体芯片经由形成在半导体衬底内的穿通芯片通孔而沿竖直方向彼此物理连接和电连接。
图1是说明包括穿通芯片通孔的半导体芯片的立体图。
参见图1，通过在半导体芯片A的内部形成孔，用具有良好导电性的金属、例如Cu来填充孔以形成穿通芯片通孔B，然后将另一个半导体芯片A层叠在具有穿通芯片通孔B的半导体芯片A的顶上，来形成层叠封装C。多个层叠的半导体芯片A被封装在封装衬底、例如印刷电路板(PCB)中，以形成半导体集成电路。通常，上述半导体集成电路被称为三维(3D)层叠封装半导体集成电路。
图2是示出3D层叠封装半导体集成电路的剖视图。为了简便起见，示出和描述的3D层叠封装半导体集成电路仅包括层叠在封装衬底的表面上的四个半导体芯片。
参见图2，3D层叠封装半导体集成电路(下文称为“半导体集成电路”)100包括封装衬底110、第一至第四半导体芯片120、130、140和150、第一至第四穿通芯片通孔120A、130A、140A和150A以及第一至第三连接焊盘160、170和180。第一至第四半导体芯片120、130、140和150沿竖直方向层叠在封装衬底110的顶表面上。第一至第四穿通芯片通孔120A、130A、140A和150A分别提供给第一至第四半导体芯片120、130、140和150。第一连接焊盘160形成在第一半导体芯片120与第二半导体芯片130之间，以将第一穿通芯片通孔120A连接于第二穿通芯片通孔130A。第二连接焊盘170形成在第二半导体芯片130与第三半导体芯片140之间，以将第二穿通芯片通孔130A连接于第三穿通芯片通孔140A。第三连接焊盘180形成在第三半导体芯片140与第四半导体芯片150之间，以将第三穿通芯片通孔140A连接于第四穿通芯片通孔150A。
封装衬底110将外部控制器(未示出)与第一半导体芯片120电连接。封装衬底110包括在封装衬底110的底表面上并用于为连接外部控制器提供电连接的外部连接端子102。此外，封装衬底110包括在封装衬底110的上表面上并用于对第一至第四半导体芯片120、130、140和150提供电连接的内部连接端子104。如此，封装衬底110经由外部连接端子102与外部控制器进行信号和电力的接口以将接收的信号和电力传送给第一半导体芯片102，以及经由外部连接端子102将从第一至第四半导体芯片120、130、140和150接收的信号传送给外部控制器。例如，印刷电路板(PCB)可以用作封装衬底110。
第一至第四半导体芯片120、130、140和150响应于从封装衬底110提供的信号和电力来执行特定的操作。例如，第一至第四半导体芯片120、130、140和150储存从外部控制器提供的数据，或者将储存的数据提供给外部控制器。掺杂了P型杂质的P型衬底可以用作第一至第四半导体芯片120、130、140和150。此时，用于特定操作的若干个电路被设置在形成于P型衬底上表面的有源层上。
第一至第四穿通芯片通孔120A、130A、140A和150A与各种信号和电力相接口，并且所述第一至第四穿通芯片通孔120A、130A、140A和150A是使用具有良好导电性的金属、例如Cu、Al等来实现的。第一至第四穿通芯片通孔120A、130A、140A和150A可以是穿通硅通孔(TSV)。在下文中，为了简便起见，将描述用于与电力(例如，电源电压信号、接地电压信号等)接口的第一至第四穿通芯片通孔120A、130A、140A和150A。
第一至第三连接焊盘160、170和180可以分别包括凸块焊盘(bumppad)。
下面将详细描述半导体集成电路100。半导体集成电路100具有与以半导体芯片-连接焊盘-半导体芯片为顺序的连接配置和结构相似的连接配置和相似的结构。因此，为了简便起见，将仅描述半导体集成电路100的W1部分。
在放大的W1部分中，第三半导体芯片140包括多个第三穿通芯片通孔140A，且第四半导体芯片150包括多个第四穿通芯片通孔150A。多个第三连接焊盘180布置在第三半导体芯片140与第四半导体芯片150之间，以将第三穿通芯片通孔140A连接于各个第四穿通芯片通孔150A。多个第三隔离层140B分别包围所述多个第三穿通芯片通孔140A的各个周围。多个第四隔离层150B分别包围所述多个第四穿通芯片通孔150A的各个周围。所述多个第三隔离层140B防止所述多个第三穿通芯片通孔140A与第三半导体芯片140之间电连接。所述多个第四隔离层150B防止所述多个第四穿通芯片通孔150A与第四半导体芯片150之间电连接。由于所述多个第三连接焊盘180的缘故，第三半导体芯片140与第四半导体芯片150之间形成了开口S。通常以聚合物来填充开口S。
如上所述，半导体集成电路100经由第一至第四穿通芯片通孔120A、130A、140A和150A来供电。因此，由于改善的带宽的缘故，可以减少功耗和信号延迟且可以提高操作性能。
然而，半导体集成电路100可能具有下述不足。
第一至第四穿通芯片通孔120A、130A、140A和150A应当分别被提供给第一至第四半导体芯片120、130、140和150。结果，第一至第四半导体芯片120、130、140和150可能在尺寸上有所增加，且考虑到半导体集成电路朝高集成发展的趋势，这种在尺寸上的增加可能是不期望的。为了解决这种情况，可以去除布置在第一至第四半导体芯片120、130、140和150的有源层上的各种电路之中的不必要的电路。例如，可以去除包括在半导体芯片的外围区中的存储电容器(reservoircapacitor)，以减小半导体芯片的尺寸。然而，这种方案使得经由第一至第四穿通芯片通孔120A、130A、140A和150A提供的电力不稳定。另外，这可能导致第一至第四半导体芯片120、130、140和150故障并且影响半导体集成电路100的操作可靠性。
发明内容
本发明的示例性实施例涉及一种能够减小集成电路的尺寸并且稳定地提供电力的集成电路。
根据本发明的一个示例性实施例，一种集成电路包括：第一半导体芯片，所述第一半导体芯片包括沿竖直方向插入的用于第一电压的多个第一穿通芯片通孔和用于第二电压的多个第二穿通芯片通孔；层叠在第一半导体芯片之上的第二半导体芯片，所述第二半导体芯片包括所述多个第一穿通芯片通孔和所述多个第二穿通芯片通孔；多个第一连接焊盘，所述多个第一连接焊盘被配置为通过耦接相应的第一穿通芯片通孔而将第一半导体芯片与第二半导体芯片耦接；多个第二连接焊盘，所述多个第二连接焊盘被配置为通过耦接相应的第二穿通芯片通孔而将第一半导体芯片和第二半导体芯片耦接；第一导线，所述第一导线被配置为将所述多个第一连接焊盘彼此耦接；第二导线，所述第二导线被配置为将所述多个第二连接焊盘彼此耦接；以及隔离层，所述隔离层插入在第一导线和第二导线之间。
根据本发明的另一个示例性实施例，一种集成电路包括：半导体芯片，所述半导体芯片掺杂了第一导电类型杂质，且被配置为接收第一电压；第二穿通芯片通孔，所述第二穿通芯片通孔沿竖直方向插在半导体芯片中，且被配置为接收第二电压；以及掺杂区，所述掺杂区布置在半导体芯片的底部，与第二穿通芯片通孔相耦接，并且被掺杂了与第一导电类型杂质不同的第二导电类型杂质。
根据本发明的又一个示例性实施例，一种集成电路包括：第一半导体芯片，所述第一半导体芯片掺杂了第一导电类型杂质，且被配置为接收第一电压；第二半导体芯片，所述第二半导体芯片层叠在第一半导体芯片上，被掺杂了第一导电类型杂质，且被配置为接收第一电压；多个第一穿通芯片通孔和多个第二穿通芯片通孔，所述多个第一穿通芯片通孔和所述多个第二穿通芯片通孔沿竖直方向插在第一半导体芯片和第二半导体芯片中，且被配置为接收第二电压；第一掺杂区，所述第一掺杂区布置在第一半导体芯片的底部，与所述多个第二穿通芯片通孔相耦接，且被掺杂了与第一导电类型杂质不同的第二导电类型杂质；第二掺杂区，所述第二掺杂区布置在第二半导体芯片的底部，与沿竖直方向插入第二半导体芯片中的所述多个第二穿通芯片通孔相耦接，且被掺杂了第二导电类型杂质；多个第一连接焊盘，所述多个第一连接焊盘被配置为通过耦接相应的第一穿通芯片通孔而将第一半导体芯片与第二半导体芯片耦接；多个第二连接焊盘，所述多个第二连接焊盘被配置为通过耦接相应的第二穿通芯片通孔而将第一半导体芯片与第二半导体芯片耦接；第一导线，所述第一导线被配置为将所述多个第一连接焊盘彼此耦接；第二导线，所述第二导线被配置为将所述多个第二连接焊盘彼此耦接；以及隔离层，所述隔离层插在第一导线与第二导线之间。
附图说明
图1是示出包括穿通芯片通孔的半导体芯片的立体图。
图2是3D层叠封装半导体集成电路的剖视图。
图3图示根据本发明的第一示例性实施例的集成电路的剖视图。
图4是说明具有图3所示的第三高电压线和低电压线的结构的一个实例的图。
图5图示根据本发明的第二示例性实施例的集成电路的剖视图。
图6图示根据本发明的第三示例性实施例的集成电路的剖视图。
具体实施方式
下面将参照附图更加详细地描述本发明的示例性实施例。然而，本发明可以用不同的方式来实施，并且不应当理解为限于本文所描述的实施例。确切地说，提供这些实施例使得对于本领域技术人员而言，本说明书将是清楚且完整的，并且将充分传达本发明的范围。在整个说明书中，在本发明的各幅附图和各个实施例中相同的附图标记涉及相同的部件。
附图并非按比例绘制，且在一些实例中，为了清楚地图示出实施例的特征，对比例进行了放大。
在以下的描述中，将针对集成电路包括层叠在封装衬底上的四个半导体芯片的情况来描述示例性的实施例。此外，为了简便起见，将针对穿通芯片通孔仅进行电力的接口/传送的情况来描述示例性实施例，尽管应当理解的是穿通芯片通孔也可以对其它信号进行接口/传送。
图3图示根据本发明的第一示例性实施例的集成电路的剖视图。
参见图3，集成电路200包括与外部控制器(未示出)相耦接的封装衬底210。第一至第四半导体芯片220、230、240和250层叠在封装衬底210的顶表面之上。多个第一至第四穿通芯片通孔220A、230A、240A和250A分别被提供给第一至第四半导体芯片220、230、240和250。多个第一至第三连接焊盘260、270和280分别被设置在所述半导体芯片之间，并且连接第一至第四穿通芯片通孔220A、230A、240A和250A。第一至第三低电压线292A、294A和296A被设置为与第一至第三连接焊盘260、270和280相连接，并且与相应的低电压连接焊盘相耦接。第一至第三高电压线292B、294B和296B被设置为与第一至第三连接焊盘260、270和280相连接，并且与高电压连接焊盘相耦接。
封装衬底210将外部控制器(未示出)与第一半导体芯片220耦接。封装衬底210包括在封装衬底210的底表面上并，用于向外部控制器提供电连接的外部连接端子202。此外，封装衬底210包括在封装衬底210的顶表面上与第一穿通芯片通孔220A连接并用于向第一至第四半导体芯片220、230、240和250提供电连接的内部连接端子204。如此，经由外部连接端子202从外部控制器向给封装衬底210供电，以将所提供的电力传送给第一至第四半导体芯片220、230、240和250。例如，可以使用印刷电路板(PCB)作为封装衬底210。
第一至第四半导体芯片220、230、240和250响应于经由封装衬底210提供的外部电力来执行特定的操作。例如，第一至第四半导体芯片220、230、240和250储存从外部控制器提供的数据，或者将储存的数据提供给外部控制器。掺杂了P型杂质的P型衬底可以用作第一至第四半导体芯片220、230、240和250。此时，用于执行特定操作的若干个电路被设置在形成于P型衬底上表面的有源层上。
第一至第四穿通芯片通孔220A、230A、240A和250A接收电力，并且所述第一至第四穿通芯片通孔220A、230A、240A和250A是利用具有高导电率的金属、例如Cu、Al等来实现的。第一至第四穿通芯片通孔220A、230A、240A和250A可以是穿通硅通孔(TSV)。
第一至第三连接焊盘260、270和280可以分别包括凸块焊盘。第一至第三低电压线292A、294A和296A以及第一至第三高电压线292B、294B和296B可以分别包括金属线。
下面将详细描述半导体集成电路200。半导体集成电路200具有与以半导体芯片-连接焊盘-半导体芯片为顺序的连接配置和结构相似的连接配置和相似的结构。因此，为了简便起见，将仅描述半导体集成电路200的W2部分。
在放大的W2部分中，多个第三穿通芯片通孔240A中的每个沿竖直方向提供给第三半导体芯片240。所述多个第三穿通芯片通孔240A包括用于低电压的多个第三穿通芯片通孔242A和用于高电压的多个第三穿通芯片通孔244A。多个第三隔离层240B分别包围所述多个第三穿通芯片通孔240A的各个周围。所述多个第三隔离层240B防止所述多个第三穿通芯片通孔240A与第三半导体芯片240电耦接。
多个第四穿通芯片通孔250A中的每个沿竖直方向提供给第四半导体芯片250。所述多个第四穿通芯片通孔250A包括用于低电压的多个第四穿通芯片通孔252A和用于高电压的多个第四穿通芯片通孔254A。第四穿通芯片通孔252A和第四穿通芯片通孔254A沿水平方向交替地设置。多个第四隔离层250B分别包围所述多个第四穿通芯片通孔250A的各个周围。所述多个第四隔离层250B防止所述多个第四穿通芯片通孔250A与第四半导体芯片250电耦接。
所述多个第三连接焊盘280包括用于低电压的多个第三连接焊盘282和用于高电压的多个第三连接焊盘284。所述多个第三低电压连接焊盘282将所述多个第三低电压穿通芯片通孔242A连接于所述多个第四低电压穿通芯片通孔252A。所述多个第三高电压连接焊盘284将所述多个第三高电压穿通芯片通孔244A连接于所述多个第四高电压穿通芯片通孔254A。
第三低电压线296A将所述多个第三低电压连接焊盘282彼此连接。第三高电压线296B将所述多个第三高电压连接焊盘284彼此连接。第三低电压线296A与第三高电压线296B平行地设置。由于这种连接的缘故，在第三低电压线296A和第三高电压线296B之间可以形成寄生电容。附图标记298表示隔离层，所述隔离层将第三低电压线296A和第三高电压线296B分别连接到所述多个第三连接焊盘280中的相应的连接焊盘。第三半导体芯片240与第四半导体芯片250之间形成有开口S1、S2和S3。开口S1形成在第三半导体芯片240与第三高电压线296B之间。开口S2形成在第三高电压线296B与第三低电压线296A之间。开口S3形成在第三低电压线296A与第四半导体芯片250之间。在开口S1和S3中，形成聚合物层。在开口S2中，形成隔离层。也就是说，聚合物层形成在第三半导体芯片240与第三高电压线296B之间，且形成在第三低电压线296A与第四半导体芯片250之间。第三高电压线296B与第三低电压线296A之间形成隔离层。隔离层可以包括具有高介电常数的氧化物，以增强寄生电容的特性。
如上所述，根据本发明的第一示例性实施例的半导体集成电路包括第一至第三低电压线292A、294A和296A，第一至第三高电压线292B、294B和296B，以及第一至第三低电压线292A、294A和296A与第一至第三高电压线292B、294B和296B之间的隔离层。第一至第三低电压线292A、294A和296A和第一至第三高电压线292B、294B和296B分别平行地设置在两个半导体芯片220与230、230与240以及240与250之间。第一至第三低电压线292A、294A和296A由低电压、例如接地电压VSS偏置。第一至第三高电压线292B、294B和296B由高电压、例如电源电压VDD偏置。因此，在第一至第三低电压线292A、294A和296A与第一至第三高电压线292B、294B和296B之间形成寄生电容。由于寄生电容的缘故，能够稳定经由第一至第四穿通芯片通孔220A、230A、240A和250A提供的电力。换言之，由于寄生电容起到设置在第一至第四半导体芯片220、230、240和250的有源层上的存储电容的作用，因此，可以减少设置在半导体芯片的有源层上的存储电容的数量。相应地，第一实施例的半导体集成电路不仅能够借助于寄生电容器来稳定电力，而且还能够借助于减少的存储电容来降低半导体芯片的尺寸。另外，第一示例性实施例的半导体集成电路可以增强电源网格(powermesh)且因而对噪声具有健壮性，这是因为第一至第三低电压线292A、294A和296A和第一至第三高电压线292B、294B和296B与相应的第一至第三连接焊盘260、270和280连接。
虽然第一实施例描述的是低电压线与高电压线设置在彼此不同的层中，即沿着彼此的竖直方向设置，但是也可以将低电压线和高电压线设置在同一层中，如图4所示。
图4是说明图3所示的第三高电压线和第三低电压线的布置结构的另一个实例的平面图。如图4所示，多个低电压连接焊盘252A’和多个高电压连接焊盘252B’沿一个方向布置。在这种情况下，所述多个低电压连接焊盘252A’和所述多个高电压连接焊盘252B’可以布置在同一层中。也就是说，可以沿水平方向连续地布置相同的连接焊盘252A’或254A’。此时，图3所示的隔离层298不是必需的，因为低电压线296A’和高电压线296B’可以与同一层中的各个连接焊盘相连接。类似地，在由低电压例如接地电压VSS所偏置的低电压线296A’与由高电压例如电源电压VDD所偏置的高电压线296B’之间可以形成寄生电容Cpa。借助于寄生电容，可以稳定地保持电源供应。另外，借助于低电压线296A’和高电压线296B’的布置，可以增强电源网格。
图5图示根据本发明的第二示例性实施例的集成电路的剖视图。
参见图5，集成电路300包括与外部控制器(未示出)相耦接的封装衬底310。第一至第四半导体芯片320、330、340和350层叠在封装衬底310的上表面之上。多个第一至第四穿通芯片通孔320A、330A、340A和350A分别被提供给第一至第四半导体芯片320、330、340和350。多个第一至第三连接焊盘360、370和380分别被布置在所述半导体芯片之间，并且连接所述多个第一至第四穿通芯片通孔320A、330A、340A和350A。
封装衬底310耦合在外部控制器(未示出)与第一半导体芯片320之间。封装衬底310包括在封装衬底310的底表面上并用于向外部控制器提供电连接的外部连接端子302。此外，封装衬底310包括在封装衬底310的上表面上与第一穿通芯片通孔320A连接并用于向第一至第四半导体芯片320、330、340和350提供电连接的内部连接端子304。如此，封装衬底310经由外部连接端子302从外部控制器接收电力，以将提供的电力传送给第一至第四半导体芯片320、330、340和350。例如，印刷电路板(PCB)可以用作封装衬底310。
第一至第四半导体芯片320、330、340和350响应于经由封装衬底310提供的外部电力来执行特定的操作。例如，第一至第四半导体芯片320、330、340和350储存从外部控制器提供的数据，或者将储存的数据提供给外部控制器。由P型杂质掺杂的P型衬底可以用作第一至第四半导体芯片320、330、340和350。此时，用于特定操作的若干个电路被布置在形成于P型衬底上表面的有源层上。由N型杂质掺杂的第一至第四掺杂区320C、330C、340C和350C形成在第一至第四半导体芯片320、330、340和350的底表面上。
第一至第四穿通芯片通孔320A、330A、340A和350A接口/传送电力，并且所述第一至第四穿通芯片通孔320A、330A、340A和350A由具有高导电率的金属，例如Cu、Al等来实现。第一至第四穿通芯片通孔320A、330A、340A和350A可以是穿通硅通孔(TSV)。
第一至第三连接焊盘260、270和280可以分别包括凸块焊盘。
下面将详细描述半导体集成电路300。半导体集成电路300的第一至第四半导体芯片320、330、340和350具有相同的结构。为了简便起见，将仅描述第四半导体芯片350的W3部分。
在放大的W3部分中，由N型杂质掺杂的第四掺杂区350C形成在由P型杂质掺杂的第四半导体芯片350的底表面上。为了快速的电力传输，第四掺杂区350C掺杂了高浓度的N型杂质。
第四穿通芯片通孔350A沿竖直方向提供给第四半导体芯片350和第四掺杂区350C。第四穿通芯片通孔350A包括第四低电压穿通芯片通孔352A和第四高电压穿通芯片通孔354A。
多个第四隔离膜350B分别包围所述多个第四穿通芯片通孔350A的各个周围。所述多个第四隔离膜350B之中的包围第四低电压穿通芯片通孔352A的一些隔离膜使第四低电压穿通芯片通孔352A与第四半导体芯片350和第四掺杂区350C隔离。相反地，所述多个第四隔离膜350B之中的包围第四高电压穿通芯片通孔354A的其它的隔离膜使第四高电压穿通芯片通孔354A仅与第四半导体芯片350隔离。换言之，所述多个第四隔离膜350B之中的包围第四高电压穿通芯片通孔354A的其它的隔离膜不形成在第四高电压穿通芯片通孔354A与第四掺杂区350C之间。由于第四高电压穿通芯片通孔354A与第四掺杂区350C相连接，因此第四掺杂区350C由高电压、例如电源电压VDD偏置。一般地，由P型杂质掺杂的第四半导体芯片350由低电压、例如接地电压VSS偏置。因此，可以由第四半导体芯片350与第四掺杂区350C之间的PN结形成寄生电容，并且所述寄生电容可以在高电压VDD与低电压VSS之间具有显著的耗尽电容值。
如上所述，根据第二示例性实施例的半导体集成电路包括第一至第四半导体芯片320、330、340和350，以及分别形成在第一至第四半导体芯片320、330、340和350的底表面上的第一至第四掺杂区320C、330C、340C和350C。第一至第四半导体芯片320、330、340和350掺杂了P型杂质并且由低电压VSS偏置。第一至第四掺杂区320C、330C、340C和350C由高电压VDD偏置。因此，第一至第四半导体芯片320、330、340和350与第一至第四掺杂区320C、330C、340C和350C之间形成寄生电容。由于寄生电容的缘故，可以稳定经由第一至第四穿通芯片通孔320A、330A、340A和350A提供的电力。换言之，由于寄生电容起到设置在第一至第四半导体芯片320、330、340和350的有源层上的存储电容的作用，因此可以减少设置在半导体芯片的有源层上的存储电容的数量。相应地，第二实施例的半导体集成电路不仅能够借助于寄生电容来稳定电力，而且还能够借助于减少的存储电容来降低半导体芯片的尺寸。另外，第二个示例性实施例的半导体集成电路可以增强电源网格且因而对噪声具有健壮性，这是因为第一至第四掺杂区320C、330C、340C和350C与所述多个高电压穿通芯片通孔、例如354A连接。
图6图示根据本发明的第三示例性实施例的集成电路的剖视图。第三实施例合并了第一示例性实施例和第二示例性实施例。
参见图6，布置了第一至第三连接焊盘460、470和480，且第一至第四半导体芯片420、430、440和450之间分别形成了开口S1、S2和S3。第一至第三连接焊盘460、470和480之间和第一至第四半导体芯片420、430、440和450之间的开放区域中分别形成了开口S1’、S2’和S3’。在开放区域中，平行地布置了第一至第三低电压线492A、494B和496A以及第一至第三高电压线492B、494B和496B。例如，开口S1’形成在第三半导体芯片440与高电压线496B之间。开口S2’形成在高电压线496B与低电压线496A之间。开口S3’形成在低电压线496A与第四半导体芯片450之间。第一至第三低电压线492A、494A和496A与多个第一至第四低电压穿通芯片通孔、例如452A相连接。第一至第三高电压线492B、494B和496B与多个第一至第四高电压穿通芯片通孔、例如454A相连接。
第一至第四掺杂区420C、430C、440C和450C形成在第一至第四半导体芯片420、430、440和450的底表面上。第一至第四掺杂区420C、430C、440C和450C与所述多个第一至第四穿通芯片通孔(例如，454A)相连接，由此由高电压、例如电源电压VDD偏置。
如上所述，根据第三示例性实施例的半导体集成电路包括第一至第三低电压线492A、494A和496A和第一至第三高电压线492B、494B和496B。第一至第三低电压线492A、494A和496A由低电压、例如接地电压VSS偏置。第一至第三高电压线492B、494B和496B由高电压、例如电源电压VDD偏置。因此，第一至第三低电压线492A、494A和496A与第一至第三高电压线492B、494B和496B之间形成寄生电容。
另外，根据第三示例性实施例的半导体集成电路包括第一至第四半导体芯片420、430、440和450，以及分别形成在半导体芯片420、430、440和450的底表面上的第一至第四掺杂区420C、430C、440C和450C。第一至第四半导体芯片420、430、440和450掺杂了P型杂质，并且由低电压VSS偏置。第一至第四掺杂区420C、430C、440C和450C由高电压VDD偏置。因此，第一至第四半导体芯片420、430、440和450与第一至第四掺杂区420C、430C、440C和450C之间形成寄生电容。
由于寄生电容的缘故，可以稳定经由第一至第四穿通芯片通孔420A、430A、440A和450A接口的电力。换言之，由于寄生电容起到设置在第一至第四半导体芯片420、430、440和450的有源层上的存储电容的作用，因此，可以减少设置在半导体芯片的有源层上的存储电容的数量。相应地，第三示例性实施例的半导体集成电路不仅能够借助于寄生电容使得电力稳定，而且还能够借助于减少的存储电容来降低半导体芯片的尺寸。另外，第三个示例性实施例的半导体集成电路可以增强电源网格且因而对噪声具有健壮性，这是因为它包括第一至第三低电压线492A、494A和496A、第一至第三高电压线492B、494B和496B、以及第一至第四掺杂区420C、430C、440C和450C。
如上所述，本发明的示例性实施例可以通过为存储电容提供寄生电容且由此减少设置在有源层上的所需存储电容的数量来降低半导体集成电路的尺寸。此外，本发明的示例性实施例可以借助于寄生电容来稳定电力且增加半导体集成电路的操作可靠性。另外，本发明的示例性实施例可以利用用于提供寄生电容的结构、例如低电压线和高电压线以及掺杂区来增强电源网格，由此对噪声具有健壮性且提高半导体集成电路的操作可靠性。
虽然已经参照具体的实施例描述了本发明，但是本领域技术人员将清楚的是，在不脱离所附权利要求所限定的本发明的精神和范围的前提下可以进行各种变化和修改。

Claims (12)

1.一种集成电路，包括：
第一半导体芯片，所述第一半导体芯片掺杂了第一导电类型杂质，且被配置为接收第一电压；
第二半导体芯片，所述第二半导体芯片层叠在所述第一半导体芯片之上，被掺杂了所述第一导电类型杂质，且被配置为接收所述第一电压；
多个第一穿通芯片通孔和多个第二穿通芯片通孔，所述多个第一穿通芯片通孔和所述多个第二穿通芯片通孔沿竖直方向插在所述第一半导体芯片和所述第二半导体芯片中，且被配置为接收第二电压；
第一掺杂区，所述第一掺杂区布置在第一半导体芯片的底部，与所述多个第二穿通芯片通孔相耦接，且被掺杂了与所述第一导电类型杂质不同的第二导电类型杂质；
第二掺杂区，所述第二掺杂区布置在第二半导体芯片的底部，与沿竖直方向插在所述第二半导体芯片中的所述多个第二穿通芯片通孔相耦接，且被掺杂了第二导电类型杂质；
多个第一连接焊盘，所述多个第一连接焊盘被配置为通过耦接相应的第一穿通芯片通孔而将所述第一半导体芯片耦接于所述第二半导体芯片；
多个第二连接焊盘，所述多个第二连接焊盘被配置为通过耦接相应的第二穿通芯片通孔而将所述第一半导体芯片耦接于所述第二半导体芯片；
第一导线，所述第一导线被配置为将所述多个第一连接焊盘彼此耦接；
第二导线，所述第二导线被配置为将所述多个第二连接焊盘彼此耦接；以及
隔离层，所述隔离层插在所述第一导线与所述第二导线之间。
2.如权利要求1所述的集成电路，还包括：
第一隔离膜，所述第一隔离膜插在除所述第一掺杂区之外的所述第一半导体芯片与插在所述第一半导体芯片中的所述多个第二穿通芯片通孔之间；以及
第二隔离膜，所述第二隔离膜插在除所述第二掺杂区之外的所述第二半导体芯片与插在所述第二半导体芯片中的所述多个第二穿通芯片通孔之间。
3.如权利要求2所述的集成电路，还包括：
第三隔离膜，所述第三隔离膜布置在包括所述第一掺杂区的所述第一半导体芯片与插在所述第一半导体芯片中的所述多个第一穿通芯片通孔之间；以及
第四隔离膜，所述第四隔离膜布置在包括所述第二掺杂区的所述第二半导体芯片与插在所述第二半导体芯片中的所述多个第一穿通芯片通孔之间。
4.如权利要求1所述的集成电路，其中，所述第一导电类型杂质包括P型杂质，且所述第二导电类型杂质包括N型杂质。
5.如权利要求1所述的集成电路，其中，所述第一导线和所述第二导线平行地布置。
6.如权利要求2所述的集成电路，其中，所述第一导线和所述第二导线布置在彼此不同的层中。
7.如权利要求6所述的集成电路，还包括：
第五隔离膜，所述第五隔离膜布置在所述多个第二连接焊盘中与所述第一导线相耦接的部分上；以及
第六隔离膜，所述第六隔离膜布置在所述多个第一连接焊盘中与所述第二导线相耦接的部分上。
8.如权利要求6所述的集成电路，还包括：
聚合物层，所述聚合物层插在所述第一导线与所述第一半导体芯片之间，以及所述第二导线与所述第二半导体芯片之间。
9.如权利要求2所述的集成电路，其中，所述第一导线和所述第二导线布置在同一层中。
10.如权利要求9所述的集成电路，还包括：
聚合物层，所述聚合物层插在所述第一导电层与所述第一半导体芯片之间，以及所述第二导线与所述第二半导体芯片之间。
11.如权利要求1所述的集成电路，其中，所述第一电压是接地电压，且所述第二电压是电源电压。
12.如权利要求1所述的集成电路，其中，所述多个第一穿通芯片通孔和所述多个第二穿通芯片通孔是穿通硅通孔。
CN201110210342.2A 2010-12-17 2011-07-26 具有三维层叠封装结构的集成电路 Active CN102569255B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100129743A KR20120068216A (ko) 2010-12-17 2010-12-17 반도체 집적회로
KR10-2010-0129743 2010-12-17

Publications (2)

Publication Number Publication Date
CN102569255A CN102569255A (zh) 2012-07-11
CN102569255B true CN102569255B (zh) 2016-03-30

Family

ID=46233336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110210342.2A Active CN102569255B (zh) 2010-12-17 2011-07-26 具有三维层叠封装结构的集成电路

Country Status (3)

Country Link
US (1) US8779571B2 (zh)
KR (1) KR20120068216A (zh)
CN (1) CN102569255B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013258271A (ja) * 2012-06-12 2013-12-26 Ps4 Luxco S A R L 半導体装置
KR20140023706A (ko) * 2012-08-17 2014-02-27 에스케이하이닉스 주식회사 반도체 장치의 파워 ｔｓｖ
KR20140112257A (ko) * 2013-03-13 2014-09-23 삼성전자주식회사 반도체 패키지
KR102029682B1 (ko) 2013-03-15 2019-10-08 삼성전자주식회사 반도체 장치 및 반도체 패키지
US9298201B2 (en) 2013-12-18 2016-03-29 International Business Machines Corporation Power delivery to three-dimensional chips
US9378778B1 (en) 2015-06-14 2016-06-28 Darryl G. Walker Package including a plurality of stacked semiconductor devices including a capacitance enhanced through via and method of manufacture
KR102398640B1 (ko) * 2015-11-16 2022-05-18 에스케이하이닉스 주식회사 리저브 캐패시터를 구비한 반도체 집적 회로 장치
KR102410992B1 (ko) * 2015-11-26 2022-06-20 삼성전자주식회사 적층형 메모리 장치, 이를 포함하는 메모리 패키지 및 메모리 시스템
KR102374066B1 (ko) * 2017-03-20 2022-03-14 에스케이하이닉스 주식회사 반도체 메모리 장치
US10134712B1 (en) 2017-08-23 2018-11-20 Micron Technology, Inc. Methods and systems for improving power delivery and signaling in stacked semiconductor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6875921B1 (en) * 2003-10-31 2005-04-05 Xilinx, Inc. Capacitive interposer
US6916706B2 (en) * 2001-05-30 2005-07-12 Matsushita Electric Industrial Co, Ltd. Capacitor sheet, method for producing the same, board with built-in capacitors, and semiconductor device
CN101271873A (zh) * 2007-03-19 2008-09-24 台湾积体电路制造股份有限公司 半导体晶粒与封装结构
CN101350345A (zh) * 2007-07-17 2009-01-21 株式会社日立制作所 半导体器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2780649B2 (ja) * 1994-09-30 1998-07-30 日本電気株式会社 半導体装置
US7233061B1 (en) * 2003-10-31 2007-06-19 Xilinx, Inc Interposer for impedance matching
KR20060081900A (ko) 2005-01-10 2006-07-14 엘지전자 주식회사 엠시엠 비지에이 패키지의 설계 방법 및 엠시엠 비지에이패키지
JP2010056139A (ja) * 2008-08-26 2010-03-11 Toshiba Corp 積層型半導体装置
KR101123804B1 (ko) * 2009-11-20 2012-03-12 주식회사 하이닉스반도체 반도체 칩 및 이를 갖는 적층 반도체 패키지
JP2011176026A (ja) * 2010-02-23 2011-09-08 Fuji Electric Co Ltd 半導体素子の製造方法
US9048112B2 (en) * 2010-06-29 2015-06-02 Qualcomm Incorporated Integrated voltage regulator with embedded passive device(s) for a stacked IC
US8384235B2 (en) * 2011-04-26 2013-02-26 Mitsubishi Heavy Industries, Ltd. Wind turbine generator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6916706B2 (en) * 2001-05-30 2005-07-12 Matsushita Electric Industrial Co, Ltd. Capacitor sheet, method for producing the same, board with built-in capacitors, and semiconductor device
US6875921B1 (en) * 2003-10-31 2005-04-05 Xilinx, Inc. Capacitive interposer
CN101271873A (zh) * 2007-03-19 2008-09-24 台湾积体电路制造股份有限公司 半导体晶粒与封装结构
CN101350345A (zh) * 2007-07-17 2009-01-21 株式会社日立制作所 半导体器件

Also Published As

Publication number Publication date
US20120153497A1 (en) 2012-06-21
US8779571B2 (en) 2014-07-15
KR20120068216A (ko) 2012-06-27
CN102569255A (zh) 2012-07-11

Similar Documents

Publication Publication Date Title
CN102569255B (zh) 具有三维层叠封装结构的集成电路
CN108022916B (zh) 半导体封装和制造半导体封装的方法
KR101046394B1 (ko) 스택 패키지
TWI467736B (zh) 立體積體電路裝置
TWI413236B (zh) 半導體裝置之堆疊製程的靜電放電保護方案
KR101024241B1 (ko) 반도체 장치 및 그를 포함하는 반도체 패키지
US7663903B2 (en) Semiconductor memory device having improved voltage transmission path and driving method thereof
US20080217767A1 (en) Stacked-Chip Semiconductor Device
US8890316B2 (en) Implementing decoupling devices inside a TSV DRAM stack
KR20120093587A (ko) 반도체 패키지
US20160056130A1 (en) Semiconductor integrated circuit including power tsvs
US20130277801A1 (en) Chip package
CN102751258B (zh) 半导体集成电路
CN205282470U (zh) 叠层芯片封装结构
JP5543094B2 (ja) 低ノイズ半導体パッケージ
US20160079210A1 (en) Semiconductor packages including through electrodes and methods of manufacturing the same
US11348893B2 (en) Semiconductor package
KR20120045402A (ko) 반도체 집적회로 및 그의 제조 방법
TWI794021B (zh) 半導體封裝及其製造方法
US20210320085A1 (en) Semiconductor package
US20240055325A1 (en) Semiconductor structure and method for fabricating same
KR20060074091A (ko) 칩 스택 패키지
CN117677204A (zh) 半导体结构、半导体结构的制造方法和半导体器件
CN117650133A (zh) 半导体结构和半导体结构的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant