CN108022916B - 半导体封装和制造半导体封装的方法 - Google Patents

半导体封装和制造半导体封装的方法 Download PDF

Info

Publication number
CN108022916B
CN108022916B CN201711075004.6A CN201711075004A CN108022916B CN 108022916 B CN108022916 B CN 108022916B CN 201711075004 A CN201711075004 A CN 201711075004A CN 108022916 B CN108022916 B CN 108022916B
Authority
CN
China
Prior art keywords
semiconductor
capacitor
substrate
package
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711075004.6A
Other languages
English (en)
Other versions
CN108022916A (zh
Inventor
姜熙源
李钟周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108022916A publication Critical patent/CN108022916A/zh
Application granted granted Critical
Publication of CN108022916B publication Critical patent/CN108022916B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32265—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48108—Connecting bonding areas at different heights the connector not being orthogonal to a side surface of the semiconductor or solid-state body, e.g. fanned-out connectors, radial layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H01L27/0811—MIS diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体封装包括：封装基板，具有上表面和下表面并且包括形成在上表面上的多个基板焊盘；电容器结构，布置在封装基板的上表面上并且包括半导体基板和形成在半导体基板的上表面中的至少一个去耦电容器；多个第一半导体芯片，安装在封装基板上并由电容器结构支撑；第一导电连接构件，将第一半导体芯片的芯片焊盘电连接到基板焊盘；以及第二导电连接构件，将去耦电容器的电容器焊盘电连接到基板焊盘。

Description

半导体封装和制造半导体封装的方法
相关申请的交叉引用
本申请要求于2016年11月4日在韩国知识产权局(KIPO)递交的韩国专利申请10-2016-0146471的优先权，其全部内容通过引用合并于此。
技术领域
示例性实施例涉及半导体封装和制造半导体封装的方法。更具体地，示例性实施例涉及包括去耦电容器的多芯片封装和制造半导体封装的方法。
背景技术
在诸如eMCP(嵌入式多芯片封装)的多芯片封装中，可以安装去耦电容器以减少不期望的同时切换噪声(SSN)的影响，例如当多个输出驱动器在封装中同时切换时在配电中引起的压降。然而，安装在半导体封装中的常规大容量型电容器可能增加半导体封装的整体厚度和面积，并且连接到电容器的布线可能增加电感，从而降低半导体封装的可靠性。
发明内容
示例性实施例提供了一种半导体封装，其能够减小半导体封装的整体尺寸并改善半导体封装的电性能。
在一些实施例中，本公开涉及一种半导体封装，包括：封装基板，具有上表面和下表面，并且包括形成在上表面上的多个基板焊盘；电容器结构，布置在封装基板的上表面上，并且包括半导体基板和形成在半导体基板的上部区域中的至少一个去耦电容器；多个第一半导体芯片，安装在封装基板上，并且由电容器结构支撑；第一导电连接构件，将第一半导体芯片的芯片焊盘电连接到所述多个基板焊盘；以及第二导电连接构件，将去耦电容器的电容器焊盘电连接到所述多个基板焊盘。
在一些实施例中，本公开涉及一种半导体封装，包括：封装基板；第一半导体芯片，安装在封装基板上；电容器结构，以与第一半导体芯片间隔开的方式布置在封装基板上，并且包括半导体基板和形成在半导体基板的上表面中的至少一个去耦电容器；多个第二半导体芯片，安装在封装基板上并由电容器结构支撑；以及导电连接构件，将去耦电容器的电容器焊盘电连接到封装基板的基板焊盘。
在一些实施例中，本公开涉及一种半导体封装，包括：封装基板，具有上表面，并且包括形成在上表面上的多个基板焊盘；电容器结构，布置在封装基板的上表面上，并且包括半导体基板和形成在半导体基板的上表面中的至少一个去耦电容器；第一半导体芯片，以与电容器结构间隔开的方式安装在封装基板上；多个第二半导体芯片，安装在封装基板上，并由电容器结构和第一半导体芯片支撑；第一导电连接构件，将第一半导体芯片的第一芯片焊盘电连接到所述多个基板焊盘；第二导电连接构件，将所述多个第二半导体芯片的第二芯片焊盘电连接到所述多个基板焊盘；以及第三导电连接构件，将去耦电容器的电容器焊盘电连接到所述多个基板焊盘。
附图说明
根据结合附图的以下详细描述，将更清楚地理解示例性实施例。图1至图20表示本文所述的非限制性示例性实施例。
图1是示出了根据示例性实施例的半导体封装的截面图。
图2是示出了图1中的示例性半导体封装的平面图。
图3是示出了图1中的示例性半导体封装的电容器结构的平面图。
图4至图6是示出了图3中的电容器结构的各种示例性类型的硅芯片电容器的截面图。
图7至图11是示出了根据示例性实施例的制造半导体封装的方法的示图。
图12是示出了根据示例性实施例的半导体封装的电容器结构的平面图。
图13是示出了图12中的示例性半导体封装的封装基板的平面图。
图14是示出了根据示例性实施例的半导体封装的电容器结构的平面图。
图15是示出了图14中的示例性半导体封装的封装基板的平面图。
图16是示出了根据示例性实施例的半导体封装的平面图。
图17是示出了根据示例性实施例的半导体封装的截面图。
图18是示出了图17中的示例性半导体封装的封装基板上的电容器结构和第一半导体芯片的截面图。
图19是示出了图18中的示例性电容器结构的平面图。
图20是示出了根据示例性实施例的半导体封装的截面图。
具体实施方式
将理解，当提及元件“连接”或“耦接”到另一元件或在另一元件“之上”时，该元件可以直接连接或耦接到该另一元件或直接在该另一元件之上，或者可以存在介于中间的元件。相比之下，当提及元件“直接连接”、“直接耦接”到另一元件或“直接在”另一元件“之上”时，不存在介于中间的元件。用于描述元件之间的关系的其他词语应以类似的方式来解释(例如，“在……之间”与“直接在……之间”、“相邻”与“直接相邻”等)。然而，除非上下文另有指示，否则如本文所使用的术语“接触”是指连接接触(即触摸)。
当涉及朝向、布局、位置、形状、尺寸、量或其他度量时本文所用术语(例如，“相同”、“相等”、“平面”或“共面”)不必表示完全相同的朝向、布局、位置、形状、尺寸、量或其他度量，而是意在包含例如在由于制造工艺而可能发生的可接受变化内的几乎相同的朝向、布局、位置、形状、尺寸、量或其他度量。除非上下文或其他陈述另有说明，否则术语“基本上”在本文中可以用于强调该含义。例如，被描述为“基本上相同”、“基本上相等”或“基本上平面”的项可以是完全相同、相等或平面的，或者可以在例如由于制造工艺而可能发生的可接受变化内是相同、相等或平面的。
诸如“约”或“大致”等的术语可以反映仅以小的相对方式和/或以不显著改变某些元件的操作、功能或结构的方式变化的量、尺寸、取向或布局。例如，“约0.1至约1”的范围可以包括诸如在0.1附近的0％-5％偏差和在1附近的0％至5％偏差的范围，尤其是如果这种偏差维持与所列出的范围相同的效果。
如本文所使用的，被描述为“电连接”的项被配置为使得电信号可以从一个项传递到另一个项。因此，物理连接到无源电绝缘组件(例如，印刷电路板的预浸料层、连接两个器件的电绝缘粘合剂、电绝缘的底部填充物或模具层等)的无源导电组件(例如，导线、焊盘、内部电线等)不与该组件电连接。此外，彼此“直接电连接”的项通过一个或多个无源元件(例如，导线、焊盘、内部电线、通孔等)电连接。因此，直接电连接的组件不包括通过有源元件(诸如晶体管或二极管)电连接的组件。本文描述的各种焊盘可以连接到与之相连的器件内的内部电路，并且可以发送去往和/或来自它们所附接到的器件的信号和/或电压。
本文描述的半导体器件被具体实现为电子器件，例如半导体存储芯片或半导体逻辑芯片、这种芯片的堆叠、包括封装基板和一个或多个半导体芯片的半导体封装、堆叠式封装器件、或半导体存储模块。本文描述的半导体器件可以被具体实现为易失性存储器或非易失性存储器。包括这种半导体器件的芯片或封装通常也可以被称为半导体器件。
图1是示出了根据示例性实施例的半导体封装的截面图。图2是示出了图1中的半导体封装的平面图。图3是示出了图1中的半导体封装的电容器结构的平面图。图4至图6是示出了图3中的电容器结构的各种类型的硅芯片电容器的截面图。
参考图1至图6，半导体封装100可以包括封装基板110、第一半导体芯片200、具有去耦电容器320的电容器结构300、多个第二半导体芯片400、多个第三半导体芯片500、多个第四半导体芯片600和模制构件700。半导体封装100还可包括多个导电连接构件230、330、430、530、630，其被配置为将第一半导体芯片200、第二半导体芯片400、第三半导体芯片500、第四半导体芯片600和去耦电容器320中的至少一个电连接到封装基板110。
在示例性实施例中，封装基板110可以是具有彼此相对的上表面112和下表面114的基板。例如，封装基板110可以包括印刷电路板(PCB)、柔性基板、带基板等。印刷电路板可以包括其中具有通孔和各种电路元件的多电路板。
多个布线160、162和连接到布线160、162的基板焊盘120可以布置在封装基板110的上表面112上。布线160、162可以在封装基板110的上表面112上延伸。布线160、162可以具有在封装基板110的上表面112上延伸的环形形状。例如，布线160、162可以在上表面112上形成闭环，从而对与布线160、162相连的元件进行电连接。基板焊盘120可以连接到布线160、162的相应端部。例如，布线160、162的至少一部分可以用作基板焊盘120，从而形成着陆焊盘(landing pad)。布线160、162可以包括作为用于向安装在封装基板110上的电气组件供电的电力网的电源布线或接地布线。基板焊盘120可以包括连接到电源布线或接地布线的电源焊盘或接地焊盘。
虽然图中未示出，但是封装基板110还可以包括用于将数据信号传送到电气组件的基板信号布线和基板信号焊盘。另外，虽然示出了一些基板焊盘，但是基板焊盘的数量和位置是示例性示出的，因此可以不限于此。应当理解，为了简洁起见，在图中未示出基板信号焊盘和布线以及基板焊盘，并且将省略关于上述元件的说明。
第一绝缘层140可以形成在封装基板110的上表面112上，以覆盖布线160、162并露出基板焊盘120。第一绝缘层140可以覆盖封装基板110的除了基板焊盘120之外的整个上表面112。例如，第一绝缘层140可以包括阻焊剂。
在示例性实施例中，第一半导体芯片200可以安装在封装基板110上。第一半导体芯片200可以通过粘合构件240粘附到封装基板110的上表面112上。第一半导体芯片200可以包括集成电路。例如，第一半导体芯片200可以是包括逻辑电路的逻辑芯片。逻辑芯片可以是用于控制存储芯片的控制器。
第一半导体芯片200可以在上表面(例如，有源表面)上包括芯片焊盘202。芯片焊盘202可以包括用作电源引脚的输入/输出端子或用作接地引脚的输入/输出端子。尽管在附图中未示出，但是第一半导体芯片200还可以包括芯片信号焊盘，该芯片信号焊盘包括用作数据引脚的输入/输出端子。虽然示出了一些芯片焊盘，但是芯片焊盘的数量和位置是示例性示出的，因此可以不限于此。应当理解，为了简洁起见，将省略关于芯片信号焊盘以及芯片焊盘的说明。本文描述的器件的各种焊盘可以是连接到器件的内部布线的导电端子，并且可以在器件的内部布线和/或内部电路与外部源之间传输信号和/或电源电压。例如，半导体芯片的芯片焊盘可以电连接到半导体芯片的集成电路和与半导体芯片连接的器件，并在半导体芯片的集成电路和与半导体芯片连接的器件之间传输电源电压和/或信号。各种焊盘可以设置在器件的外表面上或附近，并且通常可以具有平面表面积(通常大于与之相连的内部布线的相应表面积)，以促进与另一端子(例如，凸块或焊球和/或外部布线)的连接。
第一半导体芯片200可以通过第一导电连接构件230电连接到封装基板110。在一些实施例中，第一导电连接构件230可以将第一半导体芯片200的芯片焊盘202中的每一个电连接到封装基板110的基板焊盘120中的相应一个。例如，第一导电连接构件230可以包括接合线。因此，第一半导体芯片200可以通过粘合构件240堆叠在封装基板110上，并且可以通过多个第一导电连接构件230电连接到封装基板110。
备选地，第一导电连接构件230可以包括焊料凸块、穿透电极(例如，基板通孔)、焊球、导电胶等。例如，第一半导体芯片200可以以倒装芯片接合方式安装在封装基板110上。在这种情况下，第一半导体芯片200可以布置在封装基板110上，使得第一半导体芯片200的其上形成有芯片焊盘202的有源表面面向封装基板110。第一半导体芯片200的芯片焊盘202可以通过导电凸块(例如，焊料凸块)电连接到封装基板110的基板焊盘120。此外，多个第一半导体芯片200可以顺序地堆叠在封装基板110上。
在示例性实施例中，电容器结构300可以布置为与第一半导体芯片200在封装基板110上间隔开。例如，电容器结构300可以沿第一方向D1和/或第二方向D2与第一半导体芯片200间隔开。在一些实施例中，电容器结构300可以与第一半导体芯片200水平相邻地形成。例如，电容器结构300的上表面可以处于与第一半导体芯片200的上表面相同的竖直高度，并且电容器结构300的下表面可以处于与第一半导体芯片200的下表面相同的竖直高度。电容器结构300可以通过粘合构件340粘附到封装基板110的上表面112上。电容器结构300可以布置在封装基板110与其他电气组件之间以支撑电气组件。例如，电容器结构300可以设置在封装基板110上，并且其他电子组件可以设置在电容器结构300上。
电容器结构300可以包括半导体基板310和形成在半导体基板310的上表面中的至少一个去耦电容器320。例如，如下面进一步解释的，至少一个去耦电容器320可以形成到半导体基板310的上部区域中的注入深度。注入深度可以延伸到半导体基板310的顶表面下方的特定深度，并且至少一个去耦电容器320可以在基板中嵌入到注入深度。例如，至少一个去耦电容器320的上表面可以处于与半导体基板310的顶表面相同的竖直高度，并且至少一个去耦电容器320的下部可以处于注入深度。半导体基板310可以通过粘合构件340粘附到封装基板110的上表面112上。例如，粘合构件340可以包括诸如直接粘合膜(DAF)等的粘合膜。
可以基于半导体基板310的厚度来确定电容器结构300的厚度。在通过半导体制造工艺在硅晶片上形成去耦电容器320之后，可以通过平坦化工艺去除晶片的背面，使得半导体基板310具有沿第三方向D3测量的期望高度。例如，电容器结构300的高度或厚度可以为约10μm至约800μm。
在示例性实施例中，电容器结构300的厚度可以与半导体基板310的厚度基本相同。因此，第一半导体芯片200的上表面可以与电容器结构300的上表面共面。
电容器结构300可以在电容器结构300的上表面上包括电容器焊盘302。例如，电容器焊盘302可以形成在半导体基板310的上表面上。电容器焊盘302可以包括去耦电容器320的电源端子焊盘或接地端子焊盘。
电容器结构300可以通过第二导电连接构件330电连接到封装基板110。在一些实施例中，第二导电连接构件330可以将去耦电容器320的电容器焊盘302(例如，电源端子焊盘和接地端子焊盘)电连接到封装基板110的基板焊盘120。例如，第二导电连接构件330可以包括接合线。因此，电容器结构300可以通过粘合构件340堆叠在封装基板110上，并且可以通过多个第二导电连接构件330电连接到封装基板110。
备选地，第二导电连接构件330可以包括焊料凸块、穿透电极、焊球、导电胶等。在一个实施例中，电容器焊盘302可以通过穿透电容器结构300的穿透电极电连接到封装基板110的基板焊盘120。在另一个实施例中，电容器结构300可以布置在封装基板110上，使得电容器结构300的其上形成有电容器焊盘302的表面面向封装基板110。电容器结构300的电容器焊盘302可以通过导电凸块(例如，焊料凸块)电连接到封装基板110的基板焊盘120。
在示例性实施例中，多个第二半导体芯片400和多个第三半导体芯片500可以安装在封装基板110上。第二半导体芯片400和第三半导体芯片500可以布置为与第一半导体芯片200和电容器结构300在封装基板110上间隔开。例如，第二半导体芯片400和第三半导体芯片500可以沿第一方向D1和/或第二方向D2与第一半导体芯片200和电容器结构300间隔开。第二半导体芯片400可以通过粘合构件(未示出)粘附到封装基板110的上表面112上。例如，粘合构件可以包括诸如直接粘合膜(DAF)等的粘合膜。
第二半导体芯片400可以在第二半导体芯片400的上表面(例如，有源表面)上包括芯片焊盘402。芯片焊盘402可以包括用作电源引脚的输入/输出端子或用作接地引脚的输入/输出端子。尽管在附图中未示出，但是第二半导体芯片400还可以包括芯片信号焊盘，该芯片信号焊盘包括用作数据引脚的输入/输出端子。
第二半导体芯片400可以通过第三导电连接构件430电连接到封装基板110。在一些实施例中，第三导电连接构件430可以将第二半导体芯片400的芯片焊盘402电连接到封装基板110的基板焊盘120。例如，第三导电连接构件430可以包括接合线。因此，第二半导体芯片400可以通过粘合构件堆叠在封装基板110上，并且可以通过多个第三导电连接构件430电连接到封装基板110。备选地，第三导电连接构件430可以包括焊料凸块、穿透电极、焊球、导电胶等。
第三半导体芯片500可以在第三半导体芯片500的上表面(例如，有源表面)上包括芯片焊盘502。芯片焊盘502可以包括用作电源引脚的输入/输出端子或用作接地引脚的输入/输出端子。尽管在附图中未示出，但是第三半导体芯片500还可以包括芯片信号焊盘，该芯片信号焊盘包括用作数据引脚的输入/输出端子。
第三半导体芯片500可以通过第四导电连接构件530电连接到封装基板110。在一些实施例中，第四导电连接构件530可以将第三半导体芯片500的芯片焊盘502电连接到封装基板110的基板焊盘120。例如，第四导电连接构件530可以包括接合线。因此，第三半导体芯片500可以通过粘合构件(未示出)堆叠在封装基板110上，并且可以通过多个第四导电连接构件530电连接到封装基板110。备选地，第四导电连接构件530可以包括焊料凸块、穿透电极、焊球、导电胶等。
第二半导体芯片400和第三半导体芯片500可以是包括存储电路的存储芯片。例如，第二半导体芯片400和第三半导体芯片500可以包括诸如动态随机存取存储器(DRAM)器件的易失性存储器件。第二半导体芯片400和第三半导体芯片500的数量、尺寸、位置等是示例性示出的，因此可以不限于此。
在示例性实施例中，多个第四半导体芯片600可以沿第三方向D3堆叠在第一半导体芯片200、电容器结构300、第二半导体芯片400和第三半导体芯片500上。例如，当在平面图中观察时，第四半导体芯片600可以与第一半导体芯片200、电容器结构300、第二半导体芯片400和第三半导体芯片500重叠。第四半导体芯片600可以安装在封装基板110上，并且可以由电容器结构300支撑。在图1的示例中，第四半导体芯片600可以包括第四半导体芯片600a、600b、600c和600d。第四半导体芯片600a、600b、600c和600d可以分别通过粘合构件640a、640b、640c和640d粘附到电容器结构300上。例如，粘合构件640a、640b、640c和640d可以包括诸如直接粘合膜(DAF)等的粘合膜。
第四半导体芯片600可以在第四半导体芯片600的上表面(例如，有源表面)上包括芯片焊盘602。在一些实施例中，第四半导体芯片600a、600b、600c和600d中的每一个可以在第四半导体芯片600a、600b、600c和600d的相应上表面上包括芯片焊盘602。芯片焊盘602可以包括用作电源引脚的输入/输出端子或用作接地引脚的输入/输出端子。尽管在附图中未示出，但是第四半导体芯片600还可以包括芯片信号焊盘，该芯片信号焊盘包括用作数据引脚的输入/输出端子。
第四半导体芯片600可以通过第四导电连接构件630电连接到封装基板110。在一些实施例中，第四导电连接构件630可以将第四半导体芯片600的芯片焊盘602电连接到封装基板110的基板焊盘120。例如，第四导电连接构件630可以包括接合线。因此，第四半导体芯片600可以通过粘合构件640a、640b、640c和640d堆叠在电容器结构300上，并且可以通过多个第四导电连接构件630电连接到封装基板110。
第四半导体芯片600可以是包括存储电路的存储芯片。例如，第四半导体芯片600可以包括诸如NAND闪存器件的非易失性存储器件。第四半导体芯片600的数量、尺寸、位置等是示例性示出的，因此可以不限于此。
如图3所示，电容器结构300可以通过布线160、162连接到第一半导体芯片至第四半导体芯片200、400、500和600中的至少一个，以为相应的电气组件提供去耦功能。例如，包括去耦电容器320的电容器结构300可以被配置为将第一半导体芯片至第四半导体芯片200、400、500和600中的一个或多个与其他电气组件去耦。
电容器结构300的电容器焊盘302可以通过第二导电连接构件330电连接到基板焊盘120，并且基板焊盘120可以通过布线160、162电连接到第一半导体芯片至第四半导体芯片200、400、500和600中的至少一个。
在示例性实施例中，电容器结构300可以在半导体基板310上包括多个第一去耦电容器至第四去耦电容器320a、320b、320c和320d。第一去耦电容器至第四去耦电容器320a、320b、320c和320d中的每一个可以包括多个电容器焊盘302。例如，第一去耦电容器至第四去耦电容器320a、320b、320c和320d中的每一个可以包括作为电源端子焊盘和接地端子焊盘的电容器焊盘302。第一去耦电容器至第四去耦电容器320a、320b、320c和320d可以形成为彼此电隔离。
可以通过半导体制造工艺的锯切工艺来确定电容器结构300的面积(例如，电容器结构300的数量)和去耦电容器320的数量。通过锯切工艺分割的电容器结构300可以包括一个或多个去耦电容器320。例如，在图3的示例中，电容器结构300包括第一去耦电容器至第四去耦电容器320a、320b、320c和320d。
另外，去耦电容器320中的一些可以电连接到封装基板110。如图3所示，第一去耦电容器320a和第二去耦电容器320b可以电连接到封装基板110的基板焊盘120，而第三去耦电容器320c和第四去耦电容器320d可以不电连接到封装基板110。可以通过连接到封装基板110的基板焊盘120的去耦电容器320的数量来确定电容器结构300的电容。也就是说，可以基于半导体封装100中所需的电容来选择要连接到封装基板110的电力网的去耦电容器320。
在示例性实施例中，去耦电容器320可以包括金属氧化物半导体(MOS)型电容器(如图4所示)、单元型电容器(如图5所示)和金属布线型电容器(如图6所示)中的至少一个，所述电容器中的每一个可以通过半导体制造工艺形成在半导体基板310上。
如图4所示，MOS型电容器可以包括堆叠在半导体基板上的绝缘层和金属层。绝缘层可以包括氧化硅。
例如，在通过半导体制造工艺的前道(FEOL)工艺在硅晶片上形成具有MOS结构的去耦电容器320之后，可以通过平坦化工艺去除硅晶片的背面，使得晶片具有期望的厚度T。然后，可以通过锯切工艺来分割硅晶片以形成单独的电容器结构300。因此，电容器结构300可以包括半导体基板310和形成在半导体基板310的上表面中的金属氧化物半导体(MOS)型电容器320。金属氧化物半导体(MOS)型电容器320可以形成到半导体基板310的上部区域的注入深度。
在MOS型去耦电容器320的制造方法中，首先，可以通过离子注入工艺在半导体基板310的上表面中依次形成N型半导体层322和P型半导体层326。然后，可以形成绝缘层312以覆盖N型半导体层322和P型半导体层326。绝缘层312可以包括氧化硅。然后，可以在绝缘层312上形成电容器焊盘302，以分别电连接到N型半导体层322和P型半导体层326。
因此，MOS型去耦电容器320可以包括作为下电极的N型半导体层322、作为上电极的P型半导体层326和形成在N型半导体层322与P型半导体层326之间的介电层324。
备选地，在MOS型去耦电容器320的制造方法中，可以在掺杂有N型半导体层的半导体基板的上表面上形成绝缘层以覆盖N型半导体层，然后可以在绝缘层上形成P型多晶硅层。在这种情况下，MOS型电容器可以包括作为下电极的N型半导体层和作为上电极的P型多晶硅层。
如图5所示，单元型去耦电容器320可以在半导体基板上包括与存储单元的单元电容器相似的结构。
例如，在通过半导体制造工艺的前道(FEOL)工艺在硅晶片上形成具有设置在存储单元中的电容器结构的去耦电容器320之后，可以通过平坦化工艺去除硅晶片的背面，使得晶片具有期望的厚度T。然后，可以通过锯切工艺来分割硅晶片以形成单独的电容器结构300。因此，电容器结构300可以包括半导体基板310和形成在半导体基板310的上表面中的单元型去耦电容器320。
在单元型电容器的制造方法中，首先，可以通过离子注入工艺在半导体基板310的上表面中形成P型半导体层322，并且可以形成绝缘夹层312以覆盖P型半导体层322。例如，可以使用离子注入来穿透半导体基板310的上表面，从而将P型半导体层322形成到半导体基板310的上部区域的注入深度。然后，当在P型半导体层322中形成开口之后，可以在开口中依次形成介电层324和存储节点326。例如，介电层324可以沿着开口共形地形成，并且存储节点326可以形成为填充开口的其余部分。然后，当在绝缘夹层312上形成上绝缘层(未示出)以覆盖存储节点326之后，可以在上绝缘层上形成电容器焊盘(未示出)以分别电连接到P型半导体层322和存储节点326。
因此，单元型电容器320可以包括作为下电极的P型半导体层322、作为上电极的存储节点326和形成在P型半导体层322与存储节点326之间的介电层324。
如图6所示，金属布线型去耦电容器320可以在半导体基板上包括上布线层结构。
例如，在通过半导体制造工艺的前道(FEOL)工艺在硅晶片上形成具有上布线层结构的金属布线型去耦电容器320之后，可以通过平坦化工艺去除硅晶片的背面，使得晶片具有期望的厚度T。然后，可以通过锯切工艺来分割硅晶片以形成单独的电容器结构300。因此，电容器结构300可以包括半导体基板310和形成在半导体基板310的上表面中的金属布线型去耦电容器320。
在金属布线型去耦电容器320的制造方法中，首先，可以通过上布线工艺在半导体基板310的上表面上依次形成第一布线322、介电层324和第二布线326。然后，可以形成电容器焊盘(未示出)以分别电连接到第一布线322和第二布线326。
因此，金属布线型电容器320可以包括作为下电极的第一布线322、作为上电极的第二布线326和第一布线322与第二布线326之间的介电层324。
在示例性实施例中，参考图1，可以在封装基板110上形成模制构件700，以保护第一半导体芯片200、电容器结构300、第二半导体芯片400、第三半导体芯片500和第四半导体芯片600免受周围环境的影响。模制构件可以包括环氧树脂模塑料(EMC)。
用于供应电信号的外部连接焊盘130可以形成在封装基板110的下表面114上。外部连接焊盘130可以从第二绝缘层150露出。例如，第二绝缘层150可以包围但不覆盖外部连接焊盘130。第二绝缘层150可以包括氧化硅层、氮化硅或氮氧化硅层。用于与外部器件(未示出)电连接的外部连接构件800可以设置在外部连接焊盘130上。例如，外部连接构件800可以包括诸如焊球的外部连接端子。可以经由焊球在模块基板(未示出)上安装半导体封装100，以形成存储模块。例如，外部连接构件800可以提供半导体封装100和模块基板之间的接触。
如上所述，半导体封装100可以包括具有去耦电容器320的电容器结构300和形成在电容器结构300上的半导体芯片600。由于通过半导体制造工艺形成电容器结构300，所以电容器结构300可以考虑安装在半导体封装100中的半导体芯片600的尺寸和厚度来提供期望的面积和厚度。此外，电容器结构300可以包括多个去耦电容器320，因此可以在预定尺寸内提供半导体封装100中所需的期望电容。
在下文中，将说明制造图1中的半导体封装的方法。
图7至图11是示出了根据示例性实施例的制造半导体封装的方法的示图。
参考图7，首先，可以在半导体基板上执行半导体制造工艺以形成多个芯片电容器30，然后可以通过锯切工艺将半导体基板切割成单独的电容器结构。
在示例性实施例中，可以在硅晶片W上执行半导体制造工艺以形成芯片电容器30，然后可以通过平坦化工艺去除硅晶片W的背面以实现期望的厚度。例如，电容器结构的厚度可以为约10μm至约800μm。然后，可以通过锯切工艺将晶片W切割成单独的电容器结构，每一个电容器结构具有至少一个芯片电容器30。
例如，芯片电容器30可以包括以下至少一种：如上文结合图4所讨论的金属氧化物半导体(MOS)型电容器、如上文结合图5所讨论的单元型电容器和如上文结合图6所讨论的金属布线型电容器。可以通过半导体制造工艺在半导体基板310上形成上述电容器320。
在MOS型电容器的制造方法中，如图4所示，首先，可以通过离子注入工艺在半导体基板310的上表面中依次形成N型半导体层322和P型半导体层326。然后，可以形成绝缘层312以覆盖N型半导体层322和P型半导体层326。绝缘层312可以包括氧化硅。然后，可以在绝缘层312上形成电容器焊盘302，以分别电连接到N型半导体层322和P型半导体层326。
因此，MOS型电容器320可以包括作为下电极的N型半导体层322、作为上电极的P型半导体层326和它们之间的介电层324。
在单元型电容器的制造方法中，如图5所示，首先，可以通过离子注入工艺在半导体基板310的上表面中形成P型半导体层322，并且可以形成绝缘夹层312以覆盖P型半导体层322。然后，当在P型半导体层322中形成开口之后，可以在开口中依次形成介电层324和存储节点326。然后，当在绝缘夹层312上形成上绝缘层以覆盖存储节点326之后，可以在上绝缘层上形成电容器焊盘(未示出)以分别电连接到P型半导体层322和存储节点326。
因此，单元型电容器320可以包括作为下电极的P型半导体层322、作为上电极的存储节点326和它们之间的介电层324。
在金属布线型电容器的制造方法中，如图6所示，首先，可以通过上布线工艺在半导体基板310的上表面上依次形成第一布线322、介电层324和第二布线326。然后，可以形成电容器焊盘(未示出)以分别电连接到第一布线322和第二布线326。
因此，金属布线型电容器320可以包括作为下电极的第一布线322、作为上电极的第二布线326和它们之间的介电层324。
在示例性实施例中，芯片电容器30可以包括一个或多个电容器320a、320b、320c和320d。电容器320a、320b、320c和320d可以具有相同的电容。可以通过锯切工艺切割晶片W，使得在通过锯切工艺分割之后，一个电容器结构包括一个或多个芯片电容器30。
例如，当切割晶片W使得单独分割的第一电容器结构包括一个芯片电容器30时，第一电容器结构可以包括四个电容器320，并且可以具有第一面积。第一面积可以对应于包括在第一电容器结构中的电容器的数量(即，四个电容器)。当切割晶片W使得单独分割的一个第二电容器结构包括两个芯片电容器30时，一个电容器结构可以包括八个电容器并且可以具有第二面积。第二面积可以对应于包括在第二电容器结构中的电容器的数量(即，八个电容器)。在该示例中，第二面积可以是第一面积的两倍。
因此，可以通过平坦化和锯切工艺来确定单独分割的电容器结构的厚度和面积。
参考图8，第一半导体芯片200和电容器结构300可以堆叠在半导体基板10上。
第一半导体芯片200可以通过粘合构件240粘附到半导体基板10的上表面12上。电容器结构300可以通过粘合构件340粘附到半导体基板10的上表面12上，并且可以与第一半导体芯片200间隔开。例如，粘合构件240和340可以包括诸如直接粘合膜(DAF)的粘合膜。
然后，可以执行布线接合工艺，以将第一半导体芯片200的芯片焊盘202和电容器结构300的电容器焊盘302连接到半导体基板10的上表面12上的基板焊盘120。第一半导体芯片200的芯片焊盘202可以通过第一导电连接构件230连接到基板焊盘120。电容器结构300的电容器焊盘302可以通过第二导电连接构件330连接到基板焊盘120。
参考图9，多个第二半导体芯片400和多个第三半导体芯片500可以堆叠在半导体基板10上，并且可以与第一半导体芯片200和电容器结构300间隔开。
多个第二半导体芯片400和多个第三半导体芯片500可以通过粘合构件粘附到半导体基板10的上表面12上。
然后，可以执行布线接合工艺，以将第二半导体芯片400的芯片焊盘402和第三半导体芯片500的芯片焊盘502连接到半导体基板10的上表面12上的基板焊盘120。第二半导体芯片400的芯片焊盘402可以通过第三导电连接构件430连接到基板焊盘120。第三半导体芯片500的芯片焊盘502可以通过第四导电连接构件530连接到基板焊盘120。
参考图10，多个第四半导体芯片600可以堆叠在第一半导体芯片200、电容器结构300、第二半导体芯片400和第三半导体芯片500上。
第四半导体芯片600a、600b、600c和600d可以通过粘合构件640a、640b、640c和640d粘附到电容器结构300上。因此，第四半导体芯片600a、600b、600c和600d可以安装在半导体基板10上并由电容器结构300支撑。第四半导体芯片600a、600b、600c和600d可以顺序地相互偏移或以锯齿形的方式相互偏移。堆叠的第四半导体芯片600的面积可以大于第一半导体芯片200或电容器结构300的面积。例如，当从上到下观察时，各个第四半导体芯片600的面积(例如，长度×宽度)可以大于第一半导体芯片200和电容器结构300的组合面积。
然后，可以执行布线接合工艺，以将第四半导体芯片600a、600b、600c和600d的芯片焊盘连接到半导体基板10的上表面12上的基板焊盘120。第四半导体芯片600a、600b、600c和600d的芯片焊盘602可以通过第五导电连接构件630连接到基板焊盘120。
参考图11，可以在半导体基板10上形成模制构件700以覆盖第一半导体芯片200、电容器结构300、第二半导体芯片400、第三半导体芯片500和第四半导体芯片600。例如，可以通过模制工艺在基板10上形成模制构件700，以覆盖第一半导体芯片200、电容器结构300、第二半导体芯片400、第三半导体芯片500和第四半导体芯片600。模制构件700可以包括环氧树脂模塑料(EMC)。然后，当在半导体基板10的下表面14上的外部连接焊盘130上设置外部连接构件800之后，可以通过锯切工艺将基板10切割成单独的半导体封装。
图12是示出了根据示例性实施例的半导体封装的电容器结构的平面图。图13是示出了图12中的半导体封装的封装基板的平面图。除了电容器结构的去耦电容器之间的连接关系之外，该半导体封装可以与参考图1至图6所述的半导体封装基本相同或相似。因此，相同的附图标记将用于指代相同或相似的元件，并且将省略关于上述元件的任何进一步的重复说明。
参考图12和图13，电容器结构300可以包括第一去耦电容器至第四去耦电容器320a、320b、320c和320d。第一去耦电容器至第四去耦电容器320a、320b、320c和320d的电容器焊盘302可以通过接合线电连接到封装基板110的基板焊盘120。
在一些实施例中，第一去耦电容器320a的电容器焊盘302可以通过封装基板110的基板焊盘120和布线160、162电连接到第四半导体芯片600。因此，第一去耦电容器320a可以为第四半导体芯片600提供去耦功能。
第二去耦电容器320b的电容器焊盘302可以通过封装基板110的基板焊盘120和布线160、162电连接到第一半导体芯片200。因此，第二去耦电容器320b可以为第一半导体芯片200提供去耦功能。
第三去耦电容器320c的电容器焊盘302可以通过封装基板110的基板焊盘120和布线160、162电连接到第三半导体芯片500。因此，第三去耦电容器320c可以为第三半导体芯片500提供去耦功能。
第四去耦电容器320d的电容器焊盘302可以通过封装基板110的基板焊盘120和布线160、162电连接到第二半导体芯片400。因此，第四去耦电容器320d可以为第二半导体芯片400提供去耦功能。
电容器结构300可以包括多个去耦电容器320，因此可以在预定尺寸内提供每个半导体芯片所需的期望电容。例如，包括多个去耦电容器320(每个去耦电容器320具有预定尺寸(例如，长度和宽度))的电容器结构300可以为半导体芯片200、400、500和600中的每一个提供期望的电容。
图14是示出了根据示例性实施例的半导体封装的电容器结构的平面图。图15是示出了图14中的半导体封装的封装基板的平面图。除了电容器结构的去耦电容器之间的连接关系之外，该半导体封装可以与参考图1至图6所述的半导体封装基本相同或相似。因此，相同的附图标记将用于指代相同或相似的元件，并且将省略关于上述元件的任何进一步的重复说明。
参考图14和图15，电容器结构300可以包括第一去耦电容器至第四去耦电容器320a、320b、320c和320d。第一去耦电容器至第四去耦电容器320a、320b、320c和320d中的第一去耦电容器的电容器焊盘302可以通过接合线电连接到封装基板110的基板焊盘120。
在一些实施例中，第一去耦电容器320a的电容器焊盘302可以通过封装基板110的基板焊盘120和布线160、162电连接到第四半导体芯片600。因此，第一去耦电容器320a可以为第四半导体芯片600提供去耦功能。
其余的第二去耦电容器至第四去耦电容器320b、320c和320d的电容器焊盘302可以不电连接到封装基板的基板焊盘120。
因此，电容器结构300可以为其上的半导体芯片提供相对宽的支撑区域，并且可以仅为半导体芯片中所选择的半导体芯片提供去耦功能。例如，虽然去耦电容器中仅一个(例如，第一去耦电容器320a)可以提供去耦功能，但是第一去耦电容器至第四去耦电容器320a、320b、320c和320d可以提供物理上支撑形成在其上的一个或多个半导体芯片的结构。
图16是示出了根据示例性实施例的半导体封装的平面图。除了电容器结构之外，该半导体封装可以与参考图1至图6所述的半导体封装基本相同或相似。因此，相同的附图标记将用于指代相同或相似的元件，并且将省略关于上述元件的任何进一步的重复说明。
参考图16，电容器结构300的面积可以是图1中的电容器结构的面积的大约两倍。电容器结构300可以包括八个去耦电容器。在一些实施例中，可以通过晶片锯切工艺形成电容器结构300以包括两个芯片电容器。例如，在电容器结构300包括两个芯片电容器的实施例中，第一芯片电容器可以包括第一去耦电容器至第四去耦电容器，并且第二芯片电容器可以包括第五去耦电容器至第八去耦电容器。可以通过锯切工艺来确定电容器结构300的面积。面积为该面积的两倍的电容器结构300可以用于支撑相对更宽的半导体芯片。
因此，可以调节电容器结构的面积以支撑更大的支撑区域。
图17是示出了根据示例性实施例的半导体封装的截面图。图18是示出了图17中的半导体封装的封装基板上的电容器结构和第一半导体芯片的截面图。图19是示出了图18中的电容器结构的平面图。除了多个电容器结构之外，该半导体封装可以与参考图1至图6所述的半导体封装基本相同或相似。因此，相同的附图标记将用于指代相同或相似的元件，并且将省略关于上述元件的任何进一步的重复说明。
参考图17至图19，半导体封装101可以包括封装基板110、第一半导体芯片200、第一电容器结构300a和第二电容器结构300b、多个第二半导体芯片400和模制构件500。
在示例性实施例中，第一半导体芯片200可以安装在封装基板110上。第一半导体芯片200可以通过粘合构件240粘附到封装基板110的上表面112上。第一半导体芯片200可以通过第一导电连接构件230电连接到封装基板110。第一导电连接构件230可以将第一半导体芯片200的芯片焊盘电连接到封装基板110的基板焊盘120。
第一电容器结构300a和第二电容器结构300b可以依次堆叠在封装基板110的上表面上。第一电容器结构300a可以通过粘合构件340a粘附到封装基板110的上表面112上，并且第二电容器结构300b可以通过粘合构件340b粘附到第一电容器结构300a上。粘合构件340a和340b可以是相同的材料。
第一电容器结构300a可以包括第一半导体基板310a和形成在第一半导体基板310a的上表面中的第一电容器320a。第二电容器结构300b可以包括第二半导体基板310b和形成在第二半导体基板310b的上表面中的第二电容器320b。例如，第一电容器结构300a和第二电容器结构300b可以是通过晶片锯切工艺切割的相同的单独结构。
第一电容器结构300a的厚度T1可以与第二电容器结构300b的厚度T2相同或不同。例如，第一电容器结构300a沿第三方向D3的高度可以与第二电容器结构300b沿第三方向D3的高度相同或不同。因此，可以将多个电容器结构300a和300b堆叠在彼此上以用作具有期望高度的支撑构件(例如，包括第一电容器结构300a和第二电容器结构300b以及粘合构件340a和340b的组合高度)。
第一电容器结构300a可以通过第二导电连接构件330电连接到封装基板110。第一电容器结构300a的第一电容器320a的电容器焊盘302可以通过第二导电连接构件330电连接到封装基板110的基板焊盘。第二电容器结构300b可以通过第二导电连接构件330电连接到封装基板110。第二电容器结构300b的第二电容器320b的电容器焊盘302可以通过第二导电连接构件330电连接到封装基板110的基板焊盘。
多个第二半导体芯片400(例如，半导体芯片400a、400b、400c和400d)可以堆叠在第一半导体芯片200以及第一电容器结构300a和第二电容器结构300b上。第二半导体芯片400可以安装在封装基板110上并由第一电容器结构300a和第二电容器结构300b支撑。第二半导体芯片400a、400b、400c和400d可以分别通过粘合构件440a、440b、440c和440d粘附到电容器结构300上。
第二半导体芯片400可以通过第三导电连接构件430电连接到封装基板110。第三导电连接构件430可以将第二半导体芯片400的芯片焊盘电连接到封装基板110的基板焊盘120。可以在封装基板110上形成模制构件500，以保护第一半导体芯片200、第一电容器结构300a和第二电容器结构300b以及第二半导体芯片400免受周围环境的影响。
图20是示出了根据示例性实施例的半导体封装的截面图。除了电容器结构的布置之外，该半导体封装可以与参考图1至图6所述的半导体封装基本相同或相似。因此，相同的附图标记将用于指代相同或相似的元件，并且将省略关于上述元件的任何进一步的重复说明。
参考图20，半导体封装102可以包括封装基板110、多个第一半导体芯片200、电容器结构300、第二半导体芯片400、多个第三半导体芯片500和模制构件900。
在示例性实施例中，多个第一半导体芯片200可以堆叠在封装基板110上。第一半导体芯片200a、200b和200c可以分别通过粘合构件240a、240b和240c粘附到封装基板110上。例如，粘合构件240a可以将第一半导体芯片200a粘附到封装基板110，粘合构件240b可以将第一半导体芯片200b粘附到第一半导体芯片200a，并且粘合构件240c可以将第一半导体芯片200c粘附到第一半导体芯片200b。第一半导体芯片200可以通过第一导电连接构件230电连接到封装基板110。在一些实施例中，第一导电连接构件230可以将第一半导体芯片200的芯片焊盘电连接到封装基板110的基板焊盘120。
电容器结构300可以堆叠在多个第一半导体芯片200中最上面的第一半导体芯片200c上。电容器结构300可以通过粘合构件340粘附到最上面的半导体芯片200c上。电容器结构300可以包括半导体基板310和形成在半导体基板310的上表面中的至少一个去耦电容器320。
电容器结构300可以通过第二导电连接构件330电连接到封装基板110。电容器结构300的电容器焊盘可以通过第二导电连接构件330电连接到封装基板110的基板焊盘120。
第二半导体芯片400可以堆叠在多个第一半导体芯片200中最上面的第一半导体芯片200c上，并且可以与电容器结构300间隔开。例如，第二半导体芯片400可以沿第一方向D1与电容器结构300间隔开。第二半导体芯片400可以通过粘合构件440粘附到最上面的半导体芯片200c上。粘合构件440可以具有与粘合构件340的厚度基本相同的厚度，并且可以由与粘合构件340相同的材料形成。
第二半导体芯片400可以通过第三导电连接构件430电连接到封装基板110。第三导电连接构件430可以将第二半导体芯片400的芯片焊盘电连接到封装基板110的基板焊盘120。
电容器结构300的厚度可以被确定为与第二半导体芯片400的厚度基本相同。例如，电容器结构300沿第三方向D3的高度可以与第二半导体芯片400沿第三方向D3的高度基本相同。因此，第二半导体芯片400的上表面可以与电容器结构300的上表面共面。
多个第三半导体芯片500可以堆叠在电容器结构300和第二半导体芯片400上。第三半导体芯片500可以安装在最上面的半导体芯片200c上并由电容器结构300支撑。第三半导体芯片500a、500b和500c可以分别通过粘合构件540a、540b和540c粘附到电容器结构300上。例如，可以在电容器结构300和第二半导体芯片400上设置粘合构件540a，可以在粘合构件540a上设置第三半导体芯片500a，可以在第三半导体芯片500a上设置粘合构件540b，可以在粘贴构件540b上设置第三半导体芯片500b，可以在第三半导体芯片500b上设置粘合构件540c，并且可以在粘合构件540c上设置第三半导体芯片500c。
可以在封装基板110上形成模制构件900，以保护第一半导体芯片200、电容器结构300、第二半导体芯片400和第三半导体芯片500免受周围环境的影响。
可以重复制造半导体封装的方法来制造包括逻辑器件和存储器件的半导体封装。例如，半导体封装可以包括诸如中央处理单元(CPU)、主处理单元(MPU)或应用处理器(AP)等的逻辑器件、以及诸如DRAM器件、SRAM器件等的易失性存储器件或诸如闪存器件、PRAM器件、MRAM器件、ReRAM器件等的非易失性存储器件。
前述内容是对示例性实施例的说明，而不应被解释为对其的限制。尽管已经描述了一些示例性实施例，然而本领域技术人员将容易理解，在不实质上脱离本发明的新颖教义和优点的前提下，可以在示例性实施例中进行多种修改。因此，所有这种修改旨在被包括在如在权利要求中限定的示例性实施例的范围内。

Claims (13)

1.一种半导体封装，包括：
封装基板，具有上表面和下表面并且包括形成在所述上表面上的多个基板焊盘；
电容器结构，布置在所述封装基板的所述上表面上并且包括半导体基板和形成在所述半导体基板的上部区域中的至少一个去耦电容器；
多个第一半导体芯片，安装在所述封装基板上并由所述电容器结构支撑；
第二半导体芯片，布置在所述封装基板的所述上表面上，所述第二半导体芯片与所述电容器结构间隔开；
第一导电连接构件，将所述第一半导体芯片的芯片焊盘电连接到所述多个基板焊盘；以及
第二导电连接构件，将所述去耦电容器的电容器焊盘电连接到所述多个基板焊盘，
其中，所述第二半导体芯片的厚度与所述电容器结构的厚度相同，
其中，所述第一半导体芯片使用与所述电容器结构和所述第二半导体芯片接触的粘合膜安装在所述电容器结构和所述第二半导体芯片上，
其中，所述至少一个去耦电容器是多个去耦电容器，所述多个去耦电容器中的每一个包括相应的电容器焊盘，所述多个去耦电容器以彼此电隔离的方式形成在所述半导体基板上，并且其中所述多个去耦电容器电连接到所述相应的电容器焊盘，并且
其中，所述第二导电连接构件包括接合线，所述接合线将所述相应的电容器焊盘电连接到相应的基板焊盘。
2.根据权利要求1所述的半导体封装，其中，所述去耦电容器包括形成在所述半导体基板上的金属氧化物半导体型电容器、单元型电容器和金属布线型电容器中的至少一个。
3.根据权利要求1所述的半导体封装，其中，所述多个去耦电容器的子集电连接到所述封装基板。
4.根据权利要求1所述的半导体封装，其中，所述电容器结构的高度为约10μm至约800μm。
5.根据权利要求1所述的半导体封装，其中，所述电容器焊盘设置在所述电容器结构的上表面上。
6.根据权利要求1所述的半导体封装，其中，所述第一导电连接构件包括接合线。
7.一种半导体封装，包括：
封装基板；
第一半导体芯片，安装在所述封装基板上；
电容器结构，以与所述第一半导体芯片间隔开的方式布置在所述封装基板上，并且包括半导体基板和形成在所述半导体基板的上表面中的至少一个去耦电容器；
多个第二半导体芯片，使用与所述电容器结构和所述第一半导体芯片接触的粘合膜安装在所述电容器结构和所述第一半导体芯片上，并由所述电容器结构支撑；以及
导电连接构件，将所述去耦电容器的电容器焊盘电连接到所述封装基板的基板焊盘，
其中，所述第一半导体芯片的厚度与所述电容器结构的厚度相同，
其中，所述至少一个去耦电容器是多个去耦电容器，所述多个去耦电容器中的每一个包括相应的电容器焊盘，其中所述多个去耦电容器以彼此隔离的方式形成在所述半导体基板上，并且所述多个去耦电容器电连接到所述相应的电容器焊盘，并且
其中，所述导电连接构件包括接合线，所述接合线将所述相应的电容器焊盘电连接到相应的基板焊盘。
8.根据权利要求7所述的半导体封装，其中，所述去耦电容器包括形成在所述半导体基板上的金属氧化物半导体型电容器、单元型电容器和金属布线型电容器中的至少一个。
9.根据权利要求7所述的半导体封装，其中：
所述第一半导体芯片是堆叠在所述封装基板上的多个第一半导体芯片之一，
其中，所述多个第一半导体芯片位于所述封装基板与所述多个第二半导体芯片中最下面的第二半导体芯片之间。
10.一种半导体封装，包括：
封装基板，具有上表面，并且包括形成在所述上表面上的多个基板焊盘；
电容器结构，布置在所述封装基板的所述上表面上，并且包括半导体基板和形成在所述半导体基板的上表面中的至少一个去耦电容器；
第一半导体芯片，以与所述电容器结构间隔开的方式安装在所述封装基板上；
多个第二半导体芯片，安装在所述电容器结构和所述第一半导体芯片 上，并由所述电容器结构和所述第一半导体芯片支撑；
第一导电连接构件，将所述第一半导体芯片的第一芯片焊盘电连接到所述多个基板焊盘；
第二导电连接构件，将所述多个第二半导体芯片的第二芯片焊盘电连接到所述多个基板焊盘；以及
第三导电连接构件，将所述去耦电容器的电容器焊盘电连接到所述多个基板焊盘，
其中，所述电容器结构的上表面处于与所述第一半导体芯片的上表面相同的竖直高度处，
其中，所述电容器结构的下表面处于与所述第一半导体芯片的下表面相同的竖直高度处，
其中，所述至少一个去耦电容器是多个去耦电容器，所述多个去耦电容器中的每一个包括相应的电容器焊盘，所述多个去耦电容器以彼此隔离的方式形成在所述半导体基板上，并且所述多个去耦电容器电连接到所述相应的电容器焊盘，并且
其中，所述第三导电连接构件包括接合线，所述接合线将所述相应的电容器焊盘电连接到相应的基板焊盘。
11.根据权利要求10所述的半导体封装，其中，所述第一半导体芯片的厚度与所述电容器结构的厚度相同。
12.根据权利要求10所述的半导体封装，还包括：
第三半导体芯片，布置在所述封装基板的所述上表面上，所述第三半导体芯片与所述电容器结构和所述第一半导体芯片间隔开。
13.根据权利要求12所述的半导体封装，其中，所述第三半导体芯片的厚度与所述电容器结构的厚度相同，并且与所述第一半导体芯片的厚度相同。
CN201711075004.6A 2016-11-04 2017-11-03 半导体封装和制造半导体封装的方法 Active CN108022916B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0146471 2016-11-04
KR1020160146471A KR102592640B1 (ko) 2016-11-04 2016-11-04 반도체 패키지 및 반도체 패키지의 제조 방법

Publications (2)

Publication Number Publication Date
CN108022916A CN108022916A (zh) 2018-05-11
CN108022916B true CN108022916B (zh) 2022-11-08

Family

ID=62064746

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711075004.6A Active CN108022916B (zh) 2016-11-04 2017-11-03 半导体封装和制造半导体封装的方法

Country Status (3)

Country Link
US (2) US10381334B2 (zh)
KR (1) KR102592640B1 (zh)
CN (1) CN108022916B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102592640B1 (ko) * 2016-11-04 2023-10-23 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
JP2020043258A (ja) * 2018-09-12 2020-03-19 キオクシア株式会社 半導体メモリおよびその製造方法
US20200168534A1 (en) * 2018-11-28 2020-05-28 Texas Instruments Incorporated Multi-chip module including standalone capacitors
US11069605B2 (en) * 2019-04-30 2021-07-20 Advanced Semiconductor Engineering, Inc. Wiring structure having low and high density stacked structures
KR20210006115A (ko) * 2019-07-08 2021-01-18 에스케이하이닉스 주식회사 적층 반도체 칩을 포함하는 반도체 패키지
TWI766192B (zh) * 2019-10-07 2022-06-01 矽品精密工業股份有限公司 電子封裝件及其製法
US11309301B2 (en) 2020-05-28 2022-04-19 Sandisk Technologies Llc Stacked die assembly including double-sided inter-die bonding connections and methods of forming the same
US11335671B2 (en) * 2020-05-28 2022-05-17 Sandisk Technologies Llc Stacked die assembly including double-sided inter-die bonding connections and methods of forming the same
US20210391245A1 (en) * 2020-06-11 2021-12-16 Nanya Technology Corporation Semiconductor package device
US11538793B2 (en) * 2020-10-27 2022-12-27 Mediatek Singapore Pte. Ltd. Semiconductor structure
US11942460B2 (en) * 2020-12-29 2024-03-26 Micron Technology, Inc. Systems and methods for reducing the size of a semiconductor assembly
CN117153843A (zh) * 2022-05-19 2023-12-01 华为技术有限公司 一种芯片组件、其制作方法、芯片及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009088069A1 (ja) * 2008-01-09 2009-07-16 Nec Corporation コンデンサ内蔵装置の製造方法及びコンデンサ内蔵パッケージの製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982018A (en) 1997-05-23 1999-11-09 Micron Technology, Inc. Thin film capacitor coupons for memory modules and multi-chip modules
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
KR100621547B1 (ko) 2004-01-13 2006-09-14 삼성전자주식회사 멀티칩 패키지
TWI226119B (en) 2004-03-11 2005-01-01 Advanced Semiconductor Eng Semiconductor package
KR100592787B1 (ko) 2004-11-09 2006-06-26 삼성전자주식회사 링 형태의 실리콘 디커플링 커패시터를 가지는 집적회로칩 패키지
JP2006156797A (ja) 2004-11-30 2006-06-15 Shinko Electric Ind Co Ltd 半導体装置
JP2006253576A (ja) 2005-03-14 2006-09-21 Taiyo Yuden Co Ltd 半導体装置およびその製造方法
KR100665217B1 (ko) 2005-07-05 2007-01-09 삼성전기주식회사 반도체 멀티칩 패키지
KR20090021605A (ko) * 2007-08-27 2009-03-04 삼성전기주식회사 반도체 메모리 패키지
JP2009164160A (ja) 2007-12-28 2009-07-23 Panasonic Corp 半導体デバイス積層体および実装方法
US8395902B2 (en) * 2008-05-21 2013-03-12 International Business Machines Corporation Modular chip stack and packaging technology with voltage segmentation, regulation, integrated decoupling capacitance and cooling structure and process
TWI400731B (zh) * 2008-08-29 2013-07-01 Ind Tech Res Inst 電容元件及其製造方法
KR101024241B1 (ko) * 2008-12-26 2011-03-29 주식회사 하이닉스반도체 반도체 장치 및 그를 포함하는 반도체 패키지
US8183678B2 (en) * 2009-08-04 2012-05-22 Amkor Technology Korea, Inc. Semiconductor device having an interposer
KR20110041313A (ko) 2009-10-15 2011-04-21 에스티에스반도체통신 주식회사 적층형 고상 드라이브 및 그 제조 방법
US8565711B2 (en) * 2010-06-03 2013-10-22 Broadcom Corporation SAW-less receiver including an IF frequency translated BPF
KR20120088013A (ko) * 2010-09-20 2012-08-08 삼성전자주식회사 디커플링 반도체 커패시터를 포함하는 반도체 패키지
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
KR101191075B1 (ko) 2011-06-15 2012-10-16 (주)에프씨아이 에스아이피 구현을 위한 패키지 및 그 제조방법
KR101800440B1 (ko) * 2011-08-31 2017-11-23 삼성전자주식회사 다수의 반도체 칩들을 가진 반도체 패키지 및 그 형성 방법
KR101774938B1 (ko) * 2011-08-31 2017-09-06 삼성전자 주식회사 지지대를 갖는 반도체 패키지 및 그 형성 방법
KR101909200B1 (ko) * 2011-09-06 2018-10-17 삼성전자 주식회사 수동소자가 형성된 지지 부재를 포함하는 반도체 패키지
US9391010B2 (en) * 2012-04-02 2016-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Power line filter for multidimensional integrated circuits
US9190396B2 (en) 2012-04-10 2015-11-17 Nvidia Corporation Low-impedance power delivery for a packaged die
CN104769713B (zh) 2013-01-09 2017-12-12 晟碟半导体（上海）有限公司 包括用于嵌入和/或隔开半导体裸芯的独立膜层的半导体器件
KR102210332B1 (ko) 2014-09-05 2021-02-01 삼성전자주식회사 반도체 패키지
US9595513B2 (en) * 2014-12-01 2017-03-14 Micron Technology, Inc. Proximity coupling of interconnect packaging systems and methods
KR102592640B1 (ko) * 2016-11-04 2023-10-23 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009088069A1 (ja) * 2008-01-09 2009-07-16 Nec Corporation コンデンサ内蔵装置の製造方法及びコンデンサ内蔵パッケージの製造方法

Also Published As

Publication number Publication date
KR102592640B1 (ko) 2023-10-23
US10381334B2 (en) 2019-08-13
CN108022916A (zh) 2018-05-11
US20190333908A1 (en) 2019-10-31
US10971486B2 (en) 2021-04-06
US20180130781A1 (en) 2018-05-10
KR20180049936A (ko) 2018-05-14

Similar Documents

Publication Publication Date Title
CN108022916B (zh) 半导体封装和制造半导体封装的方法
US10658300B2 (en) Semiconductor package and semiconductor device including the same
US10204892B2 (en) Semiconductor package
US8901727B2 (en) Semiconductor packages, methods of manufacturing semiconductor packages, and systems including semiconductor packages
US7964948B2 (en) Chip stack, chip stack package, and method of forming chip stack and chip stack package
US10784244B2 (en) Semiconductor package including multiple semiconductor chips and method of manufacturing the semiconductor package
US9947624B2 (en) Semiconductor package assembly with through silicon via interconnect
CN102569255B (zh) 具有三维层叠封装结构的集成电路
TWI695457B (zh) 具有探針後可組態度之半導體裝置
US11569200B2 (en) Semiconductor package and method of manufacturing semiconductor package
KR102170197B1 (ko) 패키지 온 패키지 구조들
US20140246781A1 (en) Semiconductor device, method of forming a packaged chip device and chip package
CN102646663B (zh) 半导体封装件
KR20180054022A (ko) 반도체 칩
US20180122741A1 (en) Semiconductor device and semiconductor package including the same
JP2012502470A (ja) ビアを介して電力供給及び接地されるパッケージ
KR20160047841A (ko) 반도체 패키지
CN111244054A (zh) 半导体器件及其制备方法、封装件及其制备方法
US20230125239A1 (en) Semiconductor package structure
US10867946B2 (en) Semiconductor chip, printed circuit board, multi-chip package including the semiconductor chip and printed circuit board, and method of manufacturing the multi-chip package
US20220367416A1 (en) Semiconductor package having package substrate
US20230049855A1 (en) Semiconductor package and method of manufacturing the semiconductor package
US20230141318A1 (en) Redistribution substrate and semiconductor package including the same
KR20060074091A (ko) 칩 스택 패키지
CN117913081A (zh) 半导体封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant