CN117913081A - 半导体封装结构 - Google Patents

半导体封装结构 Download PDF

Info

Publication number
CN117913081A
CN117913081A CN202311356085.2A CN202311356085A CN117913081A CN 117913081 A CN117913081 A CN 117913081A CN 202311356085 A CN202311356085 A CN 202311356085A CN 117913081 A CN117913081 A CN 117913081A
Authority
CN
China
Prior art keywords
capacitor
substrate
semiconductor
semiconductor package
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311356085.2A
Other languages
English (en)
Inventor
陈晞白
陈威智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US18/472,453 external-priority patent/US20240234295A9/en
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN117913081A publication Critical patent/CN117913081A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体封装结构，包括电容器衬底和第一半导体管芯。电容器衬底具有第一表面和与第一表面相反的第二表面，并且包括第一再分布结构、第二再分布结构、通孔和第一电容器结构。第一再分布结构设置在第一表面上。第二再分布结构设置在第二表面上。通孔将第一再分布结构电耦合到第二再分布结构。第一电容器结构设置在第一再分布结构与第二再分布结构之间，并且电耦合到第二再分布结构。第一半导体管芯设置在电容器衬底上方并且通过第二再分布结构电耦合到第一电容器结构。

Description

半导体封装结构
相关申请的交叉引用
本申请要求于2022年10月19日提交的美国临时申请No.63/380,073的权益，其全部内容通过引用并入本文。
技术领域
本发明涉及半导体技术，尤其涉及包括电容器结构的半导体封装结构。
背景技术
半导体封装结构不仅可以为半导体管芯提供免受环境污染物的保护，而且还可以在封装在其中的半导体管芯和诸如印刷电路板(PCB)的基板之间提供电连接。
尽管现有的半导体封装结构通常满足要求，但不是在所有方面都令人满意。例如，高的有功功率引起热耗散，并且需要电流斜坡用于高性能计算。因此，需要进一步改进半导体封装结构。
发明内容
提供了一种半导体封装结构。半导体封装结构的示范性实施例包括电容器衬底和第一半导体管芯。电容器衬底具有第一表面和与第一表面相反的第二表面，并且包括第一再分布结构、第二再分布结构、通孔和第一电容器结构。第一再分布结构设置在第一表面上。第二再分布结构设置在第二表面上。通孔将第一再分布结构电耦合到第二再分布结构。第一电容器结构设置在第一再分布结构与第二再分布结构之间，并且电耦合到第二再分布结构。第一半导体管芯设置在电容器衬底上方并且通过第二再分布结构电耦合到第一电容器结构。
半导体封装结构的另一实施例包括衬底、第一电容器结构、电容器衬底和第一半导体管芯。第一电容器结构设置在衬底上方。电容器衬底设置在第一电容器结构上方并与之电耦合。电容器衬底包括半导体层、第二电容器结构、再分布结构和第一通孔。第二电容器结构嵌入在半导体层中。再分布结构设置在半导体层上方并且电耦合到第二电容器结构。第一通孔延伸穿过半导体层。第一半导体管芯设置在电容器衬底上方并且电耦合到第二电容器结构。
半导体封装结构的又一实施例包括内插器、电容器衬底和第一半导体管芯。内插器包括第一深沟槽电容器。电容器衬底设置在内插器上方，并且包括第二深沟槽电容器、再分布结构和第一通孔。再分布结构设置在第二深沟槽电容器上方并且电耦合到第二深沟槽电容器。第一通孔与第二深沟槽电容器相邻并且电耦合到再分布结构。第一半导体管芯设置在电容器衬底上方并且电耦合到第一深沟槽电容器和第二深沟槽电容器。
附图说明
通过参考附图阅读随后的详细描述和实施例可以更充分地理解本发明，其中：
图1是根据本公开的一些实施例的示范性半导体封装结构的截面图；
图2是根据本公开的一些实施例的示范性半导体封装结构的截面图；
图3是根据本公开的一些实施例的示范性半导体封装结构的一部分的截面图；以及
图4是根据本发明的一些实施例的示范性半导体封装结构的截面图。
具体实施方式
下面的描述是为了说明本发明的一般原理，而不应理解为限制。本发明的范围最好通过参考所附权利要求来确定。
将参考特定实施例并参考特定附图来描述本公开，但是本公开不限于此，而仅由权利要求来限制。所描述的附图仅是示意性的而非限制性的。在附图中，为了说明的目的，一些元件的尺寸可能被放大，而不是按比例绘制。在本公开的实践中，尺寸和相对尺寸不对应于实际尺寸。
在下面描述的实施例的基础上可以添加附加的元件。例如，“第一元件在第二元件上/上方”的描述可以包括其中第一元件与第二元件直接接触的实施例，并且还可以包括其中在第一元件与第二元件之间设置有附加元件使得第一元件和第二元件不直接接触的实施例。
此外，“第一元件延伸穿过第二元件”的描述可以包括其中第一元件设置在第二元件中并从第二元件的一侧延伸到第二元件的相反侧的实施例，其中第一元件的表面可以基本上与第二元件的表面平齐，或者第一元件的表面可以在第二元件的表面之外。
第一元件和第二元件的空间相对描述可以随着结构以不同取向操作或使用而改变。此外，本公开可以在各种实施例中重复参考附图标记和/或字母。这种重复是为了简单和清楚，并且其本身并不指示所讨论的各个实施例之间的关系。
根据本公开的一些实施例描述了包括电容器衬底的半导体封装结构。电容器衬底包括一个或更多个电容器结构以提供电容，从而可以满足高有功功率和高电流斜坡要求。
图1是根据本发明的一些实施例的半导体封装结构100的截面图。可以将附加特征添加到半导体封装结构100。对于不同的实施例，可以替换或消除下面描述的一些特征。为了简化该图，仅示出了半导体封装结构100的一部分。
如图1所示，根据一些实施例，半导体封装结构100包括衬底102。衬底102可以是无芯衬底或有芯衬底以防止衬底102翘曲。衬底102中可以具有布线结构(未示出)。在一些实施例中，布线结构包括导电焊盘、导电通孔、导电线、导电柱等或其组合。布线结构可以由导电材料形成，包括金属(例如，钨、钛、钽、钌、钴、铜、铝、铂、锡、银、金)，金属化合物(例如，氮化钽、氮化钛、氮化钨等)、其合金或其组合。
布线结构可以设置在介电层中。介电层也可称为金属间介电(IMD)层。在一些实施例中，介电层可以由有机材料(例如聚合物基材料)、无机材料(包括氮化硅、氧化硅、氮氧化硅等)或其组合来形成。
应注意，图中所示的衬底102的配置仅是示范性的且并不旨在限制本发明。可以在衬底102中和衬底102上形成任何期望的半导体元件。然而，为了简化该图，仅例示了平坦衬底102。
根据一些实施例，半导体封装结构100包括电容器衬底106，电容器衬底106设置在衬底102上方并且通过多个导电结构104电耦合到衬底102的布线结构。导电结构104可以包括微凸块、受控塌陷芯片连接(C4)凸块、焊球、球栅阵列(BGA)球等或其组合。
半导体封装结构100可以包括设置在电容器衬底106与衬底102之间的底部填充材料(未示出)。底部填充材料可以填充导电结构104之间的间隙以提供结构支撑。在一些实施例中，底部填充材料由诸如环氧树脂的聚合物形成。底部填充材料可以用毛细管力来分配，然后可以通过任何合适的固化工艺来固化。
如图1所示，电容器衬底106可以具有第一表面107A和与第一表面107A相反的第二表面107B。根据一些实施例，电容器衬底106包括设置在第一表面107A上的第一再分布结构108和设置在第二表面107B上的第二再分布结构118。第一再分布结构108可以包括介电层110中的布线结构109，并且第二再分布结构118可以包括介电层120中的布线结构119。
布线结构109和119可以包括导电焊盘、导电通孔、导电线、导电柱等或其组合。布线结构109和119可以由导电材料形成，并且先前描述了示范性导电材料。在一些实施例中，介电层110和120可以由有机材料(例如聚合物基材料)、无机材料(包括氮化硅、氧化硅、氮氧化硅等)或其组合来形成。
根据一些实施例，电容器衬底106包括设置在第一再分布结构108与第二再分布结构118之间的半导体层114。如图1所示，半导体层114的侧壁可以与第一再分布结构108的侧壁和第二再分布结构118的侧壁基本上共面。
半导体层114可以包括体半导体、化合物半导体、合金半导体等或其组合。半导体层114可以由任何合适的半导体材料形成，例如硅或锗。半导体层114可以是掺杂的(例如，使用p型或n型掺杂剂)或未掺杂的。例如，p型掺杂剂可以包括硼，并且n型掺杂剂可以包括磷或砷。
根据一些实施例，电容器衬底106包括嵌入在半导体层114中的一个或更多个电容器结构116。电容器结构116可以是深沟槽电容器，各个深沟槽电容器可以包括在两个电极层(未示出)之间的层间介电层。电极层可以由导电材料形成，并且层间介电层可以由氧化硅、氮化硅、氧氮化硅、高k介电材料(例如，HfO2、ZrO2、La2O3、Al2O3、TiO2)等或其组合来形成。
根据一些实施例，电容器衬底106包括一个或更多个通孔112，所述通孔112延伸穿过半导体层114并且将第一再分布结构108电耦合到第二再分布结构118。通孔112可以由导电材料形成，导电材料包括铜、铝、镍、金、银等、其合金或其组合。通孔112可以延伸到介电层120中。如图1所示，在一些实施例中，通孔112的宽度在从第一表面107A朝向第二表面107B的方向上减小。
根据一些实施例，电容器衬底106可以包括覆盖通孔112的侧壁的衬料层113。衬料层113可以延伸到介电层120中。在一些实施例中，衬料层113由绝缘材料形成，绝缘材料包括氧化硅、氮化硅、氮氧化硅等或其组合。电容器衬底106可以包括设置在通孔112与衬料层113之间的晶种层(未示出)。晶种层可以包括钛层和钛层上的铜层。另选地，晶种层可以包括铜层。
根据一些实施例，半导体封装结构100包括设置在电容器衬底106上方的一个或更多个半导体管芯126(包括126A和126B)。在一些实施例中，半导体管芯126A和126B各自独立地包括片上系统(SoC)管芯、逻辑器件、存储器件、射频(RF)器件等或其组合。例如，半导体管芯126A和126B可以各自包括微控制器单元(MCU)管芯、微处理器单元(MPU)管芯、功率管理集成电路(PMIC)管芯、射频前端(RFFE)管芯、加速处理单元(APU)管芯、中央处理单元(CPU)管芯、图形处理单元(GPU)管芯、输入-输出(IO)管芯、动态随机存取存储器(DRAM)控制器、静态随机存取存储器(SRAM)、高带宽存储器(HBM)、应用处理器(AP)管芯、专用集成电路(ASIC)管芯，或其组合。
半导体管芯126A和126B可以包括相同或不同的器件。例如，半导体封装结构100可以包括超过两个半导体管芯。半导体封装结构100还可以包括设置在电容器衬底106上方的一个或更多个无源部件，例如电阻器、电容器或电感器。
半导体管芯126A和126B可以通过混合接合来电耦合到电容器衬底106，混合接合可以是电介质到电介质接合和导体到导体接合的组合。例如，导电焊盘122可以通过导体到导体的接合来彼此接合，该接合可以是金属到金属的直接接合，例如铜到铜的直接接合。例如，介电层124可以通过电介质到电介质的结合来彼此结合。通过采用混合接合，可以使用较细的接合间距，并且不需要分配底部填充。
如图1所示，介电层124的侧壁可以与电容器衬底106的侧壁和/或半导体管芯126A或126B的侧壁基本上共面。在一些实施例中，电容器衬底106与半导体管芯126A之间的介电层124与电容器衬底106与半导体管芯126B之间的介电层124间隔开。在这些实施例中，电容器衬底106的顶表面的一部分可以被露出。
通过设置包括电容器结构116的电容器衬底106，可以增加半导体封装结构100的电容。因此，可以满足高有功功率和高电流斜坡要求。此外，电容器衬底106包括再分布结构118，再分布结构118可以电耦合设置在其上的半导体管芯126，半导体管芯126可以集成小芯片。此外，可以减小电容器结构116与半导体管芯126之间的距离。
图2是根据本发明的一些实施例的半导体封装结构200的截面图。应注意，半导体封装结构200可以包括与图1中所说明的半导体封装结构100相同或类似的部件，并且为简单起见，将不再详细论述那些部件。在下面的实施例中，半导体封装结构200包括附加的电容器结构。
如图2所示，根据一些实施例，半导体封装结构200包括设置在衬底102上方的嵌入式电容器结构202。嵌入式电容器结构202可以包括半导体层130。半导体层130可以由任何合适的半导体材料形成，例如硅或锗。半导体层130可以是掺杂的(例如，使用p型或n型掺杂剂)或未掺杂的。例如，p型掺杂剂可以包括硼，并且n型掺杂剂可以包括磷或砷。
根据一些实施例，嵌入式电容器结构202包括半导体层130中的一个或更多个电容器结构216。电容器结构216可以是深沟槽电容器。稍后将参考图3描述包括电容器结构216的半导体封装结构200的部分300。
根据一些实施例，嵌入式电容器结构202包括与电容器结构216相邻的一个或更多个通孔131。通孔131可以延伸穿过半导体层130。通孔131可以由导电材料形成，导电材料包括铜、铝、镍、金、银等、其合金或其组合。
根据一些实施例，嵌入式电容器结构202包括设置在半导体层130上方并且电耦合到电容器结构216和通孔131的布线结构133。布线结构133可以包括导电焊盘，导电通孔，导电线，导电柱等或其组合。
布线结构133可以设置在介电层132中。介电层132可以由有机材料(例如聚合物基材料)、无机材料(包括氮化硅、氧化硅、氧氮化硅等)或其组合来形成。
根据一些实施例，多个导电焊盘134设置在布线结构133上方，以电耦合到布线结构133。导电焊盘134可以由导电材料形成，导电材料包括铜、铝、镍、金、银等、其合金或其组合。
根据一些实施例，半导体封装结构200包括与嵌入式电容器结构202相邻的互连结构135。互连结构135中可以包括布线结构136。在一些实施例中，布线结构136包括导电焊盘、导电通孔、导电线、导电柱等或其组合。
互连结构135可以将电容器衬底106电耦合到半导体管芯146。半导体管芯146可以包括上文关于半导体管芯126论述的部件，并且将不再重复。半导体管芯146和126可以包括相同或不同的器件。
根据一些实施例，模制材料140围绕嵌入式电容器结构202和互连结构135。模制材料140可以保护嵌入式电容器结构202和互连结构135免受环境影响，从而防止它们由于应力、化学品和湿气而损坏。模制材料140可以将嵌入式电容器结构202与互连结构135分开。模制材料140可以由非导电材料形成，包括可模制聚合物、环氧树脂、树脂等或其组合。
示出了一个互连结构135仅用于说明的目的，并且可以存在超过一个互连结构。根据一些实施例，半导体封装结构200包括超过一个互连结构135，并且这些互连结构135可以由模制材料140围绕并间隔开。另外，半导体封装结构200可以包括模制材料140上方的超过两个半导体管芯以及一个或更多个无源部件，例如电阻器、电容器或电感器。
根据一些实施例，一个或更多个通孔132设置在模制材料140中。通孔138可以延4伸穿过模制材料140。通孔138可以类似于图1所例示的通孔112，并且将不再重复。
根据一些实施例，半导体封装结构200包含设置在模制材料140上方的多个导电结构144和设置在模制材料140下方的多个导电结构104。导电结构104和144可以各自独立地包括微凸块、受控塌陷芯片连接(C4)凸块、焊球、球栅阵列(BGA)球等或其组合。电容器衬底106和半导体管芯146可以通过嵌入式电容器结构202、互连结构135、通孔138和导电结构104、144电耦合到衬底102。
通过设置电容器结构216，可以进一步增加半导体封装结构200的电容。此外，互连结构135可以将电容器衬底106和电容器结构216电耦合到一个或更多个半导体管芯，例如半导体管芯146。
图3是根据本发明的一些实施例的半导体封装结构200的部分300的截面图。如图3所示，根据一些实施例，各个电容器结构216包括夹在两个电极层216M之间的层间介电层216D。电极层216M可以由诸如金属的导电材料形成。层间介电层216D可以由氧化硅、氮化硅、氧氮化硅、高k介电材料(例如，HfO2、ZrO2、La2O3、Al2O3、TiO2)等或其组合形成。
图4是根据本发明的一些实施例的半导体封装结构400的截面图。应注意，半导体封装结构400可以包括与图2中例示的半导体封装结构200相同或类似的部件，并且为简单起见，将不再详细论述那些部件。在以下实施例中，半导体封装结构400包括具有电容器结构的内插器。
如图4所示，根据一些实施例，半导体封装结构400包括设置在衬底102上方的内插器148。内插器148可以包括体半导体、化合物半导体、合金半导体等或其组合。内插器148可以由任何合适的半导体材料形成，例如硅或锗。
内插器148可以包括半导体层145。半导体层145可以由任何合适的半导体材料形成，例如硅或锗。半导体层145可以是掺杂的(例如，使用p型或n型掺杂剂)或未掺杂的。例如，p型掺杂剂可以包括硼，并且n型掺杂剂可以包括磷或砷。
根据一些实施例，半导体封装结构400包括嵌入在半导体层145中的一个或更多个电容器结构416。电容器结构416可以是深沟槽电容器。电容器结构416可以包括以上关于图2所示的电容器结构216讨论的部件，并且将不再重复。
内插器148可以包括设置在半导体层145上方的介电层147。介电层147可以由有机材料(例如聚合物基材料)、无机材料(包括氮化硅、氧化硅、氧氮化硅等)或其组合形成。
布线结构154可以设置在电容器结构416上方。布线结构154可以包括以上关于，图2所例示的布线结构133和通孔131讨论的部件，并且将不再重复。
内插器148可以包括在电容器衬底106与半导体管芯146之间的布线结构150，以将电容器衬底106电耦合到半导体管芯146。在一些实施例中，布线结构150包括导电焊盘、导电通孔、导电线、导电柱等或其组合。半导体管芯146和126可以包括相同或不同的器件。另外，半导体封装结构400可以包括超过两个半导体管芯，并且还可以包括设置在内插器148上方的一个或更多个无源部件，例如电阻器、电容器或电感器。
根据一些实施例，半导体封装结构400包括延伸穿过内插器148的一个或更多个通孔152。通孔152可以类似于图2所示的通孔138，并且将不再重复。
根据一些实施例，半导体封装结构400包括设置在内插器148上方的多个导电结构144和设置在内插器148下方的多个导电结构104。导电结构104和144可以各自独立地包括微凸块、受控塌陷芯片连接(C4)凸块、焊球、球栅阵列(BGA)球等或其组合。电容器衬底106和半导体管芯146可通过内插器148和导电结构104、144电耦合到衬底102。
通过设置包括电容器结构416的内插器148，可以进一步增加半导体封装结构400的电容。此外，内插器148中的布线结构150可以将电容器衬底106和电容器结构416电耦合到一个或更多个附加半导体管芯，例如半导体管芯146。
总之，根据本公开的半导体封装结构包括电容器衬底，该电容器衬底包括一个或更多个电容器结构以提供电容。结果，可以满足高有功功率和高电流斜坡要求。此外，电容器衬底包括再分布结构以电耦合设置在其上的半导体管芯，从而可以获得小芯片集成。此外，可以减小电容器结构与半导体管芯之间的距离。
虽然已经通过示例和优选实施例描述了本发明，但是应当理解，本发明不限于所公开的实施例。相反，本发明旨在覆盖各种修改和类似设置(这对于本领域技术人员是显而易见的)。因此，所附权利要求书的范围应符合最广泛的解释，以便涵盖所有此类修改和类似设置。

Claims (20)

1.一种半导体封装结构，所述半导体封装结构包括：
电容器衬底，所述电容器衬底具有第一表面和与所述第一表面相反的第二表面，并且所述电容器衬底包括：
第一再分布结构，所述第一再分布结构设置在所述第一表面上；
第二再分布结构，所述第二再分布结构设置在所述第二表面上；
通孔，所述通孔将所述第一再分布结构电耦合到所述第二再分布结构；以及
第一电容器结构，所述第一电容器结构设置在所述第一再分布结构与所述第二再分布结构之间并且电耦合到所述第二再分布结构；以及
第一半导体管芯，所述第一半导体管芯设置在所述电容器衬底上方并且通过所述第二再分布结构电耦合到所述第一电容器结构。
2.根据权利要求1所述的半导体封装结构，所述半导体封装结构还包括将所述第一半导体管芯电耦合到所述第二再分布结构的混合接合。
3.根据权利要求2所述的半导体封装结构，其中，所述混合接合具有与所述电容器衬底的侧壁基本共面的侧壁。
4.根据权利要求1所述的半导体封装结构，其中，所述电容器衬底还包括夹在所述第一再分布结构与所述第二再分布结构之间的半导体层，并且所述第一电容器结构设置在所述半导体层中。
5.根据权利要求4所述的半导体封装结构，其中，所述半导体层具有与所述第一再分布结构的侧壁基本共面的侧壁。
6.根据权利要求1所述的半导体封装结构，所述半导体封装结构还包括互连结构，所述互连结构设置在所述电容器衬底下方且将所述电容器衬底电耦合到第二半导体管芯。
7.根据权利要求6所述的半导体封装结构，所述半导体封装结构还包括：
第二电容器结构，所述第二电容器结构与所述互连结构相邻；以及
模制材料，所述模制材料围绕第二电容器结构和所述互连结构。
8.根据权利要求1所述的半导体封装结构，所述半导体封装结构还包括内插器，所述内插器设置在所述电容器衬底下方并且包括第二电容器结构的，其中，所述内插器将所述电容器衬底电耦合到第二半导体管芯。
9.一种半导体封装结构，所述半导体封装结构包括：
衬底；
第一电容器结构，所述第一电容器结构设置在所述衬底上方；
电容器衬底，所述电容器衬底设置在所述第一电容器结构上方并且电耦合到所述第一电容器结构，其中，所述电容器衬底包括：
半导体层；
第二电容器结构，所述第二电容器结构嵌入在所述半导体层中；
再分布结构，所述再分布结构设置在所述半导体层上方并且电耦合到所述第二电容器结构；以及
第一通孔，所述第一通孔延伸穿过所述半导体层；以及
第一半导体管芯，所述第一半导体管芯设置在所述电容器衬底上方并且电耦合到所述第二电容器结构。
10.根据权利要求9所述的半导体封装结构，所述半导体封装结构还包括第二半导体管芯，所述第二半导体管芯与所述第一半导体管芯相邻并且电耦合到所述再分布结构。
11.根据权利要求10所述的半导体封装结构，所述半导体封装结构还包括混合接合，所述混合接合将所述再分布结构电耦合到所述第一半导体管芯和所述第二半导体管芯。
12.根据权利要求10所述的半导体封装结构，所述半导体封装结构还包括互连结构，所述互连结构与所述第一电容器结构相邻并且将所述电容器衬底电耦合到第三半导体管芯。
13.根据权利要求12所述的半导体封装结构，所述半导体封装结构还包括模制材料，所述模制材料围绕所述第一电容器结构和所述互连结构并且将所述第一电容器结构与所述互连结构分开。
14.根据权利要求13所述的半导体封装结构，所述半导体封装结构还包括第二通孔，所述第二通孔延伸穿过所述模制材料并且电耦合到所述衬底。
15.根据权利要求9所述的半导体封装结构，其中，所述第一电容器结构设置于内插器中，并且所述内插器包括第二通孔，所述第二通孔与所述第一电容器结构相邻并且电耦合到所述衬底。
16.一种半导体封装结构，所述半导体封装结构包括：
内插器，所述内插器包括第一深沟槽电容器；
电容器衬底，所述电容器衬底设置在所述内插器上方，所述电容器衬底包括：
第二深沟槽电容器；
再分布结构，所述再分布结构设置在所述第二深沟槽电容器上方并且电耦合到所述第二深沟槽电容器；以及
第一通孔，所述第一通孔与所述第二深沟槽电容器相邻并且电耦合到所述再分布结构；以及
第一半导体管芯，所述第一半导体管芯设置在所述电容器衬底上方并且电耦合到所述第一深沟槽电容器和所述第二深沟槽电容器。
17.根据权利要求16所述的半导体封装结构，所述半导体封装结构还包括第二半导体管芯，所述第二半导体管芯设置在所述电容器衬底上方并且通过混合接合来电耦合到所述电容器衬底。
18.根据权利要求17所述的半导体封装结构，所述半导体封装结构还包括第三半导体管芯，所述第三半导体管芯设置在所述内插器上方并且电耦合到所述第一深沟槽电容器。
19.根据权利要求18所述的半导体封装结构，所述半导体封装结构还包括第二通孔，所述第二通孔嵌入在所述内插器中并且电耦合到所述电容器衬底。
20.根据权利要求16所述的半导体封装结构，所述半导体封装结构还包括混合接合，所述混合接合将所述第一半导体管芯电耦合到所述电容器衬底。
CN202311356085.2A 2022-10-19 2023-10-19 半导体封装结构 Pending CN117913081A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US63/380,073 2022-10-19
US18/472,453 US20240234295A9 (en) 2022-10-19 2023-09-22 Semiconductor package structure
US18/472,453 2023-09-22

Publications (1)

Publication Number Publication Date
CN117913081A true CN117913081A (zh) 2024-04-19

Family

ID=90694390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311356085.2A Pending CN117913081A (zh) 2022-10-19 2023-10-19 半导体封装结构

Country Status (1)

Country Link
CN (1) CN117913081A (zh)

Similar Documents

Publication Publication Date Title
US10971486B2 (en) Semiconductor package and method of manufacturing the semiconductor package
US8802494B2 (en) Method of fabricating a semiconductor device having an interposer
CN110137144B (zh) 具有平坦化的钝化层的半导体器件及其制造方法
JP2015534287A (ja) 半導体デバイス及びその製造方法
KR20140109833A (ko) 반도체 장치
US11322490B2 (en) Modular capacitor array
US20220223512A1 (en) Semiconductor package structure
US20230154894A1 (en) Three-dimensional integrated circuit structure and a method of fabricating the same
WO2005067045A1 (en) Array capacitors with voids to enable a full-grid socket
US20220375881A1 (en) Semiconductor package
KR20220083438A (ko) 반도체 패키지
EP4092733A2 (en) Semiconductor package structure comprising capacitor
CN114068461A (zh) 半导体封装件
US20240234295A9 (en) Semiconductor package structure
CN117913081A (zh) 半导体封装结构
KR20240021039A (ko) 반도체 패키지
US20230422526A1 (en) Semiconductor package structure
US20230011666A1 (en) Semiconductor package structure
US20240014143A1 (en) Semiconductor package structure
US20240186209A1 (en) Semiconductor package structure
US20230125239A1 (en) Semiconductor package structure
US20240145367A1 (en) Semiconductor package structure
US20240038614A1 (en) Semiconductor package structure
US20240297120A1 (en) Semiconductor package structure
CN118136593A (zh) 半导体封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination