CN102544646A - 层叠型电子部件及其制造方法 - Google Patents

层叠型电子部件及其制造方法 Download PDF

Info

Publication number
CN102544646A
CN102544646A CN2011103394783A CN201110339478A CN102544646A CN 102544646 A CN102544646 A CN 102544646A CN 2011103394783 A CN2011103394783 A CN 2011103394783A CN 201110339478 A CN201110339478 A CN 201110339478A CN 102544646 A CN102544646 A CN 102544646A
Authority
CN
China
Prior art keywords
ceramic green
green sheet
hole
conductor
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103394783A
Other languages
English (en)
Other versions
CN102544646B (zh
Inventor
木村一成
中村淳一
木岛壮氏
阿部勇雄
铃木誉裕
荒木敏明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN102544646A publication Critical patent/CN102544646A/zh
Application granted granted Critical
Publication of CN102544646B publication Critical patent/CN102544646B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H01P1/20327—Electromagnetic interstage coupling
    • H01P1/20336—Comb or interdigital filters
    • H01P1/20345—Multilayer filters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Ceramic Capacitors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

本发明提供一种层叠型电子部件及其制造方法，该层叠型电子部件具备包含第一配线层和第二配线层的2层以上的配线层、介于第一配线层与第二配线层之间的绝缘层、以及贯通绝缘层而将第一配线层所具备的第一导体和第二配线层所具备的第二导体电连接的贯通导体，所述贯通导体在其两端具有向第一导体或第二导体的方向直径逐渐增大的扩径部。

Description

层叠型电子部件及其制造方法
技术领域
本发明涉及层叠型电子部件及其制造方法，特别涉及可优选适用于滤波器这样的含有共振器的层叠型电子部件的贯通导体(通孔)的结构。
背景技术
已提供由具备多个配线层的层叠体的内部导体形成电路、具有多种功能的各种层叠型电子部件。例如，在陶瓷层叠体的内部配线层中具备共振器的层叠型滤波器在手机、无线LAN、蓝牙(Bluetooth)、WiMAX等高频无线通信系统中发挥出选择频率而除去无用波的功能，成为这些通信系统中的主要构成部件之一。
作为层叠体，例如通过使用有利于小型、高集成化的陶瓷层叠体，在多片陶瓷生片的表面上形成导体图案，将它们堆积并加热压接后，进行芯片化、烧成，从而制作。另外，为了将配置于层叠体内部的不同配线层的电极彼此电连接，可使用贯通绝缘层而在上下(沿着层叠方向)延伸的贯通导体(通孔)。
另外，作为公开通孔的专利文献，有专利文献1：日本特开平2-134889号公报以及专利文献2：日本特开平4-105393号公报。
发明内容
因此，就上述滤波器那样的利用共振现象的电子部件而言，为了得到良好的电气特性，要求高的Q值(Quality factor)。
但是，伴随着近年的电子设备的小型薄型化的要求，对构成它们的电子部件的小型化、紧密化的要求增强，变得难以实现高Q值。如果要将部件进行小型化、紧密化，则必须使电极彼此接近或者减小感应器导体活动的空间，这是因为共振器的Q值一般与部件尺寸存在相反的关系。
另一方面，为了实现小型化、紧密化以及良好的特性，以往想到了例如构成共振器的导体图案的配置和形状等各种方法。但是，电子设备的多功能、高功能化的进展显著，认为今后也日益要求能够实现可应对上述情况的高Q的部件结构。
因此，本发明不是像以往那样改良共振器自身，而是从连接它们的导体，特别是连接配线层间的通孔这样的新的着眼点来实现高Q值。另外，前述专利文献记载的发明虽然是涉及通孔的发明，但均是防止由于填充在孔内的导电膏的流入不足或不均而引起的连接不良的发明，既未公开通孔与共振特性的关系，也未有所启发。
因此，本发明的目的在于提高层叠型电子部件中共振器的Q值，由此提高该电子部件的电气特性。
为了解决前述课题而达成目的，本发明的层叠型电子部件具备：包含第一配线层和第二配线层的2层以上的配线层、介于所述第一配线层与所述第二配线层之间的绝缘层、以及贯通所述绝缘层而将所述第一配线层所具备的第一导体和所述第二配线层所具备的第二导体电连接的贯通导体，所述贯通导体在作为与所述第一导体的连接部的一端部具有向所述第一导体的方向直径逐渐增大的扩径部。
本发明的电子部件具有将配置于因绝缘层而相互绝缘的不同的配线层上的第一导体和第二导体电连接的贯通导体，在该贯通导体的一端部具备扩径部。该扩径部具有向被该贯通导体连接的第一导体的方向直径逐渐增大的锥形的形状。
本申请发明人并不受以往进行的涉及构成共振器的导体图案的配置和形状的共振器自身的改良的限制，而是着眼于连接配线层间的贯通导体，从而在反复研究中完成了本发明。即，本发明人发现，将设置于滤波器内的贯通导体的端部形状如上所述地变成锥形时，Q值提高。关于其详情，基于模拟结果，在之后的实施方式的说明中进一步阐述。
另外，上述扩径部优选不仅在贯通导体的一端部具备，另一端部也具备。因此，本发明的一个方式中，前述贯通导体在作为与前述第二导体的连接部的另一端部进一步具有向前述第二导体的方向直径逐渐增大的扩径部。
上述贯通导体优选由填充于贯通绝缘层的贯通孔的导电材料构成，即形成孔内填充有导电材料的所谓的填充孔。这是因为，如果减小该贯通导体的电阻同时在层叠体内部存在空洞，则由于之后的加热工序(例如回流工序)的热膨胀而在层叠体中产生裂纹，导致该电子部件的机械强度有下降的可能。通过形成在贯通孔中填充有导电材料的贯通导体，能够防止这样的不良状况的发生，提高该电子部件的可靠性。另外，这种贯通导体可以通过以在端部具备上述扩径部的方式在形成于层叠体内的贯通孔内填充例如导电性膏，或者通过使镀敷金属析出等来形成。
作为本发明的典型的构成例，上述层叠型电子部件包含1个以上的共振器或感应器，在该共振器或感应器上连接有上述贯通导体。另外，本发明中所述的贯通导体未必限定于与共振器或感应器直接连接，可以通过例如输入电容器、输出电容器等其他的电路要素而间接地与共振器或感应器连接，也可以连接共振器或感应器以外的导体彼此(例如输入端子电极、输出端子电极、接地电极等)。
另外，本发明中所述的电子部件不限于例如芯片滤波器、芯片感应器之类具备单一功能的单体部件(所谓的芯片部件)，还包括例如无线LAN模块、移动通信终端的前端模块那样的在层叠基板内具备多个电气功能元件的电子模块。另外，关于电子部件的种类，也不限于带通滤波器、低通滤波器、高通滤波器、收发双工器、同向双工器等滤波器类，还包括VCO(电压控制振荡器)等振荡器或混频器等要求高Q值作为电气特性的各种电子部件或模块。
另外，如果对作为本发明的特征的前述扩径部的形状进行其他的表现，则可以是向与第一导体(或第二导体)的连接面的方向变宽的圆锥台状的连接部，或者相反从第一导体(或第二导体)侧看的情况下，也可以是向贯通导体的中间部的方向直径逐渐减小的碗状(鉢状)的连接部。
另外，本发明优选的一个方式具有以下结构。
所述贯通导体具备直径大致一定的中间部和圆锥台状的前述扩径部，该扩径部具有的一端面与前述中间部连接，且作为与该中间部的连接面，该一端面的直径与该中间部的直径大致相同，并且该扩径部具有的另一端面具有比前述一端面大的直径，将前述中间部的直径设为H、前述扩径部的另一端面的直径设为P、扩径部的高度设为L时，P大致为(2L+H)。在之后的实施方式的说明中可知，关于扩径部的形状，如果采用这种结构，则能够进一步提高Q值。
本发明的层叠型电子部件的制造方法是制造具备具有上述扩径部并将配置于不同配线层的导电膜彼此电连接的贯通导体的层叠型电子部件的方法。
具体而言，第一制造方法是在形成上述扩径部后层叠陶瓷生片的方法，包含如下工序：在第一陶瓷生片上形成从一面向另一面直径逐渐减小的锥形的贯通孔的工序；在第二陶瓷生片上形成从一面向另一面直径逐渐减小的锥形的贯通孔的工序；通过在所述第一陶瓷生片的所述贯通孔中填充导电材料从而形成所述贯通导体的一端部的工序；通过在所述第二陶瓷生片的所述贯通孔中填充导电材料从而形成所述贯通导体的另一端部的工序；按照与所述贯通导体的一端部电连接的方式，将所述第一导电膜配置在所述第一陶瓷生片的所述一面上的工序；按照与所述贯通导体的另一端部电连接的方式，将所述第二导电膜配置在所述第二陶瓷生片的所述一面上的工序；按照所述第一陶瓷生片的另一面与所述第二陶瓷生片的一面相对的方式，层叠包含所述第一陶瓷生片和所述第二陶瓷生片的多片陶瓷生片的工序。
另外，上述第一制造方法中，可以在第一陶瓷生片和第二陶瓷生片之间介入其它陶瓷生片，采取这种结构的情况下，在贯通导体的一端部与另一端部之间具备由该其它陶瓷生片形成的贯通导体的中间部，由这些贯通导体的一端部和中间部和另一端部构成该贯通导体。
另外，在第一陶瓷生片的上述一面侧以及第二陶瓷生片的一面侧也可以层叠其它陶瓷生片。另外，在第一陶瓷生片的上述一面上，按照与贯通导体的一端部电连接的方式配置第一导体，并在第二陶瓷生片的上述一面上，按照与贯通导体的另一端部电连接的方式配置第二导体。
另外，在上述第一制造方法的优选方式中，在第一陶瓷生片上形成的贯通孔的另一面侧的直径与在第二陶瓷生片上形成的贯通孔的另一面侧的直径大致相等，该制造方法还包含在一片以上的第三陶瓷生片的各片上形成与形成于第一陶瓷生片上的贯通孔的另一面侧的直径和形成于第二陶瓷生片上的贯通孔的另一面侧的直径大致相等的直径的贯通孔的工序、以及通过将导电材料填充于在该1片以上的第三陶瓷生片上形成的贯通孔从而在各第三陶瓷生片上形成所述贯通导体的一个以上的中间部的工序，所述层叠多片陶瓷生片的工序以将所述1片以上的第三陶瓷生片介于第一陶瓷生片与第二陶瓷生片之间、且所述贯通导体的一个以上的中间部相互电连接、且该贯通导体的一个以上的中间部的一端部与所述贯通导体的一端部电连接、且该贯通导体的一个以上的中间部的另一端部与所述贯通导体的另一端部电连接的方式，层叠包含所述第一陶瓷生片、所述第三陶瓷生片和所述第二陶瓷生片的多片陶瓷生片。
另外，本发明的第二制造方法是在层叠多片陶瓷生片之后形成上述扩径部的方法。
具体而言，该第二制造方法是制造具备将配置于不同的配线层的导电膜彼此电连接的贯通导体的层叠型电子部件的方法，包含如下工序：层叠2片以上的陶瓷生片从而制作层叠片的工序；在该层叠片上穿设用于形成贯通导体的贯通孔的工序；按照从所述贯通孔的一端向所述贯通孔的中间部直径逐渐减小的方式，将所述贯通孔的一端部加工成锥形的工序；按照从所述贯通孔的另一端向所述贯通孔的中间部直径逐渐减小的方式，将所述贯通孔的另一端部加工成锥形的工序；在所述贯通孔中填充导电材料从而形成所述贯通导体的工序；按照与该贯通导体的一端部电连接的方式配置第一导电膜的工序；按照与该贯通导体的另一端部电连接的方式配置第二导电膜的工序。
根据本发明，能够在层叠型电子部件中提高共振器的Q值，由此提高该电子部件的电气特性。
本发明的其他目的、特征和优点通过基于附图而阐述的以下的本发明的实施方式的说明来阐明。另外，本发明不限定于下述的实施方式，可以在记载于权利要求的范围中的范围内进行各种变更，本领域技术人员是理解的。另外，各图中，相同的符号表示相同或相当部分。
附图说明
图1是在透视状态下示意地表示本发明的一实施方式的层叠型电子部件的立体图。
图2是示意地表示前述实施方式的层叠型电子部件(实施方式1)的截面图。
图3是表示前述实施方式的层叠型电子部件的另一结构(实施方式2)的截面图。
图4是表示与前述实施方式相比较的比较例(比较例1)的层叠型电子部件的结构的截面图。
图5是表示与前述实施方式相比较的比较例(比较例2、3)的层叠型电子部件的结构的截面图。
图6是与表示前述实施方式相比较的比较例(比较例4、5)的层叠型电子部件的结构的截面图。
图7表示前述实施方式和比较例的通孔各部分的尺寸和Q值的计算结果。
图8表示关于扩径部的形状(直径扩大的程度)对Q值所造成的影响进行研究的结果。
图9是表示关于扩径部的形状(直径扩大的程度)对Q值所造成的影响的线图。
图10是将前述实施方式的扩径部放大表示的图。
图11既表示扩径部下端的直径P与角α和角β的关系又表示扩径部下端的直径P与Q值的关系。
图12是既表示扩径部下端的直径P与角α和角β的关系又表示扩径部下端的直径P与Q值的关系的线图。
图13是表示扩径部的另一结构的截面图。
图14表示关于阶段性的改变扩径部的斜面的倾斜度时的影响进行研究的结果。
图15是表示制造前述实施方式的层叠型电子部件的第一方法的一工序(形成通孔的上侧扩径部的工序)的图。
图16是表示制造前述实施方式的层叠型电子部件的第一方法的一工序(形成通孔的上侧扩径部的工序)的图。
图17是表示制造前述实施方式的层叠型电子部件的第一方法的一工序(形成通孔的上侧扩径部的工序)的图。
图18是表示制造前述实施方式的层叠型电子部件的第一方法的一工序(形成通孔的上侧扩径部的工序)的图。
图19是表示制造前述实施方式的层叠型电子部件的第一方法的一工序(形成通孔的下侧扩径部的工序)的图。
图20是表示制造前述实施方式的层叠型电子部件的第一方法的一工序(形成通孔的下侧扩径部的工序)的图。
图21是表示制造前述实施方式的层叠型电子部件的第一方法的一工序(形成通孔的下侧扩径部的工序)的图。
图22是表示制造前述实施方式的层叠型电子部件的第一方法的一工序(形成通孔的中间部的工序)的图。
图23是表示制造前述实施方式的层叠型电子部件的第一方法的一工序(形成通孔的中间部的工序)的图。
图24是表示制造前述实施方式的层叠型电子部件的第一方法的一工序(片材的层叠工序)的图。
图25是表示制造前述实施方式的层叠型电子部件的第一方法的一工序(片材的层叠状态)的图。
图26是表示制造前述实施方式的层叠型电子部件的第二方法的一工序(片材的层叠状态)的图。
图27是表示制造前述实施方式的层叠型电子部件的第二方法的一工序(形成通孔用的贯通孔的工序)的图。
图28是表示制造前述实施方式的层叠型电子部件的第二方法的一工序(锥形加工通孔用的贯通孔的工序)的图。
图29是表示制造前述实施方式的层叠型电子部件的第二方法的一工序(通孔的形成状态)的图。
图30是表示制造前述实施方式的层叠型电子部件的第二方法的一工序(片材的层叠工序)的图。
图31是表示制造前述实施方式的层叠型电子部件的第二方法的一工序(片材的层叠状态)的图。
具体实施方式
如图1～图2所示，本发明的一实施方式的层叠型电子部件11是在陶瓷层叠体12的内部具备共振器13的芯片滤波器。层叠体12层叠有多片陶瓷生片21a～21k(以下有时简称“片材”)，且具有在这些片材21a～21k的表面形成的多个内部配线层。共振器13配置在层叠体12的上部配线层，且经由通孔15而与配置在层叠体12的下部配线层的电极14电连接。
另外，在上述电极14的下层设有接地电极16，在层叠体12的圆周面上分别设有侧面端子电极17、18。另外，在这些图1、图2及以后的图中，在层叠体12内仅显示1个共振器13、与其连接的通孔15及电极14、16、17，但该电子部件还具有除此以外的共振器、电极、端子等(未作图示)。另外，层叠体12的配线层数(陶瓷生片的层叠片数)不限定于图示的例子，可以更多，也存在更少的情况。
与共振器13连接的通孔15由填充于贯通多片片材(绝缘层)的贯通孔的内部的导电材料(导电膏)形成，具备具有一定粗细(直径)的圆柱状的中间部15a、从该中间部15a的下端向下方直径逐渐扩大的圆锥台状的(具有台状的截面形状)下侧扩径部15b以及从该中间部15a的上端向上方直径逐渐扩大的倒圆锥台状的(具有倒台状的截面形状)上侧扩径部15c。
另外，从提高各共振器的Q值、提高该滤波器11的电气特性的观点出发，对于连接内藏于该芯片滤波器11中的其他的电极彼此(其他的共振器、输入输出端子电极、接地电极等/它们未作图示)的通孔，也优选与上述通孔15同样地在两端具备圆锥台状或倒圆锥台状的扩径部15b、15c。
通孔的形状对Q值的影响
对于通孔的形状对共振器的Q值所造成的影响进行研究。
具体而言，关于前述图2所示的本实施方式的结构(称为实施方式1)、如图3所示仅在下端部形成与前述实施方式1同样的扩径部15b的结构(称为实施方式2)、作为比较例1的如图4所示粗细(直径)一定的圆柱状的结构、作为比较例2的如图5所示将下端部向下方的方向尖细地形成为尖锥形(该图的符号15d所表示的部分)的结构、作为比较例3的与比较例2同样地将下端部向下方的方向尖细地形成为尖锥形但该锥形的下端部的前端(下端)与比较例2相比粗的结构、作为比较例4的如图6所示在圆柱状的中间部15a的下端具备圆锥台状的下端部15e但该下端部15e的下端与中间部15a的粗细相等而作为与中间部15a的连接面的该下端部15e的上端比中间部15a细的结构、作为比较例5的与比较例4同样地具备圆锥台状的下端部15e但该圆锥台状的下端部15e的上端与比较例4相比粗的结构，通过模拟来进行Q值的计算。
另外，通孔15的总高度尺寸(从上端到下端的长度)均为650μm，实施了改变直径的加工的端部(扩径部等15b、15d、15e)的高度尺寸均为40μm。另外，比较例2的锥形下端部的前端(下端)的直径为50μm，比较例3的锥形下端部的前端(下端)的直径为80μm，比较例4的圆锥台状的下端部15e的上端的直径为50μm，比较例5的圆锥台状的下端部15e的上端的直径为80μm。
结果如图7所示，由此可知，根据本实施方式(实施方式1、2)，可得到比具有简单的圆柱形状的以往的通孔(比较例1)和比较例2～5高的Q值。另外，根据仅在通孔的一端部设有扩径部的实施方式2(图3)，也可得到比以往结构(比较例1)和其他的比较例2～5高的Q值，但为了得到更高的Q值，优选在两端设置扩径部的实施方式1。
从确保该电子部件的机械可靠性的观点出发，即从防止在烧成时或在安装基板上进行回流安装时或使用者经年使用时，由于贯通导体与绝缘层的热膨胀率差而在该电子部件上产生裂纹，从而确保机械强度的观点出发，用于连接配置于不同配线层的导体彼此的、以往使用的贯通导体优选其直径(粗细)尽可能小(细)。另一方面，从降低电阻、提高Q值、提高电气特性的观点出发，该贯通导体的直径越大越好。本发明和本实施方式的贯通导体是能够巧妙地满足这样的部件的可靠性和电气特性二者的要求的导体结构。
另外，对于扩径部的形状(直径扩大的程度)对Q值所造成的影响进行了研究。具体而言，在前述图3所示的实施方式2的结构中，对成为与电极14的连接面的扩径部15b的底面(下面)的直径做各种改变，计算Q值。即，如图8的表所示，使扩径部15b的底面(下端)的直径从100变化至500μm。就该圆锥台状的扩径部15b而言，下端的直径越大则在下方扩大的圆周面形成坡度小的形状。另外，该下端的直径为100μm时，与如前述图4所示的比较例1的结构相同，为200μm时形成如前述图3所示的实施方式2的结构。
结果如图8的最下栏和图9所示。从这些图可知，并非只要简单地扩大扩径部下端即可。因此，为了求出关于扩径部的形状的最佳条件，进一步进行了研究。
如图10所示，将通孔中间部15a的直径设为H，将扩径部15b的底面的直径设为P，将扩径部15b的高设为L，将扩径部15b的底面与扩径部15b的圆周面(圆锥台斜面)所成的角设为θ，将扩径部15b的圆周面与电极14所成的角设为α，将扩径部15b的圆周面与通孔中间部15a的圆周面所成的角设为β。另外，图11～图12是既表示扩径部下端的直径P与角α和角β的关系又表示扩径部下端的直径P与Q值的关系(前述图9所示的模拟结果)的线图，α(点画线)和β(虚线)呈现消长(trade-off)的关系。
参照图10，下式成立。
α＝π-θ...(式1)
这里，tanθ＝L/{(P-H)/2}，因此上述式1变成下式。
α＝π-[arctan{2L/(P-H)}]...(式2)
另外，α和β的关系如下述式3所示。
β＝(3π/2)-α...(式3)
从图11～图12可知，大概α＝β时Q值为最大，此时α和β如下所示。此时θ＝π/4。
α＝β＝3π/4...(式4)
因此，为了从上述式2和式4可得到下述式5、使Q值最大，优选将扩径部下端的直径P设为(2L+H)左右。
P＝2L+H...(式5)
另外，对于阶段性地改变了扩径部的斜面的倾斜角的通孔进行了研究。具体而言，如图13所示，2阶段地构成下侧扩径部15b，即由从通孔中间部15a的下端向下方延伸的第一扩径部15b1和从该第一扩径部的下端进一步向下方延伸而与电极14连接的第二扩径部15b2构成(将该结构作为实施方式3-1)。。
这里，如图14所示，该实施方式3-1将第一扩径部15b1的下端(底面)的直径设为300μm(与第二扩径部15b2的上端的直径相同，为300μm)、将第二扩径部15b2的下端(底面)的直径设为500μm。另外，与该实施方式3-1同样地，由第一扩径部15b1和第二扩径部15b2构成下侧扩径部15b，但将第一扩径部15b1的下端(底面)的直径设为200μm(实施方式3-2)，并且4阶段地形成下侧扩径部15b，即由按照从通孔中间部15a的下端向电极14的顺序形成的第一扩径部、第二扩径部、第三扩径部和第四扩径部形成，关于这些将第一～第四扩径部的各下端的直径依序扩大至110μm、150μm、250μm和500μm的结构(实施方式3-3)，计算Q值。另外，这些实施方式3-1～3-3的下侧扩径部均跨越2层陶瓷生片的厚度而形成。
结果如图14所示，可知，即使在如上所述地阶段性地改变扩径部的圆周面的情况下，也可得到大致相同程度的良好的Q值。
第1制造方法
基于图15～图25，就制造前述实施方式的电子部件的第一方法进行阐述。
如图15所示，准备陶瓷生片21d，如图16所示，在该片材21d的规定位置(将要形成通孔15的位置)形成上面侧的直径大、下面侧的直径小的具有锥形的内圆周面的贯通孔25c。这种锥形的贯通孔25c可以通过使用激光来形成，可以通过调整激光的强度和照射时间，按照照射激光的一侧的直径大、相反侧的直径小的方式进行开孔。
另外，通过利用机械加工例如前端以倒圆锥台状变细的冲孔机(冲压机)来倾斜扩大贯通孔的端部等，也能够形成这种锥形的贯通孔25c。另外，本实施方式中使用具备支持膜(PET膜)20的陶瓷生片，但也可以使用不具备这种支持膜20的片材。
开设上述锥形的孔25c后，如图17所示，通过在该贯通孔25c中填充导电膏来形成上侧扩径部15c，同时如图18所示，按照与该上侧扩径部15c电连接的方式在片材21d的表面上形成构成前述共振器13的导体膜13a。
另一方面，为了形成下侧扩径部15b，如图19所示，准备同样的陶瓷生片21i，如图20所示，与前述形成上侧扩径部15c的情况相反，从支持片20侧(该图的上侧)照射激光，从而与前述图16所示的片材21d同样地且由支持片20侧形成研钵状的贯通孔25b。然后，通过在该贯通孔25b中如图21所示地填充导电膏来形成下侧扩径部15b。
进一步，如图22所示，对应该形成通孔15的中间部15a的片材21e(21f～21h)开设直径一定的垂直的贯通孔25a。该贯通孔25a优选通过机械的开孔加工，优选用阳型和阴型模具夹持片材并进行开孔的所谓的冲孔(钻孔加工)来进行。这是因为，虽然也可以利用钻孔机来进行该开孔，但利用冲孔的话可以在短时间内几乎不发生切削毛边地进行加工。然后，如图23所示，在该贯通孔25a中也填充导电膏从而形成通孔15的中间部15a。
这样在该片材21d～21i上形成通孔的上侧扩径部15c、下侧扩径部15b和中间部15a后，如图24～图25所示，将这些片材21d～21i进行位置对准、重叠、加热并压接，从而制作层叠片。
此时，包含下侧扩径部15b的片材21i(图21的片材)从前述图21所示的状态使表面背面翻转后进行层叠。另外，层叠时，剥离去除各片材21d～21i(片材21j也同样)所具备的支持膜20。进一步地，在包含下侧扩径部15b的片材21i的下面层叠表面具备以与该下侧扩径部15b电连接的方式形成的导电膜14的片材21j。另外，在具备该导电膜14的片材21j的下面以及包含上侧扩径部15c的片材21d的上面，可以进一步适当层叠片材(未作图示)，包括前述图2所示的片材21a～21c以及表面具备接地电极16的片材21k。
另外，图中显示了相当于一个电子部件(滤波器)11的部分，但本制造方法以及以下所述的第二制造方法均是以集合状态同时形成多个芯片11的方法，通过上述片材21a～21k的层叠而同时形成多个滤波器11。然后，在层叠后切断该片材，分割成各个芯片11，进行烧成。
第2实施方式
基于图26～图31，就制造前述实施方式的电子部件的第二方法进行说明。在前述第一制造方法中，在层叠前对与通孔15关联的各片材21d～21i预先形成通孔(通孔的构成部分15a、15b、15c)，但在该第二实施方式中，在层叠应该形成通孔15的片材21d～21i后，实施作为本发明的特征的通孔两端部的锥形加工。
具体而言，对层叠了如图26所示的多片陶瓷生片21d～21i的层叠片12a开设通孔形成用的贯通孔25(参照图27)。该开孔只要与前述第一制造方法同样地利用冲孔(钻孔加工)即可。接着，对该形成的贯通孔25的两端部25b、25c如图28所示地进行锥形加工。即，通过对该贯通孔25的上面侧的开口部25c和下面侧的开口部25b分别照射激光从而将这些开口部(边缘部分)25b、25c加工成锥形。另外，该锥形加工也可以与前述第一制造方法中所述的同样地利用机械加工(例如通过冲压来使贯通孔25的端部以锥形扩大)来进行。
然后，如图29所示，在该上述贯通孔25中填充导电膏从而形成通孔15，同时如图30～图31所示，按照与该通孔15的上端部(上侧扩径部)15c电连接的方式形成导体图案(导电膜)13a。另外，按照与该通孔15的下端部(下侧扩径部)15b电连接的方式具备导电膜14。就与下侧扩径部15b连接的导电膜14而言，只要进一步层叠例如表面具备该导电膜的陶瓷生片21j即可。另外，在图示中的最下层的片材21j的更下面以及图示中的最上层的片材21d的更上面，可以与前述第一制造方法所述的同样地分别进一步层叠适当具备导体图案的陶瓷生片。

Claims (13)

1.一种层叠型电子部件，具备：
包含第一配线层和第二配线层的2层以上的配线层、
介于所述第一配线层与所述第二配线层之间的绝缘层、以及
贯通所述绝缘层而将所述第一配线层所具备的第一导体和所述第二配线层所具备的第二导体电连接的贯通导体；
所述贯通导体在作为与所述第一导体的连接部的一端部具有向所述第一导体的方向直径逐渐增大的扩径部。
2.如权利要求1所述的层叠型电子部件，所述贯通导体在作为与所述第二导体的连接部的另一端部进一步具有向所述第二导体的方向直径逐渐增大的扩径部。
3.如权利要求1所述的层叠型电子部件，所述贯通导体由填充于贯通所述绝缘层的贯通孔的导电材料构成。
4.如权利要求1所述的层叠型电子部件，包含1个以上的共振器。
5.如权利要求2所述的层叠型电子部件，包含1个以上的共振器。
6.如权利要求3所述的层叠型电子部件，包含1个以上的共振器。
7.如权利要求4所述的层叠型电子部件，所述贯通导体与所述共振器连接。
8.如权利要求5所述的层叠型电子部件，所述贯通导体与所述共振器连接。
9.如权利要求6所述的层叠型电子部件，所述贯通导体与所述共振器连接。
10.如权利要求1～9中任一项所述的层叠型电子部件，所述贯通导体具备直径大致一定的中间部和圆锥台状的所述扩径部，
该扩径部的一端面与所述中间部相连，且作为与该中间部的连接面，所述一端面的直径与该中间部的直径大致相同，并且所述扩径部的另一端面具有比所述一端面大的直径，
将所述中间部的直径设为H、所述扩径部的另一端面的直径设为P、扩径部的高设为L时，P大致为(2L+H)。
11.一种层叠型电子部件的制造方法，所述层叠型电子部件具备将配置于不同的配线层的导电膜彼此电连接的贯通导体，所述制造方法包括：
在第一陶瓷生片上形成从一面向另一面直径逐渐减小的贯通孔的工序；
在第二陶瓷生片上形成从一面向另一面直径逐渐减小的贯通孔的工序；
通过在所述第一陶瓷生片的所述贯通孔中填充导电材料从而形成所述贯通导体的一端部的工序；
通过在所述第二陶瓷生片的所述贯通孔中填充导电材料从而形成所述贯通导体的另一端部的工序；
按照与所述贯通导体的一端部电连接的方式，将第一导电膜配置在所述第一陶瓷生片的所述一面上的工序；
按照与所述贯通导体的另一端部电连接的方式，将第二导电膜配置在所述第二陶瓷生片的所述一面上的工序；
按照所述第一陶瓷生片的另一面与所述第二陶瓷生片的另一面相对的方式，层叠包含所述第一陶瓷生片和所述第二陶瓷生片的多个陶瓷生片的工序。
12.如权利要求11所述的层叠型电子部件的制造方法，其中，在所述第一陶瓷生片上形成的贯通孔的另一面侧的直径与在所述第二陶瓷生片上形成的贯通孔的另一面侧的直径大致相等，
该制造方法还包含：
在一片以上的第三陶瓷生片的各片上形成与在该第一陶瓷生片上形成的贯通孔的另一面侧的直径和在第二陶瓷生片上形成的贯通孔的另一面侧的直径大致相等的直径的贯通孔的工序，以及
通过将导电材料填充在形成于该1片以上的第三陶瓷生片上的贯通孔中从而在各第三陶瓷生片上形成所述贯通导体的一个以上的中间部的工序；
所述层叠多片陶瓷生片的工序中，层叠包含所述第一陶瓷生片、所述第三陶瓷生片和所述第二陶瓷生片的多片陶瓷生片，使得将所述1片以上的第三陶瓷生片介于所述第一陶瓷生片与所述第二陶瓷生片之间，且所述贯通导体的一个以上的中间部相互电连接，且该贯通导体的一个以上的中间部的一端部与所述贯通导体的一端部电连接，且该贯通导体的一个以上的中间部的另一端部与所述贯通导体的另一端部电连接。
13.一种层叠型电子部件的制造方法，所述层叠型电子部件具备将配置于不同的配线层的导电膜彼此电连接的贯通导体，所述制造方法包括：
层叠2片以上的陶瓷生片从而制作层叠片的工序；
在该层叠片上穿设用于形成贯通导体的贯通孔的工序；
按照从所述贯通孔的一端向所述贯通孔的中间部直径逐渐减小的方式，将所述贯通孔的一端部加工成锥形的工序；
按照从所述贯通孔的另一端向所述贯通孔的中间部直径逐渐减小的方式，将所述贯通孔的另一端部加工成锥形的工序；
在所述贯通孔中填充导电材料从而形成所述贯通导体的工序；
按照与该贯通导体的一端部电连接的方式配置第一导电膜的工序；
按照与该贯通导体的另一端部电连接的方式配置第二导电膜的工序。
CN201110339478.3A 2010-10-29 2011-10-28 层叠型电子部件 Active CN102544646B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010244666A JP5550526B2 (ja) 2010-10-29 2010-10-29 積層型電子部品およびその製造方法
JP2010-244666 2010-10-29

Publications (2)

Publication Number Publication Date
CN102544646A true CN102544646A (zh) 2012-07-04
CN102544646B CN102544646B (zh) 2014-07-02

Family

ID=45995403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110339478.3A Active CN102544646B (zh) 2010-10-29 2011-10-28 层叠型电子部件

Country Status (3)

Country Link
US (1) US8922304B2 (zh)
JP (1) JP5550526B2 (zh)
CN (1) CN102544646B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7153438B2 (ja) * 2017-10-26 2022-10-14 日東電工株式会社 基板集合体シート

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998020557A1 (en) * 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. Method for reducing via inductance in an electronic assembly and device
US5825266A (en) * 1994-09-06 1998-10-20 Motorola, Inc. High Q resonator utilizing planar stuctures
CN1292635A (zh) * 1999-10-12 2001-04-25 株式会社能洲 布线电路衬底及其制造方法
CN1377216A (zh) * 2001-03-23 2002-10-30 日本特殊陶业株式会社 线路板
JP2003046248A (ja) * 2001-08-02 2003-02-14 Ibiden Co Ltd 積層配線板およびその製造方法
JP2004311919A (ja) * 2003-02-21 2004-11-04 Shinko Electric Ind Co Ltd スルーホールフィル方法
JP2004356910A (ja) * 2003-05-28 2004-12-16 Kyocera Corp 誘電体共振器
TW200618705A (en) * 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
CN101106121A (zh) * 2006-07-14 2008-01-16 恩益禧电子股份有限公司 布线基板、半导体器件及其制造方法
JP2008035565A (ja) * 2007-10-17 2008-02-14 Taiyo Yuden Co Ltd 積層型誘電体フィルタ
US20090242261A1 (en) * 2008-03-25 2009-10-01 Ibiden Co., Ltd Printed wiring board and associated manufacturing methodology
WO2010010911A1 (ja) * 2008-07-23 2010-01-28 日本電気株式会社 半導体装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02134889A (ja) 1988-11-15 1990-05-23 Nec Corp セラミック基板
JPH04105393A (ja) 1990-08-24 1992-04-07 Oki Electric Ind Co Ltd セラミック多層基板のヴィアホール構造
US6631558B2 (en) * 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
JP3098992B2 (ja) * 1998-06-26 2000-10-16 日本特殊陶業株式会社 フリップチップ用セラミック多層配線基板
JP2002337096A (ja) * 2001-05-16 2002-11-26 Noritake Co Ltd ホール打抜機構を備えたプレス金型
JP2003347700A (ja) * 2002-05-29 2003-12-05 Nec Kansai Ltd 配線基板
US7183654B2 (en) * 2003-09-30 2007-02-27 Intel Corporation Providing a via with an increased via contact area
JP4195036B2 (ja) * 2006-01-26 2008-12-10 Ｔｄｋ株式会社 積層型共振器
JP2009054689A (ja) * 2007-08-24 2009-03-12 Kyocera Corp 配線基板、実装基板および実装構造体、並びに配線基板の製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825266A (en) * 1994-09-06 1998-10-20 Motorola, Inc. High Q resonator utilizing planar stuctures
WO1998020557A1 (en) * 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. Method for reducing via inductance in an electronic assembly and device
CN1292635A (zh) * 1999-10-12 2001-04-25 株式会社能洲 布线电路衬底及其制造方法
CN1377216A (zh) * 2001-03-23 2002-10-30 日本特殊陶业株式会社 线路板
JP2003046248A (ja) * 2001-08-02 2003-02-14 Ibiden Co Ltd 積層配線板およびその製造方法
JP2004311919A (ja) * 2003-02-21 2004-11-04 Shinko Electric Ind Co Ltd スルーホールフィル方法
JP2004356910A (ja) * 2003-05-28 2004-12-16 Kyocera Corp 誘電体共振器
TW200618705A (en) * 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
CN101106121A (zh) * 2006-07-14 2008-01-16 恩益禧电子股份有限公司 布线基板、半导体器件及其制造方法
JP2008035565A (ja) * 2007-10-17 2008-02-14 Taiyo Yuden Co Ltd 積層型誘電体フィルタ
US20090242261A1 (en) * 2008-03-25 2009-10-01 Ibiden Co., Ltd Printed wiring board and associated manufacturing methodology
WO2010010911A1 (ja) * 2008-07-23 2010-01-28 日本電気株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN102544646B (zh) 2014-07-02
US20120103675A1 (en) 2012-05-03
JP5550526B2 (ja) 2014-07-16
US8922304B2 (en) 2014-12-30
JP2012099970A (ja) 2012-05-24

Similar Documents

Publication Publication Date Title
CN102985983A (zh) 包含电感器的层叠型电子部件
CN103377818B (zh) 一种具有贯穿孔电感的高频元件及其制造方法
US20070217122A1 (en) Capacitor
JP2000138455A (ja) セラミック多層基板の製造方法
JP2009064909A (ja) 多層セラミック配線板およびその製造方法
US7297878B2 (en) High frequency laminated component and its manufacturing method
CN102544646B (zh) 层叠型电子部件
JP4458812B2 (ja) コンデンサ、コンデンサの製造方法、配線基板、デカップリング回路及び高周波回路
CN201017998Y (zh) 一种曲折线型ltcc双频芯片天线
CN104900406A (zh) 可键合多层陶瓷电容器及其制备方法
JP2006238027A (ja) 誘電体フィルタ、及び、誘電体フィルタの製造方法
JP5773178B2 (ja) 積層型電子部品
JP5356434B2 (ja) セラミック基板の製造方法
JP2009252764A (ja) 電子部品内蔵配線基板
US20230070377A1 (en) Integrated structure of circuit mold unit of ltcc electronic device
JP4183392B2 (ja) 積層型複合デバイス
JP2005203623A (ja) コンデンサ、コンデンサの製造方法、配線基板、デカップリング回路及び高周波回路
CN218827106U (zh) 异构封装基板和异构封装模组
JP2004119891A (ja) ノイズフィルタ
KR100513348B1 (ko) 에어전극패턴을 갖는 칩 부품 및 그 제조방법
JP2006222442A (ja) コンデンサ、及び配線基板
JP2009027044A (ja) 積層コンデンサ及びコンデンサ内蔵配線基板
JP2004296927A (ja) 電子部品収納用配線基板
JP3215684B2 (ja) 積層電子部品とその実装構造と製造方法
JP2000341087A (ja) 積層回路素子の導電路形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant