JPH02134889A - セラミック基板 - Google Patents
セラミック基板Info
- Publication number
- JPH02134889A JPH02134889A JP28939788A JP28939788A JPH02134889A JP H02134889 A JPH02134889 A JP H02134889A JP 28939788 A JP28939788 A JP 28939788A JP 28939788 A JP28939788 A JP 28939788A JP H02134889 A JPH02134889 A JP H02134889A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- thickness
- parts
- conductor
- ceramic board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 27
- 239000004020 conductor Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims description 27
- 230000000087 stabilizing effect Effects 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はセラミック基板に関し、特にスルーホールを有
する混成集積回路厚膜印刷セラミック基板に関する。
する混成集積回路厚膜印刷セラミック基板に関する。
従来、この種のスルーホールを有するセラミック基板は
グリーンシート時に外形抜きと同時に0.2Φmm〜1
.0Φ關のストレート穴をスルーホールとして形成して
いた。
グリーンシート時に外形抜きと同時に0.2Φmm〜1
.0Φ關のストレート穴をスルーホールとして形成して
いた。
第2図(a)〜(c)は従来のかかる一例を説明するた
めの工程順に示したセラミック基板のスルーホール部分
の断面図である。
めの工程順に示したセラミック基板のスルーホール部分
の断面図である。
まず、第2図(a)に示すように、セラミック基板1に
基板表面と垂直なストレートスルーホール6を形成する
。次に、第2図(b)に示すように、表面導体7をセラ
ミック基板1の一方の面に厚膜印刷する。更に、第2図
(c)に示すように、セラミック基板1の他方の面に裏
面導体8を厚膜印刷し、表面導体7と裏面導体8とをス
トレートスルーホール6の内部で接続する。
基板表面と垂直なストレートスルーホール6を形成する
。次に、第2図(b)に示すように、表面導体7をセラ
ミック基板1の一方の面に厚膜印刷する。更に、第2図
(c)に示すように、セラミック基板1の他方の面に裏
面導体8を厚膜印刷し、表面導体7と裏面導体8とをス
トレートスルーホール6の内部で接続する。
上述した従来のスルーホール形状のセラミック基板は、
スルーホール6の内部での表面導体7と裏面導体8との
接続において、厚膜印刷開始時と終了時での吸引時間の
差によるペーストの流れ込みバラツキが起り、接続不良
が発生するという欠点や、板厚が厚くなったときは印刷
条件が不安定になるという欠点がある。
スルーホール6の内部での表面導体7と裏面導体8との
接続において、厚膜印刷開始時と終了時での吸引時間の
差によるペーストの流れ込みバラツキが起り、接続不良
が発生するという欠点や、板厚が厚くなったときは印刷
条件が不安定になるという欠点がある。
本発明の目的は、上述したような板厚によらず表面導体
と裏面導体との接続不良を改善するセラミック基板を提
供することにある。
と裏面導体との接続不良を改善するセラミック基板を提
供することにある。
本発明のセラミック基板は基板部の表面導体および裏面
導体を接続するためのスルーホールの形成にあたり、前
記基板部の片面もしくは両面にテーパー部を形成するよ
うに構成される。
導体を接続するためのスルーホールの形成にあたり、前
記基板部の片面もしくは両面にテーパー部を形成するよ
うに構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図(a)〜(C)は本発明の一実施例を説明するた
めの工程順に示したセラミック基板のスルーホール部分
の断面図である。
めの工程順に示したセラミック基板のスルーホール部分
の断面図である。
まず、第1図(a)に示すように、セラミック基板1に
基板の板厚によって片面テーパースルーホール2あるい
は両面テーパースルーホール3を形成する。このセラミ
ック基板1の板厚が薄ければ片面テーパースルーホール
2でよく、また板厚が厚いときは両面テーパースルーホ
ール3が用いられ、スルーホール内部の断面部を同一と
する。
基板の板厚によって片面テーパースルーホール2あるい
は両面テーパースルーホール3を形成する。このセラミ
ック基板1の板厚が薄ければ片面テーパースルーホール
2でよく、また板厚が厚いときは両面テーパースルーホ
ール3が用いられ、スルーホール内部の断面部を同一と
する。
尚、この(a)図および以下の図においても両方のケー
スを便宜上−つのセラミック基板1に形成したものとし
て説明する。
スを便宜上−つのセラミック基板1に形成したものとし
て説明する。
次に、第1図(b)に示すように、セラミック基板1の
一方の面に表面導体4を厚膜印刷する。
一方の面に表面導体4を厚膜印刷する。
スルーホール内部ではテーパーを形成した部分について
みると、同様の表面導体4が形成されている。
みると、同様の表面導体4が形成されている。
更に、第1図(c)に示すように、セラミック基板1の
他方の面に裏面導体5を印刷し、両スルーホール2.3
の内部で表・裏面導体4,5が接続される。
他方の面に裏面導体5を印刷し、両スルーホール2.3
の内部で表・裏面導体4,5が接続される。
以上説明したように、本発明のセラミック基板はスルー
ホール部の片面もしくは両面を面取りし傾斜部を設ける
ことにより、スルーホール印刷の条件が板厚に無関係に
一定条件で設定でき、且つ表面導体と裏面導体との接続
を安定して完全なものにすることができるという効果が
ある。
ホール部の片面もしくは両面を面取りし傾斜部を設ける
ことにより、スルーホール印刷の条件が板厚に無関係に
一定条件で設定でき、且つ表面導体と裏面導体との接続
を安定して完全なものにすることができるという効果が
ある。
第1図(a)〜(c)は本発明の一実施例を説明するた
めの工程順に示したセラミック基板のスルーホール部分
の断面図、第2図(a)〜(c)は従来の一例を説明す
るための工程順に示したセラミック基板のスルーホール
部分の断面図である。 1・・・セラミック基板、2・・・片面面取り(テーパ
ー)スルーホール、3・・・両面面取り(テーパー)ス
ルーホール、4・・・表面導体、5・・・裏面導体。
めの工程順に示したセラミック基板のスルーホール部分
の断面図、第2図(a)〜(c)は従来の一例を説明す
るための工程順に示したセラミック基板のスルーホール
部分の断面図である。 1・・・セラミック基板、2・・・片面面取り(テーパ
ー)スルーホール、3・・・両面面取り(テーパー)ス
ルーホール、4・・・表面導体、5・・・裏面導体。
Claims (1)
- 基板部の表面導体および裏面導体を接続するためのス
ルーホールの形成にあたり、前記基板部の片面もしくは
両面にテーパー部を形成したことを特徴とするセラミッ
ク基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28939788A JPH02134889A (ja) | 1988-11-15 | 1988-11-15 | セラミック基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28939788A JPH02134889A (ja) | 1988-11-15 | 1988-11-15 | セラミック基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02134889A true JPH02134889A (ja) | 1990-05-23 |
Family
ID=17742697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28939788A Pending JPH02134889A (ja) | 1988-11-15 | 1988-11-15 | セラミック基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02134889A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8922304B2 (en) | 2010-10-29 | 2014-12-30 | Tdk Corporation | Laminated electronic devices with conical vias |
-
1988
- 1988-11-15 JP JP28939788A patent/JPH02134889A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8922304B2 (en) | 2010-10-29 | 2014-12-30 | Tdk Corporation | Laminated electronic devices with conical vias |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02134889A (ja) | セラミック基板 | |
JPS638082Y2 (ja) | ||
JPH01290283A (ja) | 混成集積回路用厚膜印刷基板 | |
JPH0272690A (ja) | 厚膜回路印刷基板 | |
JPH0258888A (ja) | 厚膜配線基板 | |
JP2003168851A (ja) | 配線基板およびその製造方法 | |
JPH0582931A (ja) | フレキシブルプリント配線板 | |
JPH01236687A (ja) | スルホール印刷基板の製造方法 | |
JPH0352288A (ja) | 磁器基板 | |
JPH0389590A (ja) | 厚膜抵抗体付回路基板の製造方法 | |
JPS6388889A (ja) | 両面印刷基板およびその製造法 | |
JPH05291719A (ja) | プリント基板 | |
JPH0296389A (ja) | 両面プリント回路基板 | |
JPH0837355A (ja) | 厚膜抵抗素子 | |
JPH0823168A (ja) | 多層配線セラミック基板及びその製造方法 | |
JPH0143877Y2 (ja) | ||
JPH05259637A (ja) | スルーホール形成方法 | |
JPH0513903A (ja) | メタルコア基板及びその製造方法 | |
JPH0294694A (ja) | 厚膜回路の製造方法 | |
JPS62194698A (ja) | セラミツク多層板の製造方法 | |
JPH0385793A (ja) | 厚膜配線板の外部端子形成方法 | |
JPS56155554A (en) | Manufacture of ceramic header | |
JPS6080677U (ja) | 配線基板 | |
JPH0691847A (ja) | 半田ペースト印刷用マスク及び半田ペースト印刷方法 | |
JPS63268293A (ja) | 厚膜回路基板の製造方法 |