JPH04105393A - セラミック多層基板のヴィアホール構造 - Google Patents
セラミック多層基板のヴィアホール構造Info
- Publication number
- JPH04105393A JPH04105393A JP22137590A JP22137590A JPH04105393A JP H04105393 A JPH04105393 A JP H04105393A JP 22137590 A JP22137590 A JP 22137590A JP 22137590 A JP22137590 A JP 22137590A JP H04105393 A JPH04105393 A JP H04105393A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- dielectric layer
- ceramic
- diameter
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 34
- 239000004020 conductor Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 238000007639 printing Methods 0.000 abstract description 4
- 238000004080 punching Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、電子機器等に用いるセラミック多層基板のヴ
ィアホール（Ｖｉａ Ｈｏ１ｅ）の構造に関するもので
ある。
ィアホール（Ｖｉａ Ｈｏ１ｅ）の構造に関するもので
ある。
（従来の技術）
従来、このような分野の技術としては、例えば以下に示
すようなものがあった。
すようなものがあった。
第３図はかかる従来のヴィアホール構造を存するセラミ
ック多層基板の断面図である。
ック多層基板の断面図である。
この図に示すように、セラミック誘電体層ｌ及び２に形
成された導体３及び４の導通を得るため、セラミック誘
電体層１，２に垂直の貫通孔５が設けられ、ヴイア導体
６が形成されている。
成された導体３及び４の導通を得るため、セラミック誘
電体層１，２に垂直の貫通孔５が設けられ、ヴイア導体
６が形成されている。
第４図はこのようなセラミック多層基板のヴイアの製造
工程断面図である。
工程断面図である。
まず、第４図（ａ）に示すように、セラミック誘電体層
１を用意し、第４図（ｂ）に示すように、パンチング等
によりセラミック誘電体層１と垂直の貫通孔５を設け、
第４図（ｃ）に示すように、これにヴイア導体６を印刷
等で形成する。セラミック多層基板は、このように形成
したヴイアを持つ数十層の誘電体層に導体を形成し、こ
れらを圧着後焼成したものである。
１を用意し、第４図（ｂ）に示すように、パンチング等
によりセラミック誘電体層１と垂直の貫通孔５を設け、
第４図（ｃ）に示すように、これにヴイア導体６を印刷
等で形成する。セラミック多層基板は、このように形成
したヴイアを持つ数十層の誘電体層に導体を形成し、こ
れらを圧着後焼成したものである。
（発明が解決しようとする課題）
しかしながら、上記したセラミック多層基板のヴィアホ
ール構造では、第５図（ａ）に示すように、厚さＬのセ
ラミック誘電体層７に、φ、＜１なるＷ通孔８と、ｔ〈
φ２く４Ｌなる貫通孔９を同時に設けた場合、ヴイア印
刷工程で貫通孔９を充填できるヴイア導体１０ｂと同様
の粘度のヴイア導体１０ａは貫通孔８を十分に充填する
ことが難しくなる。これは貫通孔９を充填できる粘度で
は、貫通孔８の充填には高すぎるため、貫通孔８に十分
に入り込まないからである。
ール構造では、第５図（ａ）に示すように、厚さＬのセ
ラミック誘電体層７に、φ、＜１なるＷ通孔８と、ｔ〈
φ２く４Ｌなる貫通孔９を同時に設けた場合、ヴイア印
刷工程で貫通孔９を充填できるヴイア導体１０ｂと同様
の粘度のヴイア導体１０ａは貫通孔８を十分に充填する
ことが難しくなる。これは貫通孔９を充填できる粘度で
は、貫通孔８の充填には高すぎるため、貫通孔８に十分
に入り込まないからである。
逆に、第５図（ｂ）に示すように、貫通孔８を充填でき
るヴイア導体１１ａと同様の粘度のヴイア導体１１ｂは
貫通孔９を十分に充填することが難しくなる。これは貫
通孔８を充填できる粘度では、貫通孔９の充填には低す
ぎるため、貫通孔９を抜けてしまうからである。
るヴイア導体１１ａと同様の粘度のヴイア導体１１ｂは
貫通孔９を十分に充填することが難しくなる。これは貫
通孔８を充填できる粘度では、貫通孔９の充填には低す
ぎるため、貫通孔９を抜けてしまうからである。
従って、これらのヴイア充填不良により、電気的導通が
得られなくなり問題である。
得られなくなり問題である。
また、以上のように貫通孔８．９を同様の導体で形成で
きないことになり、製造上満足の得られるものではなか
った。
きないことになり、製造上満足の得られるものではなか
った。
本考案は、上記問題点を除去し、ヴイア粘度管理が簡単
であり、また製造工程も簡素化されるセラミック多ｉ基
板のヴィアホール構造を提供することを目的とする。
であり、また製造工程も簡素化されるセラミック多ｉ基
板のヴィアホール構造を提供することを目的とする。
（課題を解決するための手段）
本発明は、上記目的を達成するために、セラミック多層
基板の各セラミック誘電体層に形成された導体を各層毎
に導通させるセラミック多層基板のヴィアホール構造に
おいて、前記誘電体層の上面の穴径が太き（下面の穴径
が小さい台形の断面形状の貫通孔を形成するようにした
ものである。
基板の各セラミック誘電体層に形成された導体を各層毎
に導通させるセラミック多層基板のヴィアホール構造に
おいて、前記誘電体層の上面の穴径が太き（下面の穴径
が小さい台形の断面形状の貫通孔を形成するようにした
ものである。
（作用）
本発明によれば、上記のように、前記誘電体層の上面の
穴径が大きく下面の穴径が小さい台形の断面形状の貫通
孔を形成し、その貫通孔にヴイア導体を充填するように
したので、誘電体層下面に誘電体厚みより小さな径をも
つヴイアの形成が、従来のヴイアと同時に形成すること
ができる。また、それによりヴイア粘度管理が簡単にな
り、また製造工程も簡素化することができる。
穴径が大きく下面の穴径が小さい台形の断面形状の貫通
孔を形成し、その貫通孔にヴイア導体を充填するように
したので、誘電体層下面に誘電体厚みより小さな径をも
つヴイアの形成が、従来のヴイアと同時に形成すること
ができる。また、それによりヴイア粘度管理が簡単にな
り、また製造工程も簡素化することができる。
（実施例）
以下、本発明の実施例について図面を参照しながら詳細
に説明する。
に説明する。
第１図は本発明の実施例を示すヴィアホール構造を有す
るセラミック多層基板の断面図、第２図は本発明の実施
例を示すセラミック多層基板のヴイア製造工程断面図で
ある。
るセラミック多層基板の断面図、第２図は本発明の実施
例を示すセラミック多層基板のヴイア製造工程断面図で
ある。
第１図に示すように、セラミック誘電体層２１及び２２
に形成された導体２３及び２４の導通を得るため、セラ
ミック誘電体層２１及び２２に台形の断面を持つ貫通孔
２６を設け、その貫通孔２６にヴイア導体２７を形成す
るようにしたものである。
に形成された導体２３及び２４の導通を得るため、セラ
ミック誘電体層２１及び２２に台形の断面を持つ貫通孔
２６を設け、その貫通孔２６にヴイア導体２７を形成す
るようにしたものである。
本発明のヴイア製造方法を第２図を参照しながら説明す
る。
る。
まず、第２図（ａ）に示すように、セラミック誘電体層
２１を用意し、第２図（ｂ）に示すように、パンチング
等により、φ、≧ｔ１かつ、φ、＜１なる穴径を持つ貫
通孔２６を設ける。なお、この他にｔ〈φ２〈４ｔなる
穴径の従来の貫通孔２５も設けられている。このセラミ
ック誘電体層２１に、第２図（ｃ）に示すように、貫通
孔２５が充填できる程度の粘度を持つヴイア導体２７を
印刷等により、貫通孔２６の穴径φ３の側から充填し、
ヴイアを形成する。
２１を用意し、第２図（ｂ）に示すように、パンチング
等により、φ、≧ｔ１かつ、φ、＜１なる穴径を持つ貫
通孔２６を設ける。なお、この他にｔ〈φ２〈４ｔなる
穴径の従来の貫通孔２５も設けられている。このセラミ
ック誘電体層２１に、第２図（ｃ）に示すように、貫通
孔２５が充填できる程度の粘度を持つヴイア導体２７を
印刷等により、貫通孔２６の穴径φ３の側から充填し、
ヴイアを形成する。
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
（発明の効果）
以上、詳細に説明したように、本発明によれば、セラミ
ック多層基板の各セラミック誘電体層に形成された導体
を各層毎に導通させるヴィアホール構造において、前記
誘電体層の上面の穴径が大きく下面の穴径が小さい台形
の断面形状の貫通孔を形成し、その貫通孔にヴイア導体
を充填するようにしたので、誘電体層下面に誘電体厚み
より小さな径をもつヴイアの形成が、従来のヴイアと同
時に形成することが可能になる。これによりヴイア粘度
管理が簡単になり、また製造工程も簡素化することがで
きる。
ック多層基板の各セラミック誘電体層に形成された導体
を各層毎に導通させるヴィアホール構造において、前記
誘電体層の上面の穴径が大きく下面の穴径が小さい台形
の断面形状の貫通孔を形成し、その貫通孔にヴイア導体
を充填するようにしたので、誘電体層下面に誘電体厚み
より小さな径をもつヴイアの形成が、従来のヴイアと同
時に形成することが可能になる。これによりヴイア粘度
管理が簡単になり、また製造工程も簡素化することがで
きる。
第１図は本発明の実施例を示すヴィアホール構造を有す
るセラミック多層基板の断面図、第２図は本発明の実施
例を示すセラミック多層基板のヴイア製造工程断面図、
第３図は従来のヴィアホール構造を有するセラミ”／り
多層基板の断面図、第４図は従来のセラミック多層基板
のヴイアの製造工程断面図、第５図は従来技術の問題点
説明図である。 ２１、２２・・・セラミック誘電体層、２３．２４・・
・導体、２６・・・貫通孔、２７・・・ヴイア導体。 特許出願人 沖電気工業株式会社 代理人 弁理士 清 水 守（外２名）１８ラウｄ
水ルを有するとフミックク１基１（０折ふケ図第３図 従来ｒηアＭ遣工利τ噸耐図 第４図 紛明Ｑつ１ア製造り祥断計図 第２図 第 ５図
るセラミック多層基板の断面図、第２図は本発明の実施
例を示すセラミック多層基板のヴイア製造工程断面図、
第３図は従来のヴィアホール構造を有するセラミ”／り
多層基板の断面図、第４図は従来のセラミック多層基板
のヴイアの製造工程断面図、第５図は従来技術の問題点
説明図である。 ２１、２２・・・セラミック誘電体層、２３．２４・・
・導体、２６・・・貫通孔、２７・・・ヴイア導体。 特許出願人 沖電気工業株式会社 代理人 弁理士 清 水 守（外２名）１８ラウｄ
水ルを有するとフミックク１基１（０折ふケ図第３図 従来ｒηアＭ遣工利τ噸耐図 第４図 紛明Ｑつ１ア製造り祥断計図 第２図 第 ５図
Claims (1)
- 【特許請求の範囲】 セラミック多層基板の各セラミック誘電体層に形成さ
れた導体を各層毎に導通させるセラミック多層基板のヴ
ィアホール構造において、 前記誘電体層の上面の穴径が大きく下面の穴径が小さい
台形の断面形状の貫通孔を形成することを特徴とするセ
ラミック多層基板のヴィアホール構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22137590A JPH04105393A (ja) | 1990-08-24 | 1990-08-24 | セラミック多層基板のヴィアホール構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22137590A JPH04105393A (ja) | 1990-08-24 | 1990-08-24 | セラミック多層基板のヴィアホール構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04105393A true JPH04105393A (ja) | 1992-04-07 |
Family
ID=16765809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22137590A Pending JPH04105393A (ja) | 1990-08-24 | 1990-08-24 | セラミック多層基板のヴィアホール構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04105393A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04154187A (ja) * | 1990-10-18 | 1992-05-27 | Mitsubishi Materials Corp | スルーホール配線板の構造及びその製造方法 |
| WO2011007610A1 (ja) * | 2009-07-14 | 2011-01-20 | 日本ゼオライト株式会社 | 石鹸セット及び製造方法 |
| US8922304B2 (en) | 2010-10-29 | 2014-12-30 | Tdk Corporation | Laminated electronic devices with conical vias |
-
1990
- 1990-08-24 JP JP22137590A patent/JPH04105393A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04154187A (ja) * | 1990-10-18 | 1992-05-27 | Mitsubishi Materials Corp | スルーホール配線板の構造及びその製造方法 |
| WO2011007610A1 (ja) * | 2009-07-14 | 2011-01-20 | 日本ゼオライト株式会社 | 石鹸セット及び製造方法 |
| US8922304B2 (en) | 2010-10-29 | 2014-12-30 | Tdk Corporation | Laminated electronic devices with conical vias |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5745333A (en) | Laminar stackable circuit board structure with capacitor | |
| KR960020643A (ko) | 스택 가능형 회로 기판층의 제조 방법 | |
| TW461233B (en) | Multilayer-wiring substrate and method for fabricating same | |
| US6751101B2 (en) | Electronic component and method of producing the same | |
| JP4256603B2 (ja) | 積層配線板の製造方法 | |
| JP2004172561A (ja) | セラミック多層基板及びその製造方法 | |
| JPH04105393A (ja) | セラミック多層基板のヴィアホール構造 | |
| JPH0728131B2 (ja) | 高密度集積回路を有する接続板の多層配線網の形成方法 | |
| JPH0240233B2 (ja) | ||
| JPH02137295A (ja) | 多層プリント配線板 | |
| JPH01171296A (ja) | 印刷多層回路基板の接続方法 | |
| JP2003031917A (ja) | 回路基板の有底穴への導電性ペースト埋込構造 | |
| JPH04148591A (ja) | 多目的ビア | |
| JPH0380596A (ja) | 多層セラミック回路基板の製造方法 | |
| JPH0414289A (ja) | 多層基板 | |
| JP3059689B2 (ja) | 配線基板の製造方法 | |
| JPH06283863A (ja) | 多層配線基板の製造方法 | |
| JPH0137880B2 (ja) | ||
| JPS58148498A (ja) | セラミツク厚膜印刷回路基板の歩留り向上パタ−ン | |
| JP2002016334A (ja) | プリント配線板およびその製造方法 | |
| JPH0745470A (ja) | セラミックス積層体のビア形成方法 | |
| JPH03159298A (ja) | 多層基板のビア形成方法 | |
| JPH0669663A (ja) | コンデンサ内蔵多層基板 | |
| JPH04794A (ja) | 電磁波シールド層を有するプリント配線板 | |
| JPS61292994A (ja) | 多層印刷配線基板およびその製造方法 |