JPH03159298A - 多層基板のビア形成方法 - Google Patents
多層基板のビア形成方法Info
- Publication number
- JPH03159298A JPH03159298A JP29993489A JP29993489A JPH03159298A JP H03159298 A JPH03159298 A JP H03159298A JP 29993489 A JP29993489 A JP 29993489A JP 29993489 A JP29993489 A JP 29993489A JP H03159298 A JPH03159298 A JP H03159298A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- wiring layer
- forming hole
- formation
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title description 17
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000004020 conductor Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 17
- 238000007747 plating Methods 0.000 abstract description 7
- 239000011810 insulating material Substances 0.000 abstract description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 4
- 239000004642 Polyimide Substances 0.000 abstract description 4
- 229910052802 copper Inorganic materials 0.000 abstract description 4
- 239000010949 copper Substances 0.000 abstract description 4
- 229920001721 polyimide Polymers 0.000 abstract description 4
- 229910052709 silver Inorganic materials 0.000 abstract description 4
- 239000004332 silver Substances 0.000 abstract description 4
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 62
- 238000009413 insulation Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は表面と裏面にそれぞれ表面配線層と裏面配線層
が形成され、かつこれら配線層間を電気的に接続する基
板ビアを有してなる基板に配線層を積層形成する際に適
用されるビア形成方法に関する。
が形成され、かつこれら配線層間を電気的に接続する基
板ビアを有してなる基板に配線層を積層形成する際に適
用されるビア形成方法に関する。
3、発明の詳細な説明
〔概 要〕
表面と裏面にそれぞれ表面配線層と裏面配線層が形成さ
れ、かつこれら配線層を電気的に接続する基板ビアを有
してなる多層基板のとア形成方法〔従来の技術〕 第2図(a)と山)と(C)と(d)は従来のビア形成
方法を示す模式的要部側面図である。
れ、かつこれら配線層を電気的に接続する基板ビアを有
してなる多層基板のとア形成方法〔従来の技術〕 第2図(a)と山)と(C)と(d)は従来のビア形成
方法を示す模式的要部側面図である。
以下第2図(a)〜(d)を用いて従来のすア形成方法
について説明する。
について説明する。
(1) 第1工程〔第2図(a)参照〕絶縁体部15
の表面と裏面にそれぞれ表面配線層1と裏面配線Fil
lが形成され、かつこれらを電気的に接続する基板ビア
10が前記絶縁体部15を貫通する形で設けられてなる
基板20の一方の面(この場合は表面)に、ポリイミド
等の有機絶縁材料を塗布してそこに上層絶縁層3を形成
する。
の表面と裏面にそれぞれ表面配線層1と裏面配線Fil
lが形成され、かつこれらを電気的に接続する基板ビア
10が前記絶縁体部15を貫通する形で設けられてなる
基板20の一方の面(この場合は表面)に、ポリイミド
等の有機絶縁材料を塗布してそこに上層絶縁層3を形成
する。
(2)第2工程(第2回申)参照〕
この上層絶縁層3上の眉間接続を必要とする個所にビア
形成用孔5を形成する。
形成用孔5を形成する。
(3)第3工程〔第2図(C)参照〕
このビア形成用孔5を含める形で銅、銀等の導電材料を
上層絶縁層3上にメツキしてそこに上層配線層2とビア
4を形成する。
上層絶縁層3上にメツキしてそこに上層配線層2とビア
4を形成する。
(4)第4工程〔第2図+dl参照〕
この上層配線層2とビア4の上に有機絶縁材料を塗布し
てそこに第二絶縁層3八を形成し、さらにその上に導電
材料より成る第二配線層2Aと第二ビア4Aを形成する
。そして、その上に再度有機絶縁材料を塗布して第三絶
縁層3Bを形成し、その上に第三配線層2Bと第三ビア
4Bを形成する。以下、配線層をさらに積層形成する場
合はこの工程を繰り返す。
てそこに第二絶縁層3八を形成し、さらにその上に導電
材料より成る第二配線層2Aと第二ビア4Aを形成する
。そして、その上に再度有機絶縁材料を塗布して第三絶
縁層3Bを形成し、その上に第三配線層2Bと第三ビア
4Bを形成する。以下、配線層をさらに積層形成する場
合はこの工程を繰り返す。
上述の如くこのビア4.4A、 4Bは、ビア形成用孔
5という所謂段差内にメツキによって形成されることか
ら、その壁面部分のメツキ厚さtは、各配線層2.2A
、 2Bのメツキ厚さTに比して薄く、従ってその部分
が脆弱化してそこに第2図(C)に示すようなりランク
Δを生じ易い。この壁面部分の厚さが減少するという現
象は絶縁層についても同様で、これら絶縁層3A等の厚
さが不足すると、当然その絶縁度が低下して層間短絡事
故の原因となる。このように従来の基板は、ビア4形成
部分の段差が障害となって、ビア4を成る部分に積層状
。
5という所謂段差内にメツキによって形成されることか
ら、その壁面部分のメツキ厚さtは、各配線層2.2A
、 2Bのメツキ厚さTに比して薄く、従ってその部分
が脆弱化してそこに第2図(C)に示すようなりランク
Δを生じ易い。この壁面部分の厚さが減少するという現
象は絶縁層についても同様で、これら絶縁層3A等の厚
さが不足すると、当然その絶縁度が低下して層間短絡事
故の原因となる。このように従来の基板は、ビア4形成
部分の段差が障害となって、ビア4を成る部分に積層状
。
態で形成する必要が有る場合は、配線層を多層化するこ
とができなかった。
とができなかった。
本発明はこの問題点を解決するためになされたものであ
る。
る。
(課題を解決するための手段〕
本発明によるビア形成方法は、第1図に示すように、基
板20の何れか一方の面に先ず絶縁層3を形成し、次に
この絶縁N3を貫通する形でビア形成用孔5を設け、最
後にこのとア形成用孔5に導電材を充填してそこ′にビ
ア部8を形成する構成になっている。
板20の何れか一方の面に先ず絶縁層3を形成し、次に
この絶縁N3を貫通する形でビア形成用孔5を設け、最
後にこのとア形成用孔5に導電材を充填してそこ′にビ
ア部8を形成する構成になっている。
この方法によって形成されたビア部8は、ビア形成用孔
に導電体が充填された構造になっていることから、とア
部自体が強度的に安定し、従ってとア部の内部にクラッ
クΔを生じるようなことが無いので、多層基板の信頼性
が著しく向上する。
に導電体が充填された構造になっていることから、とア
部自体が強度的に安定し、従ってとア部の内部にクラッ
クΔを生じるようなことが無いので、多層基板の信頼性
が著しく向上する。
以下実施例図に基づいて本発明の詳細な説明する。
第1図(a)と偽)とIO)と+dlと(e)と(f)
と(g)及び(目は本発明の一実施例を示す要部側断面
図であるが、前記第2図と同一部分には同一符号を付し
ている。
と(g)及び(目は本発明の一実施例を示す要部側断面
図であるが、前記第2図と同一部分には同一符号を付し
ている。
本発明によるビア形成方法は、第1図(a)〜(h)に
示すような工程を経てとア部8或いは8Aの形成を行う
もので、基板20の面に先ず絶縁層3を形成し、次にこ
の絶縁層3を貫通する形でビア形成用孔5を設け、最後
にこのビア形成用孔5の中に、例えば銅、銀等の導電材
料を充填してそこにビア部を形成する。以下このビア形
成方法を工程順序に従って説明する。
示すような工程を経てとア部8或いは8Aの形成を行う
もので、基板20の面に先ず絶縁層3を形成し、次にこ
の絶縁層3を貫通する形でビア形成用孔5を設け、最後
にこのビア形成用孔5の中に、例えば銅、銀等の導電材
料を充填してそこにビア部を形成する。以下このビア形
成方法を工程順序に従って説明する。
(1)ビア形成用孔の形成〔第1図(a)〕表面配線層
lの上にポリイミド等の有機絶縁材料を塗布して上層絶
縁層3を形成したる後、この上層絶縁層3の上にレジス
ト6を塗布し、このレジスト6の一部を取り除いてそこ
にとア形成用孔5を形成する。
lの上にポリイミド等の有機絶縁材料を塗布して上層絶
縁層3を形成したる後、この上層絶縁層3の上にレジス
ト6を塗布し、このレジスト6の一部を取り除いてそこ
にとア形成用孔5を形成する。
(2) ビア部の形成〔第1図(b)参照〕この基板
20にメツキを施してビア形成用孔5を銅、銀等の導電
体で埋めてそこにとア部8を形成する。この導電体メツ
キはビア部89面が上層絶縁層3の面と等しくなるまで
実施する。
20にメツキを施してビア形成用孔5を銅、銀等の導電
体で埋めてそこにとア部8を形成する。この導電体メツ
キはビア部89面が上層絶縁層3の面と等しくなるまで
実施する。
(3) レジストの除去〔第1図(C)参照〕レジス
ト6を除去する。レジスト6除去後のビア部8の面と上
層絶縁層3の面は図示の如く同一平面になっている。
ト6を除去する。レジスト6除去後のビア部8の面と上
層絶縁層3の面は図示の如く同一平面になっている。
(4)上層配線層の形成〔第1図+dl参照〕上層絶縁
層3とビア部8の上に上層配線層2を形成する。これに
よって表面配vA層1と上層配線層2はビア部8を介し
て電気的に接続される。
層3とビア部8の上に上層配線層2を形成する。これに
よって表面配vA層1と上層配線層2はビア部8を介し
て電気的に接続される。
(5)第二絶縁層の形成〔第1図(cll参照上の上に
ポリイミド等の有機絶縁材料を塗布して第二絶縁層3八
を形成する。
ポリイミド等の有機絶縁材料を塗布して第二絶縁層3八
を形成する。
(6)第二配線層の形成〔第1図(f)参照〕第二絶縁
層3への上に第二配線層録を形成する。
層3への上に第二配線層録を形成する。
(7) 第三絶縁層の形成〔第1図(gl参照〕第二
配線層2Aの上に第三絶縁Ji3Bを形成する。
配線層2Aの上に第三絶縁Ji3Bを形成する。
(8)第二ビアと第三配線層の形成〔第1図(h)参照
〕上記手段と同等の手段によって第三絶縁層3Bの上に
第二ビア部8Aと第三配線層2Bを形成する。
〕上記手段と同等の手段によって第三絶縁層3Bの上に
第二ビア部8Aと第三配線層2Bを形成する。
(9) この上にさらに配vA層を積層形成する時は
、以上の手段を繰り返す。
、以上の手段を繰り返す。
この方法によって形成されたビア部8,8Aは、ビア形
成用孔5の中に導電体を充填した形になっていることか
ら、これらビア部8.8Aにクランクが発生する等の恐
れが無い。また、これらビア部8.8Aには段差が無い
ため、同一個所にビア部8.8A等が互いに積層状態で
形成された場合でも、上層部分に形成されているビア部
と下層部分に形成されているビア部とが干渉し合うこと
が無いので多N基板の信頼性が著しく向上する。
成用孔5の中に導電体を充填した形になっていることか
ら、これらビア部8.8Aにクランクが発生する等の恐
れが無い。また、これらビア部8.8Aには段差が無い
ため、同一個所にビア部8.8A等が互いに積層状態で
形成された場合でも、上層部分に形成されているビア部
と下層部分に形成されているビア部とが干渉し合うこと
が無いので多N基板の信頼性が著しく向上する。
上記実施例は、基板20の一方の面(上面)に配線層を
積層形成する場合について述べたが、このビア形成方法
は他方(下面)の面に配線層を積層形成する時も同等に
行われる。
積層形成する場合について述べたが、このビア形成方法
は他方(下面)の面に配線層を積層形成する時も同等に
行われる。
以上の説明から明らかなように本発明によれば、段差の
無いビア部が形成されることから、多層基板の信頼性が
著しく向上する。
無いビア部が形成されることから、多層基板の信頼性が
著しく向上する。
第1図(a)、 (b)、 (cl、 (d)、 (e
)、 (f)、 (g)、 (t+)は本発明の一実施
例を示す要部側断面図、 第2図(al、 (b)、 (cl、 (diは従来の
ビア形成方法を示す要部側断面図である。 図において、1は表面配線層、 2は上層配線層、 2Aは第二配線層、 2Bは第三配線層、 3は上層絶縁層、 3Aは第二絶縁層、 3Bは第三絶縁層、 4は従来のビア、 5はビア形成用孔、 6はレジスト、 8は本発明によるビア部、 8Aは第二ビア部、 lOは基板ビア、 11は裏面配線層、 15は絶縁体部、 20は基板、 Tは配線層のメツキ厚さ、 tはビアの側壁部分のメツキ厚さ、 Δはクランク・ をそれぞれ示す。 (CI) (b) 第1図 (イの1) (9) (h)
)、 (f)、 (g)、 (t+)は本発明の一実施
例を示す要部側断面図、 第2図(al、 (b)、 (cl、 (diは従来の
ビア形成方法を示す要部側断面図である。 図において、1は表面配線層、 2は上層配線層、 2Aは第二配線層、 2Bは第三配線層、 3は上層絶縁層、 3Aは第二絶縁層、 3Bは第三絶縁層、 4は従来のビア、 5はビア形成用孔、 6はレジスト、 8は本発明によるビア部、 8Aは第二ビア部、 lOは基板ビア、 11は裏面配線層、 15は絶縁体部、 20は基板、 Tは配線層のメツキ厚さ、 tはビアの側壁部分のメツキ厚さ、 Δはクランク・ をそれぞれ示す。 (CI) (b) 第1図 (イの1) (9) (h)
Claims (1)
- 【特許請求の範囲】 表面と裏面にそれぞれ表面配線層(1)と裏面配線層
(11)が形成され,かつこれら配線層(1)と(11
)を電気的に接続する基板ビア(10)を有してなる多
層基板のビア形成方法であって、 前記基板(20)面に先ず絶縁層(3)を形成し、次に
この絶縁層(3)を貫通する形でビア形成用孔(5)を
設け、最後にこのビア形成用孔(5)に導電材を充填し
てそこにビア部(8)を形成するようにしたことを特徴
とする多層基板のビア形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29993489A JPH03159298A (ja) | 1989-11-17 | 1989-11-17 | 多層基板のビア形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29993489A JPH03159298A (ja) | 1989-11-17 | 1989-11-17 | 多層基板のビア形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03159298A true JPH03159298A (ja) | 1991-07-09 |
Family
ID=17878702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29993489A Pending JPH03159298A (ja) | 1989-11-17 | 1989-11-17 | 多層基板のビア形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03159298A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05335713A (ja) * | 1992-05-28 | 1993-12-17 | Fuji Kiko Denshi Kk | 片側閉塞微小スルホール付きプリント基板用積層板、およびそのプリント基板用積層板への導通メッキ方法 |
KR100432725B1 (ko) * | 2001-09-11 | 2004-05-24 | 엘지전자 주식회사 | 인쇄회로기판의 비어홀 충진방법 |
-
1989
- 1989-11-17 JP JP29993489A patent/JPH03159298A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05335713A (ja) * | 1992-05-28 | 1993-12-17 | Fuji Kiko Denshi Kk | 片側閉塞微小スルホール付きプリント基板用積層板、およびそのプリント基板用積層板への導通メッキ方法 |
KR100432725B1 (ko) * | 2001-09-11 | 2004-05-24 | 엘지전자 주식회사 | 인쇄회로기판의 비어홀 충진방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4030190A (en) | Method for forming a multilayer printed circuit board | |
US4417393A (en) | Method of fabricating high density electronic circuits having very narrow conductors | |
JP3014310B2 (ja) | 積層配線基板の構造と製作方法 | |
US5274912A (en) | Method of manufacturing a multilayer circuit board | |
JP2773366B2 (ja) | 多層配線基板の形成方法 | |
JPH03257893A (ja) | 多層配線基板の製造方法 | |
JP2004172561A (ja) | セラミック多層基板及びその製造方法 | |
KR100720049B1 (ko) | 다층 배선판 및 그 제조 방법 | |
JPS6318697A (ja) | 多層配線基板 | |
JPH03159298A (ja) | 多層基板のビア形成方法 | |
JPS63104398A (ja) | 多層配線基板の製造方法 | |
TWI343110B (en) | Process of embedded circuit board having a conductive hole | |
JPH10135640A (ja) | プリント配線板の構造及びその製造方法 | |
JP3182159B2 (ja) | 多層配線基板の製造方法 | |
JPS5887848A (ja) | 半導体装置 | |
JPH10154878A (ja) | 薄膜コンデンサ内蔵基板及びその製造法 | |
JPS63221645A (ja) | 半導体装置の配線間接続方法 | |
JPS5915094Y2 (ja) | 多層印刷配線板 | |
JP3796804B2 (ja) | プリント配線板及びその製造方法 | |
JP3171679B2 (ja) | 多層回路基板及びその製造方法 | |
GB2206729A (en) | Integrated circuit multi-level interconnect system | |
JPS6057649A (ja) | 半導体装置の製造方法 | |
JP2003008207A (ja) | 配線基板の製造方法 | |
JPS6037747A (ja) | 多層配線 | |
JPS6347952A (ja) | 半導体装置 |