CN102543301B - 透明导电性膜的制造方法 - Google Patents

透明导电性膜的制造方法 Download PDF

Info

Publication number
CN102543301B
CN102543301B CN2011103463529A CN201110346352A CN102543301B CN 102543301 B CN102543301 B CN 102543301B CN 2011103463529 A CN2011103463529 A CN 2011103463529A CN 201110346352 A CN201110346352 A CN 201110346352A CN 102543301 B CN102543301 B CN 102543301B
Authority
CN
China
Prior art keywords
oxide
transparent
conductive film
indium
electrically conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2011103463529A
Other languages
English (en)
Other versions
CN102543301A (zh
Inventor
拝师基希
梨木智刚
野口知功
浅原嘉文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN102543301A publication Critical patent/CN102543301A/zh
Application granted granted Critical
Publication of CN102543301B publication Critical patent/CN102543301B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/045—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using resistive elements, e.g. a single continuous surface or two parallel surfaces put in contact
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Laminated Bodies (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明提供能缩短结晶化时间的透明导电性膜的制造方法。其为在透明的膜基材的至少一面具有透明导电层的透明导电性膜的制造方法，其具有如下所述的形成铟系复合氧化物的非晶质层的工序(A)和工序(B)，所述工序(A)包含在所述透明的膜基材上依次实施通过溅射堆积以4价金属元素的氧化物的比例为3～35重量％的铟系复合氧化物的工序(A1)和通过溅射堆积氧化铟或所述4价金属元素的氧化物的比例超过0且为6重量％以下、且所述4价金属元素的氧化物的比例比工序(A1)中使用的铟系复合氧化物小的铟系复合氧化物工序(A2)，所述工序(B)通过加热所述非晶质层使其结晶化，形成铟系复合氧化物的结晶质的透明导电层。

Description

透明导电性膜的制造方法
技术领域
本发明涉及在可见光区域具有透明性、且在膜基材上具有透明导电层的透明导电性膜的制造方法。利用本发明的制造方法得到的透明导电性膜除用于液晶显示器、场致发光显示器等显示器方式、触摸面板等中的透明电极以外，还用于防止透明物品带电、阻断电磁波等。对于触摸面板而言，根据位置检测的方法，有光学方式、超声波方式、静电容量方式、电阻膜方式等。利用本发明的制造方法得到的透明导电性膜适宜用于静电容量方式、特别是投影型静电容量方式触摸面板。 
背景技术
目前，作为透明导电性膜，公知的是在玻璃上利用氧化铟形成有透明导电层的所谓的导电性玻璃，但由于基材是玻璃，因此，挠性、加工性差，根据用途的不同，有时不能使用。 
因此，近年来，从不仅挠性、加工性优异、而且耐冲击性优异、轻量等优点方面考虑，使用将以聚对苯二甲酸乙二醇酯膜为代表的各种塑料膜作为基材、利用氧化铟形成有透明导电层的透明导电性膜。 
另外，对于上述透明导电层而言，为了应对低电阻、高透射率、高耐久性等要求，多使上述透明导电层结晶化而使用。作为该结晶化方法，通常为以下方法，即，在膜基材上形成非晶质的透明导电层后，通过加热等，使非晶质的透明导电层结晶化的方法。但是，这样的透明导电性膜还取决于膜基材的耐热性，通常，结晶化时，难以将基材加热至200℃以上。因此，存在以下问题，即，与在玻璃上形成透明导电层并通过高温加 热使其结晶化的情况相比，使用了膜基材的透明导电性膜，透明导电层的结晶化所需要的时间更长。 
为了在解决上述结晶化时间的问题的同时满足高温高湿下的可靠性，提出了在膜基材上设置2层堆积结构的透明导电层。例如，提出了从膜基材侧开始堆积氧化锡的比例小的铟·锡复合氧化物之后，在其上堆积氧化锡的比例大的铟·锡复合氧化物(专利文献1)。 
现有技术文献 
专利文献 
专利文献1：日本特开2006-244771号公报 
发明内容
发明要解决的问题
根据专利文献1，与形成有1层透明导电层的情况相比较，结晶化时间缩短了一定程度。但是，期望进一步缩短透明导电层的结晶化时间。 
如上所述，透明导电性膜被用作触摸面板、显示器的透明电极。作为触摸面板，由于可以多点触控输入、手势输入、安装在智能手机上等，投影型静电容量方式的触摸面板正迅速普及。该投影型静电容量方式触摸面板为如下所述的结构：将对透明导电层实施了图案化处理的一对透明导电性膜对向配置，使电流流过透明导电性膜，测量上下的透明导电层间的静电容量(或者电压的振幅、频率等)这样的结构。对于投影型静电容量方式触摸面板而言，使手指等接近上侧的透明导电性膜时，上下的透明导电层间的静电容量发生变化，由此，探测所述接近部分的位置。对于投影型静电容量方式触摸面板而言，从传感器的灵敏度·分辨率提高的观点考虑，期望使用低电阻(例如，表面电阻为150Ω/□左右)的透明导电层。即，期望降低电阻率。但是，对于使用了膜基材的透明导电性膜而言，与使用玻璃作为基材的膜相比，用于透明导电层的结晶化的加热温度的上限值低，因此，存在透明导电性膜中的结晶化的透明导电层的电阻率比使用玻璃作为基材的膜还高的问题。在上述专利文献1中，公开了除可以缩短结晶化时间以外、还可以改善高温高湿下的可靠性，但在专利文献1中，不能降低透明导电层的电阻率。
本发明的目的在于，提供一种具有可以缩短结晶化时间的由结晶质膜形成的透明导电层的透明导电性膜的制造方法。 
本发明的目的还在于，提供一种具有可以缩短结晶化时间且降低电阻率的由结晶质膜形成的透明导电层的透明导电性膜的制造方法。 
用于解决问题的方案
本申请发明人等为了解决上述现有的问题点，发现利用下述透明导电性膜的制造方法可以达成上述目的，从而完成了本发明。 
即，本发明涉及一种透明导电性膜的制造方法，其特征在于，是在透明的膜基材的至少一面具有透明导电层的透明导电性膜的制造方法， 
所述方法具有如下所述的形成非晶质的透明导电层的堆积工序(A)及热处理工序(B)， 
堆积工序(A)：包含在所述透明的膜基材上依次实施下述工序(A1)和工序(A2)，工序(A1)中，通过溅射来堆积以{4价金属元素的氧化物/(4价金属元素的氧化物+氧化铟)}×100(%)表示的4价金属元素的氧化物的比例为3～35重量%的含有4价金属元素的氧化物的铟系复合氧化物，工序(A2)中，通过溅射来堆积所述4价金属元素的氧化物的比例超过0且为6重量 %以下、且所述4价金属元素的氧化物的比例比工序(A1)中使用的铟系复合氧化物小的铟系复合氧化物、或氧化铟， 
热处理工序(B)：通过加热所述非晶质的透明导电层使其结晶化，形成结晶质的透明导电层。 
所述透明导电性膜的制造方法中，优选热处理工序(B)不足60分钟。 
所述透明导电性膜的制造方法中，优选所述工序(A2)的氧化铟或铟系复合氧化物中的4价金属元素的氧化物的比例与所述工序(A1)的铟系复合氧化物中的4价金属元素的氧化物的比例之差为3重量%以上。 
所述透明导电性膜的制造方法中，优选所述工序(A2)中形成的堆积层的厚度比所述工序(A1)中形成的堆积层的厚度小。优选所述工序(A2)中形成的堆积层的厚度与所述工序(A1)中形成的堆积层的厚度之差为1nm以上。 
所述透明导电性膜的制造方法中，优选所述工序(A2)中形成的堆积层的厚度为1～17nm、所述工序(A1)中形成的堆积层的厚度为9～34nm。 
所述透明导电性膜的制造方法中，优选所述堆积工序(A)中得到的非晶质的透明导电层整体的厚度为35nm以下。 
所述透明导电性膜的制造方法中，优选相对于所述堆积工序(A)中得到的非晶质的透明导电层整体的厚度的、所述工序(A2)中形成的堆积层的厚度的比例为1～45%。 
所述透明导电性膜的制造方法中，作为铟系复合氧化物，可以使用铟·锡复合氧化物，作为4价金属元素的氧化物，可以使用锡氧化物。 
所述透明导电性膜的制造方法中，所述透明导电层是可以介由设置在膜基材上的底涂层而形成的。 
发明的效果
如上述专利文献1等所示，2层堆积结构的透明导电层一直以来都是从膜基材侧开始堆积氧化锡的比例小的铟·锡复合氧化物，接着堆积氧化锡的比例大的铟·锡复合氧化物而设置，该2层堆积结构的透明导电层与1层透明导电层相比，可以一定程度地缩短结晶化时间。另一方面，本发明中，与以往相反，通过设置从膜基材侧开始依次堆积有4价金属元素的氧化物(例如，氧化锡)的比例大的铟系复合氧化物(例如，铟·锡复合氧化物)、氧化铟或4价金属元素的氧化物的比例小的铟系复合氧化物的透明导电层，由此，与上述现有的2层堆积结构的构成相比，可以进一步缩短结晶化时间。 
通常，透明导电层使用铟系复合氧化物。这是为了利用以下现象，即，通过使氧化铟含有4价金属元素的氧化物，由此在利用加热等形成氧化铟的结晶时，3价的铟和4价的金属元素之间发生置换，结晶质膜中，剩余的电子成为载体。因此，铟系复合氧化物中，使4价金属元素的氧化物的含量增加时，输送电流的载体增加，因此，电阻率降低。 
另一方面，对于氧化铟的结晶化而言，由于4价金属元素的氧化物的含量增加会使阻碍结晶化的杂质增加，在相同加热温度下进行结晶化时，4价金属元素的氧化物的含量越多，结晶化时间越长。另外认为，氧化铟的结晶化只要可以以更低的能量形成晶核，结晶化时间就缩短。即认为，在上述结晶化中，确保晶核的形成所必须的能量是决定反应速度的最主要因素。 
另外，堆积于膜基材上的氧化铟受到来自膜基材的生成气体的影响，因此，推测越是在距膜基材远的位置(最表面侧)层叠的薄膜，缺陷越少，越容易结晶化。 
综上所述，推测，在本发明中，在膜基材侧，在形成透明 导电层时，堆积4价金属元素的氧化物的比例大的铟系复合氧化物，接着堆积氧化铟或4价金属元素的氧化物的比例小的铟系复合氧化物，由此，使4价金属元素等杂质的比例少、容易结晶化的薄膜位于表面侧，通过采用这样的结构，可以缩短非晶质的透明导电体的结晶化时间。 
如上所述，认为，在具有铟系复合氧化物的透明导电层的透明导电性膜中，以在容易结晶化的位置堆积容易结晶化的物质的方式配置，促进不易结晶化的非晶质的透明导电体的结晶生长，由此，表现出本发明的缩短结晶化时间的效果。 
如上所述，使透明导电层的氧化铟中所含的4价金属元素的氧化物的比例增加时，输送电流的载体增加，因此，电阻率降低。因此，为了缩短结晶化时间而降低4价金属元素的氧化物的比例和降低电阻率因为二律背反，所以认为难以兼顾，本发明中，可以兼顾结晶化时间的缩短和电阻率的降低。对于本发明的透明导电性膜的制造方法而言，在透明导电层的表面侧堆积氧化铟或4价金属元素的氧化物的含量小的铟系复合氧化物。这样，堆积层的表面侧不含有4价金属元素的氧化物、或其含量小，因此，反而会因结晶化的促进而使4价金属元素的置换率增大，可以降低电阻率。 
附图说明
图1是表示本发明的一实施方式的透明导电性膜的剖面示意图。 
图2A是表示本发明的一实施方式的透明导电性膜的剖面示意图。 
图2B是表示本发明的一实施方式的透明导电性膜的剖面示意图。 
图3是表示本发明的一实施方式的透明导电性膜的剖面示意图。 
图4是表示本发明的一实施方式的透明导电性膜的剖面示意图。 
图5是表示使用本发明的一实施方式的透明导电性膜的投影型静电容量方式触摸面板的传感器部分的一例的剖面示意图。 
图6是表示使用本发明的一实施方式的透明导电性膜的投影型静电容量方式触摸面板的传感器部分的一例的剖面示意图。 
图7是表示使用本发明的一实施方式的透明导电性膜的层叠体的剖面示意图。 
图8是表示使用本发明的一实施方式的透明导电性膜的电阻膜方式触摸面板的一例的剖面示意图。 
附图标记说明
1膜基材 
2透明导电层 
3底涂层 
4粘合剂层 
5基体膜 
6树脂层(硬涂层) 
A透明导电性膜 
具体实施方式
以下，参照附图对本发明的实施方式进行说明。其中，省略了不需要说明的部分，另外，存在为了容易说明而进行放大或缩小等来图示的部分。 
图1～图3是表示本实施方式的透明导电性膜(A)的一例的剖面示意图，任一个透明导电性膜(A)均在透明的膜基材(1)的一面形成有堆积了至少2层的透明导电层(2)。堆积层均为氧化铟或铟系复合氧化物。需要说明的是，透明导电层(2)具有至少2层堆积层，可以堆积3层以上。各图中明确表示出了透明导电层(2)的堆积层，这与通过工序(A1)、工序(A2)等堆积工序堆积的层有关。需要说明的是，图1～图3中，仅在透明的膜基材(1)的一面设置有透明导电层(2)，也可以在膜基材(1)的另一面设置堆积层。在另一面，堆积层可以为1层，也可以为2层以上，2层以上的堆积层可以设为与透明导电层(2)同样的构成。 
对于图1的透明导电性膜(A)而言，在透明导电层(2)为通过工序(A1)及工序(A2)的堆积工序形成的情况下，具有2层堆积层。通过工序(A1)，利用溅射来堆积以{4价金属元素的氧化物/(4价金属元素的氧化物+氧化铟)}×100(％)表示的4价金属元素的氧化物的比例为3～35重量％的铟系复合氧化物。接着，在工序(A2)中，通过溅射，在工序(A1)中形成的堆积层上堆积氧化铟或所述4价金属元素的氧化物的比例超过0且为6重量％以下、且所述4价金属元素的氧化物的比例比工序(A1)中使用的铟系复合氧化物小的铟系复合氧化物。工序(A1)中，形成堆积层(22)，工序(A2)中，形成堆积层(21)。 
图2A的透明导电性膜(A)的透明导电层(2)为在实施上述工序(A1)及(A2)之前，对膜基材(1)实施其它堆积工序(A3)的情况，为具有3层堆积层的情况。即，图2A的透明导电性膜(A)中，通过其它堆积工序(A3)形成堆积层(23)，接着，通过工序(A1)形成堆积层(22)，然后，通过工序(A2)形成堆积层(21)。 
另外，图3为图1中的透明导电层(2)从膜基材(1)侧介由底涂层(3)形成的情况。需要说明的是，图2的方式中，也可以设置 与图3同样的底涂层(3)。 
图4为，图1的透明导电性膜(A)成为在膜基材(1)的一面具有透明导电层(2)、在另一面具有透明的粘合剂层(4)的结构的情况。需要说明的是，图4中，表示出了使用图1的透明导电性膜(A)形成透明导电层的情况，也可以使用图2A、2B、图3的透明导电性膜(A)、或组合图2A、2B、图3而成的透明导电性膜(A)。 
图5、图6为表示使用透明导电性膜(A)的投影型静电容量方式触摸面板的传感器部分的一例的剖面示意图。图5、图6中，例示了使用图1所示的透明导电性膜(A)的情况，也可以使用图2、图3的透明导电性膜(A)、或组合图2、图3而成的透明导电性膜(A)。图5、图6为，图1所示的透明导电性膜(A)介由粘合剂层(4)对向配置的结构。图5中，透明导电性膜(A)的膜基材(1)彼此介由粘合剂层(4)贴合。图6中，介由另一个透明导电性膜(A)的透明导电层(2)贴合在其中一个透明导电性膜(A)的膜基材(1)上。图5、图6中，透明导电层(2)(堆积层(21)及(22))被实施图案化处理。图5、图6中，透明导电性膜(A)的配置可以沿上下任意方向构成。图6、图7所示的触摸面板的传感器部分作为如下所述的透明开关基体起作用，即，当手指等靠近透明导电层(2)时，上侧和下侧的静电容量的值发生变化，通过测量由该值发生变化而引起的电信号变化，变为on状态，当使手指等离开时，恢复原来的off状态。 
图7为在图4所示的设置在透明导电性膜(A)上的粘合剂层(4)上层叠1层透明的基体膜(5)的情况。透明的基体膜(5)可以介由粘合剂层(4)层叠2层以上。另外，图7为在基体膜(5)的外表面设置有硬涂层(树脂层)6的情况。需要说明的是，图7表示出了使用图1的透明导电性膜(A)形成透明导电层的情况，但也可以使用图2、图3的透明导电性膜(A)、或组合图2、图3而成的透明 导电性膜(A)。图7的具有透明导电性膜(A)的层叠体通常可以适用于电阻膜方式的触摸面板，也可以形成图5、图6的投影型静电容量方式触摸面板的传感器部分。 
图8是概略性表示电阻膜方式的触摸面板的剖面示意图。如该图所示，触摸面板为上述透明导电性膜(A)和下侧基板A′介由间隔物s对向配置的结构。 
下侧基板A′为在另一透明基体(1′)上层叠另一透明导电层(2′)而成的构成。但本发明并不限定于此，例如，也可以将透明导电性膜(A)作为下侧基板(A′)使用。作为其它透明基体(1′)的构成材科，基本上可以使用与玻璃板、基体膜(5)同样的材料。另外，关于其厚度等，可以设为与基体膜(5)同样。作为其它的透明导电层(2′)的构成材料，基本上可以使用各种透明导电性材料，另外，可以设为与透明导电层(2)同样的构成。 
作为间隔物s，只要为绝缘性的物质，就没有特别限定，可以采用现有公知的各种物质。间隔物s的制造方法、尺寸、配置位置、数量也没有特别限定。另外，作为间隔物s的形状，可以采用大致球形、多角形状等现有公知的形状。 
图8所示的触摸面板作为如下所述的透明开关基体起作用，即，从透明导电性膜(A)侧，利用输入笔等抵抗间隔物s的弹力进行按压打点时，透明导电层(2)、透明导电层(2′)彼此接触而在电气上成为on状态，解除上述按压时，恢复原来的off状态。 
作为上述膜基材(1)，没有特别限定，使用具有透明性的各种塑料膜。例如，作为其材料，可以举出：聚酯系树脂、乙酸酯系树脂、聚醚砜系树脂、聚碳酸酯系树脂、聚酰胺系树脂、聚酰亚胺系树脂、聚烯烃系树脂、(甲基)丙烯酸系树脂、聚氯乙烯系树脂、聚偏氯乙烯系树脂、聚苯乙烯系树脂、聚乙烯醇系树脂、聚丙烯酸酯系树脂、聚苯硫醚系树脂等。其中，特别 优选为聚酯系树脂、聚碳酸酯系树脂、聚烯烃系树脂。 
上述膜基材(1)的厚度优选在2～200μm的范围内，更优选在2～120μm的范围内，进一步优选为2～100μm。膜基材(1)的厚度不足2μm时，膜基材(1)的机械强度不足，存在难以进行将该膜基材(1)卷成辊状而连续形成透明导电层(2)、或者除此以外还连续形成底涂层(3)及粘合剂层(4)的操作的情况。 
对于上述膜基材(1)，也可以预先对表面实施溅射、电晕放电、火焰、紫外线照射、电子射线照射、化学转化处理、氧化等蚀刻处理、底涂处理，使设置在其上的透明导电层(2)或底涂层(3)对上述膜基材(1)的密合性提高。另外，在设置透明导电层(2)或底涂层(3)之前，根据需要，可以通过溶剂清洗、超声波清洗等进行除尘、清洁化。 
膜基材(1)的形成透明导电层(2)侧的面的算术平均粗糙度Ra优选为1.0nm以下，更优选为0.7nm以下，进一步优选为0.6nm以下，特别优选为0.5nm以下。通过减小膜基材(1)的表面粗糙度，可以通过较短时间的加热使透明导电层(2)结晶化，并且，可以使结晶化后的透明导电层(2)为低电阻。透明基材表面的算数平均粗糙度Ra的下限值没有特别限定，从赋予将基材卷成辊状时的卷取性的观点考虑，优选为0.1nm以上，更优选为0.2nm以上。需要说明的是，算术平均粗糙度Ra使用原子力显微镜(AFM、Digital Instruments Corporation Nonoscope IV)进行测定。 
通常，从生产率、操作性的观点考虑，由有机高分子成型物形成的膜在膜中含有填充物等，因此，表面的算术平均粗糙度Ra多为数nm以上。从使膜基材(1)的表面粗糙度在上述范围的观点考虑，优选在膜基材(1)的形成透明导电层(2)侧的面上形成底涂层(3)。通过在膜基材(1)表面形成底涂层(3)，可以缓和膜基材(1)的表面凹凸，减小表面粗糙度。 
4价金属元素的氧化物的含量大的铟系复合氧化物的堆积层难以结晶化，但如上所述使用具有规定的表面粗糙度的膜基材(1)的情况下，即使在通过工序(1)形成4价金属元素的氧化物的含量大的非晶质的堆积层(22)时，也可以通过较短时间的热处理完全结晶化。 
图3所示的底涂层(3)可以由无机物、有机物或者无机物与有机物的混合物形成。作为无机材料，例如，作为无机物，优选使用SiOX(x＝1～2)、MgF2、Al2O3等。另外，作为有机物，可以举出：丙烯酸树脂、聚氨酯树脂、三聚氰胺树脂、醇酸树脂、硅氧烷系聚合物等有机物。特别是作为有机物，优选使用由三聚氰胺树脂和醇酸树脂和有机硅烷缩合物的混合物形成的热固化型树脂。 
底涂层(3)可以使用上述材料，利用真空蒸镀法、溅射法、离子镀法等干法、或湿法(涂布法)等形成。底涂层(3)可以为1层，也可以为2层以上的多层。底涂层(3)的厚度(多层时为各层的厚度)通常为1～300nm左右即可。 
在膜基材(1)上，通过堆积工序(A)，利用溅射法使用氧化铟或铟系复合氧化物形成由至少2层堆积层形成的非晶质层，接着，通过热处理工序(B)，通过加热处理使该非晶质层结晶化，形成结晶质的透明导电层(2)。作为堆积工序(A)中用于形成堆积层的材料，根据溅射法适当选择，通常，优选使用氧化铟与4价金属元素的氧化物的烧结体材料。另外，反应性溅射法的堆积层的形成法中，也可以使用金属铟和金属锡，边使两种金属氧化边形成堆积层。 
作为上述4价金属元素，例如可以举出：锡、铈、铪、锆、钛等。作为这些4价金属元素的氧化物，可以举出：氧化锡、氧化铈、氧化铪、氧化锆、氧化钛等。作为上述4价金属元素，优 选使用锡。作为4价金属元素的氧化物，优选锡氧化物，作为铟系复合氧化物，优选铟·锡复合氧化物。 
堆积工序(A)的堆积中的溅射法不仅可以采用使用DC电源的标准的磁控溅射法，也可以采用RF溅射法、RF+DC溅射法、脉冲溅射法、双靶磁控溅射法等各种溅射法。 
上述堆积工序(A)中，通过工序(A1)及工序(A2)形成堆积层。工序(A1)及工序(A2)中，选择上述堆积层的形成材料即氧化铟和4价金属元素的氧化物的比例(或金属铟和4价金属的比例)。工序(A1)中，在膜基材(1)上，通过溅射来堆积以{4价金属元素的氧化物/(4价金属元素的氧化物+氧化铟)}×100(％)表示的4价金属元素的氧化物的比例为3～35重量％的铟系复合氧化物，形成堆积层(22)。接着，通过工序(2)，在该堆积层(22)上，通过溅射来堆积氧化铟或上述4价金属元素的氧化物的比例超过0且为6重量％以下、且上述4价金属元素的氧化物的比例比工序(A1)中使用的铟系复合氧化物小的铟系复合氧化物，形成堆积层(21)。由此，在由工序(A)形成的非晶质层的表面侧，形成氧化铟或4价金属元素的氧化物的含量小的铟系复合氧化物的堆积层。 
上述工序(A1)中使用的铟系复合氧化物的4价金属元素的氧化物的比例为3～35重量％，优选为3～25重量％，更优选为5～25重量％，进一步优选为7～25重量％，更进一步优选为8～25重量％。 
上述工序(A2)中，使用氧化铟或上述4价金属元素的氧化物的比例超过0且为6重量％以下的铟系复合氧化物。优选为上述4价金属元素的氧化物的比例超过0且为5重量％以下的铟系复合氧化物。其中，工序(A2)中使用的铟系复合氧化物的上述4价金属元素的氧化物的比例控制为比工序(A1)中使用的铟系复合氧 化物小。从通过低温且短时间的热处理促进结晶化方面考虑，优选将上述工序(A2)中形成的表面侧的堆积层(21)的4价金属元素的氧化物的含量设为上述比例。上述堆积层(21)的4价金属元素的氧化物的比例超过6重量％时，用于结晶化的热处理工序(B)耗费时间。 
从降低电阻率及缩短结晶化时间的观点考虑，上述工序(A2)中使用的氧化铟或铟系复合氧化物中的4价金属元素的氧化物的比例与上述工序(A1)的铟系复合氧化物中的4价金属元素的氧化物的比例之差优选为3重量％以上，上述比例之差更优选为3～35重量％，进一步优选为3～25重量％，更进一步优选为5～25重量％。 
上述工序(A2)中形成的堆积层(21)的厚度从维持较高的透明导电性膜的挠曲性的观点考虑，为1～17nm，优选为1～12nm，进一步优选为1～6nm。另外，上述工序(A1)中形成的堆积层(22)的厚度通常为9～34nm，优选为9～29nm，进一步优选为9～24nm。 
上述堆积层(21)和堆积层(22)的各厚度可以分别采用上述范围，为了使电阻率降低，优选以堆积层(21)的厚度比上述堆积层(22)的厚度小的方式形成上述堆积层(21)和堆积层(22)。上述堆积层(21)的厚度与上述堆积层(22)的厚度之差从降低电阻率的观点考虑优选为1nm以上，进一步优选为1～33nm，更进一步优选为1～20nm。 
利用上述堆积工序(A)的非晶质层的形成工序包含上述工序(A1)及工序(A2)，但如图2A所示可以在通过上述工序(A1)形成堆积层(22)之前实施形成堆积层(23)的工序。堆积层(23)是通过溅射使氧化铟或铟系复合氧化物堆积而形成的。堆积层(23)中的铟系复合氧化物的4价金属元素的氧化物的比例没有特别 限定，可以从超过0且为35重量％以下的范围选择，从缩短结晶化时间的观点考虑，与上述堆积层(21)同样，4价金属元素的氧化物的比例优选超过0且为6重量％以下，进一步优选超过0且为5重量％以下。另外，堆积层(23)的厚度通常为1～17nm，优选为1～12nm，进一步优选为1～6nm。需要说明的是，图2A中，从膜基材(1)侧开始设置1层堆积层(23)，除上述堆积层(21)及上述堆积层(22)之外可以形成多层。 
需要说明的是，在利用上述堆积工序(A)的非晶质层的形成工序中，优选在非结晶质层的表面设置上述堆积层(21)，但也可以在上述堆积层(21)的表面侧进一步设置不影响本发明的层。例如，只要为不妨碍向堆积层(21)供给氧的程度，就可以在非晶质层的最表面设置极薄的堆积层(20)。 
可以如图2B所示，在形成了通过工序(A2)形成的堆积层(21)之后，实施形成堆积层(20)的工序。堆积层(20)的厚度优选以距离由上述工序(A)形成的非晶质层的最表面5nm以下厚度的方式设置。该情况下，堆积层(20)可以如上所述设置为不妨碍向堆积层(21)供给氧的程度，其厚度优选为3nm以下，进一步优选为1nm。需要说明的是，堆积层(20)没有特别限定，可以使用氧化铟或4价金属元素的氧化物的比例超过0且为35重量％以下的铟系复合氧化物。 
上述堆积工序(A)中形成的非晶质层如上所述，具有上述堆积层(21)及上述堆积层(22)，上述非晶质层整体的厚度从具备高透射率的观点考虑优选为35nm以下，进一步优选为30nm以下。 
另外，从减小电阻率方面考虑，优选以上述非晶质层整体的厚度的、相对于上述堆积层(21)的厚度的比例为1～45％的方式设计。上述堆积层(21)的厚度的比例优选为1～30％，进一步优选为1～20％。 
溅射堆积中使用的溅射靶根据非晶质层的各堆积层，选择氧化铟或铟系复合氧化物。另外，铟系复合氧化物中，4价金属元素的氧化物的含量受到控制。使用这样的靶的溅射堆积是通过向排气成高真空的溅射装置内导入惰性气体氩气而进行的。作为溅射靶，使用铟或铟·4价金属(例如铟-锡)的金属靶的情况下，将氧气等氧化剂连同氩气一起导入，进行反应性溅射堆积。另外，在使用氧化铟或铟系复合氧化物的氧化物靶的情况下，除了导入氩气之外，还可以再导入氧气等。 
堆积气氛中的水分子的存在会使堆积中产生的悬空键终结，妨碍氧化铟或铟系复合氧化物的结晶生长，因此，优选堆积气氛中的水的分压小。堆积时的水的分压优选相对于氩气的分压为0.1％以下，更优选为0.07％以下。另外，堆积时的水的分压优选为2×10-4Pa以下，更优选为1.5×10-4Pa以下，特别优选为1×10-4Pa以下。为了使堆积时的水分压在上述范围，优选的是，在开始堆积之前，将溅射装置内排气至2×10-4Pa以下、优选1.5×10-4Pa以下、更优选1×10-4Pa以下，以使水的分压在上述范围，形成除去了装置内的水分、由基材产生的有机气体等杂质的气氛。 
溅射堆积时的基材温度优选超过100℃。通过使基材温度高于100℃，即使为4价金属的原子含量大的铟系复合氧化物的膜，后述的热处理工序(B)中的铟系复合氧化物的膜的结晶化也容易得到促进，进而，可以得到低电阻的结晶性的透明导电层(2)。这样，加热非晶质的透明导电层(2)而进行结晶化时，从形成低电阻膜的结晶性的透明导电层(2)的观点考虑，基材温度更优选为120℃以上，进一步优选为130℃以上，特别优选为140℃以上。另外，从抑制对基材的热损伤的观点考虑，基材温度优选为200℃以下，更优选为180℃以下，进一步优选为170℃以下，特 别优选为160℃以下。 
需要说明的是，本说明书中，所谓“基材温度”，为溅射堆积时基材的基底的设定温度。例如，通过辊溅射装置连续进行溅射堆积时的基材温度，是指进行溅射堆积的筒辊(Can roll)的温度。另外，以单片式(分批式)进行溅射堆积时的基材温度，是指用于载置基材的基材乘载台的温度。 
本发明的透明导电性膜的制造方法中，通过在热处理工序(B)中对堆积工序(A)中形成的非晶质的透明导电层(2)加热45分钟以内，使其结晶化，形成铟系复合氧化物的结晶质的透明导电层(2)。热处理工序(B)的方法可以基于公知的方法，使用例如红外线加热器、热风循环式烘箱等加热方式进行。这时，对于热处理温度而言，作为膜基材允许的温度，设为150℃以下的温度，本发明中，可以通过在这样的低温下进行短时间的热处理而充分结晶化。具体而言，通过在150℃下实施45分钟以内的热处理，可以形成良好的结晶质层。 
热处理工序(B)中的加热温度优选为120℃～150℃，更优选为125℃～150℃，进一步优选为130℃～150℃。另外，加热时间优选小于60分钟，更优选可以满足45分钟以下，可以谋求缩短结晶化时间。通过恰当选择加热温度及加热时间，可以转化为完全结晶化的膜而不伴随有生产率、品质方面的变差。需要说明的是，从使非晶质的透明导电层(2)完全结晶化的观点考虑，加热时间优选为30分钟以上。 
需要说明的是，将透明导电性膜用于投影型静电容量方式的触摸面板、矩阵型的电阻膜方式触摸面板等时，存在透明导电层(2)被图案化为规定形状(例如长方形状)的情况，但通过热处理使氧化铟或铟系复合氧化物的膜结晶化时，利用酸进行的蚀刻加工变难。另一方面，热处理前的非晶质的氧化铟或铟系 复合氧化物的膜可以容易地进行蚀刻加工。因此，通过蚀刻将透明导电层(2)图案化时，优选在通过堆积工序(A)形成非晶质的透明导电层(2)之后、在热处理工序(B)之前进行蚀刻加工。 
在上述膜基材(1)的另一面上，可以设置透明的粘合剂层(4)。作为透明的粘合剂层(4)，只要为具有透明性的层就可以没有特别限定地使用。具体而言，例如可以恰当选择以如下的物质为基础聚合物的层使用，所述物质为：丙烯酸系聚合物、有机硅系聚合物、聚酯、聚氨酯、聚酰胺、聚乙烯基醚、醋酸乙烯酯/氯乙烯共聚物、改性聚烯烃、环氧系、氟系、天然橡胶、合成橡胶等橡胶系等聚合物。特别是从光学透明性优异、表现出适度的润湿性、聚集性及粘接性等粘合特性、且耐候性、耐热性等也优异的方面考虑，优选使用丙烯酸系粘合剂。 
该粘合剂层(4)利用其缓冲效果，具有提高设置在膜基材(1)的一面的透明导电层(2)的耐擦伤性、作为触摸面板用的打点特性、所谓的笔输入耐久性及面压耐久性的作用。从更好地发挥该作用的观点考虑，优选的是，将粘合剂层(4)的弹性模量设定在1～100N/cm2的范围，将厚度设定在1μm以上、通常5～100μm的范围。 
另外，粘合剂层(4)的厚度不足1μm时，不能期待其缓冲效果，因此存在难以使透明导电层(2)的耐擦伤性、作为触摸面板用的笔输入耐久性及面压耐久性提高的倾向。相反，其厚度过厚时，有损透明性，在粘合剂层(4)的形成、贴合作业性、进而成本方面难以得到好的结果。 
实施例 
以下，使用实施例对本发明进行详细说明，只要不超过本发明的主旨，本发明就不限定于以下的实施例。另外，各例中，份只要没有特别说明就以重量为基准。 
(算术平均粗糙度) 
使用原子力显微镜(AFM Digital Instruments Corporation“Nanscope IV”)进行测定。 
实施例1 
在厚度为23μm的由聚对苯二甲酸乙二醇酯膜(以下称为PET膜)形成的膜基材的一面，以厚度为30nm的方式形成三聚氰胺树脂∶醇酸树脂∶有机硅烷缩合物的重量比为2∶2∶1的热固化型树脂作为底涂层。底涂层表面的算术平均粗糙度Ra为0.5nm。 
在该底涂层上，在由80体积％氩气和20体积％氧气组成的0.4Pa的气氛中，利用使用氧化铟90％-氧化锡10％的烧结体材料的反应性溅射法，形成厚度为20nm的由铟·锡复合氧化物形成的堆积层。堆积时，将溅射装置内排气至堆积时的水的分压为8.0×10-5Pa后，导入氩气及氧气，在基材温度140℃、水分压8.0×10-5Pa的气氛下进行堆积。此时的水的分压相对于氩气的分压为0.05％。该堆积层对应于工序(A1)中形成的图1的堆积层(22)。 
另外，在上述堆积层(22)上，进一步利用使用氧化铟的烧结体材料的反应性溅射法，形成厚度为5nm的由铟·锡复合氧化物形成的堆积层。制膜时，将溅射装置内排气至堆积时的水的分压为8.0×10-5Pa后，导入氩气及氧气，在基材温度140℃、水分压8.0×10-5Pa的气氛下进行堆积。此时的水的分压相对于氩气的分压为0.05％。该堆积层对应于工序(A2)中形成的图1的堆积层(21)。 
由此制作包含具有堆积层(21)及堆积层(22)的非晶质的透明导电层的透明导电性膜。接着，将该透明导电性膜在热风循环式烘箱中在140℃实施热处理，使上述透明导电层结晶化。 
实施例2～7、9～13 
将实施例1中利用工序(A1)形成堆积层(22)及利用工序(A2)形成堆积层(21)所使用的、氧化铟-氧化锡的烧结体材料中氧化锡的比例、各层的厚度如表1所示进行变更，除此以外，与实施例1同样操作，制作透明导电性膜。另外，与实施例1同样操作，使透明导电层结晶化。需要说明的是，表1中的氧化锡的比例为各层形成中溅射靶所使用的氧化铟或铟·锡复合氧化物中氧化锡的比例。氧化锡的比例为“0％”是使用氧化铟的情况。另外，堆积层的厚度为结晶化前的厚度。认为氧化锡的比例、堆积层的厚度在结晶化后也是同样的值。 
实施例8 
与实施例1同样操作，在膜基材的一面形成底涂层。在该底涂层上，在由80体积％氩气和20体积％氧气组成的0.4Pa的气氛中，利用使用氧化铟97％-氧化锡3％的烧结体材料的反应性溅射法，形成厚度为3nm的由铟·锡复合氧化物形成的堆积层。堆积时，将溅射装置内排气至堆积时的水的分压为8.0×10-5Pa后，导入氩气及氧气，在基材温度140℃、水分压为8.0×10-5Pa的气氛下进行堆积。此时的水的分压相对于氩气的分压为0.05％。该堆积层对应于在其它工序中形成的图2A的堆积层(23)。 
另外，在上述堆积层(23)上，进一步利用使用氧化铟90％-氧化锡10％的烧结体材料的反应性溅射法，形成厚度为19nm的由铟·锡复合氧化物形成的堆积层。堆积时，将溅射装置内排气至堆积时的水的分压为8.0×10-5Pa后，导入氩气及氧气，在基材温度140℃、水分压为8.0×10-5Pa的气氛下进行堆积。此时的水的分压相对于氩气的分压为0.05％。该堆积层对应于图2A的堆积层(22)。 
另外，在上述堆积层(22)上，进一步利用使用氧化铟97％- 氧化锡3％的烧结体材料的反应性溅射法，形成厚度为3nm的由铟·锡复合氧化物形成的堆积层。堆积时，将溅射装置内排气至堆积时的水的分压为8.0×10-5Pa后，导入氩气及氧气，在基材温度140℃、水分压为8.0×10-5Pa的气氛下进行堆积。此时的水的分压相对于氩气的分压为0.05％。该堆积层对应于图2A的堆积层(21)。 
由此，形成具有堆积层(23)、堆积层(22)及堆积层(21)的非晶质的堆积层的透明导电层，制作透明导电性膜。接着，将透明导电性膜在热风循环式烘箱中在140℃实施热处理，使上述透明导电层结晶化。 
比较例1 
与实施例1同样操作，在膜基材的一面形成底涂层。在该底涂层上，在由80体积％氩气和20体积％氧气组成的0.4Pa的气氛中，利用使用氧化铟90％-氧化锡10％的烧结体材料的反应性溅射法，形成厚度为25nm的由铟·锡复合氧化物形成的非晶质的透明导电层。接着，将该透明导电性膜在热风循环式烘箱中在150℃实施热处理，使上述透明导电层结晶化。 
比较例2～5 
将实施例1中利用工序(A1)形成堆积层(22)及利用工序(A2)形成堆积层(21)所使用的氧化铟-氧化锡的烧结体材料中氧化锡的比例、各层的厚度如表1所示进行变更，除此以外，与实施例1同样操作，制作非晶质的透明导电性膜。另外，与实施例1同样操作，使透明导电层结晶化。将结晶化时间示于表1。 
(评价) 
对于实施例及比较例中得到的透明导电性膜，进行下述评价。将结果示于表1。 
<各层的厚度> 
膜基材的厚度使用Mitutoyo Corporation制造的Microgauge式厚度计进行测定。底涂层、堆积层的厚度使用大塚电子(株)制造的多通道光电探测器MCPD2000(商品名)，以干涉谱的波形为基础算出。 
<结晶化时间> 
各例中，测定直至非晶质的透明导电层结晶化的时间(分钟)。对于非晶质的透明导电层的结晶化，利用热风循环式烘箱在140℃进行加热，由下述的“电阻值的变化(降低)结束的确认”和“蚀刻试验”进行判定。 
“电阻值的变化(降低)结束的确认”：利用热风循环式烘箱在140℃进行加热，每30分钟测定一次表面电阻值。伴随结晶化，表面电阻值降低，一旦结束，则表面电阻值变为恒定，因此，以表面电阻值变为恒定的时间确认结晶化时间。 
“蚀刻试验”：将透明导电层在5重量％浓度的盐酸中浸渍15分钟，用Tester(Custom corporation制造.制品名“Digital tester(M-04)”，测定界限值2MΩ)测定间隔15mm的2点间的电阻值(Ω)，进行透明导电层是否结晶化的判定。检测出电阻值时，判定透明导电层结晶化。 
<表面电阻> 
使用4端子法，测定各透明导电性膜的透明导电层的表面电阻(Ω/□)。 
<电阻率> 
使用荧光X射线分析装置(Rigaku Corporation制造)，测定透明导电层的膜厚，由上述表面电阻和膜厚算出电阻率。 
[表1] 
Figure BSA00000606158800231
确认，与比较例相比，实施例的结晶化时间较短。另外，实施例中，确认，通过控制成堆积层(21)的厚度比堆积层(22)的厚度薄，可以减小表面电阻值、电阻率。 

Claims (10)

1.一种透明导电性膜的制造方法，其特征在于，是在透明的膜基材的至少一面具有透明导电层的透明导电性膜的制造方法，
所述方法具有如下所述的形成非晶质的透明导电层的堆积工序A和热处理工序B，
所述堆积工序A：包含在所述透明的膜基材上依次实施下述工序A1和工序A2，
工序A1中，通过溅射来堆积以{4价金属元素的氧化物/(4价金属元素的氧化物+氧化铟)}×100(%)表示的4价金属元素的氧化物的比例为3～35重量%的含有4价金属元素的氧化物的铟系复合氧化物，
工序A2中，通过溅射来堆积所述4价金属元素的氧化物的比例超过0且为6重量%以下、且所述4价金属元素的氧化物的比例比工序A1中使用的铟系复合氧化物小的铟系复合氧化物、或氧化铟，
所述热处理工序B：通过加热所述非晶质的透明导电层不足60分钟使其结晶化，形成结晶质的透明导电层，
且所述堆积工序A中得到的非晶质的透明导电层整体的厚度为35nm以下。
2.根据权利要求1所述的透明导电性膜的制造方法，其特征在于，所述工序A2的氧化铟或铟系复合氧化物中的4价金属元素的氧化物的比例与所述工序A1的铟系复合氧化物中的4价金属元素的氧化物的比例之差为3重量%以上。
3.根据权利要求1所述的透明导电性膜的制造方法，其特征在于，所述工序A2中形成的堆积层的厚度比所述工序A1中形成的堆积层的厚度小。
4.根据权利要求3所述的透明导电性膜的制造方法，其特征在于，所述工序A2中形成的堆积层的厚度与所述工序A1中形成的堆积层的厚度之差为1nm以上。
5.根据权利要求1所述的透明导电性膜的制造方法，其特征在于，
所述工序A2中形成的堆积层的厚度为1～17nm，
所述工序A1中形成的堆积层的厚度为9～34nm。
6.根据权利要求1所述的透明导电性膜的制造方法，其特征在于，相对于所述堆积工序A中得到的非晶质层整体的厚度的、所述工序A2中形成的堆积层的厚度的比例为1～45%。
7.根据权利要求1所述的透明导电性膜的制造方法，其特征在于，铟系复合氧化物为铟锡复合氧化物，4价金属元素的氧化物为锡氧化物。
8.根据权利要求1所述的透明导电性膜的制造方法，其特征在于，所述透明导电层是介由设置在膜基材上的底涂层而形成的。
9.根据权利要求1所述的透明导电性膜的制造方法，其特征在于，在所述堆积工序A1的溅射中，使用所述4价金属元素的氧化物的比例为5～25重量%的铟系复合氧化物。
10.根据权利要求1～9中任一项所述的透明导电性膜的制造方法，其特征在于，在所述堆积工序A2的溅射中，使用所述4价金属元素的氧化物的比例超过0且为5重量%以下的铟系复合氧化物、或氧化铟。
CN2011103463529A 2010-11-05 2011-11-04 透明导电性膜的制造方法 Active CN102543301B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010248842 2010-11-05
JP2010-248842 2010-11-05
JP2011-137002 2011-06-21
JP2011137002A JP5122670B2 (ja) 2010-11-05 2011-06-21 透明導電性フィルムの製造方法

Publications (2)

Publication Number Publication Date
CN102543301A CN102543301A (zh) 2012-07-04
CN102543301B true CN102543301B (zh) 2013-08-28

Family

ID=45023611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103463529A Active CN102543301B (zh) 2010-11-05 2011-11-04 透明导电性膜的制造方法

Country Status (6)

Country Link
US (1) US8580088B2 (zh)
EP (1) EP2450468B1 (zh)
JP (1) JP5122670B2 (zh)
KR (1) KR101269316B1 (zh)
CN (1) CN102543301B (zh)
TW (1) TWI386954B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012005290A1 (ja) * 2010-07-06 2012-01-12 日東電工株式会社 透明導電性フィルムの製造方法
TW201221363A (en) * 2010-07-06 2012-06-01 Nitto Denko Corp Method of manufacturing transparent conductive film
JP5101719B2 (ja) * 2010-11-05 2012-12-19 日東電工株式会社 透明導電性フィルム、その製造方法及びそれを備えたタッチパネル
JP5190554B1 (ja) * 2011-10-05 2013-04-24 日東電工株式会社 透明導電性フィルム
US9253892B2 (en) * 2012-04-13 2016-02-02 Wistron Corporation Peripheral circuit of touch panel and manufacturing method thereof
JP5620967B2 (ja) * 2012-11-22 2014-11-05 日東電工株式会社 透明導電性フィルム
JP6270738B2 (ja) 2012-12-19 2018-01-31 株式会社カネカ 透明電極付き基板およびその製造方法
JP6261988B2 (ja) 2013-01-16 2018-01-17 日東電工株式会社 透明導電フィルムおよびその製造方法
JP6215062B2 (ja) * 2013-01-16 2017-10-18 日東電工株式会社 透明導電フィルムの製造方法
JP5976846B2 (ja) 2013-01-16 2016-08-24 日東電工株式会社 透明導電フィルムおよびその製造方法
JP6261987B2 (ja) 2013-01-16 2018-01-17 日東電工株式会社 透明導電フィルムおよびその製造方法
FR3001160B1 (fr) * 2013-01-18 2016-05-27 Saint Gobain Procede d'obtention d'un substrat muni d'un revetement
WO2014115770A1 (ja) * 2013-01-24 2014-07-31 住友金属鉱山株式会社 透明導電性基材ならびにその製造方法
WO2014157312A1 (ja) * 2013-03-29 2014-10-02 株式会社カネカ 透明導電積層フィルムおよびその製造方法
TW201445404A (zh) * 2013-05-21 2014-12-01 Ushine Photonics Corp 透明導電積層膜結構及其觸控面板
CN105830173B (zh) 2014-01-28 2018-06-15 株式会社钟化 带有透明电极的基板及其制造方法
CN103838450A (zh) * 2014-03-03 2014-06-04 山东华芯富创电子科技有限公司 电容式触控面板结构及制作方法
CN105874545B (zh) * 2014-03-31 2017-07-21 株式会社钟化 透明导电膜的制造方法
JP6211557B2 (ja) 2014-04-30 2017-10-11 日東電工株式会社 透明導電性フィルム及びその製造方法
CN106460153B (zh) * 2014-04-30 2019-05-10 日东电工株式会社 透明导电性膜及其制造方法
WO2015178297A1 (ja) * 2014-05-20 2015-11-26 日東電工株式会社 透明導電性フィルム
JP6577708B2 (ja) * 2014-12-05 2019-09-18 日東電工株式会社 透明導電性フィルムおよびそれを用いたタッチセンサ
JP6661335B2 (ja) * 2014-12-22 2020-03-11 日東電工株式会社 透明導電性フィルム
US10379156B2 (en) 2015-05-29 2019-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Bump ball testing system and method
US10133428B2 (en) * 2015-05-29 2018-11-20 Samsung Display Co., Ltd. Flexible display device including a flexible substrate having a bending part and a conductive pattern at least partially disposed on the bending part
CN110088714B (zh) 2016-12-14 2023-05-16 日东电工株式会社 带载体薄膜的透明导电性薄膜及使用其的触摸面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1287545A (zh) * 1998-08-31 2001-03-14 出光兴产株式会社 透明导电膜用靶、透明导电材料、透明导电玻璃及透明导电薄膜
CN101124348A (zh) * 2004-04-21 2008-02-13 出光兴产株式会社 氧化铟-氧化锌-氧化镁类溅射靶及透明导电膜

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61114843A (ja) * 1984-11-09 1986-06-02 コニカ株式会社 導電性積層体
US4835061A (en) 1984-11-09 1989-05-30 Konishiroku Photo Industry Co., Ltd. Conductive laminate
FR2633920B1 (fr) * 1988-07-08 1992-02-21 Saint Gobain Vitrage Procede pour produire une couche transparente a faible resistivite
JPH0843841A (ja) * 1994-07-27 1996-02-16 Toppan Printing Co Ltd 透明導電膜の形成方法
JP3318142B2 (ja) 1994-12-27 2002-08-26 三井化学株式会社 透明導電性フィルム
JP3766453B2 (ja) 1995-07-25 2006-04-12 大日本印刷株式会社 透明導電膜およびその製造方法
JPH1049306A (ja) 1996-08-02 1998-02-20 Oji Paper Co Ltd タッチパネル用透明導電性フィルム
US6743488B2 (en) 2001-05-09 2004-06-01 Cpfilms Inc. Transparent conductive stratiform coating of indium tin oxide
JP4528651B2 (ja) * 2005-03-01 2010-08-18 日東電工株式会社 透明導電性フィルムおよびタッチパネル
JP2008066055A (ja) * 2006-09-06 2008-03-21 Seiko Epson Corp 透明導電膜とその製造方法、電気光学装置とその製造方法、及び電子機器
JP4721359B2 (ja) * 2006-09-12 2011-07-13 日東電工株式会社 透明導電性積層体及びそれを備えたタッチパネル
JP5572932B2 (ja) * 2008-09-03 2014-08-20 凸版印刷株式会社 透明導電性フィルムおよびタッチパネル
WO2010047063A1 (ja) 2008-10-23 2010-04-29 出光興産株式会社 高純度結晶質酸化インジウム半導体膜を有する薄膜トランジスタ、及びその製造方法
JPWO2010058533A1 (ja) 2008-11-20 2012-04-19 出光興産株式会社 ＺｎＯ−ＳｎＯ２−Ｉｎ２Ｏ３系酸化物焼結体及び非晶質透明導電膜
JP2011003446A (ja) 2009-06-19 2011-01-06 Bridgestone Corp 透明導電膜、透明導電性フィルムおよび透明導電膜の製造方法、並びに透明導電膜を用いたフレキシブルディスプレイ装置
JP5556436B2 (ja) 2009-10-13 2014-07-23 東洋紡株式会社 透明導電性積層フィルム及び透明導電性積層シート並びにタッチパネル

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1287545A (zh) * 1998-08-31 2001-03-14 出光兴产株式会社 透明导电膜用靶、透明导电材料、透明导电玻璃及透明导电薄膜
CN101124348A (zh) * 2004-04-21 2008-02-13 出光兴产株式会社 氧化铟-氧化锌-氧化镁类溅射靶及透明导电膜

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP平8-43841A 1996.02.16

Also Published As

Publication number Publication date
KR101269316B1 (ko) 2013-05-29
JP2012112031A (ja) 2012-06-14
KR20120048499A (ko) 2012-05-15
US20120111718A1 (en) 2012-05-10
EP2450468B1 (en) 2013-04-10
CN102543301A (zh) 2012-07-04
TW201230071A (en) 2012-07-16
TWI386954B (zh) 2013-02-21
JP5122670B2 (ja) 2013-01-16
EP2450468A1 (en) 2012-05-09
US8580088B2 (en) 2013-11-12

Similar Documents

Publication Publication Date Title
CN102543301B (zh) 透明导电性膜的制造方法
CN102543268B (zh) 透明导电性膜、其制造方法及具备其的触摸面板
TWI607099B (zh) Transparent conductive film and its manufacturing method
JP5099893B2 (ja) 透明導電性フィルム、その製造方法及びそれを備えたタッチパネル
CN105005405B (zh) 透明导电性薄膜
CN104871258B (zh) 带透明电极的基板及其制造方法
CN102324271A (zh) 一种结晶型ito透明导电薄膜及其制备方法
CN108367556A (zh) 金属层层叠透明导电性薄膜及使用其的触摸传感器
CN104603320B (zh) 带透明电极的基板的制造方法、以及带透明电极的基板
CN105874545B (zh) 透明导电膜的制造方法
TWI553523B (zh) 導電結構體前驅物、導電結構體及其製造方法、及觸控式螢幕面板
WO2012029801A1 (ja) 静電容量式センサ用部材およびこれを用いた静電容量式センサ
JP5498537B2 (ja) 透明導電性フィルム、その製造方法及びそれを備えたタッチパネル
JP2010066836A (ja) タッチパネル
JP2010061309A (ja) タッチパネル

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant