CN102468268A - 存储装置及其制造方法 - Google Patents
存储装置及其制造方法 Download PDFInfo
- Publication number
- CN102468268A CN102468268A CN2011101684851A CN201110168485A CN102468268A CN 102468268 A CN102468268 A CN 102468268A CN 2011101684851 A CN2011101684851 A CN 2011101684851A CN 201110168485 A CN201110168485 A CN 201110168485A CN 102468268 A CN102468268 A CN 102468268A
- Authority
- CN
- China
- Prior art keywords
- storage device
- shape structure
- shallow
- width
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 125000006850 spacer group Chemical group 0.000 claims description 38
- 238000003860 storage Methods 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 22
- 239000011810 insulating material Substances 0.000 claims description 18
- 238000013459 approach Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 10
- 238000005516 engineering process Methods 0.000 description 20
- 229920002120 photoresistant polymer Polymers 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 238000000034 method Methods 0.000 description 15
- 210000004027 cell Anatomy 0.000 description 11
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 238000006396 nitration reaction Methods 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 230000012447 hatching Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000012774 insulation material Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 210000005056 cell body Anatomy 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种存储装置及其制造方法，该存储装置包含：一台地状结构及一字元线。该台地状结构具两相对侧表面，且包含至少一对的源/漏极区及至少一沟道基部区，该至少一沟道基部区相对于该至少一对的源/漏极区。该字元线包含两线性段和至少一互连部。各线性段在该台地状结构上相应的该侧表面延伸，并邻近该沟道基部区。该至少一互连部穿过该台地状结构并连接该两线性段。本发明存储装置的多个字元线能适当地互相隔离以避免相互干扰。此外，字元线垂直方向设置，使得其宽度增加以降低其电阻，而不会被存储器单元的局限面积所限制。
Description
技术领域
本发明涉及一种存储装置，特别涉及一种具有沟槽单元结构的存储装置及其制造方法。
背景技术
由于其构造简单，动态随机存取存储器(dynamic random access memory；DRAM)在单位芯片面积上可比其他种类的存储器，例如：静态随机存取存储器等，提供更多的存储容量。一动态随机存取存储器包含多个动态随机存取存储器单元，各动态随机存取存储器单元包含储存数据的一电容及一晶体管，其中该晶体管耦接该电容，以控制其充、放电。在读取操作期间，一字元线致动以导通该晶体管。该导通的晶体管使得该电容两端的电压可由一感测放大器通过一位元线被读取。在写入操作期间，当字元线致动时，将被写入的数据提供在该位元线。
为了满足较佳存储器储存的需求，动态随机存取存储器的存储器单元需要缩减尺寸。动态随机存取存储器的存储器单元的尺寸可以几种方式缩减。一种方法是通过工艺技术的进步缩减一动态随机存取存储器的存储器单元的最小特征尺寸。其他缩减一动态随机存取存储器的存储器单元的尺寸的方法是设计一具有较小特征尺寸的存储器单元。举例而言，现今市场上许多动态随机存取存储器芯片具有一尺寸为6F2的存储器单元，其中F代表最小光刻特征宽度。
然而，存储器单元尺寸降低造成某些影响。容易产生存储器单元间或字元线间的干扰，及由于字元线的截面积减少，造成字元线的电阻增加。
公知动态随机存储器单元包括一阵列，其具有多个存取晶体管。一字元线作为一栅极，由该阵列的一侧延伸至一相对侧，使得各晶体管可作为一双栅极晶体管。由于字元线的电阻，该字元线的电压沿着该字元线逐渐降低。因此，在该阵列相对侧的二相对位置具有明显的电压降，造成相对的存取晶体管操作上的问题。
发明内容
为了解决现有技术存在的上述问题，本发明提供一种存储装置及其制造方法。
本发明提供的一种存储装置，包含：一台地状结构及一字元线。该台地状结构具两相对侧表面，且包含至少一对的源/漏极区及至少一沟道基部区，该至少一沟道基部区相对于该至少一对的源/漏极区。该字元线包含两线性段和至少一互连部。各线性段在该台地状结构上相应的该侧表面延伸，并邻近该沟道基部区。该至少一互连部穿过该台地状结构并连接两线性段。
本发明另提供一种存储装置的制造方法，包含下列步骤：填充一第一绝缘材料于多个深沟槽与多个浅沟槽，以分别形成多个深隔离物和形成多个浅隔离物，其中各该浅沟槽形成于两相邻的所述多个深沟槽之间；形成多个凹沟，相对于该深隔离物为横向，其中两相邻的所述多个凹沟界定出一台地状结构，且该凹沟宽于该台地状结构；填充一第二绝缘材料于该凹沟；移除所述多个深沟槽与所述多个浅沟槽内的部分该第一绝缘材料，及所述多个凹沟内的部分该第二绝缘材料；形成一导电层于所述多个浅沟槽、所述多个深沟槽与所述多个凹沟内；以及移除该凹沟内的部分的该导电层，以形成两字元线。
本发明存储装置的多个字元线能适当地互相隔离以避免相互干扰。此外，字元线垂直方向设置，使得其宽度增加以降低其电阻，而不会被存储器单元的局限面积所限制。
上文已相当广泛地概述本发明的技术特征，以使下文的本发明详细描述得以获得较佳了解。构成本发明的权利要求标的的其它技术特征将描述于下文。本发明所属技术领域中普通技术人员应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本发明相同的目的。本发明所属技术领域中普通技术人员也应了解，这类等效建构无法脱离所附的权利要求所界定的本发明的精神和范围。
附图说明
图1为例示依据本发明一实施例的存储装置的立体示意图；以及
图2至图19为例示依据本发明一实施例形成一存储装置的工艺步骤的剖面示意图。
上述附图中的附图标记说明如下：
1 存储装置
11 台地状结构
12 字元线
13 隔离结构
14 电容
15 凹沟
16 隔离物
17 位元线
30 基材
31 氧化层
32 氮化层
33 多晶硅层
34 硅酸四乙酯层
35 光致抗蚀剂层
36、37 侧壁间隔物
38 深沟槽
39 浅沟槽
40 深隔离物
41 浅隔离物
42 氮化硅层
44 硬光掩模层
45 光致抗蚀剂层
46 绝缘材料
47 薄氧化层
48 导电材料
49 凹沟
50 绝缘材料
51 硬光掩模层
52 光致抗蚀剂层
53 沟槽
54 绝缘材料
55 间隔物
101 一对的源/漏极区
102 隔离柱
103 沟道基部区
111 侧表面
112 槽体
121、122 线性段
123 互连部
301 第二导电(n-)型层
302 第一导电(p-)型层
303 第二导电(n+)型层
451 光致抗蚀剂线条
具体实施方式
图1为例示依据本发明一实施例的存储装置1的立体示意图。参考图1，该存储装置1包含：一台地状结构11。该台地状结构11包含至少一对的源/漏极区101、至少一隔离柱102相对于该至少一对的源/漏极区101及至少一沟道基部区103相对于该至少一对的源/漏极区101。每一对的源/漏极区101部分地定义该台地状结构11的一顶部，并由该至少一隔离柱102隔离，且至少一沟道基部区103连接该对的源/漏极区101的底部以使沟道电流流通。此外，该隔离柱102可为任何适合的绝缘材质，例如氧化硅。
一字元线12由该台地状结构11的一侧延伸至一相对侧如图1所示，且于该台地状结构11的一端部周边。该字元线12包含两线性段121及122，其分别由该台地状结构11的两相对侧表面111延伸，并以氧化层与该台地状结构11隔离，且设置邻近形成栅极的该沟道基部区103以定址该沟道基部区103。该字元线12可为例如：钛氮化物，或其他适合的导电材料。另外，该字元线12可包含至少一互连部123穿过该台地状结构11，并连接该两线性段121及122，以降低在该台地状结构11的两相对侧面的两线性段121及122间的电压差。
该至少一互连部123通过例如氧化硅与该至少一对的源/漏极区101及该至少一沟道基部区103绝缘。该至少一互连部123可于任何适合的位置穿过该台地状结构11。在本发明一实施例中，该至少一互连部123穿过一隔离柱102。再者，每一隔离柱102可形成于在该台地状结构11内的一槽体112内，且在本发明一实施例中，该至少一互连部123可邻近该槽体112的底部。
多个隔离结构13形成于该台地状结构11内。每一对的源/漏极区101与其相对应的该沟道基部区103为相邻两隔离结构13所界定。所述多个隔离结构13可为任何适合的绝缘材质，例如氧化硅。在本发明一实施例中，该至少一互连部123穿过该隔离结构13。
如图1所示，每一字元线12包含多个互连部123。所述多个互连部123沿该字元线12的一延伸方向设置，且穿过该台地状结构11以连接该两线性段121及122。在本发明一实施例中，所述多个互连部123相对地穿过所述多个隔离结构13及所述多个隔离柱102。
如图1所示，依据本发明一实施例的该晶体管的该对的源/漏极区101之一耦接一电容14，该对的源/漏极区101的另一耦接一相对的位元线17以完成读取或写入操作。依据本发明一实施例完成的存储器单元的面积约为4F2或更小，其中F为最小光刻特征尺寸。
依据本发明一实施例的晶体管可为一n沟道装置，可设置于一第一导电(p)型基板上的一第二导电(n-)型层上，及具有所述多个第二导电(n+)型的源/漏极区101与一第一导电(p-)型的沟道基部区103。若该晶体管为一p沟道装置，则晶体管内元件的掺杂型式及电平可调整，此为本领域技术人员所熟知的技术。
相邻的台地状结构11由一凹沟15区隔，该凹沟15可填充绝缘材料以形成一隔离物16，用以隔离在同一凹沟15内的二字元线12的线性段121及122。在本实施例中，在一凹沟15内的线性段121及122设置于该台地状结构11的相对侧表面111，且互相隔离至最大的可能范围，使得所述多个字元线12能适当地互相隔离以避免相互干扰。此外，该字元线12垂直方向设置，使得其宽度增加以降低其电阻，而不会被存储器单元的局限面积所限制。在本发明一实施例中，多个台地状结构11沿一方向上排列，且该台地状结构沿该方向测量的一尺寸为所述多个台地状结构中的相邻两者的间距的三分之一。
该存储装置1的工艺叙述如下，如图2至图19所示。请参考图2，首先处理一基材30，其包含一第二导电(n-)型层301、一第一导电(p-)型层302于该第二导电(n-)型层301上及一第二导电(n+)型层303于该第一导电(p-)型层302上。在本实施例中，该基材30为一硅基材，但可根据不同目的而为其他型式的基材。该基材30可为掺杂或未掺杂，然而较佳为(p+)型掺杂的晶片。
利用例如化学沉积工艺或旋涂工艺(spin-on process)的工艺，一氧化层31、一氮化层32、一多晶硅层33、一硅酸四乙酯(tetraethyl orthosilicate，TEOS)层34及一光致抗蚀剂层35设置于该基材30的顶部。利用光刻技术将该光致抗蚀剂层35图样化以定义一线及间隔图样。在本发明一实施例中，线及间隔图样包括多个线条互相区隔一距离，其为最小光刻特征宽度F。
如图3所示，利用该图样化的光致抗蚀剂层35作为蚀刻光掩模，蚀刻该TEOS层34以形成一线及间隔图样。接着，在该光致抗蚀剂层35移除后，已蚀刻的该TEOS层34用以作为一硬光掩模，以蚀刻该多晶硅层33形成一线及间隔图样。之后，氧化硅的侧壁间隔物36形成于该多晶硅层33及该TEOS层34的线条的侧壁。侧壁间隔物36形成至一范围，使相对的所述多个侧壁间隔物36以一距离分开，该距离为该最小光刻特征宽度F的一半。接着，进行干蚀刻工艺，例如等离子体蚀刻或离子反应蚀刻，以蚀刻在侧壁间隔物36之间该基材30的暴露区域，蚀刻该氮化层32、该氧化层31至该第一导电(p-)型层302，以形成多个深沟槽38，其宽度为该最小光刻特征宽度F的一半。
利用旋涂工艺或化学气相沉积工艺，沉积绝缘材料以填充至所述多个深沟槽38。接着，利用化学机械研磨工艺(CMP)以移除在该多晶硅层33上的该TEOS层34及侧壁间隔物36，以形成多个深隔离物40，如图4所示。
配合参考图4及图5，利用剥离工艺剥离该多晶硅层33以暴露其下的该氮化层32。之后，氧化硅的侧壁间隔物37形成于原侧壁间隔物36旁，且两相对的所述多个侧壁间隔物37定义一凹槽，该凹槽的宽度为该最小光刻特征宽度F的一半。接着，通过所述多个凹槽，进行干蚀刻工艺，例如等离子体蚀刻或离子反应蚀刻，以蚀刻在所述多个凹槽下的该基材30，蚀刻该氮化层32、该氧化层31至该第一导电(p-)型层302，以形成多个浅沟槽39，其宽度为该最小光刻特征宽度F的一半，如图5所示。
配合参考图5及图6，利用一沉积工艺填充绝缘材料于所述多个浅沟槽39，且利用一CPM工艺以移除在该氮化层32上的绝缘材料及氧化硅侧壁间隔物36及37。CMP工艺至该氮化层32为止，且产生多个浅隔离物41，如图6所示。每一浅隔离物41产生两分离的源/漏极区101于两相邻深隔离物40间，如图1所示。
配合参考图7及图8，沉积氮化硅以形成一氮化硅层42。接着，利用适当的工艺依序形成一硬光掩模层44及一光致抗蚀剂层45。该光致抗蚀剂层45被图样化以形成多个光致抗蚀剂线条451横向延伸，相对于深隔离物40或浅隔离物41的延伸方向。在本发明一实施例中，光致抗蚀剂线条451具有一宽度，其约为该最小光刻特征宽度F，且两相邻光致抗蚀剂线条451间以一距离分开，该距离约等于该最小光刻特征宽度F。
如图8所示，修饰所述多个光致抗蚀剂线条451，且利用所述多个已修饰的光致抗蚀剂线条451以一干蚀刻工艺蚀刻该硬光掩模层44。接着，利用已蚀刻的该硬光掩模层44进行一蚀刻工艺以形成多个凹沟15及多个台地状结构11于所述多个凹沟15间。在本发明一实施例中，修饰所述多个光致抗蚀剂线条451，使得该凹沟15的宽度与该台地状结构的宽度比为3∶1，测量方向为相对于该光致抗蚀剂线条451延伸方向的横向方向。之后，剥离该硬光掩模层44。在本发明一实施例中，该硬光掩模层44可包含一TEOS层。
参考图9，沉积绝缘材料46，例如氧化硅，以填充该凹沟15，且接着进行CMP工艺并停止于该氮化硅层42。
如图10所示，进行一蚀刻工艺，例如干蚀刻工艺，以部分地回蚀(etchback)该沉积的绝缘材料46，以由所述多个深沟槽38、浅沟槽39及凹沟15移除部分绝缘材料46。由于在深隔离物40上存在氮化硅层42(如图8所示)，在深沟槽38内的绝缘材料46不会被蚀刻至与凹沟15内的绝缘材料46的同样深度。完成回蚀工艺后，绝缘材料层46可留在所述多个凹沟15内。
参考图11，利用一氧化工艺以形成一薄氧化层47于该基材30上。之后，沉积一导电材料48，例如钛氮化物，至该基材30上的一电平高度。接着，进行一回蚀工艺以部分移除沉积的导电材料48，以形成凹沟49，如图12所示。此时，多个互连部123分别形成于所述多个深沟槽38及浅沟槽39内。之后，沉积一绝缘材料50以填充所述多个凹沟49、所述多个深沟槽38及浅沟槽39。接着进行CMP工艺以部分移除绝缘材料50并停止于该氮化硅层42。
配合参考图13至图15，其中图14为图13中沿1-1剖面线的剖面示意图；图15为图13中沿2-2剖面线的剖面示意图。利用一光致抗蚀剂层52，其包含多个线条与所述多个凹沟15的延伸方向平行延伸，以形成一硬光掩模层51，其包含多个线条。该硬光掩模层51的每一线条于一相对台地状结构11之上，如图14及图15所示。间隔物55形成于硬光掩模层51及光致抗蚀剂层52的所述多个线条的侧壁上，其中两相对面的间隔物55以一距离分开，该距离约等于该最小光刻特征宽度F。两相对面的间隔物55的每一间隔物暴露部分绝缘材料50。
配合参考图16及图17，其中图16为于图14及15后进行一工艺步骤的依据图13中沿1-1剖面线的剖面示意图；图17为于图14及15后进行一工艺步骤的依据图13中沿2-2剖面线的剖面示意图。利用该硬光掩模层51，移除在台地状结构11间的部分绝缘材料50及导电材料48，以形成多个沟槽53，使得多个字元线12形成于所述多个台地状结构11的侧表面。由图可知，延伸平行于所述多个台地状结构11侧壁的字元线12，其剖面的垂直长度大于字元线12剖面的水平长度，如此形状的字元线12可于水平方向更容易互相隔离。此外，通过在垂直方向增宽，字元线12的电阻可降低，而不会明显的影响存储器单元的尺寸。
配合参考图18及图19，其中图18为于图16及图17后进行一工艺步骤的依据图13中沿1-1剖面线的剖面示意图；图19为于图16及图17后进行一工艺步骤的依据图13中沿2-2剖面线的剖面示意图。在图16及图17中形成的沟槽53填充绝缘材料54，例如氧化硅，且接着进行CMP工艺并停止于该氮化硅层42。之后，参考图1，形成电容14及位元线17分别连接源/漏极区101，以完成一存储装置1，如图1所示。
本发明的技术内容及技术特点已揭示如上，然而本发明所属技术领域中普通技术人员应了解，在不背离所附权利要求所界定的本发明精神和范围内，本发明的教示及揭示可作种种的替换及修饰。例如，上文揭示的许多工艺可以不同的方法实施或以其它工艺予以取代，或者采用上述二种方式的组合。
此外，本发明的权利范围并不局限于上文揭示的特定实施例的工艺、机台、制造、物质的成份、装置、方法或步骤。本发明所属技术领域中普通技术人员应了解，基于本发明教示及揭示工艺、机台、制造、物质的成份、装置、方法或步骤，无论现在已存在或日后开发，其与本发明实施例揭示的以实质相同的方式执行实质相同的功能，而达到实质相同的结果，也可使用于本发明。因此，所附的权利要求用以涵盖用以此类工艺、机台、制造、物质的成份、装置、方法或步骤。
Claims (15)
1.一种存储装置，包含：
一台地状结构，具有两相对侧表面，且包含至少一对的源/漏极区及至少一沟道基部区，该至少一沟道基部区相对于该至少一对的源/漏极区；以及
一字元线，包含两线性段及至少一互连部，其中各线性段在该台地状结构上相应的该侧表面延伸，并邻近该沟道基部区，且该互连部穿过该台地状结构并连接两线性段。
2.根据权利要求1所述的存储装置，包含多个互连部，所述多个互连部穿过该台地状结构且沿该字元线的一延伸方向设置。
3.根据权利要求1所述的存储装置，其中该台地状结构包含至少一隔离柱，用以隔离该对的源/漏极区，而该沟道基部区连接该对的源/漏极区的底部。
4.根据权利要求3所述的存储装置，其中该互连部穿过该隔离柱。
5.根据权利要求3所述的存储装置，更包含一电容和一位元线，其中该电容耦接该对的源/漏极区之一，而该位元线耦接该对的源/漏极区的另一。
6.根据权利要求1所述的存储装置，更包含多个隔离结构，其中该对的源/漏极区与该沟道基部区为相邻两隔离结构所界定。
7.根据权利要求6所述的存储装置，其中该互连部穿过该隔离结构。
8.根据权利要求1所述的存储装置，包含多个台地状结构，其中所述多个台地状结构沿一方向上排列，且该台地状结构沿该方向测量的一尺寸为所述多个台地状结构中的相邻两者的间距的三分之一。
9.一种存储装置的制造方法，包含下列步骤：
填充一第一绝缘材料于多个深沟槽与多个浅沟槽，以分别形成多个深隔离物和多个浅隔离物于一基材内，其中各该浅沟槽形成于两相邻的所述多个深沟槽之间；
形成多个凹沟，相对于该深隔离物所述多个凹沟为横向，其中两相邻的所述多个凹沟界定出一台地状结构，且该凹沟宽于该台地状结构；
填充一第二绝缘材料于该凹沟；
移除所述多个深沟槽与所述多个浅沟槽内的部分该第一绝缘材料，及所述多个凹沟内的部分该第二绝缘材料；
形成一导电层于所述多个浅沟槽、所述多个深沟槽与所述多个凹沟内；以及
移除该凹沟内的部分的该导电层，以形成两字元线。
10.根据权利要求9所述的存储装置的制造方法，其中形成多个深隔离物于该基材内的步骤包含下列步骤：
形成一光掩模在该基材上，其中该光掩模包含多个线条，各该线条具有一宽度，所述多个线条以与该宽度相同的一间距分离；
形成多个第一侧壁间隔物于该光掩模的所述多个线条的侧壁上，其中相对的所述多个第一侧壁间隔物以一距离分开，该距离为该线条的该宽度的一半；以及
蚀刻及填充所述多个第一侧壁间隔物之间的该基材，以形成该多个深隔离物于该基材内。
11.根据权利要求10所述的存储装置的制造方法，其中形成多个浅隔离物的步骤包含下列步骤：
移除该光掩模；
形成多个第二侧壁间隔物于所述多个第一侧壁间隔物旁，其中相对的所述多个第二侧壁间隔物以一间隔距离分开，该间隔距离为该光掩模的该线条的该宽度的一半；以及
蚀刻及填充所述多个第二侧壁间隔物之间的该基材，以形成该多个浅隔离物于该基材内。
12.根据权利要求9所述的存储装置的制造方法，其中该凹沟的宽度与该台地状结构的宽度比为3∶1。
13.根据权利要求9所述的存储装置的制造方法，其中该深隔离物的宽度为最小光刻特征尺寸的一半。
14.根据权利要求9所述的存储装置的制造方法，其中该浅隔离物的宽度为最小光刻特征尺寸的一半。
15.根据权利要求9所述的存储装置的制造方法，其中该浅隔离物与该深隔离物以一距离分开，该距离为最小光刻特征尺寸的一半。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/945,423 | 2010-11-12 | ||
| US12/945,423 US8415728B2 (en) | 2010-11-12 | 2010-11-12 | Memory device and method of fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102468268A true CN102468268A (zh) | 2012-05-23 |
| CN102468268B CN102468268B (zh) | 2013-11-06 |
Family
ID=46047008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110168485.1A Active CN102468268B (zh) | 2010-11-12 | 2011-06-22 | 存储装置及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8415728B2 (zh) |
| CN (1) | CN102468268B (zh) |
| TW (1) | TWI424548B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103515386A (zh) * | 2012-06-19 | 2014-01-15 | 爱思开海力士有限公司 | 垂直存储器件及其制造方法 |
| CN111293075A (zh) * | 2018-12-06 | 2020-06-16 | 南亚科技股份有限公司 | 半导体装置的精密互连形成方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8415728B2 (en) * | 2010-11-12 | 2013-04-09 | Nanya Technology Corp. | Memory device and method of fabricating the same |
| US9276001B2 (en) * | 2012-05-23 | 2016-03-01 | Nanya Technology Corporation | Semiconductor device and method for manufacturing the same |
| US8946050B2 (en) | 2012-10-30 | 2015-02-03 | Globalfoundries Inc. | Double trench well formation in SRAM cells |
| KR20220043981A (ko) * | 2020-09-28 | 2022-04-06 | 삼성전자주식회사 | 반도체 메모리 장치 |
| TWI825909B (zh) * | 2022-06-03 | 2023-12-11 | 南亞科技股份有限公司 | 具有字元線之半導體元件的製備方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4612629A (en) * | 1981-07-13 | 1986-09-16 | Eliyahou Harari | Highly scalable dynamic RAM cell with self-signal amplification |
| US6661702B1 (en) * | 1998-02-02 | 2003-12-09 | Darryl Gene Walker | Double gate DRAM memory cell having reduced leakage current |
| US20050063233A1 (en) * | 2002-06-21 | 2005-03-24 | Brown Kris K. | Memory cell and method for forming the same |
| CN1841710A (zh) * | 2005-03-28 | 2006-10-04 | 茂德科技股份有限公司 | 集成电路及其制造方法 |
| CN101170113A (zh) * | 2006-10-26 | 2008-04-30 | 力晶半导体股份有限公司 | 具有隔离结构的非易失性存储器及其制造方法 |
| US20090003070A1 (en) * | 2006-10-10 | 2009-01-01 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| US20090267233A1 (en) * | 1996-11-04 | 2009-10-29 | Sang-Yun Lee | Bonded semiconductor structure and method of making the same |
| US20100112753A1 (en) * | 2003-06-24 | 2010-05-06 | Sang-Yun Lee | Semiconductor memory device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8415728B2 (en) * | 2010-11-12 | 2013-04-09 | Nanya Technology Corp. | Memory device and method of fabricating the same |
-
2010
- 2010-11-12 US US12/945,423 patent/US8415728B2/en active Active
-
2011
- 2011-03-11 TW TW100108227A patent/TWI424548B/zh active
- 2011-06-22 CN CN201110168485.1A patent/CN102468268B/zh active Active
-
2013
- 2013-03-04 US US13/784,346 patent/US8647988B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4612629A (en) * | 1981-07-13 | 1986-09-16 | Eliyahou Harari | Highly scalable dynamic RAM cell with self-signal amplification |
| US20090267233A1 (en) * | 1996-11-04 | 2009-10-29 | Sang-Yun Lee | Bonded semiconductor structure and method of making the same |
| US6661702B1 (en) * | 1998-02-02 | 2003-12-09 | Darryl Gene Walker | Double gate DRAM memory cell having reduced leakage current |
| US20050063233A1 (en) * | 2002-06-21 | 2005-03-24 | Brown Kris K. | Memory cell and method for forming the same |
| US20100112753A1 (en) * | 2003-06-24 | 2010-05-06 | Sang-Yun Lee | Semiconductor memory device |
| CN1841710A (zh) * | 2005-03-28 | 2006-10-04 | 茂德科技股份有限公司 | 集成电路及其制造方法 |
| US20090003070A1 (en) * | 2006-10-10 | 2009-01-01 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| CN101170113A (zh) * | 2006-10-26 | 2008-04-30 | 力晶半导体股份有限公司 | 具有隔离结构的非易失性存储器及其制造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103515386A (zh) * | 2012-06-19 | 2014-01-15 | 爱思开海力士有限公司 | 垂直存储器件及其制造方法 |
| CN103515386B (zh) * | 2012-06-19 | 2018-03-13 | 爱思开海力士有限公司 | 垂直存储器件及其制造方法 |
| CN111293075A (zh) * | 2018-12-06 | 2020-06-16 | 南亚科技股份有限公司 | 半导体装置的精密互连形成方法 |
| CN111293075B (zh) * | 2018-12-06 | 2022-07-12 | 南亚科技股份有限公司 | 半导体装置的精密互连形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130183808A1 (en) | 2013-07-18 |
| US20120119276A1 (en) | 2012-05-17 |
| TWI424548B (zh) | 2014-01-21 |
| US8415728B2 (en) | 2013-04-09 |
| CN102468268B (zh) | 2013-11-06 |
| TW201220459A (en) | 2012-05-16 |
| US8647988B2 (en) | 2014-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102468268B (zh) | 存储装置及其制造方法 | |
| JP5383049B2 (ja) | 垂直方向のチャンネルを有するアクセス素子、これを含む半導体装置、及びアクセス素子の形成方法 | |
| CN102468304B (zh) | 存储装置及其制造方法 | |
| KR101820022B1 (ko) | 수직 채널 트랜지스터를 갖는 반도체 소자 및 그 제조방법 | |
| US20110220994A1 (en) | Method of Forming a DRAM Array of Devices with Vertically Integrated Recessed Access Device and Digitline | |
| CN112736036B (zh) | 半导体结构及其形成方法 | |
| CN111223863B (zh) | 动态随机存取存储器结构 | |
| CN103390621B (zh) | 存储装置的制备方法 | |
| TWI771104B (zh) | 具有埋入電源線與埋入訊號線的半導體結構及其製備方法 | |
| CN115332251A (zh) | 半导体结构及其制造方法 | |
| JP5430981B2 (ja) | 半導体記憶装置及びその製造方法 | |
| CN210837712U (zh) | 半导体结构 | |
| CN115295496A (zh) | 半导体器件及其制备方法、存储器以及存储系统 | |
| US9570447B2 (en) | Semiconductor device and production method therefor | |
| CN111816673A (zh) | 磁性随机存储器及其形成方法 | |
| CN102364675B (zh) | 一种闪速存储器形成方法 | |
| TW201322255A (zh) | 動態隨機存取記憶體結構及其製作方法 | |
| CN102130126A (zh) | 动态随机存储器及其制作方法 | |
| JP2013045894A (ja) | 補助電極構造を備えた立体型ｄｒａｍ | |
| TW201707194A (zh) | 三維記憶體 | |
| US8618605B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN107808891B (zh) | 用于制造晶体管的方法及相应设备 | |
| US8525262B2 (en) | Transistor with buried fins | |
| CN113241346B (zh) | 半导体器件及其形成方法 | |
| CN115224110A (zh) | 半导体结构及制造方法、存储器及制造方法、存储系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |