CN101170113A - 具有隔离结构的非易失性存储器及其制造方法 - Google Patents
具有隔离结构的非易失性存储器及其制造方法 Download PDFInfo
- Publication number
- CN101170113A CN101170113A CNA200610137491XA CN200610137491A CN101170113A CN 101170113 A CN101170113 A CN 101170113A CN A200610137491X A CNA200610137491X A CN A200610137491XA CN 200610137491 A CN200610137491 A CN 200610137491A CN 101170113 A CN101170113 A CN 101170113A
- Authority
- CN
- China
- Prior art keywords
- isolation structure
- substrate
- nonvolatile memory
- source electrode
- electrode line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 72
- 238000009413 insulation Methods 0.000 title 1
- 238000002955 isolation Methods 0.000 claims abstract description 117
- 238000007667 floating Methods 0.000 claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims description 73
- 239000010410 layer Substances 0.000 claims description 64
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 33
- 230000000994 depressogenic effect Effects 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 29
- 230000015572 biosynthetic process Effects 0.000 claims description 21
- 239000000377 silicon dioxide Substances 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 230000005641 tunneling Effects 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 3
- -1 this floating grid Substances 0.000 claims description 2
- 239000004020 conductor Substances 0.000 description 13
- 239000011241 protective layer Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000005496 tempering Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种非易失性存储器的制造方法，所述方法包括：先提供基底，基底上已形成有多个隔离结构，相邻两隔离结构定义出有源区，这些隔离结构的顶面高于基底顶面。的后，在各有源区的基底中形成多个开口。继而于各开口的侧壁形成浮置栅极，浮置栅极的顶部低于隔离结构顶面，但高于基底顶面。接着在开口底部的基底上形成源极线，源极线邻接浮置栅极并且横跨这些隔离结构。继而移除源极线外侧的部分隔离结构。接下来，在源极线外侧的基底上形成字元线。
Description
技术领域
本发明是有关于一种半导体结构及其制造方法，且特别是有关于一种具有隔离结构的非易失性存储器及其制造方法。
背景技术
存储器，顾名思义便是用以储存信息或数据的半导体元件。当电脑微处理器的功能越来越强，软件所进行的程序与运算越来越庞大时，存储器的需求也就越来越高，为了制造容量大且便宜的存储器以满足这种需求的趋势，制作存储器元件的技术与工艺，已成为半导体科技持续往高集成度挑战的驱动力。
以非易失性存储器为例，当元件的尺寸越来越小，其于光刻工艺的复杂度也会提高。不论是光掩模的制作、曝光前的对准(alignment)、光致抗蚀剂图案的显影等等，这些繁复的步骤，往往会造成制造成本的大幅提高，并且拉长整个工艺的时间。
为了避免上述问题的发生，采用自对准的方式以减少光掩模的使用，就成为制作存储器的另一种选择。
然而，一般因应存储器元件的设计，在存储单元阵列区的隔离结构图案本来便会较密集。而为了使自对准的蚀刻工艺中具有较大的蚀刻裕度，隔离结构又必须具备一定的高度。如此一来，会使得后续所形成的横跨隔离结构的字元线，因为隔离结构与基底的高度落差，而产生均匀度(uniformity)不佳的情形。尤其是在存储单元阵列的周边，字元线的线宽甚至会与阵列中央的字元线的线宽相差至12％左右。此外，隔离结构的侧壁还可能会产生字元线的导体材料的残留物，导致相邻字元线的间会有短路的现象。这些情形都会造成元件的电性表现不稳定，影响产品的成品率。
发明内容
有鉴于此，依照本发明提供实施例的目的就是在提供一种具有隔离结构的非易失性存储器，其源极线外侧的隔离结构高度较低，且字元线的图案均匀度较佳。
依照本发明提供实施例的另一目的是提供一种非易失性存储器的制造方法，可以增加字元线的蚀刻裕度与蚀刻后的均匀度，进而改善元件的电性表现。
本发明提出一种具有隔离结构的非易失性存储器，包括基底、隔离结构、开口、浮置栅极、源极线与字元线。隔离结构平行设置于基底中，并且相邻两隔离结构定义出有源区，其中，隔离结构具有凸出部与凹陷部，且凸出部的顶面高于凹陷部的顶面，凹陷部的顶面约高于等于基底的顶面。开口设置于有源区的基底中，开口为相邻两隔离结构的凸出部所包夹。浮置栅极设置于开口中的侧壁，浮置栅极的顶部低于凸出部顶面。源极线设置于开口底部的基底上，并且横跨隔离结构的凸出部。字元线设置于源极线外侧的基底上，约略平行于源极线并且横跨隔离结构的凹陷部。
上述具有隔离结构的非易失性存储器中，凸出部与凹陷部分别具有平坦的表面。
上述具有隔离结构的非易失性存储器中，浮置栅极的顶部高于基底顶面。而浮置栅极的顶部具有角状构造。
上述具有隔离结构的非易失性存储器中，浮置栅极是以自对准的方式所形成的。
上述具有隔离结构的非易失性存储器中，浮置栅极的材料包括掺杂多晶硅。隔离结构的材料包括氧化硅。源极线的材料包括掺杂多晶硅。
上述具有隔离结构的非易失性存储器中，开口侧壁依序垂直层叠有穿隧介电层、浮置栅极、层间介电层与源极线。
本发明提出一种非易失性存储器的制造方法，包括提供基底，基底上已形成有多个隔离结构，相邻两隔离结构定义出有源区，这些隔离结构的顶面高于基底顶面。的后，在各有源区的基底中形成多个开口。继而在各开口的侧壁形成浮置栅极，浮置栅极的顶部低于隔离结构顶面，但高于基底顶面。接着在开口底部的基底上形成源极线，源极线邻接浮置栅极并且横跨这些隔离结构。继而移除源极线外侧的部分隔离结构。接下来，在源极线外侧的基底上形成字元线。
上述非易失性存储器的制造方法中，移除部分隔离结构而形成一凹陷部的方法包括先在基底上形成一层图案化光致抗蚀剂层，裸露出源极线两外侧的部分隔离结构。而后以图案化光致抗蚀剂层为掩模，移除部分隔离结构，而形成凹陷部。的后再移除图案化光致抗蚀剂层。
上述非易失性存储器的制造方法中，移除部分隔离结构的方法包括干式蚀刻法。
上述非易失性存储器的制造方法中，还包括以自对准的方式形成浮置栅极。
上述非易失性存储器的制造方法中，凹陷部的顶面约高于等于基底的顶面。
上述非易失性存储器的制造方法中，开口的形成方法包括于基底上形成掩模层，覆盖住隔离结构。移除有源区上以及隔离结构上的部分掩模层，而后以掩模层为掩模，移除部分基底，而形成开口。
上述非易失性存储器的制造方法中，这些隔离结构的形成方法包括高密度等离子体化学气相沉积法。
上述非易失性存储器的制造方法中，还包括在形成这些开口之后在开口内依序形成穿隧介电层、浮置栅极以及层间介电层；在开口底部的基底中形成源极区；移除开口底部的层间介电层以及穿遂介电层，以露出开口底部的基底；以及在开口底部的基底上形成源极线。
上述非易失性存储器的制造方法中，源极线电性连接源极区。
上述非易失性存储器的制造方法中，这些隔离结构的材料包括氧化硅。浮置栅极的材料包括掺杂多晶硅。源极线的材料包括掺杂多晶硅。
上述非易失性存储器的制造方法中，字元线约略平行源极线，并且横跨隔离结构的凹陷部。
上述非易失性存储器，移除了源极线外侧的部分隔离结构，降低隔离结构与基底的高度差，使得后续形成的字元线，蚀刻裕度大增，进而得以形成均匀度较佳的字元线。不但能够改善元件的电性稳定性，也有助于提高工艺成品率。
附图说明
图1是绘示本发明一实施例的一种非易失性存储器的立体结构剖面图。
图2A至图2D是绘示本发明一实施例的一种非易失性存储器的制造流程立体剖面图。
附图标记说明
100、200：基底
105、205：有源区
110、210：隔离结构
108、208：开口
111：介电层
113：凸出部
115：凹陷部
118、218：穿隧介电层
120、220：浮置栅极
128、228：层间介电层
125、235：源极区
130、240：源极线
135、245：保护层
140、250：字元线
211：垫层
217：凹陷部
223：间隙壁
253：绝缘间隙壁
具体实施方式
图1是绘示本发明一实施例的一种具有隔离结构的非易失性存储器的立体结构剖面图。
请参照图1，本实施例提出的具有隔离结构的非易失性存储器，至少含有基底100、隔离结构110、浮置栅极120、源极线130与字元线140。
基底100例如是硅基底。隔离结构110呈条状设置于基底100中，往X方向延伸，并且定义出有源区105。隔离结构110具有交替配置的凸出部113与凹陷部115。凸出部113与凹陷部115具有平坦的顶面，且凸出部113的顶面高于凹陷部115的顶面，凹陷部115的顶面约高于等于基底100的顶面。隔离结构110的材料例如是氧化硅等绝缘材料。
有源区105的基底100中设置有开口108，开口108为前后两隔离结构110的凸出部113所包夹。浮置栅极120设置于开口108的侧壁。浮置栅极120的顶部具有角状结构，且其顶部低于隔离结构110的凸出部113顶面，而为隔离结构110所分隔，呈块状分布于开口108的中。浮置栅极120的材料例如是掺杂多晶硅。浮置栅极120与开口108侧壁例如是设置有一层穿隧介电层118。穿隧介电层118的材料例如是氧化硅。
开口108底部的基底100中设置有源极区125。源极区125例如是含有磷、砷等N型掺质的掺杂区。
源极线130呈条状设置基底100上，横跨隔离结构110的凸出部113，往Y方向延伸，并且与源极区125电性连接。源极线130的材料例如是掺杂多晶硅。源极线130与浮置栅极120的间设置有一层层间介电层128。层间介电层128的材料例如是氧化硅，或是氧化硅氮化硅/氧化硅等复合介电材料。源极线130上方还可以设置有一层保护层135，其材料例如是氧化硅。
字元线140设置于源极线130外侧的基底100上，约略平行于源极线130，并且横跨隔离结构110而设置。字元线140对称地设置于源极线130的两外侧，为了清楚说明，图1省略其中一侧字元线140未绘示。字元线140与基底100之间例如是设置有介电层111，其材料例如是氧化硅等绝缘材料，用来隔绝字元线140与基底100。
由于隔离结构110的凹陷部115与基底100之间的高度落差小，因此，横跨设置于其上方的字元线140不会产生均匀度不佳的问题。也就是说，即使是在存储单元阵列的周边，字元线140的线宽仍可约略维持与存储单元阵列中央的字元线140相同的线宽。从而，可以保持存储器元件的电性稳定，并增加产品的成品率。
以下说明本发明一实施例的非易失性存储器的制造方法，图2A至图2D是绘示此非易失性存储器的制造流程立体剖面图。
请参照图2A，此方法包括：先提供基底200，基底200例如是硅基底。基底200上已形成有多个隔离结构210，这些隔离结构210定义出有源区205，往X方向延伸。隔离结构210例如是浅沟槽隔离结构或是场氧化层，其材料例如是氧化硅，其形成方法例如是高密度等离子体化学气相沉积法。这些隔离结构210的顶面高于有源区205的基底200顶面。在一实施例中，隔离结构210的顶面例如是高于有源区205的基底200顶面约1100埃。基底200上还可以是设置有一层垫层211，此垫层例如是在隔离结构210的制造过程中所形成的。垫层211的材料例如是氧化硅，其形成方法例如是化学气相沉积法。
然后，请继续参照图2A，在基底200上形成一层掩模层213，覆盖住这些隔离结构210。掩模层213的材料例如是氮化硅、碳化硅或碳氮化硅，其形成方法例如是化学气相沉积法。在一实施例中，掩模层213的厚度例如是3600埃。之后再移除有源区205上的部分掩模层213与部分基底200而形成开口208。此时，隔离结构210上方的部分掩模层213也会一并被移除。在一实施例中，所形成的开口208深度(开口208底部与基底200顶面的距离)例如是2000埃。
然后，请参照图2A、图2B与图2C，在开口208内壁形成一层穿隧介电层218。穿隧介电层218的材料例如是氧化硅，其形成方法例如是高温热氧化法，当然，后续可以再进行快速热回火以改善氧化硅的品质。
接着，在开口208的侧壁形成浮置栅极220，浮置栅极220的顶部低于隔离结构210顶面并且高于基底200顶面，浮置栅极220的顶部例如是具有角状结构。
浮置栅极220的形成方法例如是先在开口208中填入一层导体层(未绘示)，导体层的顶面具有凹陷并且低于隔离结构21 0顶面、高于基底200顶面。导体层的材料例如是掺杂多晶硅，其形成方法例如是采用原位注入掺杂剂的方式以化学气相沉积法形成的。然后在开口208侧壁形成间隙壁223，利用自对准的方式，以间隙壁223为掩模，移除部分导体层，即形成浮置栅极220。移除部分导体层的方法包括干式蚀刻法。
由于导体层的顶面低于隔离结构215，因此，后续形成的浮置栅极220可以通过隔离结构215的分隔来形成区块状的浮置栅极220，而无须通过光刻技术来形成的。
继而，请参照图2B，在基底200上形成一层层间介电层228，覆盖住浮置栅极220。层间介电层228的材料例如是氧化硅，其形成方法例如是先进行高温热氧化沉积法，再进行快速热回火。当然，层间介电层228也可以是由多层介电材料所形成的复合介电层，如氧化硅-氮化硅-氧化硅。
然后，在开口208底部的基底200中形成源极区235。源极区235例如是具有磷、砷等N型掺杂剂的掺杂区，其形成方法例如是离子注入法。之后，移除开口208底部的层间介电层228与穿隧介电层218，而裸露出开口208底部的基底200。移除层间介电层228与穿隧介电层218的方法例如是湿式蚀刻法，其例如是以氢氟酸为蚀刻剂。
尔后，在开口208中形成源极线240，源极线240横跨隔离结构210，往Y方向延伸。源极线240的材料例如是掺杂多晶硅、金属、金属硅化物等导体材料，其形成方法例如化学气相沉积法。而后在源极线240上形成一层保护层245，保护层245的材料为氧化硅等介电材料，其形成方法例如是化学气相沉积法或热氧化法。之后，移除掩模层213，裸露出隔离结构210与有源区205的基底200。当然，若基底200上形成有垫层211，即裸露出垫层211。
接着，请参照图2C，移除源极线240外侧的部分隔离结构210，而在隔离结构210中形成凹陷部217，凹陷部217的底部约高于等于基底200顶面。在一实施例中，凹陷部217底部例如是高于基底200顶面约200～400埃。
移除部分隔离结构200而形成凹陷部217的方法例如是先在基底200上形成一层图案化光致抗蚀剂层(未绘示)，裸露出源极线240两外侧的部分隔离结构210。然后以图案化光致抗蚀剂层为掩模，利用干式蚀刻法移除部分隔离结构210，而形成凹陷部217。继而再移除图案化光致抗蚀剂层。
接下来，请参照图2D，在源极线240外侧的基底200上形成字元线250。字元线250约略平行于源极线240，并且横跨隔离结构210，特别是横跨过隔离结构210的凹陷部217。字元线250的形成方法例如是先在基底200上形成一层导体层(未绘示)，覆盖住保护层245与隔离结构210。然后，移除保护层245上的导体层。之后在源极线240侧壁形成绝缘间隙壁253，并以此绝缘间隙壁253为掩模，移除裸露的导体层，而形成字元线250。
由于源极线240外侧的隔离结构210已经被移除了一部份，凹陷部217与基底200之间的高度落差缩小，因此，在形成字元线250的过程中，能够改善蚀刻速率不均的问题，进而得以提高字元线250的均匀度。即使是在存储单元阵列周边的字元线250，其与阵列中央的字元线250相比，两者线宽相差小于2％。字元线250的均匀度提高，连带地会增加元件的电性表现。
此外，因为源极线240外侧的隔离结构210的高度降低，所以，在蚀刻导体层形成字元线250的时，不会于隔离结构210的侧壁留下导体层的残留物，而免除相邻字元线250产生短路的机会，有助于提升产品的成品率。
综上所述，本发明采用厚度高低交替的隔离结构，不但可以由此形成自对准式的浮置栅极，还可以提高字元线的图案均匀度，增进元件的电性表现。
虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。
Claims (23)
1.一种具有隔离结构的非易失性存储器，包括：
基底；
多个隔离结构，平行设置于该基底中，并且相邻两隔离结构定义出有源区，其中该隔离结构具有凸出部与凹陷部，且该凸出部的顶面高于该凹陷部的顶面，该凹陷部的顶面约高于等于该基底的顶面；
开口，设置于该有源区的该基底中，且为相邻两隔离结构的该凸出部包夹；
浮置栅极，设置于该开口中的侧壁，该浮置栅极的顶部低于该凸出部顶面；
源极线，设置于该开口底部的该基底上，并且横跨该隔离结构的该凸出部；以及
字元线，设置于该源极线外侧的该基底上，约略平行于该源极线并且横跨该隔离结构的该凹陷部。
2.如权利要求1所述的具有隔离结构的非易失性存储器，其中该凸出部与该凹陷部分别具有平坦的表面。
3.如权利要求1所述的具有隔离结构的非易失性存储器，其中该浮置栅极的顶部高于该基底顶面。
4.如权利要求1所述的浮置栅极的制造方法，其中该浮置栅极的顶部具有角状构造。
5.如权利要求1所述的具有隔离结构的非易失性存储器，其中该浮置栅极是以自对准的方式所形成的。
6.如权利要求1所述的具有隔离结构的非易失性存储器，还包括设置于该开口底部的该基底中的源极区，该源极线电性连接该源极区。
7.如权利要求1所述的具有隔离结构的非易失性存储器，其中该浮置栅极的材料包括掺杂多晶硅。
8.如权利要求1所述的具有隔离结构的非易失性存储器，其中该隔离结构的材料包括氧化硅。
9.如权利要求1所述的具有隔离结构的非易失性存储器，其中该源极线的材料包括掺杂多晶硅。
10.如权利要求1所述的具有隔离结构的非易失性存储器，其中该开口侧壁依序垂直层叠有穿隧介电层、该浮置栅极、层间介电层与该源极线。
11.一种非易失性存储器的制造方法，包括：
提供基底，该基底上已形成有多个隔离结构，相邻两隔离结构定义出有源区，所述隔离结构的顶面高于该基底顶面；
在各该有源区的该基底中形成多个开口；
在各该开口的侧壁形成浮置栅极，该浮置栅极的顶部低于该隔离结构顶面，但高于该基底顶面；
在该开口底部的该基底上形成源极线，该源极线邻接该浮置栅极并且横跨所述隔离结构；
移除该源极线外侧的部分该隔离结构；以及
在该源极线外侧的该基底上形成字元线。
12.如权利要求11所述的非易失性存储器的制造方法，其中移除部分该隔离结构而形成凹陷部的方法包括：
在该基底上形成图案化光致抗蚀剂层，裸露出该源极线两外侧的部分该隔离结构；
以该图案化光致抗蚀剂层为掩模，移除部分该隔离结构，而形成该凹陷部；以及
移除该图案化光致抗蚀剂层。
13.如权利要求12所述的非易失性存储器的制造方法，其中移除部分该隔离结构的方法包括干式蚀刻法。
14.如权利要求11所述的非易失性存储器的制造方法，还包括以自对准的方式形成该浮置栅极。
15.如权利要求12所述的非易失性存储器的制造方法，其中该凹陷部的顶面约高于等于该基底的顶面。
16.如权利要求11所述的非易失性存储器的制造方法，其中该开口的形成方法包括：
在该基底上形成掩模层，覆盖住所述隔离结构；
移除该有源区上以及该隔离结构上的部分该掩模层；以及
以该掩模层为掩模，移除部分该基底，而形成该开口。
17.如权利要求11所述的非易失性存储器的制造方法，其中所述隔离结构的形成方法包括高密度等离子体化学气相沉积法。
18.如权利要求11所述的非易失性存储器的制造方法，还包括在形成所述开口之后在该开口内依序形成穿隧介电层、该浮置栅极、以及层间介电层；在该开口底部的该基底中形成源极区；移除该开口底部的该层间介电层以及该穿遂介电层，以露出该开口底部的该基底；以及在该开口底部的该基底上形成该源极线。
19.如权利要求18所述的非易失性存储器的制造方法，其中该源极线电性连接该源极区。
20.如权利要求11所述的非易失性存储器的制造方法，其中所述隔离结构的材料包括氧化硅。
21.如权利要求11所述的非易失性存储器的制造方法，其中该浮置栅极的材料包括掺杂多晶硅。
22.如权利要求11所述的非易失性存储器的制造方法，其中该源极线的材料包括掺杂多晶硅。
23.如权利要求12所述的非易失性存储器的制造方法，其中该字元线系约略平行该源极线，并且横跨该隔离结构的该凹陷部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA200610137491XA CN101170113A (zh) | 2006-10-26 | 2006-10-26 | 具有隔离结构的非易失性存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA200610137491XA CN101170113A (zh) | 2006-10-26 | 2006-10-26 | 具有隔离结构的非易失性存储器及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101170113A true CN101170113A (zh) | 2008-04-30 |
Family
ID=39390654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA200610137491XA Pending CN101170113A (zh) | 2006-10-26 | 2006-10-26 | 具有隔离结构的非易失性存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101170113A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102468268A (zh) * | 2010-11-12 | 2012-05-23 | 南亚科技股份有限公司 | 存储装置及其制造方法 |
| CN108370250A (zh) * | 2015-10-02 | 2018-08-03 | 索尼公司 | 半导体装置 |
-
2006
- 2006-10-26 CN CNA200610137491XA patent/CN101170113A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102468268A (zh) * | 2010-11-12 | 2012-05-23 | 南亚科技股份有限公司 | 存储装置及其制造方法 |
| CN102468268B (zh) * | 2010-11-12 | 2013-11-06 | 南亚科技股份有限公司 | 存储装置及其制造方法 |
| US8647988B2 (en) | 2010-11-12 | 2014-02-11 | Nanya Technology Corporation | Memory device and method of fabricating the same |
| CN108370250A (zh) * | 2015-10-02 | 2018-08-03 | 索尼公司 | 半导体装置 |
| CN108370250B (zh) * | 2015-10-02 | 2022-10-11 | 索尼公司 | 半导体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8685821B2 (en) | Vertical channel memory devices with nonuniform gate electrodes and methods of fabricating the same | |
| US7939409B2 (en) | Peripheral gate stacks and recessed array gates | |
| US9177891B2 (en) | Semiconductor device including contact pads | |
| US8647521B2 (en) | Method of forming micro pattern of semiconductor device | |
| US8120103B2 (en) | Semiconductor device with vertical gate and method for fabricating the same | |
| KR102166353B1 (ko) | 전도성 라인들을 포함하는 반도체 디바이스들 및 반도체 디바이스들을 형성하는 방법 | |
| US11417666B2 (en) | Dynamic random access memory and method of manufacturing the same | |
| KR20160097609A (ko) | 미세 패턴을 가지는 반도체 소자의 제조 방법 | |
| JP2008205180A (ja) | 半導体装置及びその製造方法 | |
| US20210118705A1 (en) | Integrated circuit device and method of manufacturing the same | |
| US20150262871A1 (en) | Semiconductor structure and method for manufacturing the same | |
| CN101170113A (zh) | 具有隔离结构的非易失性存储器及其制造方法 | |
| US9780029B2 (en) | Semiconductor constructions having conductive lines which merge with one another | |
| CN102842536B (zh) | 半导体装置的单元接触和位元线的制作方法 | |
| CN111863826B (zh) | 图形化掩膜的制作方法及三维nand存储器的制作方法 | |
| JP5088364B2 (ja) | 半導体装置とその製造方法 | |
| CN100481391C (zh) | 快闪存储器及其制造方法 | |
| US20140036565A1 (en) | Memory device and method of manufacturing memory structure | |
| US6444524B1 (en) | Method for forming a trench capacitor | |
| US20230377889A1 (en) | Method for manufacturing semiconductor device | |
| EP3944300B1 (en) | Method for preparing semiconductor structure | |
| KR100451613B1 (ko) | 하나 이상의 커패시터를 구비한 집적 회로 배열 및 그제조 방법 | |
| CN100424827C (zh) | 自行对准接触窗开口的制作方法与半导体元件 | |
| KR930008073B1 (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
| CN1979864A (zh) | 非挥发性存储器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |