CN102456628B - 制造应变源/漏极结构的方法 - Google Patents

制造应变源/漏极结构的方法 Download PDF

Info

Publication number
CN102456628B
CN102456628B CN201110135863.6A CN201110135863A CN102456628B CN 102456628 B CN102456628 B CN 102456628B CN 201110135863 A CN201110135863 A CN 201110135863A CN 102456628 B CN102456628 B CN 102456628B
Authority
CN
China
Prior art keywords
substrate
source
drain electrode
region
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110135863.6A
Other languages
English (en)
Other versions
CN102456628A (zh
Inventor
聂俊峰
蔡明桓
范玮寒
黄益民
郑振辉
蔡瀚霆
吴启明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102456628A publication Critical patent/CN102456628A/zh
Application granted granted Critical
Publication of CN102456628B publication Critical patent/CN102456628B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明揭露一种应变源/漏极结构的制造方法。揭露的方法对集成电路组件的近面和尖端深度提供改善的控制。在一个实施方式中，这个方法通过在该组件的源极和漏极区域内形成一个掺杂区域与一个轻掺杂源极和漏极(LDD)区域来达成控制的改善。在掺杂区域植入与轻掺杂源极和漏极(LDD)区域相反类型的杂质。

Description

制造应变源/漏极结构的方法
交叉参考
本发明有关于以下共同受让的美国专利申请案，美国12/816,519号申请“具有阱控制近面的集成电路组件及其制造方法”(律师文件编号TSMC2010-0247)，此文件整体揭露书的内容皆以引用方式并入本文。
技术领域
本发明有关于集成电路组件及制造集成电路组件的方法。
背景技术
半导体集成电路(IC)工业已经经历了快速的发展。在IC发展的过程中，当几何面积(即利用一种制作方法可以产生的最小构成(或线))减小时，功能密度(即每一芯片区域上连接组件的数目)普遍增加。一般地，这种尺寸缩小的制程通过提高的生产效率和降低伴随的成本以提供益处。此尺寸缩小也增加了处理和制造集成电路的复杂性，为了实现这些进步，在集成电路上需要相应的发展。例如，当半导体组件，如金属氧化物半导体场效应晶体管(MOSFET)，通过各种技术节点缩小尺寸，可利用磊晶半导体材料去实现应变源/漏极结构(例如，应力区)来增强载流子迁移率和改善组件性能。对于形成一个n型组件而言，常通过实施磊晶成长硅以形成抬升式源极和漏极结构而形成一个有应力区的半导体场效应晶体管(MOSFET)，对于形成一个p型组件而言，常通过实施磊晶成长硅化锗以形成抬升式源极和漏极结构而形成一个有应力区的半导体场效应晶体管(MOSFET)。对于指向这些源极和漏极结构的形状、结构和材料的各种技术已经实施以去尝试进一步完善晶体管组件的性能。尽管一般而言现有的作法对现有的目的已经足够，但是它们在所有方面还没有令人完全满意。
发明内容
因此，本发明提供了一种方法，对集成电路组件的近面和尖端深度提供改善的控制。该方法包括：提供一半导体基底；形成一栅极结构于该基底上；实施具有一第一杂质和一第一剂量的一第一植入制程于该基底上，以在基底内形成轻掺杂源极和漏极(LDD)区域，该栅极结构分断该轻掺杂源极和漏极(LDD)区域；实施具有一第二杂质和一第二剂量的一第二植入制程于该基底上，以在该基底内形成掺杂区域，该第二杂质与该该第一杂质电性相反，该掺杂区域实质上与该栅极结构相邻的该轻掺杂源极和漏极(LDD)区域的侧壁对准；形成间隙壁于该栅极结构；去除该栅极结构的两侧的部分基底，以在该基底内形成一凹陷，该凹陷定义基底的源极和漏极区域；以及磊晶成长半导体材料填充该凹陷，以形成源极和漏极结构。
依据本发明一实施例，在第二植入制程之后对该基底进行一个退火制程。
依据本发明实施例，退火制程在温度范围约900～1100℃的一氮环境下进行。
依据本发明实施例，第二剂量与第一剂量实质上相同，从而在基底内形成一实质上电中和区域。
依据本发明实施例，第二植入制程是倾斜度约30～60度范围之间的一倾斜度离子植入制程。
依据本发明实施例，在基底内为源极区域和漏极区域形成一凹陷以定义源极和漏极区域，包括：在基底的一{111}晶体学平面内蚀刻一第一和第二平面及在基底的一{100}晶体学平面内蚀刻一第三平面。
依据本发明实施例，该方法还包括在第二植入制程之前，在基底和栅极结构上方形成一保护层。
依据本发明实施例，在基底内形成凹陷以定义源极和漏极，包括蚀刻基底以至于基底的一顶面从栅极结构的侧壁至凹陷延伸一段距离，距离为约1～5纳米。
依据本发明实施例，在基底内形成凹陷以定义源极和漏极，包括蚀刻基底以使基底的一顶面与第一和第二平面相交处的一段距离为约5～10纳米。
依据本发明实施例，在形成n型组件时，该磊晶成长半导体材料包括磊晶硅，在形成p型组件时，该磊晶成长半导体材料包括磊晶硅化锗。
应用该发明可以提供一近面上方的良好控制和一集成电路组件的尖端深度，使组件具有良好性能。
附图说明
结合附图从以下的详细描述可以最好地理解本发明。需要强调的是，依据工业上的实践标准，各种特征并非按比例绘制，仅用来作说明目的。实际上，为了清楚地讨论可以任意增加或减少各种结构的尺寸。
图1是依据本发明的一实施方式制作集成电路组件的方法流程图；
图2-10是依据图1的方法在不同制作阶段集成电路组件的一实施方式的各个剖面图。
【主要组件符号说明】
100：方法                    102：步骤
104：步骤                    106：步骤
108：步骤                    110：步骤
112：步骤                    114：步骤
116：步骤                    118：步骤
120：步骤                    122：步骤
200：半导体组件              210：基底
212：n通道场效应晶体管(NFET)组件区域
214：p通道场效应晶体管(PFET)组件区域
216：隔离结构                220：栅极结构
221：栅极结构                222：栅极介电层
224：栅极                    226：硬掩膜
228：轻掺杂源/漏极(LDD)区域  228A：掺杂结构
230：轻掺杂源/漏极(LDD)区域  230A：掺杂结构
232：保护层                  234：图案光阻层
236：植入制程                240：内衬
d1：深度                     d2：深度
242：间隙壁                  244：图案层
246：图案层                  248：图案层
250：凹陷                    251A：平面
251B：平面            251C：平面
251D：平面            251E：平面
251F：平面            A：末端
100：晶体平面         111：晶体平面
252：漏极结构         254：第一帽盖层
256：第二帽盖层       258：光致光阻层
261A：平面            261B：平面
261C：平面            261D：平面
261E：平面            261F：平面
B：末端               262：源极和漏极结构
具体实施方式
为实现本发明的各种结构，以下揭露提供许多不同的实施方式或实施例，对此是可以理解的。下面描述特定实施例的构成和排列以简化本揭露。当然，这些仅仅是实施例，并不意味着局限于此。例如，以下描述中，在第二个结构上面或者之上形成第一个结构可以包括在直接接触中形成第一个和第二个结构的实施方式，也可以包括在第一个和第二个结构之间形成另外结构的实施方式，这样第一个和第二个结构可以不直接接触。另外，在各个实施例中本揭露也许重复涉及数字及/或字母。这种重复目的是为了简单和清楚，本身并不规定所讨论的各种实施方式/或结构的关系。
参照图1和图2-10，方法100和半导体组件200如下面一起描述。半导体组件200阐明一个集成电路或部分，其中可以包括内存单元和/或逻辑电路。半导体组件200可以包括被动组成部分，如电阻、电容、电感和/或保险丝；和主动组成部分，如p通道场效应晶体管(PFETs)、n通道场效应晶体管(NFETs)、金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体晶体管(CMOSs)、高电压晶体管和/或高频晶体管、其它合适的组成部分和/或它们的组合。在方法100之前、之中及/或之后提供另外的步骤与该方法另外的实施方式可以替代或排除以下描述的一些步骤，对此是可以理解的。半导体组件200中可以增加另外的结构与半导体组件200另外的实施方式可以替代和排除以下描述的一些结构，对此是进一步可以理解的。
参照图1和图2，方法100从步骤102开始，其中提供基底210。本实施方式中，基底210是一种含硅半导体基底。作为选择地，基底210包括一种含晶体硅及/或锗的初级半导体；一种含碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或砷化铟锑的化合物半导体；一种含锗化硅、磷砷化镓、砷铟化铝、砷镓化铝、砷铟化镓、磷铟化镓及/或镓铟砷磷的合金半导体；或它们的组合。合金半导体基底可以有锗化硅梯度结构，其中硅和锗的成分从一个位置上的一种比例变化到锗化硅梯度结构另一个位置上的另一种比例。可以在一个硅基底上形成锗化硅合金。锗化硅合金基底可以是应变的。而且，该半导体基底可以是位于绝缘层上半导体(SOI)的一基底。在一些实施例中，该半导体基底可以包括一个掺杂磊晶层。在另一些实施例中，该硅基底可以包括一个多层复合半导体结构。
根据设计需要(如p型阱或n型阱)，基底210可以包括不同的掺杂区域。掺杂区域可以掺杂p型杂质，如硼或二氟化硼；n型杂质，如磷或砷或它们的组合。掺杂区域可以直接形成在基底210内、在一p型阱结构内、在一n型阱结构内、在一个双型阱结构内，或运用一个抬升式结构。半导体组件200包括基底210的一n通道场效应晶体管(NFET)组件区域212和一p通道场效应晶体管(PFET)组件区域214，因此，基底210可以包括不同的掺杂区域来设置在每个n通道场效应晶体管(NFET)组件区域212和p通道场效应晶体管(PFET)组件区域214内一个特定组件。为n通道场效应晶体管(NFET)组件区域212设置的栅极结构220和为P通道场效应晶体管(PFET)组件区域214设置的栅极结构221分别在N通道场效应晶体管(NFET)组件区域212和P通道场效应晶体管(PFET)组件区域214的上方形成。在一些实施方式中，栅极结构220和栅极结构221依序包括栅极介电层222、栅极224和硬掩膜226。栅极结构220和221可以通过本领域内众所周知的沉积、微影图案化和蚀刻制程形成。
栅极介电层222在基底210上方形成，并包括一种介电材料，如氧化硅、氮氧化硅、氮化硅，高介电系数介电材料，其它合适的介电材料，或者它们的组合。范例高介电系数介电材料包括氧化铪、氧硅铪、氮氧硅铪、氧钽铪、氧钛铪、氧锆铪，其它合适的材料，或者它们的组合。栅极介电层222可以是一个多层结构，例如，包括一接口层和在该接口层上形成的一个高介电系数介电材料层。范例的接口层可以是通过热制程或原子层沉积(ALD)制程形成的一个成长氧化硅层。
栅极224在栅极介电层222上方形成。在一些实施方式中，栅极224是一个多结晶硅(多晶硅)层。为了适当的导电性可以掺杂该多晶硅层。可选择地，如果要形成一个虚拟栅极或者在后来的栅极替代方法中将虚拟栅极替代，不一定必须掺杂多晶硅。可选择地，栅极224可以包括一个具有适当功函数导电层。因此，也可以将栅极224作为一个功函数层来参考。该功函数层224包括任何合适的材料，这样为了提高相关组件的性能可以调整该层使其具有适当功函数。例如，如果为了p通道场效应晶体管(PFET)组件需要一个p型功函数金属(p金属)，可以使用氮化钛或者氮化钽。另一方面，如果为了n通道场效应晶体管(NFET)组件需要一个n型功函数金属(n金属)，可以使用钽、铝化钛、氮铝化钛或者氮碳化钽。该功函数层可以包括其它导电材料，如铝、铜、钨、金属化合物、金属硅化物、其它合适的材料，或者它们的组合。例如，栅极224包括一个功函数层，可以在这个功函数层上方形成另一导电层。
硬掩膜226在栅极224上方形成，包括氧化硅、氮化硅、氮氧化硅、碳化硅、其它合适的介电材料，或者它们的混合物。硬掩膜226可以具有一个多层结构。
在基底210内形成一个隔离结构216以隔离基底210的各个区域，如n通道场效应晶体管(NFET)与p通道场效应晶体管(PFET)组件区域212、214。该隔离结构216利用隔离技术，如局部氧化硅(LOCOS)和/或浅沟槽隔离(STI)，以限制和电性隔离各个区域。隔离结构216包括氧化硅、氮化硅、氮氧化硅、其它合适的材料，或者它们的组合。可以通过任何适当方法形成隔离结构216。举个实施例，形成一个浅沟槽隔离(STI)包括在基底上蚀刻一个沟槽，以一种或者多种介电材料填充该沟槽及利用化学机械抛光(CMP)制程形成一个平面。
参照图1和图3，方法100以步骤104继续，步骤104中在由栅极结构220调整的n通道场效应晶体管(NFET)组件区域212内形成轻掺杂源/漏极(LDD)区域228；在由栅极结构221调整的p通道场效应晶体管(PFET)组件区域214内形成轻掺杂源/漏极(LDD)区域230。轻掺杂源/漏极(LDD)区域228、230实质上分别与栅极结构220、221的侧壁对准。可以利用离子植入制程、扩散制程、其它合适的制程，或它们的结合形成轻掺杂源/漏极(LDD)区域228、230。在n通道场效应晶体管(NFET)组件区域212内形成轻掺杂源/漏极(LDD)区域228的过程中要保护p通道场效应晶体管(PFET)组件区域214，在P通道场效应晶体管(PFET)组件区域214内形成轻掺杂源/漏极(LDD)区域230的过程中要保护n通道场效应晶体管(NFET)组件区域212。在一些实施方式中，用一种n型杂质，如磷或者砷掺杂，以形成n通道场效应晶体管(NFET)组件的轻掺杂源/漏极区域228(NLDD)，用一种p型杂质，如硼或者氟化硼掺杂，以形成p通道场效应晶体管(PFET)组件的轻掺杂源/漏极区域230(PLDD)。
参照图1和图4，方法100以步骤106继续，其间在基底210上方可以形成保护层232。在一个实施方式中，保护层232是一个介电层。在另一个实施方式中，保护层232是氧化物材料，如氧化硅或者氮氧化硅；或氮化物材料，如氮化硅。在一些实施方式中，保护层232的厚度范围大约在10埃至100埃之间。仍然参照图1和图4，方法100以步骤108继续，其中通过给基底210提供一个植入制程236及在n通道场效应晶体管(PFET)组件区域212上方覆盖一个光阻图案(或者硬掩膜图案)以在p通道场效应晶体管(PFET)组件区域214的轻掺杂源/漏极区域230(LDD)内形成掺杂结构230A。在一个实施方式中，在轻掺杂源/漏极区域230的上面沉积掺杂结构230A。在另一个实施方式中，沉积掺杂结构230A从轻掺杂源/漏极区域230(LDD)的顶面延伸至轻掺杂源/漏极区域230(LDD)内达一深度d1，d1的范围约10埃至100埃。
在一些实施方式中，植入制程236在掺杂结构230A中引入一种与形成轻掺杂源/漏极区域230(LDD)的杂质相反，并且实质上与形成轻掺杂源/漏极区域230(LDD)剂量相同的杂质，随后形成一个具有电中性特征的掺杂结构230A。在该实施方式中，因为轻掺杂源/漏极区域230(LDD)掺杂p型杂质，所以掺杂结构230A掺杂n型杂质，如磷或砷。在植入制程236时，保护层232作为一掩膜，以控制掺杂结构230A位于轻掺杂源/漏极区域230(LDD)的顶面部分。在一些实施方式中，以约30度到60度范围内的倾斜度实施植入制程236以形成掺杂结构230A，此掺杂结构230A与相邻于栅极结构221的轻掺杂源/漏极区域230(LDD)的侧壁实质上对准。因为掺杂结构230A和剩余的轻掺杂源/漏极区域230(LDD)其中不同的掺杂元素，在接下来的蚀刻制程中两者有不同的蚀刻率。例如，具有p型杂质(如硼)的剩余的轻掺杂源/漏极区域230(LDD)可以减缓蚀刻制程。另一方面，含有p型杂质(如硼)和相反杂质(如砷)的掺杂结构230A可以形成一电中性区域并且可以防止蚀刻制程中的减缓现象。因此，掺杂结构230A的蚀刻率大于剩余的轻掺杂源/漏极区域230(LDD)的蚀刻率。
随后利用例如光阻去除制程将图案光阻层234去除。在一个实施方式中，在去除制程之后，提供基底210一个退火制程以修复在植入制程236中受损的基底210的晶体结构。退火制程在氮环境下约900～1100℃的温度范围内进行。
参照图1和图5，方法100以步骤110继续，其中，可以通过与上面提到的制程相似的植入制程在n通道场效应晶体管(NFET)组件区域212的轻掺杂源/漏极区域228(LDD)内形成掺杂结构228A。在植入制程中p通道场效应晶体管(PFET)组件区域214被一光阻图案或硬掩膜图案(没有显示)覆盖。在一个实施方式中，掺杂结构228A位于轻掺杂源/漏极区域228(LDD)的顶部。在另一个实施方式中，掺杂结构228A从轻掺杂源/漏极区域228(LDD)内轻掺杂源/漏极区域228(LDD)的顶面延伸至一个范围约10埃至100埃的深度d2。在一些实施方式中，植入制程在掺杂结构228A中引入一种与形成轻掺杂源/漏极区域228(LDD)的杂质相反的杂质，并且剂量实质上与形成轻掺杂源/漏极区域228(LDD)的剂量相同，随后形成一具有电中性特征的掺杂结构228A。在该的实施方式中，因为轻掺杂源/漏极区域228(LDD)掺杂n-型杂质，掺杂结构228A掺杂p型杂质，例如硼。在植入制程时，保护层232作为一个掩膜，以控制掺杂结构228A位于轻掺杂源/漏极区域228(LDD)的顶面部分。在一些实施中，以约30～60度范围内的倾斜度实施植入制程以形成掺杂结构228A，此掺杂结构228A与相邻于栅极结构220的轻掺杂源/漏极区域228(LDD)的侧壁实质上对准。在接下来的蚀刻制程中因为其中掺杂不同的元素，掺杂结构228A和剩余的轻掺杂源/漏极区域228(LDD)可以有不同的蚀刻率。例如，因为掺杂结构228A含有那些p型杂质(如硼)，所以具有n型杂质(如砷)的其余轻掺杂源/漏极区域228(LDD)蚀刻率大于掺杂结构228A的蚀刻率。因此，掺杂结构228A的蚀刻率小于剩余的轻掺杂源/漏极区域228(LDD)的蚀刻率。
随后利用例如光阻或干式蚀刻制程去除图案光阻层或硬掩膜层。在一个实施方式中，去除或干式蚀刻制程之后，可以为基底210提供一退火制程以修复在植入制程236中受损的基底210的晶体结构。退火制程在温度范围约900～1100℃之间的一氮环境下进行。
仍然参照图1和图5，方法100以步骤112继续，其间形成栅极结构220和221的间隙壁。在该实施方式中，通过适当的方法形成内衬240和间隙壁242。例如，毯覆沉积一介电层，例如氮化硅层于半导体组件200上方，包括保护层232的上方；然后，非均向地蚀刻介电层和保护层232去除部分介电层以形成间隙壁242，并去除部分保护层232形成图5所示的内衬240。内衬240和间隙壁242紧邻地栅极结构220和221的侧壁(栅极介电层222、栅极224和硬掩膜226)而设置。可选择地，间隙壁242包括另一种介电材料，如氧化硅、氮氧化硅，或者它们的组合。内衬240也可以包括另一种适当的介电材料。
在图6A、6B和图7中，进行源/漏极工程以设置一n通道场效应晶体管(NFET)组件的n通道场效应晶体管(NFET)组件区域212的源/漏极区域并设置一p通道场效应晶体管(PFET)组件的p通道场效应晶体管(PFET)组件区域214的源/漏极区域。参照图1和图6A，方法100以步骤114继续，去除位于n通道场效应晶体管(NFET)组件区域212内的栅极结构220两侧的部分基底210，特别是位于n通道场效应晶体管(NFET)组件的源/漏极区域内的。该实施例中，在半导体组件200的上方形成第一帽盖层244、第二帽盖层246和光阻层248，然后图案化这些膜层以在n通道场效应晶体管(NFET)组件区域212制程时保护p通道场效应晶体管(PFET)组件。在一个实施例中，第一帽盖层244可以包括一种氧化物材料，第二帽盖层246可以包括一种氮化物材料。第一和第二帽盖层244和246可以包括本领域中众所周知的其它合适的材料。光阻层248可以包括一抗反射涂层，如一底部抗反射涂层(BARC)及/或顶部抗反射涂层(TARC)。图案化的层244、246和248可以通过微影制程形成。一范例的微影制程可以包括光阻涂布、软烤、掩膜对准、曝光、曝光后烘烤、显影和硬烤制程步骤。该微影制程也可以通过其它合适的技术实现或替代，如无掩膜微影、电子束成象、离子束成象和分子印迹。
然后一蚀刻制程移去部分基底210以在基底210上形成凹陷250。凹陷250在n通道场效应晶体管(NFET)组件区域212内n通道场效应晶体管(NFET)组件的源/漏极区域内形成。蚀刻制程包括一干式蚀刻制程、湿式蚀刻制程或者它们的结合。该实施例中，蚀刻制程通过一干式与湿式蚀刻的结合。干式和湿式蚀刻制程具有可调整的蚀刻参数，如使用的蚀刻剂、蚀刻温度、蚀刻液浓度、蚀刻压力、源功率、射频偏压、射频偏置功率、蚀刻剂流速和其它适当的参数。在一个实施例中，干式蚀刻制程可以通过约0～200mT的蚀刻压力、约200～2000W的源极功率、约0～100V的射频偏压及蚀刻剂，包括三氟化氮、氯气、六氟化硫、氦气、氩气、四氟化碳或者它们混合物。在另一个实施例中，干式蚀刻制程包括约0～200mT的蚀刻压力、约200～2000W的源极功率、约0～100V的射频偏压、约5～30标准毫升/分钟的三氟化氮气体流量、约0～100标准毫升/分钟的氯气气体流量、约0～500标准毫升/分钟的氦气气体流量及约0～500标准毫升/分钟的氩气气体流量。在另一个实施例中，干式蚀刻制程包括约1～200mT的蚀刻压力、约200～2000W的源极功率、0～100V的射频偏压、约5～30标准毫升/分钟的六氟化硫气体流量、0～100标准毫升/分钟的氯气气体流量、约0～500标准毫升/分钟的氦气气体流量及约0～500标准毫升/分钟的氩气气体流量。湿式蚀刻溶液可以包括氢氧化铵、氟化氢(氢氟酸)、四甲基氢氧化铵(TMAH)、其它合适的湿式蚀刻溶液，或者它们的组合。在一个实施例中，湿式蚀刻制程首先在室温下实施浓度比为100∶1的氟化氢溶液，然后在约20～60℃温度下实施氢氧化铵溶液。在另一个实施例中，湿式蚀刻制程首先在室温下实施浓度比为100∶1的氟化氢溶液，然后在约20～60℃温度下实施四甲基氢氧化铵(TMAH)溶液。在蚀刻制程之后，可以用氟化氢(氢氟酸)或者其它合适的溶液进行一预清洗制程。
凹陷250的蚀刻轮廓提高了半导体200的性能。在图6B中，放大半导体200的n通道场效应晶体管(NFET)组件区域212以更好地理解凹陷250的蚀刻轮廓。凹陷250的蚀刻轮廓定义n通道场效应晶体管(NFET)组件的源极与漏极区域，通过基底210的平面251A、251B、251C、251D、251E及251F定义该凹陷的蚀刻轮廓。可以称平面251A、251B、251D和251E浅接面，称平面251C和251F底面。在该实施例中，通过基底210的{111}晶体平面内的平面251A、251B、251D及251E，与基底210的{100}晶体平面内的平面251C及251F定义凹陷250的蚀刻轮廓。凹陷250的蚀刻轮廓定义实质上位于栅极结构220周围的掺杂结构228A的垂直侧壁与底面相交处的一尖端A。凹陷250的蚀刻轮廓进一步定义一近面和一尖端深度(或高度)。该近面定义基底210的顶面从栅极结构(即栅极栈(gate stack)，包括栅极介电层222、栅极224和一硬掩膜226)的侧壁延伸至凹陷250(或者当凹陷被填满时，一源极和漏极结构)的距离。在此一实施例中揭示的凹陷250的蚀刻轮廓具有一约1～5纳米的近面。尖端深度定义基底210顶面与平面251A和251B(或者平面251D和251E相交处)相交处之间的一距离。在一个实施方式中，凹陷250的蚀刻轮廓获得约为掺杂结构228A的深度d2的一末端深度。在另一个实施例中，凹陷250的蚀刻轮廓具有约10～100埃的一尖端深度。
参照图1和图7，方法100以步骤116继续，其间在凹陷250内形成一半导体材料以在n通道场效应晶体管(NFET)组件区域212中形成一应变结构。该半导体材料在凹陷250内形成源极和漏极结构252。该源极和漏极结构252可以选择性地称为抬升式源极和漏极(Raised Source and Drain)结构。在本实施例中，进行一磊晶或磊晶的(epi)制程以在凹陷250内形成该半导体材料。该磊晶制程可以包括选择性磊晶制程(SEG)、化学气相沉积(CVD)技术(如气相磊晶(VPE)及/或超高真空化学气相沉积(UHV-CVD))、分子束磊晶(MBE)、其它合适的磊晶制程，或者它们的结合。该磊晶制程可以使用气态及/或液态前驱物，前驱物可以与基底210的组成作用。在本实施例中，在磊晶制程之前去除保护p通道场效应晶体管(PFET)组件区域214的图案光阻层248。另外，在本实施例中，源极和漏极结构252包括磊晶成长硅(epi Si)。与栅极结构220相关的n通道场效应晶体管(NFET)组件的磊晶成长硅源极与漏极结构252在磊晶制程时可以原位掺杂或者不掺杂。例如，磊晶成长硅源极和漏极结构252可以掺杂磷以形成硅磷源极和漏极结构。当没有掺杂源极和漏极结构时，可以理解的是在后面的制程中可以对它们进行掺杂。该杂质可以通过离子植入制程、等离子浸没离子植入制程(PIII)、气态及/或固态源扩散制程、其它合适的制程，或者它们的结合获得。可以进一步对源极和漏极结构252进行退火制程，如一快速热退火制程。随后，通过一合适方法去除图案帽盖层246和244。
在图8A、图8B和图9中，形成源/漏极(S/D)结构于p通道场效应晶体管(PFET)组件区域214内。参照图1和图8A，方法100以步骤118继续，其中去除p通道场效应晶体管(PFET)组件区域214内栅极结构221每一侧的部分基底210，尤其是p通道场效应晶体管(PFET)组件的源极和漏极区域内在本实施例中，第一帽盖层254、第二帽盖层256和光阻层258形成覆盖于半导体组件200上，并经图案化以在p通道场效应晶体管(PFET)组件区域214的制程时保护n通道场效应晶体管(NFET)组件区域212。第一帽盖层254可以包括一氧化物材料，第二帽盖层256可以包括一氮化物材料。第一和第二帽盖层254和256可以包括其它合适的材料。光阻层258可以包括一抗反射层，如一底部抗反射涂(BARC)层及/或顶部抗反射涂(TARC)层。可以通过微影制程形成图案层254、256和258。一磊晶微影制程可以包括光阻涂布、软烤、掩膜对准、曝光、曝光后烘烤、显影和硬烤制程步骤。该微影制程也可以通过其它合适的技术实施或替代，如无掩膜微影、电子束成象、离子束成象和分子印迹。
然后一蚀刻制程移除部分基底210以在基底210内形成凹陷260。该凹陷260形成于p通道场效应晶体管(PFET)组件区域214的p通道场效应晶体管(PFET)组件的源极和漏极区域内。蚀刻制程包括一干式蚀刻制程、湿式蚀刻制程，或者它们的结合。在本实施例中，蚀刻制程通过一干式和湿式蚀刻的结合。该干式和湿式蚀刻制程具有可调整的蚀刻参数，如使用的蚀刻剂、蚀刻温度、蚀刻液浓度、蚀刻压力、源功率、射频偏压、射频偏置功率、蚀刻剂流速和其它适当的参数。在一个实施例中，干式蚀刻制程可以通过约1～200mT的蚀刻压力、约200～2000W的源功率、约0～100V的射频偏压及蚀刻剂，包括三氟化氮、氯气、六氟化硫、氦气、氩气、四氟化碳，或者它们混合物。在一实施例中，干式蚀刻制程包括约1～200mT的蚀刻压力、约200～2000W的源功率、约0～100V的射频偏压、约5～30标准毫升/分钟的三氟化氮气体流量、约0～100标准毫升/分钟的氯气气体流量、约0～500标准毫升/分钟的氦气气体流量及约0～500标准毫升/分钟的氩气气体流量。在另一实施例中，蚀刻制程包括约1～200mT的蚀刻压力、约200～2000W的源功率、约0～100V的射频偏压、约5～30标准毫升/分钟的六氟化硫气体流量、约0～100标准毫升/分钟的氯气气体流量、约0～500标准毫升/分钟的氦气气体流量及约0～500标准毫升/分钟的氩气气体流量。然而在另一实施例中，蚀刻制程包括约1～200mT的蚀刻压力、约200～2000W的源功率、约0～100V的射频偏压、约5～100标准毫升/分钟的四氟化碳气体流量、一约0～100标准毫升/分钟的氯气气体流量、约0～500标准毫升/分钟的氦气气体流量及一约0～500标准毫升/分钟的氩气气体流量。湿式蚀刻溶液可以包括氢氧化铵、氟化氢(氢氟酸)、TMAH(四甲基氢氧化铵)、其它合适的湿式蚀刻溶液，或者它们的混合物。在一实施例中，湿式蚀刻制程首先在室温下实施浓度比为100∶1的氟化氢溶液，然后在约20～60℃温度下实现氢氧化铵溶液，(例如，以形成{111}平面)。在另一实施例中，湿式蚀刻制程首先在室温下实施浓度比为100∶1的氟化氢溶液，然后在约20～60℃温度下实施TMAH(四甲基氢氧化铵)溶液(例如，以形成一{111}平面)。在蚀刻制程之后，可以通过氟化氢(氢氟酸)或者其它合适的溶液进行一预清洗制程。
凹陷260的蚀刻轮廓提高了半导体200的性能。在图8B中，放大半导体200的p通道场效应晶体管(PFET)组件区域214以更好地理解凹陷260的蚀刻轮廓。凹陷260的蚀刻轮廓定义p通道场效应晶体管(PFET)组件的源极与漏极区域，通过基底210的平面261A、261B、261C、261D、261E及261F定义该凹陷的蚀刻轮廓。可以称平面261A、261B、261D和261E浅接面，称平面261C和261F底面。在该实施例中，通过基底210的{111}晶体平面内的平面261A、261B、261D及261E，与基底210的{100}晶体平面内的平面261C及261F定义凹陷260的蚀刻轮廓。凹陷260的蚀刻轮廓定义实质上位于栅极结构221周围的掺杂结构230A的垂直侧壁与底面相交处的一尖端B。凹陷260的蚀刻轮廓进一步定义一近面和一尖端深度(或高度)。该近面定义基底210的顶面从栅极结构(即栅极栈，包括栅极介电层222、栅极224和一硬掩膜226)的侧壁延伸至凹陷260(或者当凹陷被填满时，一源极和漏极结构)的距离。在此一实施例中揭示的凹陷260的蚀刻轮廓具有一约1～5纳米的近面。尖端深度定义基底210顶面与平面261A和261B(或者平面261D和261E相交处)相交处之间的一距离。在一个实施方式中，凹陷260的蚀刻轮廓获得约为掺杂结构230A的深度d1的一末端深度。在另一个实施例中，凹陷260的蚀刻轮廓具有约10～100埃的一尖端深度。
此处描述地凹陷250和260的蚀刻轮廓通过方法100获得，它们改善了组件性能。一般而言，提升半导体组件200的性能会伴随其它方面劣化的情形发生。例如，传统的制程减少近面以提高饱和电流，该饱和电流通常导致一较大的尖端高度，因此引起短通道效应的增加及减缓的集成电路组件的开/关速度。据此，需要在凹槽250和260的蚀刻轮廓上精确的控制，特别是在近面的结果与源极和漏极区域的尖端形状上精确的控制。该揭露的方法100提供该所需的控制，而得到如参照图6A、图6B、图8A及图8B所描述的凹槽250和260的蚀刻轮廓。如上所述，额外的掺杂制程的实施所行程的掺杂结构228A降低了用来形成凹槽250的蚀刻制程对基底210的蚀刻率，进而减小该近面，并提高饱和电流；并且额外的掺杂制程的实施所行程的掺杂结构230A增加了用来形成凹槽260的蚀刻制程对基底210的蚀刻率，而产生较小的尖端高度，以降低短通道效并增加集成电路组件的开/关速度。
参照图1和图9，该方法100以步骤120继续，其中于凹陷260内沉积半导体材料以在p通道场效应晶体管(PFET)组件区域214内形成一应变结构。在本实施例中，进行一磊晶或磊晶的(epi)制程以沉积该半导体材料于凹陷260内。该磊晶制程可以包括一选择性磊晶制程、化学气相沉积(CVD)技术(如气相磊晶(VPE)及/或超高真空化学气相沉积(UHV-CVD))、分子束磊晶(MBE)、其它合适的磊晶制程，或者它们的结合。该磊晶制程可以使用气态及/或液态前驱物，前驱物可以与基底210的组成作用。沉积的半导体材料与基底210不同。据此，p通道场效应晶体管(PFET)组件的通道区域的应变或伸抵致能了组件的载流子的移动性并提高组件的性能。本实施例中，在磊晶制程前去除保护n通道场效应晶体管(NFET)组件区域212的图案化光阻层258。另外，在本实施例中，通过磊晶制程沉积硅锗(SiGe)于基底210的凹陷260内以形成硅基底210上呈晶体状态的硅锗源极和漏极结构262。可以选择性地称该源极和漏极结构262为抬升式源极和漏极结构。与栅极结构221相关的p通道场效应晶体管(PFET)组件的磊晶成长硅源极与漏极结构262在磊晶制程时可以原位掺杂或者不掺杂。当源极和漏极结构没有掺杂时，可以理解在后面的制程中可以对其掺杂。该杂质可以通过离子植入制程、等离子浸没植入制程(PIII)、气态及/或固态源扩散制程、其它合适的制程，或者它们的结合获得。可以进一步对源极和漏极结构262进行退火制程，如一快速热退火制程。
随后，通过如图10所示，以一合适方法去除图案帽盖层254和256。继续处理半导体组件200完成制造如下简要讨论。例如，n通道场效应晶体管(NFET)组件区域212内n通道场效应晶体管(NFET)组件的高掺杂浓度源/漏极(HDD)区域可以通过n型杂质的离子植入，如磷或砷，来形成，以及p通道场效应晶体管(PFET)组件区域212内p通道场效应晶体管(PFET)组件的高掺杂浓度源/漏极(HDD)区域可以通过p型杂质离子植入，如硼，来形成。可以理解形成n通道场效应晶体管(NFET)和p通道场效应晶体管(PFET)组件区域212和214的高掺杂浓度源/漏极(HDD)区域可以早于在本实施例中所述阶段。此外，例如在抬升式源/漏极结构上形成金属硅化物结构以用来降低接触电阻。通过一制程在源极和漏极区域形成金属硅化物结构，该制程包括沉积一金属层、回火该金属层以使金属层可以与硅作用形成金属硅化物，然后去除未作用的金属层。
在基底之上形成一内层介电(ILD)层，以及化学机械抛光(CMP)制程进一步应用至基底以平坦化基底。更进一步，在形成内层介电(ILD)层前可以在栅极结构220和221的顶部形成一接触蚀刻终止层(CESL)。在一实施例中，栅极224保留多晶硅在最终组件中。在其它实施例中，在栅极最后或栅极取代制程中，移除多晶硅并以一金属替代。在栅极最后制程中，在内层介电(ILD)层上继续化学机械抛光(CMP)制程以暴露出栅极结构的多晶硅，并且进行一蚀刻制程以去除多晶硅，因而形成沟渠。以一合适的功函数金属(如p型功函数金属和n型功函数金属)填充沟槽以成为p通道场效应晶体管(PFET)组件和n通道场效应晶体管(NFET)组件。
在基底210上方形成包括金属层和内金属介电层(IMD)的多层内连线(MLI)以电性连接半导体组件200的各种结构或者构造。多层内连线包括垂直内连线，如传统的介层窗或接触，与水平内连线，如金属线。各种内连线结构可以不同的导电材料实施，导电材料包括铜、钨和硅。一个实施例中，通过镶嵌制程形成铜多层内连线结构。
总之，本发明的方法100对于半导体组件200的近面和尖端深度的控制提供控制改善。该控制的改善是通过在形成轻掺杂源极和漏极区域后，进行额外的植入以在组件的源极和漏极区域中形成掺杂区域来达到。通过植入与用来形成轻掺杂源极和漏极区域的杂质类型电性相反的一杂质类型于基底形成掺杂区域。已经观测到本发明方法和集成电路组件产生改善的组件性能，包括但不限于，在短通道效应上方的改善控制、增加的饱和电流、冶金栅极长度的改善控制、增加的载流子迁移率及源/漏极和硅结构之间减小的接触电阻。不同的实施例可以具有不同的优点并且每个实施方式不必须具有特定优点，对此是能够理解的。
前面概述的几个实施方式的结构使本领域的那些技术人员可以更好地理解本揭露的各个方面。本领域的那些技术人员应该理解，他们可以容易地通过本发明作为一基础以设计和修改其它制程及结构，以实现与此处介绍的实施方式相同的目的及/或获得相同的优点。本领域的那些技术人员同样应该了解该相同构造不能偏离于本发明的精神和范围，并且此处在不偏离于本发明的精神和范围的情况下，他们可以作各种改变、替换与更改。

Claims (10)

1.一种应变源/漏极结构的制造方法，其特征在于，包括：
提供一半导体基底；
形成一栅极结构于该基底上；
实施具有一第一杂质和一第一剂量的一第一植入制程于该基底上，以在该基底内形成轻掺杂源极和漏极区域，该栅极结构分断该轻掺杂源极和漏极区域；
实施具有一第二杂质和一第二剂量的一第二植入制程于该基底上，以在该基底内形成掺杂区域，该第二杂质与该第一杂质电性相反，该掺杂区域与该栅极结构相邻的该轻掺杂源极和漏极区域的侧壁对准；
形成间隙壁于该栅极结构；
去除该栅极结构的两侧的部分该掺杂区域，以在该基底内形成一凹陷，该凹陷定义该基底的源极和漏极区域；以及
磊晶成长半导体材料填充该凹陷，以形成源极和漏极结构，且未被去除的该掺杂区域位于至少部分的该源极和漏极结构之上。
2.根据权利要求1所述的应变源/漏极结构的制造方法，其特征在于，还包括：
在该第二植入制程之后对该基底进行一退火制程。
3.根据权利要求2所述的应变源/漏极结构的制造方法，其特征在于，该退火制程在氮环境下900～1100℃的温度范围内进行。
4.根据权利要求1所述的应变源/漏极结构的制造方法，其特征在于，该第二剂量与该第一剂量实质上相同，因此在该基底内形成实质上电中和区域。
5.根据权利要求1所述的应变源/漏极结构的制造方法，其特征在于，该第二植入制程是倾斜度30～60度范围之间的一倾斜度离子植入制程。
6.根据权利要求1所述的应变源/漏极结构的制造方法，其特征在于，形成该凹陷于该基底内以定义该源极和漏极区域，包括：为该源极区域和该漏极区域，在该基底的{111}晶体学平面内蚀刻第一和第二平面及在该基底的{100}晶体学平面内蚀刻第三平面。
7.根据权利要求1所述的应变源/漏极结构的制造方法，其特征在于，还包括在该第二植入制程之前，形成一保护层于该基底和该栅极结构上方。
8.根据权利要求1所述的应变源/漏极结构的制造方法，其特征在于，形成该凹陷于该基底内以定义源极和漏极，包括：蚀刻该基底使该基底的顶面从该栅极结构的侧壁延伸至该凹陷一段距离，该距离为1～5纳米。
9.根据权利要求6所述的应变源/漏极结构的制造方法，其特征在于，形成该凹陷于该基底内以定义源极和漏极，包括：蚀刻该基底使该基底的顶面与该第一和第二平面相交处的距离为5～10纳米。
10.根据权利要求1所述的应变源/漏极结构的制造方法，其特征在于，形成该凹陷的步骤通过一干式蚀刻制程实现。
CN201110135863.6A 2010-10-27 2011-05-20 制造应变源/漏极结构的方法 Expired - Fee Related CN102456628B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/913,041 2010-10-27
US12/913,041 US8569139B2 (en) 2010-10-27 2010-10-27 Method of manufacturing strained source/drain structures

Publications (2)

Publication Number Publication Date
CN102456628A CN102456628A (zh) 2012-05-16
CN102456628B true CN102456628B (zh) 2014-04-30

Family

ID=45997214

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110135863.6A Expired - Fee Related CN102456628B (zh) 2010-10-27 2011-05-20 制造应变源/漏极结构的方法

Country Status (3)

Country Link
US (3) US8569139B2 (zh)
CN (1) CN102456628B (zh)
TW (1) TWI443757B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010029532B4 (de) * 2010-05-31 2012-01-26 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Transistor mit eingebettetem verformungsinduzierenden Material, das in diamantförmigen Aussparungen auf der Grundlage einer Voramorphisierung hergestellt ist
US8236659B2 (en) 2010-06-16 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Source and drain feature profile for improving device performance and method of manufacturing same
US8216906B2 (en) 2010-06-30 2012-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing integrated circuit device with well controlled surface proximity
KR101776926B1 (ko) * 2010-09-07 2017-09-08 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8569139B2 (en) * 2010-10-27 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing strained source/drain structures
US9847225B2 (en) * 2011-11-15 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing the same
US10163724B2 (en) * 2012-03-01 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit device and method of manufacturing same
CN103545202B (zh) * 2012-07-10 2016-02-17 中芯国际集成电路制造(上海)有限公司 Pmos晶体管及其形成方法
US8673699B2 (en) * 2012-07-17 2014-03-18 International Business Machines Corporation Semiconductor structure having NFET extension last implants
US8546203B1 (en) * 2012-07-17 2013-10-01 International Business Machines Corporation Semiconductor structure having NFET extension last implants
US9589803B2 (en) * 2012-08-10 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Gate electrode of field effect transistor
US9029208B2 (en) * 2012-11-30 2015-05-12 International Business Machines Corporation Semiconductor device with replacement metal gate and method for selective deposition of material for replacement metal gate
US9627512B2 (en) * 2014-08-13 2017-04-18 Taiwan Semiconductor Manufacturing Company Ltd. Field effect transistor with non-doped channel
US10084060B2 (en) * 2014-08-15 2018-09-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method of the same
US20160056261A1 (en) * 2014-08-22 2016-02-25 Globalfoundries Inc. Embedded sigma-shaped semiconductor alloys formed in transistors
US20170141228A1 (en) * 2015-11-16 2017-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Field effect transistor and manufacturing method thereof
US9704872B1 (en) * 2016-01-07 2017-07-11 Micron Technology, Inc. Memory device and fabricating method thereof
US10593600B2 (en) * 2016-02-24 2020-03-17 International Business Machines Corporation Distinct gate stacks for III-V-based CMOS circuits comprising a channel cap
US10062693B2 (en) 2016-02-24 2018-08-28 International Business Machines Corporation Patterned gate dielectrics for III-V-based CMOS circuits
US9716165B1 (en) * 2016-06-21 2017-07-25 United Microelectronics Corporation Field-effect transistor and method of making the same
US10510886B2 (en) 2017-10-26 2019-12-17 Samsung Electronics Co., Ltd. Method of providing reacted metal source-drain stressors for tensile channel stress
KR102606237B1 (ko) * 2018-02-09 2023-11-24 삼성전자주식회사 모스 트랜지스터를 포함하는 집적 회로 반도체 소자
US10763363B2 (en) * 2018-04-10 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Gradient doped region of recessed fin forming a FinFET device
CN112201624A (zh) * 2020-09-21 2021-01-08 上海华力集成电路制造有限公司 半导体器件的用于形成嵌入式外延层的凹槽的形成方法
JP7464554B2 (ja) * 2021-03-12 2024-04-09 株式会社東芝 高周波トランジスタ
US11658074B2 (en) * 2021-04-08 2023-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET device with source/drain modulation
US20220359752A1 (en) * 2021-05-07 2022-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Source/Drain Features With Improved Strain Properties

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7078285B1 (en) * 2005-01-21 2006-07-18 Sony Corporation SiGe nickel barrier structure employed in a CMOS device to prevent excess diffusion of nickel used in the silicide material
CN101281871A (zh) * 2007-04-05 2008-10-08 联华电子股份有限公司 复合硬掩模层、金属氧化物半导体晶体管及其制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5413945A (en) * 1994-08-12 1995-05-09 United Micro Electronics Corporation Blanket N-LDD implantation for sub-micron MOS device manufacturing
US5650340A (en) * 1994-08-18 1997-07-22 Sun Microsystems, Inc. Method of making asymmetric low power MOS devices
US6306712B1 (en) 1997-12-05 2001-10-23 Texas Instruments Incorporated Sidewall process and method of implantation for improved CMOS with benefit of low CGD, improved doping profiles, and insensitivity to chemical processing
JP3164076B2 (ja) 1998-08-28 2001-05-08 日本電気株式会社 半導体装置の製造方法
US6214679B1 (en) 1999-12-30 2001-04-10 Intel Corporation Cobalt salicidation method on a silicon germanium film
US6585841B1 (en) 2000-08-15 2003-07-01 Kimberly-Clark Worldwide, Inc. Method of optimizing spacing between elastic members in applying leg elastics
JP2003033201A (ja) 2001-07-25 2003-02-04 Sumitomo Rubber Ind Ltd アウトソール及びその製造方法
JP4205400B2 (ja) 2002-11-12 2009-01-07 ユニ・チャーム株式会社 連続生産する使い捨て着用物品に弾性部材を取り付ける方法およびそのための装置
JP4088619B2 (ja) 2004-01-28 2008-05-21 シャープ株式会社 アクティブマトリクス基板及び表示装置
JP4837902B2 (ja) * 2004-06-24 2011-12-14 富士通セミコンダクター株式会社 半導体装置
JP4698208B2 (ja) 2004-11-18 2011-06-08 花王株式会社 使い捨ておむつの製造方法
US7195985B2 (en) 2005-01-04 2007-03-27 Intel Corporation CMOS transistor junction regions formed by a CVD etching and deposition sequence
US7148097B2 (en) 2005-03-07 2006-12-12 Texas Instruments Incorporated Integrated circuit containing polysilicon gate transistors and fully silicidized metal gate transistors
US7494858B2 (en) 2005-06-30 2009-02-24 Intel Corporation Transistor with improved tip profile and method of manufacture thereof
US8236659B2 (en) * 2010-06-16 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Source and drain feature profile for improving device performance and method of manufacturing same
US8501570B2 (en) 2010-10-20 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing source/drain structures
US8569139B2 (en) 2010-10-27 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing strained source/drain structures
US8999794B2 (en) 2011-07-14 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned source and drain structures and method of manufacturing same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7078285B1 (en) * 2005-01-21 2006-07-18 Sony Corporation SiGe nickel barrier structure employed in a CMOS device to prevent excess diffusion of nickel used in the silicide material
CN101281871A (zh) * 2007-04-05 2008-10-08 联华电子股份有限公司 复合硬掩模层、金属氧化物半导体晶体管及其制作方法

Also Published As

Publication number Publication date
US20140024188A1 (en) 2014-01-23
TW201232667A (en) 2012-08-01
TWI443757B (zh) 2014-07-01
US9698057B2 (en) 2017-07-04
CN102456628A (zh) 2012-05-16
US8569139B2 (en) 2013-10-29
US20120108026A1 (en) 2012-05-03
US20150262886A1 (en) 2015-09-17
US9048253B2 (en) 2015-06-02

Similar Documents

Publication Publication Date Title
CN102456628B (zh) 制造应变源/漏极结构的方法
US9312384B2 (en) FinFET body contact and method of making same
CN102637728B (zh) 制造应变源极/漏极结构的方法
CN102315171B (zh) 集成电路组件及其制造方法
CN102832246B (zh) 半导体器件及其制造方法
US7314804B2 (en) Plasma implantation of impurities in junction region recesses
US7001837B2 (en) Semiconductor with tensile strained substrate and method of making the same
KR101758996B1 (ko) 다중-임계 전압 전계 효과 트랜지스터 및 그 제조 방법
CN102110714B (zh) 半导体元件及其形成方法
US7517766B2 (en) Method of removing a spacer, method of manufacturing a metal-oxide-semiconductor transistor device, and metal-oxide-semiconductor transistor device
US20110312145A1 (en) Source and drain feature profile for improving device performance and method of manufacturing same
JP2011171706A (ja) トランジスタ及びその製造方法
US20140231923A1 (en) Semiconductor structure and method for manufacturing the same
CN106558617A (zh) 半导体结构及其制造方法
US9356019B2 (en) Integrated circuit with on chip planar diode and CMOS devices
CN114078772A (zh) 半导体装置的形成方法
CN109427675B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140430