CN106558617A - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN106558617A
CN106558617A CN201610707132.7A CN201610707132A CN106558617A CN 106558617 A CN106558617 A CN 106558617A CN 201610707132 A CN201610707132 A CN 201610707132A CN 106558617 A CN106558617 A CN 106558617A
Authority
CN
China
Prior art keywords
inducing layer
strain inducing
sige
layer
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610707132.7A
Other languages
English (en)
Inventor
宋学昌
张智强
李昆穆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106558617A publication Critical patent/CN106558617A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种半导体结构和制造半导体结构的方法。半导体结构包括衬底、应变诱导层和外延结构。应变诱导层设置于衬底上和外延结构嵌入在应变诱导层中并且不与衬底接触。本发明实施例涉及半导体结构及其制造方法。

Description

半导体结构及其制造方法
技术领域
本发明实施例涉及半导体结构及其制造方法。
背景技术
对增大形成在半导体器件中的集成电路的密度的需求已经在很大程度上驱动了集成电路(IC)的制造。这通常是通过实施更积极的设计规则，以允许更大密度的IC器件形成来实现的。尽管如此，诸如晶体管的IC器件的增加的密度也增加了处理具有降低的部件尺寸的半导体器件的复杂度。
例如，作为半导体器件，诸如金属氧化物半导体场效应晶体管(MOSFET)，通过各种技术节点被缩放，已经使用外延(epi)半导体材料实施应变的源极/漏极部件(例如，应力源区)以提高载流子的迁移率和提高器件的性能。形成具有应力源区的MOSFET经常实施外延生长硅(Si)以形成用于n型器件的突起的源极和漏极部件，和外延地生长硅锗(SiGe)以形成用于p型器件的突起的源极和漏极部件。在应力源的制造工艺中，持续需要进一步的改进以满足按比例缩小工艺中的性能需求。
发明内容
根据本发明的一些实施例，提供了一种半导体结构，包括：衬底；应变诱导层，设置于所述衬底上；和外延结构，嵌入在所述应变诱导层中并且不与所述衬底接触。
根据本发明的另一些实施例，还提供了一种半导体结构，包括：鳍结构，由硅衬底形成；含锗层，设置在所述鳍结构上；栅极结构，横跨所述含锗层；以及两个外延结构，嵌入在所述含锗层中并且位于所述鳍结构和所述含锗层之间的界面之上，并且所述栅极结构插入在所述两个外延结构之间。
根据本发明的又一些实施例，还提供了一种制造半导体结构的方法，所述方法包括：在衬底上形成应变诱导层；在所述应变诱导层中形成凹槽，所述凹槽的深度小于所述应变诱导层的厚度；以及在所述凹槽中生长外延结构。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的方面。应该强调的是，根据工业中的标准实践，各个部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意地增大或减小。
图1A是根据本发明的各个实施例的半导体结构。
图1B是根据各个实施例的沿着线AA的图1A中的半导体结构的截面图。
图1C是根据各个实施例的半导体结构的截面图。
图2A至图2F是根据各个实施例的处于中间制造阶段的沿着线AA的图1A中的半导体结构的截面图。
图3A和图3B是根据各个实施例的处于中间制造阶段的图1C中的半导体结构的截面图。
具体实施例
以下公开内容提供了许多不同的实施例或实例以实现本发明的不同特征。下面将描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不旨在限定本发明。例如，在下面的描述中第一部件在第二部件上方或者在第二部件上的形成可以包括第一部件和第二部件以直接接触方式形成的实施例，也可以包括额外的部件可以形成在第一和第二部件之间，使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各实施例中重复参考标号和/或字符。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。空间相对术语旨在包括除了附图中所示的方位之外，在使用中或操作中的器件的不同方位。器件可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。
一般来说，将应变诱导层施加在衬底上以用作MOSFET的沟道区和在应变诱导层中形成应力源以增强载流子迁移率和提高器件性能。期望这些应力源具有较大的体积以增加沟道区的应变。然而，应当注意到，如果应力源穿透应变诱导层和接触下面的衬底，则发生巨大的应变损失，这导致沟道区中载流子迁移率的降低。在这一问题上，半导体结构及其制造方法有必要维持应变诱导层的应变。
图1A是根据本发明的各个实施例的半导体结构，和图1B是根据各个实施例的沿着线AA的图1A中的半导体结构的截面图。在图1A和图1B中描述了半导体结构100，其可以包括无源部件和有源部件，无源部件诸如电阻器、电容器、电感器，有源部件诸如P沟道场效应晶体管(PFET)，N沟道场效应晶体管(NFET)、金属氧化物半导体场效应晶体管(MOSFET)，互补金属氧化物半导体晶体管(CMOS)，高压晶体管，和/或高频晶体管，其他合适的组件，和/或它们的组合。应当进一步理解的是，可以在半导体结构100中添加额外的部件，并且对于半导体结构100的额外的实施例，下文描述的一些部件可以被取代或消除。
如图1A和图1B中所示，半导体结构100包括衬底110、鳍结构120、应变诱导层130、外延结构140、和栅极结构150。由衬底110形成鳍结构120，具有厚度T1的应变诱导层130设置在鳍结构120上。值得注意的是，衬底110(或鳍结构120)和应变诱导层130是由具有不同的晶格常数和能带隙的不同的材料形成的，并且应变诱导层130中的原子被重新排列以与下面的衬底10中的原子对准。因此，应变诱导层130中的原子之间的链路(links)可以被拉伸或压缩以诱导应变，并且因此改进在操作过程中的半导体结构100的载流子迁移率。在一些实施例中，该衬底110可以包括元素半导体，包括晶体、多晶和/或非晶结构中的硅或锗。在各个实施例中，衬底110可以包括化合物半导体，化合物半导体包括碳化硅，砷化镓，磷化镓，磷化铟，砷化铟，和/或锑化铟。在各个实施例中，衬底110可以包括合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、和/或GaInAsP；任何其他合适的材料；和/或它们的组合。
取决于设计要求(例如，P型阱或N型阱)，应变诱导层130还包括轻掺杂的源极/漏极(LDD)区132。在一些实施例中，这些掺杂区掺杂p型掺杂剂，诸如硼或BF2，以形成P型轻掺杂的源极/漏极(PLDD)。在一些实施例中，这些掺杂区域掺杂n型掺杂剂，诸如磷或砷，以形成n型轻掺杂的源极/漏极(NLDD)。
外延结构140嵌入在应变诱导层130中并且不与衬底110(或鳍结构120)接触。因此，避免了外延结构140打破应变诱导层130和衬底110之间的界面处的原子的重排，从而保持应变诱导层130的应变。此外，外延结构140的厚度T2影响应变诱导层130中的应变。较大的厚度T2增加了外延结构140的体积以诱导应变，但是厚度T2小于应变诱导层130的厚度T1。因此，外延结构140不与应变诱导层130和衬底110之间的界面接触以防止应变诱导层130中的应变损失。在一些实施例中，该外延结构140的厚度T2在应变诱导层130的厚度T1的约50％至80％的范围内。在各个实施例中，应变诱导层130的厚度T1在从约40纳米到约60纳米的范围内，和外延结构的厚度T2是在约20纳米到约50纳米的范围内。
在一些实施例中，该半导体结构100包括P沟道场效应晶体管(PFET)器件，其中，该衬底110(或鳍结构120)是硅衬底，和应变诱导层130是包括锗(Ge)，硅锗(SiGe)，或它们的组合的含锗层。锗或硅锗的晶格常数大于硅的晶格常数，所以压缩锗或硅锗的晶格以增加应变，从而导致PFET器件的操作期间的更高的空穴迁移率。外延结构140嵌入在含锗层中以及硅衬底和含锗层之间的界面之上，以便保持界面处原子的重排并且维持含锗层的应变。
在一些实施例中，该半导体结构100是N沟道场效应晶体管(NFET)器件。衬底110(或鳍结构120)是包括锗(Ge)，硅锗(SiGe)，或它们的组合的含锗衬底，并且应变诱导层130是硅层。硅的晶格常数小于锗或硅锗的晶格常数，因此拉伸硅的晶格以增加应变，从而导致NFET器件的操作过程中的更高的电子迁移率。外延结构140嵌入在硅层中并且位于含锗衬底和硅层之间的界面之上，以便保持界面处原子的重排并且维持硅层的应变。
在一些实施例中，应变诱导层130和外延结构140包括锗(Ge)，硅锗(SiGe)，或它们的组合。在各个实施例中，应变诱导层130和外延结构140均由硅锗形成，并且外延结构140的硅锗的锗百分比大于应变诱导层130的硅锗的锗百分比。应变诱导层130的硅锗的锗百分比在从约30％至约50％的范围内，并且外延结构140的硅锗的锗百分比大于约50％。
在一些其他实施例中，半导体结构100还包括外延结构140上的覆盖层142以保护下面的外延结构140免受随后的曝光和蚀刻工艺的破坏。覆盖层142也是由硅锗形成的，并且外延结构140的硅锗的锗百分比大于覆盖层142的硅锗的锗百分比。覆盖层142的硅锗的锗百分比在从约20％至约50％的范围内。
半导体结构100还包括位于应变诱导层130上并且横跨应变诱导层130的栅极结构150以用于PFET器件和/或NFET器件，并且栅极结构150插入在两个外延结构140之间。此外，LDD区域132与栅极结构150的侧壁基本上对准。在一些实施例中，该栅极结构150依次包括栅极介电层152、栅电极154和硬掩模156。栅极介电层152设置在应变诱导层130上并且包括介电材料，诸如氧化硅、氮氧化硅、氮化硅、高k介电材料，其他合适的介电材料，或它们的组合。典型的高k介电材料包括HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、其他合适的材料，或它们的组合。
在不同的实施例中，该栅极介电层152是多层结构，例如包括界面层，和位于界面层上的高k介电材料层。示例性界面层可以是通过热处理或原子层沉积(ALD)工艺形成的生长的氧化硅层。
栅电极154设置在栅极介电层152上。在一些实施例中，栅电极154是由多晶硅(多晶硅)形成的，并且多晶硅被掺杂以用于适当的导电性。可选地，如果将形成伪栅极并且在随后的金属栅极替换工艺中被替换，则不必掺杂多晶硅。在各种实施例中，栅电极154包括具有适当的功函数的导电材料，其被称为功函数层。功函数层包括任何合适的材料，以便调整该层以具有合适的功函数以增强相关器件的性能。例如，如果期望用于PFET器件的p型功函数金属，则TiN或TaN用于制备功函数层。另一方面，如果期望用于NFET器件的n型功函数金属，则Ta、TiAl、TiAlN、或TaCN用于制备功函数层。在不同的实施例中，栅电极154包括其他导电材料，诸如铝、铜、钨、金属合金、金属硅化物，其他合适的材料，或它们的组合。具体而言，栅电极154包括功函数层和位于功函数层上的另一层导电层。
硬掩模156设置在栅电极154上并且保护栅电极154。在一些实施例中，硬掩模156包括氧化硅、氮化硅、氮氧化硅、碳化硅、其他合适的介电材料，或它们的组合。在各种实施例中，硬掩模156是多层结构。
继续图1A和图1B，栅极间隔件160位于栅极结构150的相对侧壁的上面，每个栅极间隔件160包括第一间隔件162和第二间隔件164。在一些实施例中，第一间隔件162包括介电材料，诸如氧化硅或氮化硅。在一些实施例中，第一间隔件162的厚度小于约60埃。在一些实施例中，第二间隔件164包括介电材料，诸如氮化硅，但不限制于此。其他的示例性组合物包括氧化硅，碳化硅，氮氧化硅，其组合，和/或其他合适的材料也适用于第二间隔件164。在一些实施例中，第二间隔件164的厚度小于约600埃。在各个实施例中，第一间隔件162也被称为具有如图1A和1B所示的L形轮廓的衬垫，但是不限于此。在不同的实施例中，第二间隔件164具有如图1A和1B所示的D形轮廓，但是不限于此。
在一些实施例中，半导体结构100还包括隔离结构180，隔离结构180设置在两个邻近的鳍结构120之间。换句话说，隔离结构180将邻近的鳍结构120分离和电隔离。在各种实施例中，该隔离结构180包括氧化硅、氮化硅、旋涂玻璃，它们的组合或其他合适的材料。
参考图1C。图1C是根据各个实施例的半导体结构200的截面图。图1B中的半导体结构100和图1C中的半导体结构200之间的差异在下文中描述。半导体结构200包括嵌入在应变诱导层130中的外延结构240，而不接触衬底110(或鳍结构120)。因此，避免了外延结构240打破应变诱导层130和衬底110之间的界面处的原子的重排，从而保持应变诱导层130的应变。图2C中的外延结构240是包括第一部分240a和第二部分240b的双层结构。第二部分240b围绕第一部分240a并且接触接触应变诱导层130，其中第二部分240b用作缓冲层以防止或减少应变诱导层130和第二部分240b之间形成的缺陷，因此，第二部分240b防止外延结构240和应变诱导层130之间的应变弛豫和位错。
在一些实施例中，外延结构240和应变诱导层130均是由硅锗形成的。外延结构240的第二部分240b的硅锗的锗百分比高于应变诱导层130的硅锗的锗百分比，并且外延结构240的第一部分240a的硅锗的锗百分比高于外延结构240的第二部分240b的硅锗的锗百分比。换句话说，第二部分240b的锗百分比介于第一部分240a的锗百分比和应变诱导层130的锗百分比之间。因此，第二部分240b缓冲第一部分240a和应变诱导层130之间的晶格失配，从而防止半导体结构200的操作过程中的电流泄漏。在各个实施例中，该外延结构240的第二部分240b的锗百分比低于应变诱导层130的硅锗的锗百分比。
需要注意的是，虽然在图1C中示出的外延结构240是双层结构，在不背离本发明的范围的情况下，其他多层结构也适用。在一些实施例中，外延结构240是具有三部分、四部分等的多层，并且外延结构240的硅锗的锗百分比从外延结构240和应变诱导层130之间的界面至外延结构240的顶面逐渐增加。在各个实施例中，外延结构240是具有从外延结构240和应变诱导层130之间的界面至外延结构240的顶面逐渐增加的锗百分比的连续的结构。
根据一些实施例，提供了一种制造半导体结构100的方法。图2A至图2F是根据各个实施例的处于中间制造阶段的沿着线AA的图1A中的半导体结构100的截面图。值得注意的是，在该方法之前，期间和/或之后可以提供额外的步骤。并且对于该方法的额外的实施例，可以取代或消除下文描述的一些步骤。
在图2A中，在衬底110(或鳍结构120)上形成应变诱导层130，和应变诱导层130的厚度T1在从约40纳米到约50纳米的范围内。由于应变诱导层130的晶格常数与衬底110的晶格常数不同，所以应变诱导层130中的原子被重排以与下面的衬底110(鳍结构120)中的原子对准，并且由此诱导应变诱导层130中的应变。在一些实施例中，该衬底110是硅衬底和应变诱导层130是包括锗(Ge)，硅锗(SiGe)，或它们的组合的含锗层。使用含Si气体(例如，硅烷、二氯硅烷(DCS))、含锗气体(例如，GeH4、GeCl4)、载气(例如，H2)和/或选择性蚀刻气体(例如，HCl)通过外延工艺在硅衬底上形成含锗层。在约500℃和约800℃之间的范围内的温度下和在约10托和约100托之间的范围内的压力下实施外延工艺。
在各个实施例中，衬底110(或鳍结构120)是包括锗(Ge)，硅锗(SiGe)，或它们的组合的含锗衬底，和应变诱导层130是硅层。使用含Si气体(例如，硅烷、二氯硅烷(DCS))、载气(例如，H2)和/或选择性蚀刻气体(例如，HCl)通过外延工艺在含锗衬底上形成硅层。在约500℃和约800℃之间的范围内的温度下和在约10托和约100托之间的范围内的压力下实施外延工艺。
继续图2B，在应变诱导层130上并且横跨应变诱导层130形成栅极结构150。在这一步中，通过诸如化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD)，热氧化，其他合适的技术，或它们的组合的沉积工艺在应变诱导层130上依次形成栅极介电层152，栅电极154，和硬掩模156。然后，图案化栅极介电层152，栅电极154，和硬掩模156以形成覆盖应变诱导层130的顶面和侧壁的栅极结构150。换句话说，当电压被施加到栅极结构150时，该应变诱导层130用作沟道。在一些实施例中，该图案化工艺还包括光刻工艺和蚀刻工艺。光刻工艺包括：光刻胶(或光刻胶)涂布(例如，旋涂)，软烘烤，掩模对准，曝光，曝光后烘烤，显影光刻胶，冲洗，干燥(例如，硬烘烤)，其他适用的工艺，和/或它们的组合。该蚀刻工艺包括干蚀刻、湿蚀刻和/或其他蚀刻方法(例如，反应离子蚀刻)。
继续图2C，在应变诱导层130中和在栅极结构150的相对两侧上形成轻掺杂的源极/漏极(LDD)区132。在一些实施例中，LDD区132与栅极结构150的侧壁基本上对准。可以使用离子注入、等离子体基离子注入、气态或固态源热扩散、沉积或它们的组合形成LDD区132。在一些实施例中，LDD区132掺杂p型掺杂剂，诸如硼和/或BF2，以用于PFET器件。在一些实施例中，LDD区132掺杂n型掺杂剂，诸如磷或砷，以用于NFET器件。
继续图2D，在栅极结构150的相对侧壁上形成栅极间隔件160。如图2D所示，每个栅极间隔件160包括第一间隔件162和第二间隔件164。在一些实施例中，在不同的工艺中形成第一间隔件162和第二间隔件164。例如，第一间隔件162由等离子体增强化学汽相沉积(PECVD)和/或其他合适的工艺形成，并且第二间隔件164是通过物理汽相沉积(PVD)(即，溅射)、化学汽相沉积(CVD)、等离子体增强化学汽相沉积(PECVD)、大气压化学汽相沉积(APCVD)、低压CVD(LPCVD)、高密度等离子体CVD(HDPCVD)、原子层CVD(ALCVD)，和/或其他合适的工艺形成的。然后，部分去除第一间隔件162和第二间隔件164，从而形成具有D形轮廓的第二间隔件164和具有L形轮廓的第一间隔件162。
继续图2E，在应变诱导层130中形成具有深度D1的凹槽310。具体而言，从顶面去除应变诱导层130以形成凹槽310，并且凹槽310的深度D1小于应变诱导层130的厚度T1以避免打破应变诱导层130和衬底110之间的界面处的原子重排。在一些实施例中，通过湿蚀刻工艺或/和干蚀刻工艺形成该凹槽310。可以调整干蚀刻工艺和湿蚀刻工艺的蚀刻参数，诸如使用的蚀刻剂，蚀刻温度，蚀刻液浓度，蚀刻压力，源功率，RF偏置电压，RF偏置功率，蚀刻剂流速，和其他合适的参数。例如，湿蚀刻液可以包括NH4OH、KOH(氢氧化钾)，HF(氢氟酸)，TMAH(四甲基氢氧化铵)、其他合适的湿蚀刻溶液，或它们的组合。干蚀刻工艺包括使用氯基化学物质的偏置的等离子体蚀刻工艺。其他干蚀刻气体包括CF4、NF3、SF6、和He。也可以使用这样的机制各向异性地实施干蚀刻，诸如DRIE(深反应离子蚀刻)。
在图2F中，在凹槽310中生长和填充外延结构140。由于凹槽310的深度D1小于应变诱导层130的厚度T1，所以外延结构140不与应变诱导层130和衬底110之间的界面接触以避免应变损失。在一些实施例中，外延结构140和应变诱导层130都是由硅锗形成的，并且在图2B中描述的应变诱导层130形成为具有足够的锗百分比以提供应变效应。然后在凹槽310中形成外延结构140以进一步增加应变效应，外延结构140的锗百分比大于应变诱导层130的锗百分比。在一些实施例中，应变诱导层130的硅锗的锗百分比在从约30％至约50％的范围内，并且外延结构140的硅锗的锗百分比大于约50％。
在一些实施例中，使用含Si气体(例如，硅烷、二氯硅烷(DCS))、含锗气体(例如，GeH4、GeCl4)、含B(硼)气体(例如，B2H6)、载气(例如，H2)和/或选择性蚀刻气体(例如，HCl)通过外延工艺在凹槽310中形成外延结构140。在约500℃和约800℃之间的范围内的温度下和在约10托和约100托之间的范围内的压力下实施外延工艺。
在一些实施例中，在外延结构140上形成覆盖层142以保护外延结构140免受随后的曝光和蚀刻工艺的破坏。覆盖层142也是由硅锗使用类似于外延结构140和应变诱导层130的技术形成的，并且外延结构140的硅锗的锗百分比大于覆盖层142的硅锗的锗百分比。在各个实施例中，覆盖层142的硅锗的锗百分比在从约20％至约50％的范围内。
参考图3A和3B，图3A和图3B是根据各个实施例的处于制造的中间阶段的图1C中的半导体结构200的截面图。具体来说，图3A和3B是在形成图2E中的凹槽310之后的下一个阶段的截面图。在图3A中，在形成具有深度D1的凹槽310之后，形成外延结构240的第二部分240b以覆盖凹槽的侧壁和底部。第二部分240b用作缓冲层以防止或降低在应变诱导层130和第二部分240b之间形成的缺陷，因此，第二部分240b防止第二部分240b和应变诱导层130之间的应变弛豫和位错。
继续图3B，形成第一部分240a以填充凹槽310和完成外延结构240的制备。在一些实施例中，外延结构240和应变诱导层130均是由硅锗形成的。外延结构240的第二部分240b的硅锗的锗百分比高于应变诱导层130的硅锗的锗百分比，并且外延结构240的第一部分240a的硅锗的锗百分比高于外延结构240的第二部分240b的硅锗的锗百分比。换句话说，第二部分240b的锗百分比介于第一部分240a的锗百分比和应变诱导层130的锗百分比之间。因此，第二部分240b缓冲第一部分240a和应变诱导层130之间的晶格失配，从而防止半导体结构200的操作过程中的电流泄漏。在各个实施例中，该外延结构240的第二部分240b的锗百分比低于应变诱导层130的硅锗的锗百分比。
在各个实施例中，使用含Si气体(例如，硅烷或二氯硅烷(DCS))、含Ge气体(例如，GeH4、GeCl4)、含B(硼)气体(例如，B2H6)、载气(例如，H2)和/或选择性蚀刻气体(例如，HCl)通过外延工艺在凹槽310中形成外延结构140的第一部分240a和第二部分240b。在约500℃和约800℃之间的范围内的温度下和在约10托和约100托之间的范围内的压力下实施外延工艺。
在一些实施例中，在外延结构240上形成覆盖层142以保护外延结构240免受随后的曝光和蚀刻工艺的破坏。覆盖层142也是由硅锗使用类似于外延结构240和应变诱导层130的技术形成的，并且外延结构240的第一部分240a的硅锗的锗百分比大于覆盖层142的硅锗的锗百分比。在各个实施例中，覆盖层142的硅锗的锗百分比在从约20％至约50％的范围内。
本发明论述的实施例具有优于现有方法和结构的优势，并且下面简要概括该优势。根据一些实施例，提供了一种改进结构，该结构具有嵌入在应变诱导层中而不与衬底接触的外延结构，以避免外延结构打破在应变诱导层和衬底之间的界面处的原子的重排。因此，防止应变诱导层中的应变损失以保持应变诱导层中良好的载流子迁移率。在一些其他实施例中，外延结构是具有缓冲层的双层结构，以防止外延结构和应变诱导层之间的应变弛豫和位错，从而进一步提高半导体结构的性能。综合以上的要点，提供了改进的方法和/或结构来保持应变诱导层中的应变，从而提高半导体结构的性能。
根据一些实施例，本发明公开了一种半导体结构，包括：衬底、应变诱导层和外延结构。应变诱导层设置于衬底上；和外延结构嵌入在应变诱导层中并且不与衬底接触。
根据一些实施例，本发明公开了一种半导体结构，包括：鳍结构，含锗层，栅极结构，和两个外延结构。鳍结构由硅衬底形成；含锗层设置在鳍结构上。栅极结构横跨鳍结构和含锗层；以及两个外延结构嵌入在含锗层中并且位于鳍结构和含锗层之间的界面之上，并且栅极结构插入在两个外延结构之间。
根据一些实施例，本发明公开了一种制造半导体结构的方法，并且方法包括以下步骤。在衬底上形成应变诱导层；在应变诱导层中形成凹槽，凹槽的深度小于应变诱导层的厚度。然后，在凹槽中生长外延结构。
根据本发明的一些实施例，提供了一种半导体结构，包括：衬底；应变诱导层，设置于所述衬底上；和外延结构，嵌入在所述应变诱导层中并且不与所述衬底接触。
在上述半导体结构中，所述应变诱导层和所述外延结构包括锗(Ge)、硅锗(Si Ge)或它们的组合。
在上述半导体结构中，所述应变诱导层和所述外延结构是由硅锗形成的。
在上述半导体结构中，所述外延结构的硅锗的锗百分比大于所述应变诱导层的硅锗的锗百分比。
在上述半导体结构中，还包括：覆盖层，位于所述外延结构上。
在上述半导体结构中，所述覆盖层是由硅锗形成的，并且所述外延结构的硅锗的锗百分比大于所述覆盖层的硅锗的锗百分比。
在上述半导体结构中，所述外延结构是双层结构，包括：第一部分；以及第二部分，围绕所述第一部分并且与所述应变诱导层接触，并且所述第一部分的硅锗的锗百分比大于所述第二部分的硅锗的锗百分比。
在上述半导体结构中，所述外延结构的硅锗的锗百分比从所述外延结构和所述应变诱导层之间的界面至所述外延结构的顶面逐渐增加。
在上述半导体结构中，所述外延结构的厚度是所述应变诱导层的厚度的50％至80％的范围内。
在上述半导体结构中，所述应变诱导层的厚度在从40nm至60nm的范围内。
在上述半导体结构中，所述外延结构的厚度在从20nm至50nm的范围内。
根据本发明的另一些实施例，还提供了一种半导体结构，包括：鳍结构，由硅衬底形成；含锗层，设置在所述鳍结构上；栅极结构，横跨所述含锗层；以及两个外延结构，嵌入在所述含锗层中并且位于所述鳍结构和所述含锗层之间的界面之上，并且所述栅极结构插入在所述两个外延结构之间。
根据本发明的又一些实施例，还提供了一种制造半导体结构的方法，所述方法包括：在衬底上形成应变诱导层；在所述应变诱导层中形成凹槽，所述凹槽的深度小于所述应变诱导层的厚度；以及在所述凹槽中生长外延结构。
在上述制造半导体结构的方法中，还包括：在所述外延结构上形成覆盖层。
在上述制造半导体结构的方法中，所述应变诱导层和所述外延结构包括锗(Ge)、硅锗(Si Ge)或它们的组合。
在上述制造半导体结构的方法中，所述应变诱导层是由具有在从30％至50％范围内的锗百分比的硅锗形成的。
在上述制造半导体结构的方法中，所述外延结构是由具有大于50％的锗百分比的硅锗形成的。
在上述制造半导体结构的方法中，还包括：在所述应变诱导层上形成栅极结构。
在上述制造半导体结构的方法中，所述凹槽的深度在所述应变诱导层的厚度的50％至80％的范围内。
在上述制造半导体结构的方法中，所述外延结构是双层结构，包括：第一部分；以及第二部分，围绕所述第一部分并且与所述应变诱导层接触，并且所述第一部分的硅锗的锗百分比大于所述第二部分的硅锗的锗百分比。
上面论述了若干实施例的部件，使得本领域技术人员可以更好地理解本发明的各个方面。本领域技术人员应该理解，他们可以很容易地使用本发明作为基础来设计或更改其他用于达到与本文所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (10)

1.一种半导体结构，包括：
衬底；
应变诱导层，设置于所述衬底上；和
外延结构，嵌入在所述应变诱导层中并且不与所述衬底接触。
2.根据权利要求1所述的半导体结构，其中，所述应变诱导层和所述外延结构包括锗(Ge)、硅锗(Si Ge)或它们的组合。
3.根据权利要求2所述的半导体结构，其中，所述应变诱导层和所述外延结构是由硅锗形成的。
4.根据权利要求3所述的半导体结构，其中，所述外延结构的硅锗的锗百分比大于所述应变诱导层的硅锗的锗百分比。
5.根据权利要求3所述的半导体结构，还包括：
覆盖层，位于所述外延结构上。
6.根据权利要求5所述的半导体结构，其中，所述覆盖层是由硅锗形成的，并且所述外延结构的硅锗的锗百分比大于所述覆盖层的硅锗的锗百分比。
7.根据权利要求3所述的半导体结构，其中，所述外延结构是双层结构，包括：
第一部分；以及
第二部分，围绕所述第一部分并且与所述应变诱导层接触，并且所述第一部分的硅锗的锗百分比大于所述第二部分的硅锗的锗百分比。
8.根据权利要求3所述的半导体结构，其中，所述外延结构的硅锗的锗百分比从所述外延结构和所述应变诱导层之间的界面至所述外延结构的顶面逐渐增加。
9.一种半导体结构，包括：
鳍结构，由硅衬底形成；
含锗层，设置在所述鳍结构上；
栅极结构，横跨所述含锗层；以及
两个外延结构，嵌入在所述含锗层中并且位于所述鳍结构和所述含锗层之间的界面之上，并且所述栅极结构插入在所述两个外延结构之间。
10.一种制造半导体结构的方法，所述方法包括：
在衬底上形成应变诱导层；
在所述应变诱导层中形成凹槽，所述凹槽的深度小于所述应变诱导层的厚度；以及
在所述凹槽中生长外延结构。
CN201610707132.7A 2015-09-30 2016-08-23 半导体结构及其制造方法 Pending CN106558617A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/871,454 2015-09-30
US14/871,454 US9768302B2 (en) 2015-09-30 2015-09-30 Semiconductor structure and fabricating method thereof

Publications (1)

Publication Number Publication Date
CN106558617A true CN106558617A (zh) 2017-04-05

Family

ID=58406718

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610707132.7A Pending CN106558617A (zh) 2015-09-30 2016-08-23 半导体结构及其制造方法

Country Status (3)

Country Link
US (1) US9768302B2 (zh)
CN (1) CN106558617A (zh)
TW (1) TW201724501A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786249A (zh) * 2017-11-13 2019-05-21 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111128885A (zh) * 2018-10-31 2020-05-08 台湾积体电路制造股份有限公司 半导体装置和其形成方法
CN113707607A (zh) * 2020-08-07 2021-11-26 台湾积体电路制造股份有限公司 半导体结构及其形成方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468530B2 (en) * 2017-11-15 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with source/drain multi-layer structure and method for forming the same
CN110970303A (zh) * 2018-09-28 2020-04-07 台湾积体电路制造股份有限公司 半导体器件及其形成方法
KR20210046915A (ko) 2019-10-18 2021-04-29 삼성전자주식회사 반도체 소자

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6963078B2 (en) * 2003-03-15 2005-11-08 International Business Machines Corporation Dual strain-state SiGe layers for microelectronics
US8754448B2 (en) * 2011-11-01 2014-06-17 United Microelectronics Corp. Semiconductor device having epitaxial layer
KR20140039544A (ko) * 2012-09-24 2014-04-02 삼성전자주식회사 반도체 소자 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786249A (zh) * 2017-11-13 2019-05-21 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111128885A (zh) * 2018-10-31 2020-05-08 台湾积体电路制造股份有限公司 半导体装置和其形成方法
CN113707607A (zh) * 2020-08-07 2021-11-26 台湾积体电路制造股份有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US9768302B2 (en) 2017-09-19
US20170092768A1 (en) 2017-03-30
TW201724501A (zh) 2017-07-01

Similar Documents

Publication Publication Date Title
US20220352346A1 (en) Method of forming devices with strained source/drain structures
US8642417B2 (en) Method of manufacturing strained source/drain structures
US9312384B2 (en) FinFET body contact and method of making same
US9698057B2 (en) Method of manufacturing strained source/drain structures
US8835982B2 (en) Method of manufacturing strained source/drain structures
US9450047B1 (en) Semiconductor structure having enlarged regrowth regions and manufacturing method of the same
US9349831B2 (en) Integrated circuit device with well controlled surface proximity and method of manufacturing same
US8216906B2 (en) Method of manufacturing integrated circuit device with well controlled surface proximity
US9214395B2 (en) Method of manufacturing semiconductor devices
US9847225B2 (en) Semiconductor device and method of manufacturing the same
CN106558617A (zh) 半导体结构及其制造方法
US10483172B2 (en) Transistor device structures with retrograde wells in CMOS applications
CN106328536A (zh) 半导体器件及其制造方法
CN106558544B (zh) 半导体器件制造方法
US20130020717A1 (en) Integrated circuit having a stressor and method of forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170405

WD01 Invention patent application deemed withdrawn after publication