CN102439704B - 封装技术及封装配置 - Google Patents

封装技术及封装配置 Download PDF

Info

Publication number
CN102439704B
CN102439704B CN201080019936.9A CN201080019936A CN102439704B CN 102439704 B CN102439704 B CN 102439704B CN 201080019936 A CN201080019936 A CN 201080019936A CN 102439704 B CN102439704 B CN 102439704B
Authority
CN
China
Prior art keywords
flexible circuit
circuit substrate
trace
attached
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080019936.9A
Other languages
English (en)
Other versions
CN102439704A (zh
Inventor
S·苏塔德雅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaiwei International Co
Marvell International Ltd
Marvell Asia Pte Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN102439704A publication Critical patent/CN102439704A/zh
Application granted granted Critical
Publication of CN102439704B publication Critical patent/CN102439704B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Abstract

本公开的一个实施例提供一种装置，该装置包括：具有芯的柔性电路基底、在该柔性电路基底的第一侧上在芯上布置的第一焊接掩模和第一迹线，以及在该柔性电路基底的第二侧上在芯上布置的第二焊接掩模和第二迹线。第一侧与第二侧相对。该装置还包括所形成的通过该芯的通孔，用于将该第一迹线电耦合到该第二迹线，以及耦合到该柔性电路基底的第一侧的硬化结构，用于增强该柔性电路基底的结构刚性。该硬化结构提供结构支持以允许将集成电路裸片附接到该柔性电路基底的第一侧。

Description

封装技术及封装配置
相关申请的交叉引用
本申请要求2009年5月6日递交的、标题为“PACKAGINGMETHODS”的美国临时专利申请No.61/176,091以及2010年5月3日递交的、标题为“PACKAGING TECHNIQUES ANDCONFIGURATIONS”的美国专利申请No.12/772,852的优先权，出于所有目的通过引用将以上申请的全部公开内容整体并入于此。
技术领域
本公开的实施例涉及集成电路领域，并且更特别地，涉及柔性电路的封装配置以及相关联的制造工艺。
背景技术
柔性技术涉及通过向柔性基底上安装诸如半导体芯片的电子器件的称为“可弯曲电路”或“柔性电路”的电子电路的组装。通常，柔性基底非常薄(例如，约30微米至约200微米厚)并且由于它们的可弯曲特性而难以处理。因此，与柔性电路的封装和组装相关联的设备和操作容易在处理期间使可弯曲基底变形。可弯曲基底的变形可能导致较低的成品率和/或较低的产品可靠性。本部分的说明为相关技术，但不一定包括根据37C.F.R.1.97以及37C.F.R.1.98公开的信息。除非特指其作为现有技术，否则并不承认关于任何相关技术的说明为现有技术。
发明内容
在一个实施例中，一种装置包括：具有芯的柔性电路基底、在该柔性电路基底的第一侧上在该芯上布置的第一焊接掩模和第一迹线以及在该柔性电路基底的第二侧上在该芯上布置的第二焊接掩模和第二迹线。该第一侧与该第二侧相对。该装置还包括：所形成的通过该芯的通孔，用于将该第一迹线电耦合到该第二迹线，以及耦合到该柔性电路基底的第一侧的硬化结构，用于增强该柔性电路基底的结构刚性。该硬化结构提供结构支持以允许将集成电路裸片附接到该柔性电路基底的第一侧。
在一个方面中，公开了一种方法以提供柔性电路基底。该方法包括：提供柔性电路基底，该柔性电路基底包括：芯、在柔性电路基底的第一侧上在该芯上布置的第一焊接掩模和第一迹线、在该柔性电路基底的第二侧上在该芯上布置的用于增强该柔性电路基底的结构刚性的匀厚金属层。该第二侧与该第一侧相对。形成通过该芯的通孔以电耦合该第一迹线和该匀厚金属层。该方法还包括：将集成电路裸片附接到该柔性电路基底的第一侧，沉积模制复合物以基本上覆盖该集成电路裸片和该柔性电路基底的第一侧，以及选择性地移除该匀厚金属层的部分以在该柔性电路基底的第二侧上形成第二迹线。
在另一方面中，该方法还包括：在该匀厚金属层上沉积光刻胶或硬掩模材料，并将该光刻胶或硬掩模材料向光能曝光以限定该第二迹线的图案。在将该集成电路裸片附接到该第一侧之前，在该匀厚金属层上沉积该光刻胶或硬掩模材料，并且在将该集成电路裸片附接到该第一侧之后，蚀刻该图案以形成第二迹线。将集成电路裸片附接到该柔性电路基底的第一侧包括：以接线键合、倒装芯片和多芯片模式布置中的至少一种方式将该集成电路裸片电耦合到该第一迹线。
在另一方面中，该方法包括：沉积焊接掩模材料以覆盖该第二迹线，并选择性地移除该焊接掩模材料的部分以形成允许电连接到该第二迹线中的至少一个的第二焊接掩模。该方法还包括：将焊接球附接到该柔性电路基底的第二侧以在焊接球和第二迹线之间形成电连接。
在另一方面中，该方法包括：在将集成电路裸片附接到该柔性电路基底的第一侧之前，将无源部件附接到该柔性电路基底的第一侧，以及在该第一侧上形成用于增强该柔性电路基底的结构刚性的硬化结构。
附图说明
通过结合所附附图的以下详细说明，将容易理解本公开的实施例。为了促进该说明，相似的参考标号指示相似的结构元件。通过示例而不是通过限制而在附图中举例说明本文的实施例。
图1示意性地图示了根据各种实施例的柔性电路封装体的截面正视图。
图2示意性地图示了根据各种实施例的柔性电路封装体的平面视图。
图3示意性地图示了根据各种实施例的在各种封装操作之后的柔性电路的截面正视图。
图4示意性地图示了根据各种实施例的在各种封装操作之后的另一柔性电路的截面正视图。
图5是根据各种实施例的用于制造柔性电路的方法的工艺流程图。
图6是根据各种实施例的用于制造柔性电路的另一方法的工艺流程图。
图7示意性地图示了根据各种实施例的柔性电路封装体的平面视图。
图8A示意性地图示了根据各种实施例的柔性电路封装体的平面视图。
图8B示意性地图示了根据各种实施例的、如图8A中所示的柔性电路封装体的特写部分的平面视图。
图8C示意性地图示了根据各种实施例的、如图8A中所示的柔性电路封装体的底部平面视图。
具体实施方式
本公开的实施例描述了用于柔性电路的封装技术和封装配置。在以下详细的描述中，参考了附图，附图形成说明书的一部分，在所有附图中相似标号指示相似的部分。可以理解，可以利用其它实施例并且可以进行结构或逻辑改变而不偏离本公开的范围。因此，以下详细的说明不出于限制意义，各实施例的范围由所附权利要求及其等价形式来限定。
本说明书可以使用基于透视的说明，诸如，上/下、后/前，上方/下方，之上/之下，下面的，以及顶/底。此类说明仅用于方便讨论而不意在将这里说明的实施例的应用限制到任何特定方面。
出于本公开的目的，短语“A/B”意指A或B。出于本公开的目的，短语“A和/或B”意指“(A)、(B)、或(A和B)”。出于本公开的目的，短语“A、B和C中的至少一个”意指“(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或者(A、B和C)”。出于本公开的目的，短语“(A)B”意指“(B)或者(AB)”，即，A为可选元素。
以最有利于理解要求保护的主题内容的方式，将各种操作描述为依次的多个离散操作。然而，描述的顺序不应被解释为隐含表示这些操作必须是依赖于顺序的。特别地，这些操作可以不以给出的顺序执行。可以以与所描述的实施例的顺序不同的顺序来执行所述操作。在其他实施例中，可以执行各种附加的操作和/或可以省略所描述的操作。
本说明书使用短语“在一个实施例中”、“在实施例中”或类似语言，其每个可以指一个或多个相同或不同的实施例。而且，与本公开的实施例相关使用的术语“包含”、“包括”、“具有”等是同义的。
图1示意性地图示了根据各种实施例的柔性电路封装体100的截面正视图。该柔性电路封装体100包括柔性电路基底102，该基底102具有芯104，通孔106通过该芯104形成以将布置在柔性电路基底102的第一侧S1上的迹线108和布置在柔性电路基底102的第二侧S2上的迹线108电耦合在一起。迹线108用于路由与柔性电路封装体100相关联的电信号。迹线108可以包括用于耦合到迹线108的一个或多个IC裸片114的扇出的高密度布线。迹线108还可以包括用于接地屏蔽的细迹线。通孔106可以由激光、钻孔、蚀刻或任何其它合适的工艺形成。
芯104包括电绝缘材料，诸如，例如，聚酰亚胺或聚醚醚酮(PEEK)，并且通孔106和迹线108包括导电材料，诸如金属(例如铜或铝)。在其它实施例中，其它合适的材料可以用于芯104、通孔106和迹线108。在一个实施例中，柔性电路基底102包含具有铜迹线108的两层聚酰亚胺带。
焊接掩模110，也称作“覆盖层”，布置在芯104上来为迹线108提供保护性涂覆。焊接掩模110包括电绝缘材料，诸如，例如环氧树脂。在一个实施例中，用于焊接掩模110的材料是光可限定的以允许选择性移除焊接掩模材料以在焊接掩模110中提供开口。焊接掩模110包括开口以允许例如在接线键合116或焊接球120与迹线108之间形成电连接。出于举例说明的目的，焊接掩模110被示出为与迹线108在同一水平面上或者平齐；然而，应当理解，焊接掩模110可以以以下方式沉积，该方式使焊接掩模110可以完全覆盖迹线108中的一些，而焊接掩模110的部分可以在迹线108中的一些之上延伸并与其重叠。
如这里所使用的，第一侧S1和第二侧S2通常指代柔性电路基底102的相反的侧以提供与各种元件相关联的讨论的清楚性。如图所示，第一侧S1与第二侧S2相对。
硬化结构112耦合到柔性电路基底102的第一侧S1以在与将一个或多个集成电路(IC)裸片114附接于柔性电路基底102相关联的封装操作期间增强柔性电路基底102的结构刚性。硬化结构112由任何合适的材料制成以增强柔性电路基底102的结构刚性，包括例如，金属和聚合物。在一个实施例中，硬化结构112包括铜和钢中的至少一种。硬化结构112还可以包括阻燃剂4(FR-4)材料，其中FR-4满足担保实验室(Underwriters Laboratories)UL94-V0的要求。在其它实施例中，可以使用其它合适的材料来形成硬化结构112。应当注意，硬化结构112位于模制复合物118的外侧。
在一个实施例中，制造硬化结构112并接着使其附接于柔性电路基底102的第一侧S1。在另一实施例中，通过使用被沉积来在第一侧S1上形成迹线108的金属而在第一侧S1上形成硬化结构112。结合图4和图6进一步说明与这些实施例相关联的技术。
简单地转向图2，其示意性地图示了柔性电路封装体100的平面视图。模制复合物118的边界由虚线描绘。如图2中所示，柔性电路封装体100被硬化结构112围绕。模制复合物118和硬化结构112之间的区域或者空间可以改变。应当注意，图2示出了位于柔性电路基底102上的六个(6)IC裸片114；然而，IC裸片114的数目可以根据特定设计或处理限制而改变。硬化结构112允许将一个或多个裸片114附接于柔性电路基底102的第一侧S1。每个IC裸片114可以包括提供到其它连接的耦合的多个接线键合116a和116b。
硬化结构112可以以各种方式使用能够增强柔性电路基底102的结构刚性以有助于在封装和/或组装期间的处理的合适的技术来物理地耦合到第一侧S1。例如，如图2中所示，硬化结构112可以基本上围绕柔性电路封装体100的周界。然而，应当理解，在其它实施例中，硬化结构112可以被分成不同的不连接的部分，每个部分基本上沿柔性电路封装体100的边缘延伸。通过增强柔性电路基底102的结构完整性，硬化结构112减少了由与柔性电路封装体100的封装/组装相关联的设备或操作所引起的柔性电路基底102的变形。例如，当沿线A和线B将柔性电路封装体100分割成单独的封装体时，硬化结构112可以提供稳定性和结构完整性。
返回图1，一个或多个IC裸片114附接于柔性电路基底102的第一侧S1。可以根据包括表面安装技术(SMT)的各种技术来附接IC裸片114。尽管图示的示例描绘了使用接线键合116将IC裸片114耦合到柔性电路基底102，但是本公开的主题内容不限于此。在其它实施例中，可以使用其它配置，诸如例如倒装芯片配置将IC裸片114耦合到柔性电路基底102。倒装芯片配置一般实施焊接突起(未示出)来将IC裸片114连接至第一侧S1上的相应的焊区(未示出)，该焊区电耦合到第一侧S1的迹线108。IC裸片114可以被实现在具有一个或多个无源部件的多芯片模式(MCM)布置中。在其它实施例中，可以实现柔性电路封装体100的其它配置。
IC裸片114通常包括集成电路器件，诸如例如形成在半导体基底上的晶体管或存储器单元。IC裸片114可以包括，例如，处理器或存储器。
沉积模制复合物118以包封IC裸片114。模制复合物118通过包封IC裸片118并将其控制到柔性电路基底102来保护IC裸片114不含与潮湿和氧化相关联的缺陷并提供更强、更鲁棒的柔性电路封装体100。模制复合物118通常包括诸如环氧树脂的聚合物，但是用于模制复合物的材料不限于此。在其它实施例中，其它合适的电绝缘材料也可用于形成模制复合物118。
焊接球120电耦合到柔性电路基底102的第二侧S2上的迹线108。焊接球120通常附接于耦合到第二侧S2上的迹线108的焊区(未示出)。其它电器件，诸如母板或其它类型的电路板，可以使用焊接球120通过柔性电路基底302电耦合到IC裸片114。
在一个实施例中，一个或多个无源部件(未示出)附接到柔性电路基底102的第一侧S1。通过硬化结构112或这里公开的其它技术所提供的更硬的柔性电路基底102允许将无源部件附接到柔性电路基底102。无源部件包括，例如，电阻器、电容器、电感器和二极管。在其它实施例中，可以附接其它无源部件。在以下说明中，公开了在封装/组装操作期间用于提供更硬的柔性电路基底102的多种技术。
图3示意性地图示了根据各种实施例的在各种封装操作之后，柔性电路(例如300a-300d)的截面正视图。在柔性电路300a中，提供具有芯304的柔性电路基底302，该芯304具有形成在其中的通孔306以将形成在柔性电路基底302的第一侧3-S1上的迹线308和形成在柔性电路基底302的第二侧3-S2上的匀厚金属层301电耦合在一起。还在第一侧3-S1上布置焊接掩模310。第二侧3-S2上的匀厚金属层301在不被空缺或孔洞有意地中断的意义上是匀厚的。在一个实施例中，耦合匀厚金属层301以基本上覆盖柔性电路基底302的整个第二侧3-S2。
匀厚金属层301包括用于在柔性电路基底302的第二侧3-S2上形成迹线308的材料。在一个实施例中，匀厚金属层301包含铜。本公开的主题内容不限于此，匀厚金属层301可以包括能够增强柔性电路基底302的结构刚性的任何合适的材料。
匀厚金属层301在与在第一侧3-S1上形成迹线308和焊接掩模310相关联的工艺操作期间向柔性电路基底302提供结构刚性。该工艺操作可以包括例如，材料沉积、光刻、蚀刻、镀覆、清洁和计量操作。还可以使用其它操作来形成迹线308和焊接掩模310。
参照柔性电路300b，匀厚金属层301还在与以下操作相关联的工艺操作期间向柔性电路基底302提供结构刚性：将IC裸片314附接至第一侧3-S1(这里称为裸片附接)、附接接线键合316以耦合IC裸片314(这里称为接线键合)和/或用模制复合物318包封IC裸片314(这里称为模制)。与裸片附接、接线键合和/或模制相关联的操作可能特别地粗糙并且使不具有由匀厚金属层301提供的结构刚性的柔性电路基底变形。可以执行从柔性电路基底302的结构硬化获益的附加的操作，诸如镀覆操作。镀覆操作通常与将IC裸片314或其它元件耦合到迹线308相关联。镀覆操作可以例如用来向布置在柔性电路基底302的第一侧3-S1或第二侧3-S2上的所选焊区或迹线308选择性地沉积金或其他合适的材料。
柔性电路300b的匀厚金属层301的部分被选择性地移除以在柔性电路300c中在柔性电路基底302的第二侧3-S2上形成迹线308。可以使用各种技术以使用匀厚金属层301在第二侧3-S2上形成迹线308。
在一个实施例中，在附接IC裸片314之前将光刻胶材料沉积到匀厚金属层301。通过使用具有所需迹线308的版图的掩模将光刻胶向光能曝光来使光刻胶材料被限定有第二侧3-S2上的迹线308的图案。图形化的光刻胶被显影以允许蚀刻工艺选择性地移除匀厚金属层301的部分以在第二侧3-S2上形成迹线308。根据各种实施例，可以在附接IC裸片314之前或之后执行曝光和显影操作，这是因为匀厚金属层301的结构完整性不会显著地受此操作影响。在一个实施例中，在前述的裸片附接、接线键合和/或模制操作之后执行蚀刻匀厚金属层301。在沉积了模制复合物318之后蚀刻是有利的，这是因为模制复合物318在蚀刻工艺期间向柔性电路300c提供附加的强度和支持。而且，在蚀刻匀厚金属层301以形成迹线308之后，模制复合物318向柔性电路基底302给予针对附加的封装操作的结构支持。在其它实施例中，匀厚金属层301上的光刻胶的沉积、曝光和显影在前述的裸片附接、接线键合和/或模制操作之后发生。
可以使用硬掩模技术在第二侧3-S2上形成迹线308。在硬掩模技术中，不同于光刻胶的材料沉积到匀厚金属层301，并被图形化以提供蚀刻掩模使得蚀刻工艺选择性地移除匀厚金属层301的部分以在第二侧3-S2上形成迹线308。在另一实施例中，选择性地沉积(例如通过镀覆)或沉积并图形化诸如金或其它蚀刻-选择性材料的材料以提供硬掩模。蚀刻工艺应用到图形化的硬掩模以在第二侧3-S2上形成迹线308。例如，通过蚀刻掉匀厚金属层301上没有被硬掩模覆盖的材料来在第二侧3-S2上形成迹线308。类似的原理和时序适用于针对前面结合光刻胶技术描述的裸片附接、接线键合和模制操作的硬掩模技术。例如，在与柔性电路300a相关联的操作时或之前可以在第二侧3-S2上期望有迹线308的位置处用金镀覆(例如硬掩模)匀厚金属层301以利用与柔性电路基底302的生产相关联的大面板处理的优势。
形成焊接掩模310以保护第二侧3-S2上的迹线308。选择性地移除焊接掩模310的部分以允许诸如母板的电路板到柔性电路基底的第二侧3-S2的连接。
在柔性电路300d中，焊接球320附接到柔性电路基底302的第二侧3-S2以提供球-栅阵列(BGA)型封装体。焊接球320通常连接到电耦合到迹线308的焊区。焊区可以镀覆有诸如金之类的材料。在焊区-栅阵列(LGA)型封装体实施中(未示出)，未附接焊接球320。可以在柔性电路300d上执行附加的操作，诸如单体化。
图4示意性地图示了根据各种实施例的在各种封装操作之后，另一柔性电路(例如400a-400d)的截面正视图。在柔性电路400a中，提供具有芯404的柔性电路基底402，该芯404具有形成在其中的通孔406以将形成在柔性电路基底402的第一侧4-S1上的迹线408和形成在柔性电路基底402的第二侧4-S2上的匀厚金属层401电耦合在一起。还在第一侧4-S1上布置焊接掩模410。在一个实施例中，耦合匀厚金属层401以基本上覆盖柔性电路基底402的整个第二侧4-S2。
匀厚金属层401在与在第一侧4-S1上形成迹线408和焊接掩模410相关联的工艺操作期间向柔性电路基底402提供结构刚性。该工艺操作可以包括例如，材料的沉积、光刻、蚀刻、镀覆、清洁和计量操作。还可以使用其它操作来形成迹线408和焊接掩模410。匀厚金属层401还在在第一侧4-S1上形成硬化结构422期间向柔性电路基底402提供结构刚性。例如，匀厚金属层401提供结构刚性以允许在第一侧4-S1上形成硬化结构422的图形化操作或附接操作。
匀厚金属层401包括用于在柔性电路基底402的第二侧4-S2上形成迹线408的材料。在一个实施例中，匀厚金属层401包含铜。本公开的主题内容不限于此，匀厚金属层401可以包括能够增强柔性电路基底402的结构刚性的任何合适的材料。
如图所示，在柔性电路基底402的第一侧4-S1上形成硬化结构422。硬化结构422适合于结合图1-图2说明的实施例。
在柔性电路400b中，在柔性电路基底402的第二侧4-S2上形成迹线408和焊接掩模410。硬化结构422向柔性电路基底402提供结构刚性以允许选择性地移除匀厚金属层401的部分以在第二侧4-S2上形成迹线408。通过沉积焊接掩模材料以保护迹线408并且图形化所沉积的焊接掩模材料以曝光用于到第二侧4-S2的电连接的区域来在第二侧4-S2上形成焊接掩模410。可以例如使用BGA或LGA-型封装配置来形成到第二侧4-S2的电连接。可以根据结合图3说明的实施例来实施镀覆操作。
在柔性电路400c中，硬化结构422在与向第一表面4-S1附接IC裸片414、附接接线键合416(如果使用的话)和施加模制复合物418以包封IC裸片414相关联的操作期间向柔性电路基底402提供结构刚性。这样的操作适合于结合图3已经说明的实施例。
在柔性电路400d中，焊接球420附接到第二侧4-S2以提供柔性电路基底402和诸如母板的另一电路板之间的电连接。在其它实施例中(例如LGA-型封装)，不需要焊接球420用于电连接。
图5是根据各种实施例的用于制造柔性电路的方法500的工艺流程图。方法500说明与制造结合图3说明的柔性电路(例如300a-300d)相关联的操作和动作。
在块502，柔性电路基底被提供为具有布置在柔性电路基底的第二侧(例如图3的3-S2)上的匀厚金属层以增强结构刚性。在一个实施例中，柔性电路基底包括由电绝缘材料制成的芯、在柔性电路基底的第一侧(例如图3的3-S1)上布置在芯上的第一焊接掩模和第一迹线以及在柔性电路基底的第二侧上布置在芯上的匀厚金属层。通孔形成在芯中以电耦合第一侧上的迹线和第二侧上的匀厚金属层。可以例如通过激光、钻孔或者蚀刻来形成通孔。
在块504，在匀厚金属层上限定迹线的图案。可以以各种方式执行在匀厚金属层上图形化迹线。在一个实施例中，将光刻胶材料沉积到匀厚金属层并使其向限定了在第二侧上的迹线的图案的光能进行曝光。曝光的光刻胶材料被显影以移除光刻胶的部分，以使得蚀刻工艺可以使用光刻胶图案作为蚀刻掩模在第二侧上形成迹线。
在另一实施例中，硬掩模材料被沉积和图形化或选择性地沉积(例如通过镀覆)以限定匀厚金属层上的迹线的图案。如关于图3进一步说明的，用来限定第二侧上的迹线的图案的操作的时序可以改变。在一个实施例中，在将IC裸片附接到第一表面之前将光刻胶或硬掩模材料沉积到匀厚金属层。例如，可以在裸片附接之前，在制造柔性电路基底期间，在第二侧上期望有迹线的位置用金(例如硬掩模)镀覆匀厚金属层，以利用与生产柔性电路基底相关联的大面板处理的优势。在其它实施例中，在将IC裸片附接到第一表面之后将光刻胶或者硬掩模材料沉积到匀厚金属层。
在块506，将一个或多个无源部件附接到柔性电路基底。可以使用包括表面安装技术的任何合适的技术来附接无源部件。匀厚金属层提供允许在模制操作之前附接无源部件的结构刚性，该模制操作进一步向柔性电路基底提供结构刚性。在一个实施例中，在附接IC裸片之前附接无源部件。无源部件可以是MCM配置的一部分。无源部件可以包括例如电阻器、电容器、电感器和二极管。在其它实施例中，可以附接其它无源部件。
在块508，IC裸片被附接到柔性电路基底的第一侧。可以使用包括例如接线键合、倒装芯片和/或MCM配置的各种配置来附接IC裸片。IC裸片电耦合到第一侧上的迹线。在块510，沉积模制复合物以基本上覆盖或包封集成电路裸片。
在块512，选择性地移除匀厚金属层的部分以在柔性电路基底的第二侧上形成迹线。在一个实施例中，在将IC裸片附接到柔性电路基底的第一侧之后，使用蚀刻工艺来选择性地移除匀厚金属层在图形化的光刻胶的蚀刻掩模或硬掩模材料下面的部分。在另一实施例中，在沉积模制复合物之后，选择性地移除匀厚金属层的部分。模制复合物在蚀刻工艺期间向柔性电路基底提供附加的结构支持。
在块514，可以执行附加的封装操作以制备用作产品的柔性电路。例如，在一些实施例中，沉积焊接掩模材料以覆盖第二侧上的迹线。选择性地移除焊接掩模材料的部分以在第二侧上形成允许到第二侧上的迹线的电连接的焊接掩模。在一些实施例中，焊接球附接到柔性电路基底的第二侧。可以执行镀覆操作以在柔性电路基底的第一侧和/或第二侧上制备用于电连接的区域。可以执行个体化以提供分离的柔性电路产品。可以执行其它附加的操作。
图6是根据各种实施例的用于制造柔性电路的另一方法600的工艺流程图。方法600说明与制造如结合图4说明的柔性电路(例如400a-400d)相关联的操作和动作。
在块602，柔性电路基底被提供有在柔性电路基底的第二侧(例如图4的4-S2)上布置的匀厚金属层。柔性电路基底被提供有如结合方法500的块502说明的类似特征。
在块604，在柔性电路基底的第一侧(例如图4的4-S1)上形成硬化结构。第二侧上的匀厚金属层在形成硬化结构期间向柔性电路基底提供结构支持。在一个实施例中，使用沉积以在柔性电路基底的第一侧上形成迹线的相同材料来形成该硬化结构。例如，可以在第一侧上形成迹线和焊接掩模之前将一层铜匀厚地沉积到柔性电路基底的第一侧。可以选择性地移除部分铜层以在用于裸片附接的区域中形成迹线。这样选择性的移除还可以在铜层中形成空腔以允许裸片附接于柔性电路基底。未在第一侧上形成迹线的剩余铜层可以作为硬化结构以提供其它封装操作的结构完整性。在其它实施例中可以使用不同于铜的合适的材料。
在另一实施例中，通过预制造硬化结构并向柔性电路基底的第一侧附接硬化结构来形成硬化结构。可以使用包括例如，使用诸如焊膏或银膏之类的粘合剂的任何合适的技术来附接该硬化结构。
硬化结构增加结构稳定性和完整性以允许向柔性电路基底附接IC裸片。在一个实施例中，在选择性地移除第二侧上的匀厚金属层的部分之前形成硬化结构。
在块606，选择性地移除匀厚金属层的部分以在柔性电路基底的第二侧上形成迹线。可以例如使用已经结合图5说明的光刻胶或者硬掩模图形化操作来执行选择性地移除匀厚金属层的部分。在选择性移除匀厚金属层的部分和诸如裸片附接、接线键合和模制之类的其它操作期间，硬化结构向柔性电路基底提供结构支持。
在块608，IC裸片附接到柔性电路基底的第一侧。使用这里说明的技术或任何其它合适的技术将裸片附接到第一侧。
在块610，执行附加的封装操作以制备用作产品的柔性电路。例如，可以使用模制工艺来沉积模制复合物以包封IC裸片。在一些实施例中，沉积焊接掩模材料以覆盖第二侧上的迹线。选择性地移除焊接掩模材料的部分以在第二侧上形成允许到第二侧上的迹线的电连接的焊接掩模。在一些实施例中，焊接球附接到柔性电路基底的第二侧。可以执行镀覆操作以制备在柔性电路基底的第一侧和/或第二侧上的用于电连接的区域。可以执行个体化以提供分离的柔性电路产品。在一些实施例中，作为个体化的一部分可以移除硬化结构以提供分离的柔性电路产品。如结合图1和图5说明的，无源部件可以附接到柔性电路基底。可以执行其它附加的操作。
还应当注意当在柔性电路基底的第二侧上形成迹线或金属部分时，迹线或者金属部分放置为使得与在柔性电路基底的第一侧上形成的非金属区域互补或镜像。这一互补配置为柔性电路基底提供附加的结构支持。图7示意性地图示了根据一个实施例的具有互补配置的柔性电路封装体700的平面视图。如图7所示，柔性电路封装体700包括诸如位于芯701的第一侧S1上的焊接掩模702的非金属区域。在第二侧S2上，形成相应的金属部分704(如迹线)以与焊接掩模702互补或镜像。类似地，形成金属部分708、712以分别与焊接掩模706、710互补或镜像。通过利用第二侧S2上的金属部分与非金属区域互补或镜像，为柔性电路封装体700提供了附加的结构支持。如图所示，可以在第一侧S1上形成模制复合物718。
应当注意，形成为与非金属区域互补或镜像的金属部分基本上与非金属区域的大小和/或形状相匹配。然而，在一些实施例中，金属部分的大小和/或形状可以根据诸如空间可获得性以及设计约束等各种因素而改变。
图8A示意性地图示了根据一个实施例的柔性电路封装体800的平面视图。柔性电路封装体800包括裸片814和围绕裸片814的多个金属迹线816。图8B示意性地图示了柔性电路封装体800的特写部分818。特写部分818示出了位于柔性电路封装体800的底表面上的多个金属部分820的透视图。提供多个金属部分820以改善结构完整性。金属迹线816a和816b沿水平方向大体平行配置并且它们之间具有非金属区域。如果没有金属部分820，非金属区域将会受到通常沿方向AA的伸展或其它移动。通过在柔性电路封装体800的底表面上提供金属部分820，金属部分820提供附加的结构加强以限制或最小化金属迹线816a和816b之间的非金属区域的移动。在如图8B所示的配置中，金属部分820通常正交于金属迹线816a和816b。然而，应当理解，金属部分820也可以放置在相对于金属迹线816a和816b的其它方向或朝向上。在另一配置中，金属部分820可以由粗略地对金属迹线816a和816b之间的非金属区域进行互补或镜像的单个集成的金属部分代替。基于这里提供的公开和教导，还应该理解，图8B中所示的结构可以被扩展和使用在柔性电路封装体800的其它部分中。图8C图示了图8A中所示的柔性电路封装体800的底面视图。图8C所示的结构与图8A中所示的结构互补或镜像。金属部分824用于在柔性电路封装体800的底上为裸片814及其周围区域提供附加的结构支持。而且，金属部分820用于在柔性电路封装体800的底上为相应的金属迹线816提供附加的结构支持。
尽管这里已经图示和说明了某些实施例，但是各种各样的用于获得同样目的的可选和/或等效实施例或实现方式可以替代图示和说明的实施例而不偏离本公开的范围。本申请意在覆盖这里讨论的实施例任何改进和变型。因此，显然，这里说明的实施例仅由权利要求及其等价形式来限定。

Claims (19)

1.一种封装方法，包括：
提供柔性电路基底，包括
(i)包含电绝缘材料的芯，在所述柔性电路基底的第一侧上布置在所述芯上的第一焊接掩模和第一迹线，
(ii)在所述柔性电路基底的第二侧上布置在所述芯上的匀厚金属层，用于增强所述柔性电路基底的结构刚性，其中所述第二侧与所述第一侧相对，以及
(iii)所形成的通过所述芯的通孔，用于电耦合所述第一迹线和所述匀厚金属层；
将多个集成电路裸片附接到所述柔性电路基底的第一侧；
沉积模制复合物以覆盖(i)所述多个集成电路裸片和(ii)所述柔性电路基底的第一侧；
选择性地移除所述匀厚金属层的部分以在所述柔性电路基底的第二侧上形成第二迹线；
在所述柔性电路基底的所述第一侧上形成硬化结构以增强所述柔性电路基底的结构刚性，其中所述硬化结构形成围绕在所述柔性电路基底的所述第一侧上的所述多个集成电路裸片的边界，其中所述硬化结构是使用被沉积以形成布置在所述柔性电路基底的所述第一侧上的所述第一迹线的金属来形成的，并且其中所述模制复合物被沉积为覆盖(i)所述多个集成电路裸片和(ii)所述柔性电路基底的所述第一侧而不覆盖所述硬化结构；以及
将所述柔性电路分割至多个片以便分离形成在所述柔性电路基底的所述第一侧上的所述多个集成电路裸片，其中所述硬化结构在分割所述柔性电路期间提供稳定性和结构完整性。
2.如权利要求1所述的封装方法，还包括：
在所述匀厚金属层上沉积光刻胶材料；以及
将所述光刻胶材料向光能曝光以限定所述第二迹线的图案，其中选择性地移除所述匀厚金属层的部分包括蚀刻所述图案以形成所述第二迹线。
3.如权利要求2所述的封装方法，其中：
在将所述多个集成电路裸片附接到所述第一侧之前在所述匀厚金属层上沉积所述光刻胶材料；以及
在将所述多个集成电路裸片到附接到所述第一侧之后蚀刻所述图案以形成所述第二迹线。
4.如权利要求1所述的封装方法，还包括：
在所述匀厚金属层上沉积硬掩模材料，所述硬掩模材料限定所述第二迹线的图案，其中选择性地移除所述匀厚金属层的部分包括蚀刻所述图案以形成所述第二迹线。
5.如权利要求4所述的封装方法，其中：
在将所述多个集成电路裸片附接到所述第一侧之前在所述匀厚金属层上沉积所述硬掩模材料；以及
在将所述多个集成电路裸片附接到所述第一侧之后蚀刻所述图案以形成所述第二迹线。
6.如权利要求2所述的封装方法，其中将所述多个集成电路裸片附接到所述柔性电路基底的第一侧包括：以接线键合、倒装芯片和多芯片模式布置中的至少一种方式将所述多个集成电路裸片电耦合到所述第一迹线。
7.如权利要求1所述的封装方法，还包括：
沉积焊接掩模材料以覆盖所述第二迹线；以及
选择性地移除所述焊接掩模材料的部分以形成允许电连接到所述第二迹线中的至少一个的第二焊接掩模。
8.如权利要求7所述的封装方法，还包括：
将焊接球附接到所述柔性电路基底的第二侧以在所述焊接球和所述第二迹线之间形成电连接。
9.如权利要求1所述的封装方法，还包括：
在将所述多个集成电路裸片附接到所述柔性电路基底的第一侧之前将无源部件附接到所述柔性电路基底的第一侧。
10.如权利要求1所述的封装方法，其中在所述第一侧上形成所述硬化结构包括：
将金属层沉积到所述柔性电路基底的第一侧；以及
选择性地移除所述金属层的部分以提供用于将所述多个集成电路裸片附接到所述柔性电路基底的区域。
11.如权利要求10所述的封装方法，其中将金属层沉积到所述柔性电路基底的第一侧提供用于形成所述第一迹线的材料。
12.如权利要求10所述的封装方法，其中在选择性地移除所述匀厚金属层的部分之前在所述第一侧上形成所述硬化结构。
13.根据权利要求1所述的封装方法，其中：
所述硬化结构分裂至多个分开的部分，使得所述多个分开的部分中的每一个沿着所述柔性电路基底的相对应的边缘延伸。
14.一种电子装置，包括：
具有芯的柔性电路基底，所述芯包含电绝缘材料；
在所述柔性电路基底的第一侧上在所述芯上布置的第一焊接掩模和第一迹线；
在所述柔性电路基底的第二侧上在所述芯上布置的匀厚金属层，用于增强所述柔性电路基底的结构刚性，所述第一侧与所述第二侧相对；
所形成的通过所述芯的通孔，用于将所述第一迹线电耦合到所述匀厚金属层；
多个集成电路裸片，附接到所述柔性电路基底的第一侧；
模制复合物，被沉积以覆盖(i)所述集成电路裸片和(ii)所述柔性电路基底的第一侧；
在所述柔性电路基底的第二侧上的第二迹线，其由选择性地移除所述匀厚金属层的部分所形成；以及
耦合到所述柔性电路基底的第一侧的硬化结构，用于增强所述柔性电路基底的结构刚性，其中所述硬化结构是使用被沉积以形成布置在所述柔性电路基底的所述第一侧上的所述第一迹线的金属来形成的，其中所述模制复合物被沉积为覆盖(i)所述多个集成电路裸片和(ii)所述柔性电路基底的所述第一侧而不覆盖所述硬化结构，以及其中所述柔性电路被分割至多个片以便分离形成在所述柔性电路基底的所述第一侧上的所述多个集成电路裸片，其中所述硬化结构在分割所述柔性电路期间提供稳定性和结构完整性。
15.如权利要求14所述的电子装置，其中所述硬化结构物理地基本上位于围绕所述柔性电路基底的第一侧的周界。
16.如权利要求14所述的电子装置，其中所述硬化结构包括具有铜、铁和阻燃剂4(FR-4)材料中的至少一种的材料。
17.如权利要求14所述的电子装置，还包括：
附接到所述柔性电路基底的第一侧并且电耦合到所述第一迹线的所述多个集成电路裸片。
18.如权利要求15所述的电子装置，还包括：
附接到所述第二侧并且电耦合到所述第二迹线的焊接球。
19.根据权利要求14所述的电子装置，其中：
所述硬化结构分裂至多个分开的部分，使得所述多个分开的部分中的每一个沿着所述柔性电路基底的相对应的边缘延伸。
CN201080019936.9A 2009-05-06 2010-05-04 封装技术及封装配置 Expired - Fee Related CN102439704B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US17609109P 2009-05-06 2009-05-06
US61/176,091 2009-05-06
US12/772,852 US8400774B2 (en) 2009-05-06 2010-05-03 Packaging techniques and configurations
US12/772,852 2010-05-03
PCT/US2010/033603 WO2010129592A1 (en) 2009-05-06 2010-05-04 Packaging techniques and configurations

Publications (2)

Publication Number Publication Date
CN102439704A CN102439704A (zh) 2012-05-02
CN102439704B true CN102439704B (zh) 2016-11-16

Family

ID=42561213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080019936.9A Expired - Fee Related CN102439704B (zh) 2009-05-06 2010-05-04 封装技术及封装配置

Country Status (3)

Country Link
US (2) US8400774B2 (zh)
CN (1) CN102439704B (zh)
WO (1) WO2010129592A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8879266B2 (en) * 2012-05-24 2014-11-04 Apple Inc. Thin multi-layered structures providing rigidity and conductivity
US9119314B2 (en) 2012-05-30 2015-08-25 Blackberry Limited Flexible printed circuit connector
DE102013104567A1 (de) * 2013-05-03 2014-11-06 Infineon Technologies Ag Chipanordnung, Chipkartenanordnung und Verfahren zum Herstellen einer Chipanordnung
TW201445644A (zh) * 2013-05-24 2014-12-01 矽品精密工業股份有限公司 半導體封裝件之製法
US9079392B2 (en) * 2013-09-26 2015-07-14 Xerox Corporation Double sided flex for improved bump interconnect
US9769920B2 (en) * 2014-03-26 2017-09-19 Apple Inc. Flexible printed circuits with bend retention structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1085891C (zh) * 1996-03-19 2002-05-29 松下电器产业株式会社 芯片载体及使用它的半导体装置
CN1392602A (zh) * 2001-06-19 2003-01-22 三洋电机株式会社 电路装置的制造方法
CN101373720A (zh) * 2005-07-26 2009-02-25 恩益禧电子股份有限公司 制造半导体器件的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3032964B2 (ja) * 1996-12-30 2000-04-17 アナムインダストリアル株式会社 ボールグリッドアレイ半導体のパッケージ及び製造方法
JP3175673B2 (ja) * 1997-11-27 2001-06-11 日本電気株式会社 半導体素子を実装したフレキシブル回路基板ユニットの製造方法
US6586323B1 (en) * 2000-09-18 2003-07-01 Taiwan Semiconductor Manufacturing Company Method for dual-layer polyimide processing on bumping technology
US20040012936A1 (en) * 2002-07-18 2004-01-22 Gravelin Pascal A. Device and method for enclosure of electronic printed circuit board based products
JP4536430B2 (ja) * 2004-06-10 2010-09-01 イビデン株式会社 フレックスリジッド配線板
TWI254390B (en) * 2005-06-08 2006-05-01 Advanced Semiconductor Eng Packaging method and structure thereof
JP2007059586A (ja) * 2005-08-24 2007-03-08 Fujikura Ltd 回路配線基板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1085891C (zh) * 1996-03-19 2002-05-29 松下电器产业株式会社 芯片载体及使用它的半导体装置
CN1392602A (zh) * 2001-06-19 2003-01-22 三洋电机株式会社 电路装置的制造方法
CN101373720A (zh) * 2005-07-26 2009-02-25 恩益禧电子股份有限公司 制造半导体器件的方法

Also Published As

Publication number Publication date
CN102439704A (zh) 2012-05-02
US8400774B2 (en) 2013-03-19
US20100284158A1 (en) 2010-11-11
WO2010129592A1 (en) 2010-11-11
US20130215579A1 (en) 2013-08-22

Similar Documents

Publication Publication Date Title
CN102439704B (zh) 封装技术及封装配置
US7863757B2 (en) Methods and systems for packaging integrated circuits
TWI695468B (zh) 具有屏蔽之積體電路封裝系統以及其製法
US20140312476A1 (en) No-exposed-pad ball grid array (bga) packaging structures and method for manufacturing the same
CN102144291B (zh) 半导体基板、封装与装置
US9196554B2 (en) Electronic component, arrangement and method
JP2009010073A (ja) 半導体パッケージおよびこれを用いた半導体装置
CN104517905B (zh) 用于模塑衬底的金属重分布层
CN109509727B (zh) 一种半导体芯片封装方法及封装结构
US9153530B2 (en) Thermal enhanced high density flip chip package
US20190006219A1 (en) Method of packaging chip and chip package structure
CN101388374A (zh) 芯片封装载板及其凸块焊盘结构
CN102270619B (zh) 用于电子封装组件的焊盘配置
KR101784564B1 (ko) 반도체 패키지 및 그 제조 방법
US9024452B2 (en) Semiconductor package comprising an interposer and method of manufacturing the same
KR20140060390A (ko) 반도체 패키지의 랜드 및 그 제조 방법과 이를 이용한 반도체 패키지 및 그 제조 방법
KR101015267B1 (ko) 가용 영역이 최대화된 집적 회로 패키지용 스트립
CN107919331A (zh) 无引线框架的表面安装半导体器件
CN104167369B (zh) 芯片封装结构的制作方法
JP4889359B2 (ja) 電子装置
US8975738B2 (en) Structure for microelectronic packaging with terminals on dielectric mass
US9041229B1 (en) Merged fiducial for semiconductor chip packages
CN110391218A (zh) 具有裸芯翘起控制的半导体装置
CN104952858B (zh) 半导体器件、半导体层叠模块构造、层叠模块构造以及它们的制造方法
US20160163624A1 (en) Package structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200429

Address after: Singapore City

Patentee after: Marvell Asia Pte. Ltd.

Address before: Ford street, Grand Cayman, Cayman Islands

Patentee before: Kaiwei international Co.

Effective date of registration: 20200429

Address after: Ford street, Grand Cayman, Cayman Islands

Patentee after: Kaiwei international Co.

Address before: Hamilton, Bermuda

Patentee before: Marvell International Ltd.

Effective date of registration: 20200429

Address after: Hamilton, Bermuda

Patentee after: Marvell International Ltd.

Address before: Babado J San Mega Le

Patentee before: MARVELL WORLD TRADE Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161116

Termination date: 20200504

CF01 Termination of patent right due to non-payment of annual fee