CN102414848B - 半导体元件及制作半导体元件的方法 - Google Patents

半导体元件及制作半导体元件的方法 Download PDF

Info

Publication number
CN102414848B
CN102414848B CN201080018398.1A CN201080018398A CN102414848B CN 102414848 B CN102414848 B CN 102414848B CN 201080018398 A CN201080018398 A CN 201080018398A CN 102414848 B CN102414848 B CN 102414848B
Authority
CN
China
Prior art keywords
mentioned
interarea
type semiconductor
degree
semiconductor regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080018398.1A
Other languages
English (en)
Other versions
CN102414848A (zh
Inventor
德山慎司
足立真宽
京野孝史
斋藤吉广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN102414848A publication Critical patent/CN102414848A/zh
Application granted granted Critical
Publication of CN102414848B publication Critical patent/CN102414848B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

本发明提供半导体元件，在相对c面倾斜的p型主面中具有良好的欧姆接触。p型半导体区域(13)的主面(13a)沿相对于该六方晶系III族氮化物的c轴(<0001>轴)倾斜的平面延伸。金属层(15)设置于p型半导体区域(13)的主面(13a)上。金属层(15)与p型半导体区域(13)以形成界面(17)的方式层积而构成非合金电极。六方晶系III族氮化物含有镓作为III族构成元素，因此由六方晶系III族氮化物构成的主面(13a)比六方晶系III族氮化物的c面更易被氧化。金属层(15)与p型半导体区域(13)以形成界面(17)的方式层积而构成非合金电极。避免形成用作电极的金属层(15)后的合金化引起的氧化物增加。

Description

半导体元件及制作半导体元件的方法
技术领域
本发明涉及一种半导体元件及制作半导体元件的方法。
背景技术
在专利文献1中记载有获得c面向p型层的欧姆接触。掺杂有p型杂质的GaxAl1-xN中使用由Au、Ni等构成的金属。在金属层堆积后，在氧气氛围中进行退火。由此，利用氮化镓系化合物半导体，实现低驱动电压化、高亮度化的发光设备。
在专利文献2中记载有获得c面向p型层的欧姆接触。在p+层的表面上形成镍层并且在其上形成金层，之后通过热处理使深度方向的元素分布反转。其结果为，以自表面侧起元素按镍、金的顺序存在的方式而构成。
在专利文献3中记载有向p型GaN接触层上形成电极。在添加有Mg的GaN接触层17上形成透光性电极之后，在至少含有氧气的气体中以摄氏500～600度的范围进行热处理，并同时进行p型低电阻化与电极的合金化处理。
在专利文献4所记载的方法中，在蓝宝石基板上经由A1N缓冲层而形成GaN层及添加有Mg的层积体，之后以摄氏300度的温度对其进行加热。在该加热后，在层积体上蒸镀厚度为50nm的金属电极。
在先技术文献
专利文献
专利文献1：日本特开平05-291621号公报
专利文献2：日本特开平09-64337号公报
专利文献3：日本特开平11-186605号公报
专利文献4：日本特开2004-247323号公报
发明内容
在专利文献1及2的方法中，相对于c面GaN基板上的p型GaN而言带来非常良好的结果。然而，根据发明者等人的见解，认为在无极性及半极性的GaN基板上的p型GaN上无法形成良好的欧姆电极，其原因在于非极性面的特有的较厚表面氧化膜的影响。氧化膜的影响的不同是由于有极性的c面与非极性面的表面的氧化膜(Ga-O键)的状态不同而引起。根据发明者等人的实验，在非极性面上在GaN-电极界面存在较厚的氧化膜，因此电气特性不良。进而，该氧化膜由于c面与非极性面的氧吸附力的差异，因使电极合金化的氧退火而在非极性GaN-电极的界面形成较多的氧化物。
本发明鉴于此种状况研究而成，其目的在于提供一种在相对于c面倾斜的p型主面具有良好的欧姆接触的半导体元件，且其目的在于提供一种可在相对于c面倾斜的p型主面实现良好的欧姆接触的制作半导体元件的方法。
本发明的一个侧面是具有非合金电极的半导体元件。该半导体元件包括：(a)p型半导体区域，其由六方晶系III族氮化物构成，且具有一个主面，该主面沿相对于该六方晶系III族氮化物的c轴倾斜的平面延伸，而不同于该六方晶系III族氮化物的c面；以及(b)金属层，设于上述p型半导体区域的上述主面上。上述六方晶系III族氮化物含有镓作为III族构成元素，上述金属层与上述p型半导体区域以形成界面的方式层积，构成非合金电极。
根据发明者等人的见解，由六方晶系III族氮化物构成的支持体的倾斜主面比六方晶系III族氮化物的c面易被氧化。因此，若在形成用作电极的金属层后进行合金化，则在六方晶系III族氮化物与电极的界面上氧化物增加。根据本发明的侧面的半导体元件，金属层与p型半导体区域以形成界面的方式层积，构成非合金电极。因此，可避免形成用作电极的金属层后因合金化引起的氧化物增加。
本发明的另一侧面是制作半导体元件的方法。该方法包含如下步骤：(a)准备包含p型半导体区域的支持体，该p型半导体区域具有由六方晶系III族氮化物构成的主面的步骤；以及(b)在上述p型半导体区域的上述主面上堆积金属层，形成非合金电极的步骤。上述六方晶系III族氮化物含有镓作为III族构成元素，上述p型半导体区域的上述主面沿相对于该六方晶系III族氮化物的c轴倾斜的平面延伸，而不同于该六方晶系III族氮化物的c面。
根据上述侧面的方法，由六方晶系III族氮化物构成的支持体主面比六方晶系III族氮化物的c面易被氧化，但在由六方晶系III族氮化物构成的p型半导体区域的主面上堆积金属层而形成非合金电极，因此可避免形成用作电极的金属层后的因合金化引起的氧化物增加。
本发明的另一侧面的方法在堆积上述金属层之前，还具备对上述支持体的上述p型半导体区域进行处理的步骤。上述处理通过对上述支持体适用酸清洗而进行。
根据上述侧面的方法，形成金属层之前p型半导体区域的表面会受到自然氧化的影响，但通过上述前处理可减小自然氧化的影响。上述处理例如通过在盐酸、王水及氢氟酸的至少任一种中浸泡支持体而进行。
本发明的又一侧面是非合金电极。该非合金电极包括：(a)p型半导体区域，其由六方晶系III族氮化物构成，且具有主面，该主面沿相对于该六方晶系III族氮化物的c轴倾斜的平面延伸，而不同于该六方晶系III族氮化物的c面；以及(b)金属层，设于上述p型半导体区域的上述主面上。上述六方晶系III族氮化物含有镓作为III族构成元素，上述金属层与上述p型半导体区域以形成界面的方式层积，构成非合金电极。
在上述侧面中，上述金属层可含有铂(Pt)、钯(Pd)及金(Au)的至少任一种、或它们的合金。根据上述侧面，这些金属层可提供良好的电气特性。
在上述侧面中，堆积上述金属层之后，在含氧的氛围中进行电极退火。可避免界面产生因电极退火引起的氧化物生成。
在上述侧面中，上述p型半导体区域的上述主面中的法线向量与上述c轴所成的倾斜角，可以处于10度以上80度以下、或100度以上170度以下的范围。根据上述侧面，当倾斜角未达10度或为170度以上时，p型半导体区域的主面与其说是半极性面，反而表现出极性面的性质。当倾斜角为80度以上100度以下时，与其说是半极性面，反而表现出无极性面的性质。
在上述侧面中，上述p型半导体区域的上述主面中的法线向量与上述c轴所成的倾斜角，可处于63度以上80度以下、或100度以上117度以下的范围。根据上述侧面，当倾斜角处于上述范围时，可制作蓝色至绿色波长区域的高质量的活性层。例如，当活性层包括含铟的氮化镓系半导体层(例如InGaN等)时可进行In元素的掺入。并且，当氮化镓系半导体为InGaN等时，In组成的波动较小。因此，在发光二极管中减小发光不均，激光二极管中可减小因In组成的波动引起的阈值电流增加。通过非合金电极，可减小元件的串联电阻。
在上述侧面中，半导体元件进而包括由六方晶系III族氮化物构成的支持基体。上述支持基体具有半极性主面，且上述p型半导体区域设于上述支持基体的上述半极性主面上。根据该侧面，对p型半导体区域提供半极性主面变得容易。并且，在该侧面中，上述支持基体的上述半极性主面中的法线向量与上述支持基体的c轴所成的倾斜角，可处于10度以上80度以下、或100度以上170度以下的范围。根据上述侧面，当支持基体的倾斜角小于10度或为170度以上时，p型半导体区域的主面与其说是半极性面反而表现出极性面的性质。当上述倾斜角为80度以上100度以下时，与其说是半极性面反而表现出无极性面的性质。进而，上述支持基体的上述半极性主面中的法线向量与上述支持基体的c轴所成的倾斜角可处于63度以上80度以下或100度以上117度以下的范围。当支持基体的倾斜角为上述角度范围时，对p型半导体区域的主面提供倾斜角为63度以上80度以下或100度以上117度以下的角度范围的半极性面变得容易。
在上述侧面中，支持体进而包括：n型半导体区域，其由六方晶系III族氮化物构成；以及活性层，其由六方晶系III族氮化物构成。上述活性层设于上述n型半导体区域与上述p型半导体区域之间。根据上述侧面，可将具有良好的欧姆性的电极提供给发光元件。
在上述侧面中，上述界面可含有厚度10nm以下的氧化物层。根据上述侧面，只要氧化物层的厚度为上述范围，便可提供相对于半极性面的良好的欧姆接触。
在上述侧面中，上述氧化物层含有镓作为构成元素。上述侧面的半极性面易形成镓氧化物。
在上述侧面中，上述氧化物层不含有上述金属层的构成元素的氧化物。上述侧面的氧化物层并非在电极退火时形成的，因此氧化物主要与半极性面的构成元素结合。
本发明的各侧面的上述目的及其它目的、特征以及优点，根据参照附图而展开的本发明的优选实施方式的以下详细叙述，可容易地明确。
发明的效果
如以上所说明所述，根据本发明一个侧面，可提供一种在相对c面倾斜的p型主面具有良好欧姆接触的半导体元件。并且，根据本发明的另一侧面，可提供一种制作在相对c面倾斜的p型主面能实现良好欧姆接触的半导体元件的方法。
附图说明
图1是表示本实施方式的半导体元件的一例的图。
图2是表示本实施方式的制作半导体元件的方法的主要步骤的步骤流程的图。
图3是表示半极性p型GaN面的合金电极及非合金电极的特性的图。
图4是表示半极性p型GaN面的合金电极及非合金电极的XPS测定结果的图。
具体实施方式
本发明的见解可通过参照例示的附图并考虑以下的详细叙述而容易地理解。接着，参照附图的同时，说明本实施方式的非合金电极、具有非合金电极的半导体元件、制作非合金电极的方法及制作半导体元件的方法的实施方式。在可能的情况下对相同部分附上相同符号。
图1是表示本实施方式的半导体元件的一例的图。半导体元件11具有非合金电极。半导体元件11包含p型半导体区域13及金属层15。p型半导体区域13由六方晶系III族氮化物构成。六方晶系III族氮化物含有镓作为III族构成元素，例如可由氮化镓系半导体构成。氮化镓系半导体例如包含GaN、InGaN、AlGaN、InAIGaN。p型半导体区域13具有主面13a，主面13a沿相对于该六方晶系III族氮化物的c轴(<0001>轴)倾斜的平面而延伸。作为这种主面13a例如有半极性面。在图1中，c轴的方向以c轴向量CV表示。金属层15设于p型半导体区域13的主面13a上。金属层15与p型半导体区域13以形成界面17的方式层积，构成非合金电极。
根据发明者等人的见解，六方晶系III族氮化物含有镓作为III族构成元素，因此由六方晶系III族氮化物构成的半极性主面13a比六方晶系III族氮化物的c面更易被氧化。因此，若在形成用作电极的金属层15之后进行合金化，则六方晶系III族氮化物与电极的界面上氧化物增加。根据本实施方式的半导体元件11，金属层15与p型半导体区域13以形成界面17的方式被层积，构成非合金电极。因此，可避免形成用作电极的金属层15后的因合金化而引起的氧化物增加。
在实施例中，金属层15可由铂(Pt)、钯(Pd)及金(Au)中的至少任一种构成，可由它们的合金构成。上述金属层可提供良好的电气特性。金属层15与p型半导体区域13为构成非合金电极，而在主面13a上堆积金属层15之后，在含氧的氛围中进行电极退火。界面上可避免该氛围中的电极退火引起的氧化物生成。例如半极性面上构成的非合金电极界面上，可避免因氧氛围中的电极退火引起的氧化物生成。
参照图1，示出了表示主面13a的法线的法线向量NVP。该法线向量NVP与c轴向量VC所成的倾斜角ALPHA可处于10度以上170度以下的范围。根据上述侧面，可对基板主面13a提供与有极性c面不同的极性的半导体面。当倾斜角APLHA未达10度或为170度以上时，p型半导体区域13的主面13a与其说是半极性面反而表现出极性面的性质。当倾斜角为80度以上100度以下时，与其说是半极性面反而表现出无极性面的性质。并且，倾斜角ALPHA可处于10度以上80度以下、或100度以上170度以下的范围。根据上述侧面，可对基板主面13a提供半极性面。
倾斜角ALPHA可位于63度以上80度以下或100度以上117度以下的范围。当倾斜角ALPHA位于上述范围时，表面氧化膜较少，可通过电极材料及前处理而获得良好的电气特性。
界面17上可含有氧化物层19。氧化物层19的厚度可为10nm以下。只要氧化物层19的厚度为上述范围，便可对半极性面与金属层的非合金接触提供良好的欧姆特性。并且，根据发明者等人的观察，确认氧化物层19在界面17上残留有至少0.5nm左右。主面13a易形成镓氧化物，因此氧化物层19含有镓作为构成元素。另一方面，氧化物层19不含有金属层17的构成元素的氧化物。氧化物层19并非在电极退火时形成的，因此氧化物主要与主面13a的构成元素结合。
半导体元件11可进而包括具有由六方晶系III族氮化物构成的主面的支持基体21。支持基体21可含有GaN、InGaN、AlGaN、InAlGaN、AlN等。支持基体21具有主面21a及背面21b。在主面21a表现出半极性的形态中，对p型半导体区域13的主面13a提供半极性变得容易。并且，p型半导体区域设于支持基体21的主面21a上。支持基体21的主面21a中的法线向量NVS与支持基体21的c轴向量CVS(<0001>轴的方向)所成的倾斜角BETA，可处于10度以上170度以下的范围。当倾斜角BETA小于10度或为170度以上时，p型半导体区域13的主面13a表现出接近有极性的c面的性质，未表现出与有极性的c面不同的极性。当倾斜角BETA为80度以上100度以下时，p型半导体区域13的主面13a与其说是半极性反而表现出无极性面的性质。倾斜角BETA可处于10度以上80度以下、或100度以上170度以下的范围。在该倾斜角下，主面21a表现出半极性。根据上述方式，可将具有良好的欧姆性的电极提供给发光元件。
半导体元件11进而包括：n型半导体区域23，其由六方晶系III族氮化物构成；及活性层25，其由六方晶系III族氮化物构成。活性层25设于n型半导体区域23与p型半导体区域13之间。n型半导体区域23、活性层25及p型半导体区域13构成支持体29。n型半导体区域23、活性层25及p型半导体区域13在支持基体13的主面13a上的法线向量NVS的方向上排列。
活性层25可含有阻挡层25a，并且，可包括含铟的氮化镓系半导体层25b(例如阱层)。阱层25b例如可由InGaN构成，且阻挡层25a可由InGaN或GaN构成。
当倾斜角BETA处于63度以上80度以下或100度以上117度以下的范围时，对p型半导体区域13的主面13a提供63度以上80度以下或100度以上117度以下的角度范围的半极性面变得容易。例如，当活性层25含有InGaN层时，In元素的掺入良好，因此可实现长波长的发光。并且，当氮化镓系半导体为InGaN等时，In组成的波动较小。因此，在发光二极管可减小发光不均，在激光二极管中可减少因In组成的波动引起的阈值电流增加。在本实施例中，当忽略结晶中内包的应变的影响时，倾斜角BETA与倾斜角ALPHA实质上相等。
图2是表示显示本实施方式的制作半导体元件的方法的主要步骤的步骤流程的图。在下述说明中，为便于理解，作为在制造步骤中出现的构件的参照符号，附上图1中的对应构件的参照符号。在步骤S101中，准备支持体29。支持体29含有p型半导体区域13，p型半导体区域13具有主面13a作为支持体29的最表面。主面13a可为由例如六方晶系III族氮化物构成的半极性面。六方晶系III族氮化物含有镓作为III族构成元素。作为其它III族构成元素，可含有铟、铝等，且含有氮作为V族构成元素。p型半导体区域13的主面13a例如可由掺杂Mg的GaN构成。p型半导体区域13的主面13a沿相对于该六方晶系III族氮化物的c轴倾斜的平面而延伸，因此p型半导体区域13的主面13a表现出半极性，在本实施例中将其称为“半极性主面”。
在堆积用作p侧电极的金属层之前，在步骤S102中，可进行支持体29的p型半导体区域13的前处理。在成长炉中成长p型半导体区域13而形成支持体29后，将支持体(外延基板)29从成长炉中取出时，外延基板暴露于大气中。外延基板的外延表面表现出与有极性的c面不同的极性，因此存在因大气中的氧而产生自然氧化的可能性。因此，在形成电极膜之前p型半导体区域13的表面13a受到自然氧化的影响，但通过上述前处理可减小自然氧化的影响。上述前处理通过在用于酸清洗的溶液、例如王水及氢氟酸等中浸泡支持体29而进行。
在步骤S103中，在p型半导体区域13的主面13a上堆积金属层15，而形成非合金电极。通过上述步骤，形成包括含有非合金电极的半导体元件的排列的基板产物。
由六方晶系III族氮化物构成的主面13a比六方晶系III族氮化物的c面更易被氧化，但根据该方法，在由六方晶系III族氮化物构成的p型半导体区域13的主面13a上堆积金属层15而形成非合金电极，因此可避免形成用作电极的金属层15后的因合金化引起的氧化物增加。金属层15可由铂(Pt)、钯(Pd)及金(Au)的至少任一种、或它们的合金构成。上述金属层可提供良好的电气特性。
并且，在堆积金属层15之后，在含氧的氛围中进行电极退火。可避免电极退火中在界面17上氧化物重新生成。这种非合金电极的每单位面积的接触电阻例如可以为2×10-4(Ω·cm2)以上、6×10-3(Ω·cm2)以下。p型半导体区域13的半极性主面13a的法线向量NVP与c轴向量CV所成的倾斜角ALPHA例如可为10度以上80度以下或100度以上170度以下的范围。
在步骤S104中，不进行氧氛围中的电极退火而分离基板产物，制作各个半导体元件。通过上述步骤，可制作非合金电极，且可制作具有非合金电极的半导体元件。
参照制作发光元件作为半导体元件的步骤的同时说明支持体29的制作的一例。在步骤S105中，准备III族氮化物基板。作为III族氮化物基板21，例如可为GaN、AlGaN、InGaN、InAlGaN、AlN等。在下述说明的实施例中，基板21具有半极性主面。III族氮化物基板21含有半极性主面21a。半极性主面21a如以上说明所示，具有相对于III族氮化物基板21的c轴向量CVS以角度BETA倾斜的法线向量NVS。c轴的倾斜可为III族氮化物基板21的a轴的方向或m轴的方向。
在步骤S106中，在III族氮化物基板21的半极性主面21a上成长n型III族氮化物半导体区域23。n型III族氮化物半导体区域23可为n型包覆层等。n型包覆层可由四元系、三元系及二元系的III族氮化物半导体构成，例如为掺杂Si的GaN、AlGaN、InAlGaN、InAlN等。n型III族氮化物半导体区域23的主面表现出半极性。
在步骤S107中，在n型III族氮化物半导体区域23的主面上成长发光层。发光层含有活性层25，在必要的情况下可包含设于活性层25两侧的光导层。在步骤S108中，成长活性层25。活性层25可具有量子阱构造。在步骤S109中，在n型III族氮化物半导体区域23的主面上成长阻挡层25a，阻挡层25a的表面表现出半极性。在步骤S110中，在阻挡层25a的主面上成长阱层25b，阱层25b的表面表现出半极性。在必要的情况下，重复阻挡层25a的成长与阱层25b的成长。所完成的发光层及活性层25的表面表现出半极性。在半极性的活性层中，相较于c面，压电电场的影响降低。
在步骤S111中，在发光层的半极性主面上成长p型III族氮化物半导体区域13。p型III族氮化物半导体区域13可包含p型电子阻挡层、p型包覆层、p型接触层等。在步骤S112中，在活性层25上成长p型电子阻挡层及/或p型包覆层。p型包覆层可由四元系、三元系及二元系的III族氮化物半导体构成，例如为掺杂Mg的GaN、AlGaN、InAlGaN、InAlN等。在步骤S113中，在成长p型电子阻挡层及/或p型包覆层之后，可包含p型接触层。p型接触层可由四元系、三元系及二元系的III族氮化物半导体构成，例如为掺杂Mg的GaN、AlGaN、InAlGaN、InAlN等。p型接触层的p型掺杂剂浓度例如可为5×1019cm-3以上、5×1020cm-3以下。
通过上述步骤，完成外延基板的形成，提供支持体29。
从本实施例可以发现：不使用退火工序，而使用例如Pt电极，可有效形成半极性p型GaN的欧姆电极。
首先，发明者等人使用在形成金属层之后进行氧氛围退火的方法，在p型半极性GaN层上形成p型电极。然而，虽然在p型GaN的半极性(20-21)面上形成Ni/Au金属层积之后适用氧氛围中的合金化步骤而形成p侧电极，但该p侧电极并未表现良好的欧姆特性。并且，作为其它方法，通过以高温状态下制作Pt电极的方法，在半极性(20-21)p型GaN上形成Pt电极。该Pt电极也未表现良好的欧姆特性。当使用上述技术在有极性c面的p型GaN上形成电极时，形成良好的欧姆电极。如上述说明所示，即使将现有的两种方法适用于半极性GaN，也无法获得良好的欧姆电极。
为考察该理由，使用X射线光电子分光分析装置(XPS)进行c面GaN表面及半极性GaN表面的分析。其结果为，与c面GaN面相比，半极性GaN面的表面氧化膜较厚(Ga-O键的密度较高)。而且，在上述两种方法的制作中，在合金化处理后的GaN/电极界面同样也观察到氧化膜。另一方面，在本实施方式所示的非合金Pt电极中，并未确认到c面所示的较厚的氧化膜。
因此，发明者等人推测由于在含氧的氛围中进行热处理，金属电极与p型半导体结晶的界面被氧化，由此导致接触电阻上升。半极性的氮化物表面的结合状态(自由键)与c面表面的结合状态不同，半极性的氮化物表面易与氧结合。因此，推测合金化中的氧到达氮化物-电极界面，在该界面上成长氧化物。
而且，发明者等人推进不使用退火的电极的开发。在该电极形成工序中，在常温(例如摄氏15度～摄氏40度)下蒸镀例如Pt电极膜，并且不对该电极膜实施热处理。该Pt电极表现出良好的欧姆性，半导体元件的电气特性(例如利用TLM法测定的接触电阻值及PN二极管的I-V特性等)也优良。而且，XPS的测定结果中并未观察到表示电极与p型半导体区域的界面的氧-镓键的信号。根据该结果，估计氧化膜为10nm以下。并且，根据发明者等人的见解，估计存在界面上残留0.5nm左右的氧化膜的可能性。即，常温下形成Pt电极，且在该电极与III族氮化物半导体的界面上氧化膜为0.5nm以上且10nm以下则可形成良好的欧姆电极。同样的结果，不仅在Pt电极，在Pd电极或Au电极、它们的合金电极中也能获得。
在上述实施例中，在Pt电极蒸镀前，对c面及半极性面的p型GaN结晶进行丙酮或2-丙醇等的超声波有机清洗后，进行盐酸、王水、氟酸清洗。清洗时间是在溶液中5分钟左右。通过这样进行酸清洗，可获得欧姆电极的更良好的特性。
(实施例1)通过有机金属气相成长(MOCVD)法制作图3(a)所示的构造的外延基板。其构造为：在m轴方向上c轴倾斜的半极性表面的n型GaN基板上通过MOCVD法成长GaN缓冲层(必要时)，之后成长厚度1μm的掺杂Si的n型的GaN层、厚度0.4μm的掺杂Mg的p型的GaN层、厚度50nm的高浓度掺杂Mg的p+型GaN层。
在p型电极膜的蒸镀前，通过光刻形成圆形的抗蚀膜。其后，在同一蒸镀装置内通过电子束法及电阻加热法分别蒸镀Pt膜(厚度50nm)及Ni/Au膜(厚度5nm/11nm)。真空度为1×10-6Torr左右。
蒸镀后利用丙酮对抗蚀剂进行剥离，形成具有环状的空隙的Pt电极。在由空隙分离的内侧电极与外侧电极之间测定电阻，评估Pt电极的接触电阻(c-TLM测定法)。将其结果示于图3(b)。
测定结果电阻值
Pt电极：5×10-3Ω·cm2；
Ni/Au膜：3×10-2Ω·cm2。
(实施例2)使用X射线光电子分光分析装置(XPS)，进行GaN-电极界面的分析。进行与实施例1相同的外延成长，成长c面外延基板(评估装置A)及半极性外延基板(评估装置B)。通过电子束法对上述外延基板(评估装置A、B)分别蒸镀Pt电极，形成c面基板产物(评估装置C)及半极性基板产物(评估装置D)。并且，通过电子束法及电阻加热法对上述外延基板(评估装置A、B)蒸镀Ni/Au膜，形成c面基板产物(评估装置E)及半极性面基板产物(评估装置F)。
在上述所有的评估装置的制作中，在蒸镀前对外延基板进行上述有机清洗及酸清洗。并且，对评估装置E、F在加入少量氧的氮氛围中进行1分钟的退火处理。
评估装置B的表面氧化膜与评估装置A相比较厚(Ga-O键的密度较高)。并且，与评估装置E相比，确认评估装置F也在GaN-电极界面有较厚的氧化膜。然而，评估装置C及D中确认并无上述氧化膜。
图4(a)是表示半极性面上的非合金电极的Ga-O键的结合能的范围的XPS信号的图，图4(b)是表示半极性面上的合金电极的Ga-O键的结合能的范围的XPS信号的图。
参照图4，可如以下进行理解。根据图示的结果，可推测出在半极性基板上易产生表面氧化，难以获得欧姆特性。然而，半极性基板上只要为未施加热处理的非合金的电极，则可确认不产生氧化膜。并且，通过利用酸进行前处理，可获得更良好的欧姆特性。
(实施例3)为确认半极性的角度的差异，准备从(20-21)面以+5度、-5度、+10度、-10度的角度倾斜的(四种角度)半极性基板、及m面基板的非极性基板。使用这些GaN基板，与实施例2同样地制作外延基板。与实施例2同样地进行XPS的测定。根据该测定结果，可知当使用半极性及无极性的GaN基板在外延基板上形成Pt非合金电极时，该非合金电极的界面比c面上的合金电极更良好。并且，测定中并未出现上述角度范围导致的电气特性的较大差。因此，只要是具有与有极性的c面不同的性质的非极性面(半极性/无极性)的主面的基板上的非合金电极，就可获得良好的欧姆特性。
根据本实施方式，可提供一种在相对于c面倾斜的p型主面具有良好的欧姆接触的半导体元件。并且，根据本实施方式，可提供制作在相对于c面倾斜的p型主面能实现良好的欧姆接触的半导体元件的方法。进而，根据本实施方式，可提供在相对于c面倾斜的p型主面能实现良好的欧姆接触的非合金电极。
在优选实施方式中图示说明了本发明的原理，但本领域技术人员应当可以认识到，本发明可以不脱离这种原理对配置及详细内容进行变更。本发明并不限定于本实施方式所示的特定构成。并且，在本实施方式中例示了发光元件进行说明，但也可适用于晶体管或二极管之类的电子设备中的p侧电极。因此，对权利要求书及根据从其精神范围获得的所有修正及变更请求保护。
产业上的可利用性
本发明是一种在相对于c面倾斜的p型主面具有良好的欧姆接触的半导体元件，并且是一种制作在相对于c面倾斜的p型主面能实现良好的欧姆接触的半导体元件的方法。
符号说明
11 半导体元件
13 p型半导体区域
13a 主面
15 金属层
17 界面
ALPHA 倾斜角
19 氧化物层
21 支持基体
21a 主面
21b 背面
23 n型半导体区域
25 活性层
29 支持体
NVS 法线向量
25a 阻挡层
25b 氮化镓系半导体层
BETA 倾斜角

Claims (16)

1.一种半导体元件，其特征在于，具有非合金电极，并且包括：
p型半导体区域，其由六方晶系III族氮化物构成，该p型半导体区域具有主面，该主面沿相对于该六方晶系III族氮化物的c轴倾斜的平面延伸，而不同于该六方晶系III族氮化物的c面；以及
金属层，设于上述p型半导体区域的上述主面上，
上述六方晶系III族氮化物含有镓作为III族构成元素，
上述金属层与上述p型半导体区域以形成界面的方式层积，构成非合金电极，
上述界面含有厚度为10nm以下的氧化物层，
上述氧化物层含有镓作为构成元素，
上述氧化物层不含有上述金属层的构成元素的氧化物。
2.如权利要求1所述的半导体元件，其中，
上述金属层由铂（Pt）、钯（Pd）及金（Au）中的至少任一种构成。
3.如权利要求1或2所述的半导体元件，其中，
上述p型半导体区域的上述主面中的法线向量与上述c轴所成的倾斜角，处于10度以上80度以下、或100度以上170度以下的范围。
4.如权利要求1所述的半导体元件，其中，
上述p型半导体区域的上述主面中的法线向量与上述c轴所成的倾斜角，处于63度以上80度以下、或100度以上117度以下的范围。
5.如权利要求1所述的半导体元件，其中，
还包括由六方晶系III族氮化物构成的支持基体，
上述支持基体具有半极性主面，
上述p型半导体区域设于上述支持基体的上述半极性主面上，并且上述主面具有半极性。
6.如权利要求5所述的半导体元件，其中，
上述支持基体的上述半极性主面与上述支持基体的c轴所成的倾斜角，处于63度以上80度以下、或100度以上117度以下的范围。
7.如权利要求1所述的半导体元件，其中，
还包括：
n型半导体区域，由六方晶系III族氮化物构成；以及
活性层，由六方晶系III族氮化物构成，
上述活性层设于上述n型半导体区域与上述p型半导体区域之间。
8.一种制作半导体元件的方法，其特征在于，包含如下步骤：
准备包含p型半导体区域的支持体的步骤，其中该p型半导体区域具有由六方晶系III族氮化物构成的主面；以及
在上述p型半导体区域的上述主面上堆积金属层，形成非合金电极的步骤，
上述六方晶系III族氮化物含有镓作为III族构成元素，
上述p型半导体区域的上述主面沿相对于该六方晶系III族氮化物的c轴倾斜的平面延伸，而不同于该六方晶系III族氮化物的c面，
上述金属层与上述p型半导体区域以形成界面的方式层积，
上述界面含厚度为10nm以下的氧化物层。
9.如权利要求8所述的制作半导体元件的方法，其中，
上述金属层由铂（Pt）、钯（Pd）及金（Au）中的至少任一种构成。
10.如权利要求8或9所述的制作半导体元件的方法，其中，
在堆积上述金属层之前，还具有对上述支持体的上述p型半导体区域进行处理的步骤，
上述处理通过对上述支持体适用酸清洗而进行。
11.如权利要求8所述的制作半导体元件的方法，其中，
上述p型半导体区域的上述主面中的法线向量与上述c轴所成的倾斜角，处于10度以上80度以下、或100度以上170度以下的范围。
12.如权利要求8所述的制作半导体元件的方法，其中，
上述p型半导体区域的上述主面中的法线向量与上述c轴所成的倾斜角，处于63度以上80度以下、或100度以上117度以下的范围。
13.如权利要求8所述的制作半导体元件的方法，其中，
在堆积上述金属层之后，不在含氧的氛围中进行电极退火。
14.如权利要求8所述的制作半导体元件的方法，其中，
上述支持体包含由六方晶系III族氮化物构成的支持基体，
上述支持基体具有半极性主面，
上述p型半导体区域设于上述支持基体的上述半极性主面上，并且上述主面具有半极性。
15.如权利要求14所述的制作半导体元件的方法，其中，
上述支持基体的上述半极性主面中的法线向量与上述支持基体的上述六方晶系III族氮化物的c轴所成的倾斜角，处于63度以上80度以下、或100度以上117度以下的范围。
16.如权利要求14或15所述的制作半导体元件的方法，其中，
上述支持体还包括由六方晶系III族氮化物构成的n型半导体区域、以及由六方晶系III族氮化物构成的活性层，
上述n型半导体区域设于上述支持基体的上述半极性主面上，
上述活性层设于上述支持基体的上述半极性主面上，
上述活性层设于上述n型半导体区域与上述p型半导体区域之间。
CN201080018398.1A 2010-01-18 2010-11-15 半导体元件及制作半导体元件的方法 Expired - Fee Related CN102414848B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010008189A JP5749888B2 (ja) 2010-01-18 2010-01-18 半導体素子及び半導体素子を作製する方法
JP2010-008189 2010-01-18
PCT/JP2010/070308 WO2011086755A1 (ja) 2010-01-18 2010-11-15 半導体素子及び半導体素子を作製する方法

Publications (2)

Publication Number Publication Date
CN102414848A CN102414848A (zh) 2012-04-11
CN102414848B true CN102414848B (zh) 2014-07-09

Family

ID=44276930

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080018398.1A Expired - Fee Related CN102414848B (zh) 2010-01-18 2010-11-15 半导体元件及制作半导体元件的方法

Country Status (7)

Country Link
US (1) US8227898B2 (zh)
EP (1) EP2528118A4 (zh)
JP (1) JP5749888B2 (zh)
KR (1) KR20110110803A (zh)
CN (1) CN102414848B (zh)
TW (1) TW201131810A (zh)
WO (1) WO2011086755A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5573856B2 (ja) * 2012-01-26 2014-08-20 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ、及びｉｉｉ族窒化物半導体レーザを作製する方法
JP5828568B1 (ja) * 2014-08-29 2015-12-09 株式会社タムラ製作所 半導体素子及びその製造方法
KR101636625B1 (ko) * 2014-12-18 2016-07-05 고려대학교 산학협력단 p형 반도체 박막 구조물의 형성 방법 및 이를 이용한 p형 오믹 전극의 제조 방법
KR102331337B1 (ko) * 2015-02-16 2021-11-26 서울바이오시스 주식회사 발광 소자
KR102544673B1 (ko) * 2020-10-29 2023-06-20 웨이브로드 주식회사 반도체 발광소자 및 이를 제조하는 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101099223A (zh) * 2005-01-11 2008-01-02 美商旭明国际股份有限公司 具有导电性金属衬底的发光二极管
JP4375497B1 (ja) * 2009-03-11 2009-12-02 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子、エピタキシャル基板、及びｉｉｉ族窒化物半導体素子を作製する方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2778349B2 (ja) 1992-04-10 1998-07-23 日亜化学工業株式会社 窒化ガリウム系化合物半導体の電極
JP3620926B2 (ja) 1995-06-16 2005-02-16 豊田合成株式会社 ｐ伝導形３族窒化物半導体の電極及び電極形成方法及び素子
JP3555419B2 (ja) 1997-12-18 2004-08-18 豊田合成株式会社 窒化ガリウム系化合物半導体の電極形成方法及び素子の製造方法
JP4063050B2 (ja) 2002-10-31 2008-03-19 豊田合成株式会社 ｐ型ＩＩＩ族窒化物系化合物半導体の電極およびその製造方法
WO2005117150A1 (en) 2004-05-26 2005-12-08 Showa Denko K.K. Gallium nitride-based compound semiconductor light emitting device
JP2006013474A (ja) * 2004-05-26 2006-01-12 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子
FI20045482A0 (fi) * 2004-12-14 2004-12-14 Optogan Oy Matalamman dislokaatiotiheyden omaava puolijohdesubstraatti, ja menetelmä sen valmistamiseksi
JP2007258375A (ja) * 2006-03-22 2007-10-04 Rohm Co Ltd 半導体素子の製造方法
JP2008109021A (ja) * 2006-10-27 2008-05-08 Rohm Co Ltd 半導体発光素子
JP2009081374A (ja) * 2007-09-27 2009-04-16 Rohm Co Ltd 半導体発光素子
JP4390007B2 (ja) * 2008-04-07 2009-12-24 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子及びエピタキシャルウエハ
EP2323180A1 (en) * 2008-09-11 2011-05-18 Sumitomo Electric Industries, Ltd. Nitride semiconductor optical device, epitaxial wafer for nitride semiconductor optical device, and method for manufacturing semiconductor light-emitting device
US7933303B2 (en) * 2009-06-17 2011-04-26 Sumitomo Electric Industries, Ltd. Group-III nitride semiconductor laser device, and method for fabricating group-III nitride semiconductor laser device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101099223A (zh) * 2005-01-11 2008-01-02 美商旭明国际股份有限公司 具有导电性金属衬底的发光二极管
JP4375497B1 (ja) * 2009-03-11 2009-12-02 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子、エピタキシャル基板、及びｉｉｉ族窒化物半導体素子を作製する方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2007-258375A 2007.10.04

Also Published As

Publication number Publication date
EP2528118A4 (en) 2015-04-22
US20110175103A1 (en) 2011-07-21
KR20110110803A (ko) 2011-10-07
JP2011146636A (ja) 2011-07-28
CN102414848A (zh) 2012-04-11
US8227898B2 (en) 2012-07-24
TW201131810A (en) 2011-09-16
JP5749888B2 (ja) 2015-07-15
WO2011086755A1 (ja) 2011-07-21
EP2528118A1 (en) 2012-11-28

Similar Documents

Publication Publication Date Title
JP3949157B2 (ja) 半導体素子およびその製造方法
CN102414848B (zh) 半导体元件及制作半导体元件的方法
JP2007157853A (ja) 半導体発光素子およびその製造方法
JP2001015811A (ja) 透光性電極用膜及びｉｉｉ族窒化物系化合物半導体素子
US20070243414A1 (en) Positive Electrode Structure and Gallium Nitride-Based Compound Semiconductor Light-Emitting Device
JP5440674B1 (ja) Ｌｅｄ素子及びその製造方法
JP5471485B2 (ja) 窒化物半導体素子および窒化物半導体素子のパッド電極の製造方法
JP3665243B2 (ja) 窒化物半導体素子及びその製造方法
CN100524860C (zh) 半导体元件及其制造方法
JPWO2011135866A1 (ja) 窒化物系半導体素子およびその製造方法
JP5633560B2 (ja) 窒化物半導体発光素子
JP4984821B2 (ja) 半導体素子およびその製造方法
EP2008314A1 (en) Iii-nitride semiconductor light emitting device and method for manufacturing the same
US7713770B2 (en) Fabrication method of nitride semiconductor light emitting device and nitride semiconductor light emitting device thereby
JP2002111061A (ja) 窒化物半導体素子および電極
JP5136615B2 (ja) Ｉｉｉ族窒化物半導体発光素子を製造する方法
JP2000101134A (ja) 窒化物半導体素子の製造方法および窒化物半導体素子
JP4765751B2 (ja) 窒化物半導体素子の製造方法
KR20000001665A (ko) 청색 발광 소자 및 그 제조방법
JP5846779B2 (ja) 半導体装置及びその製造方法
JP2020027905A (ja) 積層体及びその製造方法
JP5482771B2 (ja) Ｉｉｉ族窒化物半導体発光素子を製造する方法
JP5853779B2 (ja) 窒化物半導体素子
JP2004040061A (ja) ３−５族化合物半導体の電極、その製造方法及びそれを用いた半導体発光素子
JP2007258376A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140709

Termination date: 20151115

EXPY Termination of patent right or utility model