CN102376576A - 栅极沟槽以及半导体器件的制造方法 - Google Patents

Abstract

本发明公开了一种栅极沟槽和半导体器件的制造方法，所述栅极沟槽的制造方法包括：在半导体衬底上依次形成掺杂多晶硅层和非掺杂多晶硅层；刻蚀非掺杂多晶硅层和掺杂多晶硅层，形成图案化非掺杂多晶硅层和图案化掺杂多晶硅层，所述图案化掺杂多晶硅层的截面宽度小于图案化非掺杂多晶硅层的截面宽度；在图案化非掺杂多晶硅层和图案化掺杂多晶硅层的侧壁形成侧壁层；去除图案化非掺杂多晶硅层和图案化掺杂多晶硅层，形成栅极沟槽。本发明使形成的图案化掺杂多晶硅层的截面宽度小于所述非掺杂多晶硅层的截面宽度，可确保获得轮廓较佳的金属栅极。

Description

栅极沟槽以及半导体器件的制造方法

技术领域

本发明涉及集成电路制造领域，特别是涉及一种栅极沟槽以及半导体器件的制造方法。

背景技术

当半导体器件制造技术发展到深亚微米(deep submicron)工艺时，集成电路的集成度越来越高，半导体器件的尺寸越来越小。这些缩小尺寸的工艺通常能增加生产效率并使用较低的生产成本，但是，这样的微缩化也产生相对较高的功率消耗值，因此需要使用低功率消耗的器件，例如互补型金属氧化物半导体(CMOS)器件来适应。

CMOS器件一般是由栅极氧化层和多晶硅栅极所形成，但是，随着半导体器件尺寸的缩小，业界尝试使用高介电常数的栅极介电层以及金属栅极取代传统的栅极氧化层和多晶硅栅极。一般的，所述CMOS器件可利用栅极最后(metalgate last)工艺，也称为置换多晶硅栅极(replacement poly gate)工艺来完成。

具体请参考图1A～1D，其为现有的半导体器件的制造方法的各步骤相应结构的剖面示意图。

如图1A所示，首先，提供具有第一区域101和第二区域102的半导体衬底100。该半导体衬底100中还可形成有其它结构，为简化，所述半导体衬底100以空白结构代替。然后，在半导体衬底100上形成非掺杂多晶硅层130。

如图1B所示，随后，在所述非掺杂多晶硅层130上形成图案化光阻层(图中未示)，并以所述图案化光阻层为掩膜，刻蚀所述非掺杂多晶硅层130，以形成图案化非掺杂多晶硅层131，所述图案化非掺杂多晶硅层131也被称为虚拟栅极(dummy poly)。

如图1C所示，其后，在图案化非掺杂多晶硅层131的侧壁形成侧壁层140。

如图1D所示，接着，去除所述图案化非掺杂多晶硅层131，以在所述第一区域101上形成第一栅极沟槽141，并在第二区域102上形成第二栅极沟槽142。

最后，在所述第一栅极沟槽141内形成第一金属栅极，并在所述第二栅极沟槽142内形成第二金属栅极。

然而，在实际生产中发现，在刻蚀非掺杂多晶硅层130时，所述非掺杂多晶硅层130的底部经常会出现欠刻蚀的情况，导致图案化非掺杂多晶硅层131底部出现如图1B中圆圈所示的足型缺陷(footing defect)，即所述图案化非掺杂多晶硅层131底部有残留的多晶硅未被刻蚀掉，这将导致形成的第一栅极沟槽141和第二栅极沟槽142的轮廓不佳，第一栅极沟槽141和第二栅极沟槽142底部的截面宽度大于其顶部的截面宽度，在后续形成金属栅极时，金属材料难以填充到所述第一栅极沟槽141和第二栅极沟槽142的底部角落处，使得最终形成的第一金属栅极和第二金属栅极的轮廓(profile)不理想。

并且，即使刻蚀非掺杂多晶硅层130时未出现欠刻蚀的情况，金属材料也很难完全填充到所述栅极沟槽141和第二栅极沟槽142的底部角落处，极易导致栅极沟槽141和第二栅极沟槽142的底部出现空隙，使得最终形成的金属栅极的轮廓不佳，影响半导体器件的电性能。

发明内容

本发明提供一种栅极沟槽以及半导体器件的制造方法，以解决现有的技术形成的栅极沟槽的轮廓不佳，影响半导体器件的电性能的问题。

为解决上述技术问题，本发明提供一种栅极沟槽的制造方法，包括：在半导体衬底上依次形成掺杂多晶硅层和非掺杂多晶硅层；刻蚀所述非掺杂多晶硅层和掺杂多晶硅层，形成图案化非掺杂多晶硅层和图案化掺杂多晶硅层，所述图案化掺杂多晶硅层的截面宽度小于所述图案化非掺杂多晶硅层的截面宽度；在所述图案化非掺杂多晶硅层和图案化掺杂多晶硅层的侧壁形成侧壁层；去除所述图案化非掺杂多晶硅层和图案化掺杂多晶硅层，形成栅极沟槽。

在所述栅极沟槽的制造方法中，所述掺杂多晶硅层中掺杂有磷离子。在所述栅极沟槽的制造方法中，所述掺杂多晶硅层的厚度为

在所述栅极沟槽的制造方法中，所述掺杂多晶硅层是利用低压化学气相沉积的方式形成的。

在所述栅极沟槽的制造方法中，刻蚀所述非掺杂多晶硅层和掺杂多晶硅层采用的刻蚀气体为溴化氢、氦气和氧气的混合气体。

在所述栅极沟槽的制造方法中，在半导体衬底上形成掺杂多晶硅层和非掺杂多晶硅层之前，还包括：在所述半导体衬底上形成栅极氧化层。

在所述栅极沟槽的制造方法中，在图案化非掺杂多晶硅层和图案化掺杂多晶硅层的侧壁形成侧壁层之前，还包括：湿法清洗所述半导体衬底。

在所述栅极沟槽的制造方法中，去除所述图案化非掺杂多晶硅层和图案化掺杂多晶硅层之前，还包括：在所述半导体衬底上形成层间介电层；进行化学机械研磨工艺，直至暴露所述图案化非掺杂多晶硅层。

本发明还提供一种半导体器件的制造方法，包括：提供具有第一区域和第二区域的半导体衬底；在所述半导体衬底上依次形成掺杂多晶硅层和非掺杂多晶硅层；刻蚀所述非掺杂多晶硅层和掺杂多晶硅层，对应所述第一区域和第二区域分别形成图案化非掺杂多晶硅层和图案化掺杂多晶硅层，所述图案化掺杂多晶硅层的截面宽度小于所述图案化非掺杂多晶硅层的截面宽度；在所述图案化非掺杂多晶硅层和图案化掺杂多晶硅层的侧壁形成侧壁层；去所述除图案化非掺杂多晶硅层和图案化掺杂多晶硅层，以在所述第一区域上形成第一栅极沟槽，并在所述第二区域上形成第二栅极沟槽；在所述第一栅极沟槽内形成第一金属栅极，并在所述第二栅极沟槽内形成第二金属栅极。

在所述半导体器件的制造方法中，所述掺杂多晶硅层中掺杂有磷离子。在所述半导体器件的制造方法中，所述掺杂多晶硅层的厚度为

在所述半导体器件的制造方法中，所述掺杂多晶硅层是利用低压化学气相沉积的方式形成的。

在所述半导体器件的制造方法中，刻蚀非掺杂多晶硅层和掺杂多晶硅层采用的刻蚀气体为溴化氢、氦气和氧气的混合气体。

在所述半导体器件的制造方法中，在半导体衬底上形成掺杂多晶硅层和非掺杂多晶硅层之前，还包括：在所述半导体衬底上形成栅极氧化层。

在所述半导体器件的制造方法中，在图案化非掺杂多晶硅层和图案化掺杂多晶硅层的侧壁形成侧壁层之前，还包括：湿法清洗所述半导体衬底。

在所述半导体器件的制造方法中，去除所述图案化非掺杂多晶硅层和图案化掺杂多晶硅层之前，还包括：在所述半导体衬底上形成层间介电层；进行化学机械研磨工艺，直至暴露所述图案化非掺杂多晶硅层。

在所述半导体器件的制造方法中，在所述第一栅极沟槽内形成第一金属栅极，并在所述第二栅极沟槽内形成第二金属栅极的步骤包括：在所述第一栅极沟槽和第二栅极沟槽内形成高介电常数介电层；在所述第一栅极沟槽内形成N型金属层；在所述第一栅极沟槽和第二栅极沟槽内形成P型金属层；在所述第一栅极沟槽和第二栅极沟槽内填充材料层。

由于采用了以上技术方案，与现有技术相比，本发明具有以下优点：

本发明在形成非掺杂多晶硅层之前，先在半导体衬底上形成掺杂多晶硅层，利用掺杂多晶硅比非掺杂多晶硅具有更快的刻蚀速率的特点，同时刻蚀所述掺杂多晶硅层和非掺杂多晶硅层后，使形成的图案化掺杂多晶硅层的截面宽度小于图案化非掺杂多晶硅层的截面宽度，以使后续形成的栅极沟槽底部的截面宽度小于栅极沟槽顶部的截面宽度，有利于金属材料的填充，可确保获得轮廓较佳的金属栅极，提高了半导体器件的电性能。

附图说明

图1A～1D为现有半导体器件的制造方法的各步骤相应结构的剖面示意图；

图2为本发明实施例所提供的栅极沟槽的制造方法的流程图；

图3A～3D为本发明实施例所提供的栅极沟槽的制造方法的各步骤相应结构的剖面示意图；

图4为本发明实施例所提供的半导体器件的制造方法的流程图；

图5A～5H为本发明实施例所提供的半导体器件的制造方法的各步骤相应结构的剖面示意图。

具体实施方式

在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明的核心思想在于，提供一种栅极沟槽以及半导体器件的制造方法，该制造方法在形成非掺杂多晶硅层之前，先在半导体衬底上形成掺杂多晶硅层，利用掺杂多晶硅比非掺杂多晶硅具有更快的刻蚀速率的特点，同时刻蚀所述掺杂多晶硅层和非掺杂多晶硅层后，使形成的图案化掺杂多晶硅层的截面宽度小于图案化非掺杂多晶硅层的截面宽度，以使后续形成栅极沟槽底部的截面宽度小于栅极沟槽顶部的截面宽度，有利于金属材料的填充，可确保获得轮廓较佳的金属栅极，提高了半导体器件的电性能。

请参考图2，其为本发明实施例所提供的栅极沟槽的制造方法的流程图，结合图2，该栅极沟槽的制造方法包括以下步骤：

步骤S210，在半导体衬底上依次形成掺杂多晶硅层和非掺杂多晶硅层；

步骤S220，刻蚀所述非掺杂多晶硅层和掺杂多晶硅层，形成图案化非掺杂多晶硅层和图案化掺杂多晶硅层，所述图案化掺杂多晶硅层的截面宽度小于所述图案化非掺杂多晶硅层的截面宽度；

步骤S230，在所述图案化非掺杂多晶硅层和图案化掺杂多晶硅层的侧壁形成侧壁层；

步骤S240，去除所述图案化非掺杂多晶硅层和图案化掺杂多晶硅层，形成栅极沟槽。

下面将结合剖面示意图对本发明的栅极沟槽的制造方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

参照图3A，并结合步骤S210，首先，提供半导体衬底300，并在半导体衬底300上依次形成掺杂多晶硅层320和非掺杂多晶硅层330。

所述半导体衬底300可以是硅衬底，所述半导体衬底300还可包括硅锗、砷化镓或其它合适的半导体材料；当然，所述半导体衬底300中还可包括掺杂区域，例如P阱或N阱；并且，所述半导体衬底300中还可包括掩埋层或外延层；此外，所述半导体衬底300中还可形成有浅沟槽隔离结构301。

本发明的关键步骤是，在形成非掺杂多晶硅层330之前，先在半导体衬底300上形成掺杂多晶硅层320，所述掺杂多晶硅层320具有比非掺杂多晶硅层330更快的刻蚀速率。

在本实施例中，所述掺杂多晶硅层320中掺杂有磷离子；当然，在本发明其它实施例中，掺杂多晶硅层320中也可掺入其它杂质离子，例如硼离子。

所述掺杂多晶硅层320的厚度为该厚度可确保后续形成的栅极沟槽的底部的截面宽度略小于顶部的截面宽度，即可使栅极沟槽呈上大下小的梯形状。当然，可通过调整掺杂多晶硅层320的厚度相应的调整栅极沟槽的形状。此外，由于多晶硅的掺杂浓度与刻蚀速率成单调递增关系，因此还可通过调整掺杂多晶硅层320的掺杂浓度相应的调整栅极沟槽的形状。

所述掺杂多晶硅层320可利用低压化学气相沉积的方式形成，可在炉管内沉积多晶硅的同时掺入杂质离子。所述非掺杂多晶硅层330也可利用低压化学气相沉积的方式形成，当然，所述非掺杂多晶硅层330无需掺入杂质离子。

在本实施例中，在半导体衬底300上形成掺杂多晶硅层320和非掺杂多晶硅层330的步骤之前，还可以先在半导体衬底300上形成栅极氧化层310，所述栅极氧化层310可通过高温炉管氧化或原位水蒸气氧化(ISSG)的方式形成。

如图3B所示，并结合步骤S220，接着，在所述非掺杂多晶硅层330上形成图案化光阻层(未图示)，并以所述图案化光阻层为掩膜，刻蚀所述非掺杂多晶硅层330和掺杂多晶硅层320，以形成图案化非掺杂多晶硅层331和图案化掺杂多晶硅层321。由于掺杂多晶硅比非掺杂多晶硅具有更快的刻蚀速率，同时刻蚀掺杂多晶硅层320和非掺杂多晶硅层330后，形成的图案化掺杂多晶硅层321的截面宽度小于所述图案化非掺杂多晶硅层331的截面宽度。

优选的，刻蚀所述非掺杂多晶硅层330和掺杂多晶硅层320时所采用的刻蚀气体为溴化氢、氦气和氧气的混合气体，本领域技术人员可通过实验获知具体的工艺参数，在此不再赘述。

在本实施例中，在步骤S220之后，还可以利用湿法清洗的方式清洗所述半导体衬底300，以去除所述半导体衬底300上残留的光阻和其它污染物。所述湿法清洗步骤使用的清洗液可以是硫酸和双氧水的混合液体。

如图3C所示，并结合步骤S230，接下来，在所述图案化非掺杂多晶硅层331和图案化掺杂多晶硅层321的侧壁形成侧壁层340。

在本实施例中，在步骤S230之后，去除所述图案化非掺杂多晶硅层331和图案化掺杂多晶硅层321之前，还可以先在所述半导体衬底300上形成层间介电层(ILD)薄膜，并进行化学机械研磨工艺，研磨掉多余的层间介电层薄膜，直至暴露所述图案化非掺杂多晶硅层331的顶部，以使最终形成的层间介电层(ILD)350的顶部与图案化非掺杂多晶硅层331的顶部齐平。

如图3D所示，并结合步骤S240，接着，去除所述图案化非掺杂多晶硅层331和图案化掺杂多晶硅层321，以形成栅极沟槽341。由于图案化掺杂多晶硅层321的截面宽度小于非掺杂多晶硅层331的截面宽度，因此形成的栅极沟槽341底部的截面宽度小于栅极沟槽顶部的截面宽度，有利于后续的金属材料的填充，可确保获得轮廓较佳的金属栅极，提高了半导体器件的电性能。

可选的，可通过干法刻蚀、湿法刻蚀或者干法与湿法刻蚀相结合的方式去除所述图案化非掺杂多晶硅层331和图案化掺杂多晶硅层321。

本发明还提供一种半导体器件的制造方法，具体请参考图4，其为本发明实施例所提供的半导体器件的制造方法的流程图，该方法包括以下步骤：

步骤S410，提供具有第一区域和第二区域的半导体衬底；

步骤S420，在所述半导体衬底上依次形成掺杂多晶硅层和非掺杂多晶硅层；

步骤S430，刻蚀所述非掺杂多晶硅层和掺杂多晶硅层，对应所述第一区域和第二区域分别形成图案化非掺杂多晶硅层和图案化掺杂多晶硅层，所述图案化掺杂多晶硅层的截面宽度小于所述图案化非掺杂多晶硅层的截面宽度；

步骤S440，在所述图案化非掺杂多晶硅层和图案化掺杂多晶硅层的侧壁形成侧壁层；

步骤S450，去除所述图案化非掺杂多晶硅层和图案化掺杂多晶硅层，以在所述第一区域上形成第一栅极沟槽，并在所述第二区域上形成第二栅极沟槽；

步骤S460，在所述第一栅极沟槽内形成第一金属栅极，并在所述第二栅极沟槽内形成第二金属栅极。

具体请参考图5A～5H，其为本发明实施例所提供的半导体器件的制造方法的各步骤相应结构的剖面示意图。

如图5A所示，并结合步骤S410和步骤S420，首先，提供具有第一区域501和第二区域502的半导体衬底500，并在所述半导体衬底500上依次形成掺杂多晶硅层520和非掺杂多晶硅层530。

如图5B所示，并结合步骤S430，接着，在所述非掺杂多晶硅层530上形成图案化光阻层，并刻蚀所述非掺杂多晶硅层530和掺杂多晶硅层520，以形成图案化非掺杂多晶硅层531和图案化掺杂多晶硅层521，所述图案化掺杂多晶硅层521的截面宽度小于所述图案化非掺杂多晶硅层531的截面宽度。

如图5C所示，并结合步骤S440，接下来，在所述图案化非掺杂多晶硅层531和图案化掺杂多晶硅层521的侧壁形成侧壁层540。

如图5D所示，并结合步骤S450，去除所述图案化非掺杂多晶硅层531和图案化掺杂多晶硅层521，以在所述第一区域501上形成第一栅极沟槽541，并在所述第二区域502上形成第二栅极沟槽542。由于图案化掺杂多晶硅层521的截面宽度小于非掺杂多晶硅层531的截面宽度，因此形成的第一栅极沟槽541和第二栅极沟槽542底部的截面宽度小于其顶部的截面宽度。

最后，在所述第一栅极沟槽541内形成第一金属栅极，并在所述第二栅极沟槽542内形成第二金属栅极。在本实施例中，第一金属栅极和第二金属栅极是通过以下步骤形成的：

如图5E所示，首先，在所述第一栅极沟槽541和第二栅极沟槽542内形成高介电常数介电层560，所述高介电常数介电层560覆盖第一栅极沟槽541和第二栅极沟槽542的底部和侧壁。

如图5F所示，在所述第一栅极沟槽541内形成N型金属层570，所述N型金属层570也称为N型功函数金属层，所述N型金属层570覆盖所述第一栅极沟槽541的底部，所述N型金属层的材质为Ti、Ag、Ta、Mn或Zr中的一种或其任意组合。

如图5G所示，在所述第一栅极沟槽541和第二栅极沟槽542内形成P型金属层570，所述P型金属层580也称为P型功函数金属层，所述P型金属层580覆盖第一栅极沟槽541和第二栅极沟槽542的底部，所述P型金属层580的材质可以为WN、TaN、Rn或TiN中的一种或其任意组合。

如图5H所示，之后，在所述第一栅极沟槽541和第二栅极沟槽542内填充材料层590，所述材料层590填满所述第一栅极沟槽541和第二栅极沟槽542，进而形成第一金属栅极和第二金属栅极。所述材料层590的材质可以为铝或钨。

由于该半导体器件的制造方法在形成非掺杂多晶硅层530之前，先在半导体衬底500上形成掺杂多晶硅层520，利用掺杂多晶硅比非掺杂多晶硅具有更快的刻蚀速率的特点，同时刻蚀所述掺杂多晶硅层和非掺杂多晶硅层后，使形成的图案化掺杂多晶硅层521的截面宽度小于所述非掺杂多晶硅层531的截面宽度，使后续形成的第一栅极沟槽541和第二栅极沟槽542底部的截面宽度小于顶部的截面宽度，有利于金属材料的填充，可确保获得轮廓较佳的第一金属栅极和第二金属栅极，提高了半导体器件的电性能。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (17)

1.一种栅极沟槽的制造方法，包括：

在半导体衬底上依次形成掺杂多晶硅层和非掺杂多晶硅层；

刻蚀所述非掺杂多晶硅层和掺杂多晶硅层，形成图案化非掺杂多晶硅层和图案化掺杂多晶硅层，所述图案化掺杂多晶硅层的截面宽度小于所述图案化非掺杂多晶硅层的截面宽度；

在所述图案化非掺杂多晶硅层和图案化掺杂多晶硅层的侧壁形成侧壁层；

去除所述图案化非掺杂多晶硅层和图案化掺杂多晶硅层，形成栅极沟槽。

2.如权利要求1所述的栅极沟槽的制造方法，其特征在于，所述掺杂多晶硅层中掺杂有磷离子。

3.如权利要求1所述的栅极沟槽的制造方法，其特征在于，所述掺杂多晶硅层的厚度为

4.如权利要求1所述的栅极沟槽的制造方法，其特征在于，所述掺杂多晶硅层是利用低压化学气相沉积的方式形成的。

5.如权利要求1所述的栅极沟槽的制造方法，其特征在于，刻蚀所述非掺杂多晶硅层和掺杂多晶硅层时所采用的刻蚀气体为溴化氢、氦气和氧气的混合气体。

6.如权利要求1至5中任一项所述的栅极沟槽的制造方法，其特征在于，在半导体衬底上形成掺杂多晶硅层和非掺杂多晶硅层之前，还包括：在所述半导体衬底上形成栅极氧化层。

7.如权利要求1至5中任一项所述的栅极沟槽的制造方法，其特征在于，在图案化非掺杂多晶硅层和图案化掺杂多晶硅层的侧壁形成侧壁层之前，还包括：湿法清洗所述半导体衬底。

8.如权利要求1至5中任一项所述的栅极沟槽的制造方法，其特征在于，去除所述图案化非掺杂多晶硅层和图案化掺杂多晶硅层之前，还包括：

在所述半导体衬底上形成层间介电层；

进行化学机械研磨工艺，直至暴露所述图案化非掺杂多晶硅层。

9.一种半导体器件的制造方法，包括：

提供具有第一区域和第二区域的半导体衬底；

在所述半导体衬底上依次形成掺杂多晶硅层和非掺杂多晶硅层；

刻蚀所述非掺杂多晶硅层和掺杂多晶硅层，对应所述第一区域和第二区域分别形成图案化非掺杂多晶硅层和图案化掺杂多晶硅层，所述图案化掺杂多晶硅层的截面宽度小于所述图案化非掺杂多晶硅层的截面宽度；

在所述图案化非掺杂多晶硅层和图案化掺杂多晶硅层的侧壁形成侧壁层；

去除所述图案化非掺杂多晶硅层和图案化掺杂多晶硅层，以在所述第一区域上形成第一栅极沟槽，并在所述第二区域上形成第二栅极沟槽；

在所述第一栅极沟槽内形成第一金属栅极，并在所述第二栅极沟槽内形成第二金属栅极。

10.如权利要求9所述的半导体器件的制造方法，其特征在于，所述掺杂多晶硅层中掺杂有磷离子。

11.如权利要求9所述的半导体器件的制造方法，其特征在于，所述掺杂多晶硅层的厚度为

12.如权利要求9所述的半导体器件的制造方法，其特征在于，所述掺杂多晶硅层是利用低压化学气相沉积的方式形成的。

13.如权利要求9所述的半导体器件的制造方法，其特征在于，刻蚀非掺杂多晶硅层和掺杂多晶硅层时所采用的刻蚀气体为溴化氢、氦气和氧气的混合气体。

14.如权利要求9所述的半导体器件的制造方法，其特征在于，在半导体衬底上形成掺杂多晶硅层和非掺杂多晶硅层之前，还包括：在所述半导体衬底上形成栅极氧化层。

15.如权利要求9所述的半导体器件的制造方法，其特征在于，在图案化非掺杂多晶硅层和图案化掺杂多晶硅层的侧壁形成侧壁层之前，还包括：湿法清洗所述半导体衬底。

16.如权利要求9所述的半导体器件的制造方法，其特征在于，去除所述图案化非掺杂多晶硅层和图案化掺杂多晶硅层之前，还包括：

在所述半导体衬底上形成层间介电层；

进行化学机械研磨工艺，直至暴露所述图案化非掺杂多晶硅层。

17.如权利要求9至16中任一项所述的半导体器件的制造方法，其特征在于，在所述第一栅极沟槽内形成第一金属栅极，并在所述第二栅极沟槽内形成第二金属栅极的步骤包括：

在所述第一栅极沟槽和第二栅极沟槽内形成高介电常数介电层；

在所述第一栅极沟槽内形成N型金属层；

在所述第一栅极沟槽和第二栅极沟槽内形成P型金属层；

在所述第一栅极沟槽和第二栅极沟槽内填充材料层。

Images