CN101770944A - 半导体器件栅极的制作方法 - Google Patents

半导体器件栅极的制作方法 Download PDF

Info

Publication number
CN101770944A
CN101770944A CN200810208080A CN200810208080A CN101770944A CN 101770944 A CN101770944 A CN 101770944A CN 200810208080 A CN200810208080 A CN 200810208080A CN 200810208080 A CN200810208080 A CN 200810208080A CN 101770944 A CN101770944 A CN 101770944A
Authority
CN
China
Prior art keywords
polysilicon layer
layer
polysilicon
thickness
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810208080A
Other languages
English (en)
Other versions
CN101770944B (zh
Inventor
居建华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2008102080804A priority Critical patent/CN101770944B/zh
Publication of CN101770944A publication Critical patent/CN101770944A/zh
Application granted granted Critical
Publication of CN101770944B publication Critical patent/CN101770944B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种半导体器件栅极的制作方法，在半导体衬底上生成栅氧化层之后，在所述栅氧化层上形成栅极多晶硅层，关键在于，形成栅极多晶硅层的方法包括：在所述栅氧化层上沉积第一多晶硅层；对所述第一多晶硅层进行预掺杂；在所述预掺杂的第一多晶硅层上沉积第二多晶硅层；在所述第二多晶硅层上形成图案化的掩膜层并刻蚀第一多晶硅层和第二多晶硅层；移除图案化的掩膜层。应用本发明避免了去除掩膜层过程中对预掺杂多晶硅层造成损伤，导致器件失效的问题。

Description

半导体器件栅极的制作方法
技术领域
本发明涉及半导体集成电路制作技术领域，特别涉及一种半导体器件栅极的制作方法。
背景技术
目前，半导体器件一般包括半导体衬底、位于衬底上面的栅氧化层以及沉积于栅氧化层上面的栅极多晶硅层。随着半导体技术的发展，半导体器件的运行速度越来越快，芯片电路的集成度越来越高，对电源消耗的越来越低，从而使得半导体器件的栅极多晶硅层的特征尺寸、栅氧化层的厚度等参数逐渐变小，对于65纳米或更高精度的技术代而言，对多晶硅层进行蚀刻之前进行离子掺杂的预掺杂技术，已经被广泛应用。
预掺杂可以改善金属氧化物半导体(Metal Oxide Semiconductor，MOS)晶体管阈值电压和驱动电流的特性，对于MOS晶体管中的NMOS晶体管，通过离子注入的方法，将n型杂质如磷离子掺入其栅极多晶硅层。现有技术NMOS晶体管栅极的形成方法如剖面图1A至1D所示。如图1A所示，首先需在半导体衬底100上生成栅氧化层110，然后在栅氧化层110上沉积多晶硅层120，并进行离子注入130，将杂质植入多晶硅层120中，并对植入杂质的多晶硅层进行淬火过程，使注入的离子均匀分布。接下来如图1B所示，在植入杂质的多晶硅层120”上，形成图案化的掩膜层140。然后如图1C所示，继续以图案化的掩膜层140为掩膜刻蚀植入杂质的多晶硅层120”。最后，如图1D所示，利用氧气等离子灰化方法去除掩膜层140。但是NMOS晶体管使用了磷掺杂，由于磷元素的存在，在淬火过程中磷会发生物理效应，使多晶硅层120”的多晶硅晶粒变大，晶粒长大过快而造成多晶硅层120”表面应力不同，这样，在去除掩膜层140时应力大的地方去除速度快，应力小的地方去除速度慢，会在多晶硅层表面形成凹陷，造成多晶硅层120”的损伤，最终形成图1D中的多晶硅层120’。这种多晶硅层表面的凹陷损伤会导致NMOS在之后的源漏重掺杂工艺过程中，离子直接穿过多晶硅层和栅氧化层进入沟道，使得NMOS器件的开启电压Vt变小，而NMOS器件的静态漏电流Ioff变大。如果这种多晶硅层表面的凹陷发生在半导体器件如电路中静态存储器SRAM的栅极中，就会使得SRAM中的器件开启电压Vt对称性变差而失效。
发明内容
有鉴于此，本发明的主要目的在于提供一种半导体器件栅极的制作方法，能够解决使用磷掺杂的NMOS晶体管，在去除掩膜层时造成预掺杂的多晶硅层的损伤，使器件失效的问题。
为达到上述目的，本发明的技术方案具体是这样实现的：
本发明提供了一种半导体器件栅极的制作方法，在半导体衬底上生成栅氧化层之后，在所述栅氧化层上形成栅极多晶硅层，关键在于，所述形成栅极多晶硅层的方法包括：
在所述栅氧化层上沉积第一多晶硅层；
对所述第一多晶硅层进行预掺杂；
在所述预掺杂的第一多晶硅层上沉积第二多晶硅层；
在所述第二多晶硅层上形成图案化的掩膜层并刻蚀第一多晶硅层和第二多晶硅层；
移除图案化的掩膜层。
对所述第一多晶硅层进行预掺杂之后，该方法进一步包括对所述预掺杂了的第一多晶硅层进行淬火处理的步骤。
所述第二多晶硅层的厚度为所述栅极多晶硅层的厚度减去第一多晶硅层的厚度。
所述栅极多晶硅层的厚度为1000
Figure G2008102080804D0000031
时，所述第一多晶硅层的厚度为300
Figure G2008102080804D0000032
～700
对所述第一多晶硅层进行预掺杂采用离子注入，所述离子为磷离子，注入剂量为2.0E15至5.0E15原子/立方厘米。
所述移除图案化的掩膜层采用氧气等离子灰化方法。
由上述的技术方案可见，本发明提供的一种半导体器件栅极的制作方法，多晶硅层的沉积分为两次完成：第一次沉积第一多晶硅层；然后对第一多晶硅层进行预掺杂；在预掺杂的第一多晶硅层上沉积第二多晶硅层。对于使用磷预掺杂的NMOS晶体管，由于灰化去除掩膜层时，直接接触的是无掺杂的第二多晶硅层，避免了对多晶硅层由于磷掺杂存在而造成损伤，导致器件失效的问题。
附图说明
图1A至图1D为现有技术制作NMOS晶体管栅极的剖面示意图。
图2为本发明NMOS晶体管栅极制作方法的流程图。
图3A至图3F为本发明NMOS晶体管栅极制作方法的剖面示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
本发明提供的半导体器件栅极制作方法特别适用于沟道尺寸在65nm及以下的半导体器件栅极的制作。
图2为根据本发明实施例的NMOS晶体管栅极制作方法的流程图，其在此不应过度限制本发明保护的范围。如图2所示，步骤201，在半导体衬底上形成栅氧化层；步骤202，在所述栅氧化层上形成第一多晶硅层；步骤203，对所述第一多晶硅层进行预掺杂，并进行淬火处理过程；步骤204，在所述预掺杂的第一多晶硅层上沉积第二多晶硅层；步骤205，在所述第二多晶硅层上形成图案化的掩膜层并刻蚀第一多晶硅层和第二多晶硅层；步骤206，移除图案化的掩膜层。步骤205中刻蚀之后的第一、第二多晶硅层即为本发明实施例制作的栅极多晶硅层。
图3A至图3F的剖面图，详细说明如图2所示的本发明NMOS晶体管栅极的制作方法。图3A为首先需在半导体衬底100上生成栅氧化层110，然后在栅氧化层110上沉积第一多晶硅层320。
本实施例中，沉积第一多晶硅层320的方法为现有技术的化学气相沉积方法。现有技术沉积多晶硅层120的厚度大约为1000
Figure G2008102080804D0000041
，本发明中多晶硅层的沉积分为两次完成，第一多晶硅层320是在第一次沉积的时候完成，沉积厚度为300
Figure G2008102080804D0000042
～700
Figure G2008102080804D0000043
接下来如图3B所示，用离子注入130的方法对第一多晶硅层320进行预掺杂，并进行淬火过程，使注入的离子均匀分布。磷离子的注入剂量为2.0E15至5.0E15原子/立方厘米，注入能量为3～10Kev。预掺杂过程中，杂质离子进入第一多晶硅层320，掺杂的多晶硅层320用320’表示。
然后如图3C所示，在预掺杂的第一多晶硅层320’上沉积第二多晶硅层330，本实施例中，沉积第二多晶硅层330的方法也为现有技术的化学气相沉积方法。第二多晶硅层330是在第二次沉积的时候完成，由于要保证多晶硅层的总厚度为1000，所以第二多晶硅层330的沉积厚度在大约700
Figure G2008102080804D0000045
～300
Figure G2008102080804D0000046
如图3D所示，在所述第二多晶硅层330上形成图案化的掩膜层340。本实施例中，利用现有的旋涂工艺形成由光阻胶构成的掩膜层340，并利用曝光、显影等光刻工艺图案化所述掩膜层以定义栅极的位置。
如图3E所示，以图案化的掩膜层340为掩膜，刻蚀第一多晶硅层320’和第二多晶硅层330。
最后，如图3F所示，去除掩膜层340。至此，栅极制作完成。本实施例中，利用氧气等离子灰化方法去除掩膜层340。由于灰化去除掩膜层340时，直接接触的是无掺杂的第二多晶硅层，没有掺杂的磷离子对第二多晶硅层的影响，不会造成第二多晶硅层表面应力不同，所以避免了在灰化去除掩膜层时，对多晶硅层表面的损伤。同时，对第一多晶硅层进行了预掺杂，也达到了改善阈值电压和驱动电流的要求。
本发明虽然以较佳实施例，尤其以较佳数字范围公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改。

Claims (6)

1.一种半导体器件栅极的制作方法，在半导体衬底上生成栅氧化层之后，在所述栅氧化层上形成栅极多晶硅层，其特征在于，所述形成栅极多晶硅层的方法包括：
在所述栅氧化层上沉积第一多晶硅层；
对所述第一多晶硅层进行预掺杂；
在所述预掺杂的第一多晶硅层上沉积第二多晶硅层；
在所述第二多晶硅层上形成图案化的掩膜层并刻蚀第一多晶硅层和第二多晶硅层；
移除图案化的掩膜层。
2.如权利要求1所述的方法，其特征在于，对所述第一多晶硅层进行预掺杂之后，该方法进一步包括对所述预掺杂了的第一多晶硅层进行淬火处理的步骤。
3.如权利要求1或2所述的方法，其特征在于，所述第二多晶硅层的厚度为所述栅极多晶硅层的厚度减去第一多晶硅层的厚度。
4.如权利要求3所述的方法，其特征在于，所述栅极多晶硅层的厚度为
Figure F2008102080804C0000011
时，所述第一多晶硅层的厚度为
Figure F2008102080804C0000012
5.如权利要求1或2所述的方法，其特征在于，对所述第一多晶硅层进行预掺杂采用离子注入，所述离子为磷离子，注入剂量为2.0E15至5.0E15原子/立方厘米。
6.如权利要求1或2所述的方法，其特征在于，所述移除图案化的掩膜层采用氧气等离子灰化方法。
CN2008102080804A 2008-12-29 2008-12-29 半导体器件栅极的制作方法 Expired - Fee Related CN101770944B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008102080804A CN101770944B (zh) 2008-12-29 2008-12-29 半导体器件栅极的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008102080804A CN101770944B (zh) 2008-12-29 2008-12-29 半导体器件栅极的制作方法

Publications (2)

Publication Number Publication Date
CN101770944A true CN101770944A (zh) 2010-07-07
CN101770944B CN101770944B (zh) 2012-02-08

Family

ID=42503725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102080804A Expired - Fee Related CN101770944B (zh) 2008-12-29 2008-12-29 半导体器件栅极的制作方法

Country Status (1)

Country Link
CN (1) CN101770944B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376576A (zh) * 2010-08-24 2012-03-14 中芯国际集成电路制造(上海)有限公司 栅极沟槽以及半导体器件的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100483635C (zh) * 2006-11-28 2009-04-29 中芯国际集成电路制造(上海)有限公司 半导体器件的栅极制造方法和半导体器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376576A (zh) * 2010-08-24 2012-03-14 中芯国际集成电路制造(上海)有限公司 栅极沟槽以及半导体器件的制造方法

Also Published As

Publication number Publication date
CN101770944B (zh) 2012-02-08

Similar Documents

Publication Publication Date Title
US7785979B2 (en) Integrated circuits comprising resistors having different sheet resistances and methods of fabricating the same
CN101207027B (zh) 半导体器件的栅极形成方法
CN101826457B (zh) 栅极及mos晶体管的制作方法
US9312378B2 (en) Transistor device
TW201436173A (zh) 互補式金屬氧化物半導體應用中移除閘極蓋罩層之方法
CN102637600B (zh) Mos器件制备方法
US20100001353A1 (en) SANOS Memory Cell Structure
CN101770944B (zh) 半导体器件栅极的制作方法
US10164073B2 (en) Apparatus and method for memory device
CN101154573A (zh) 半导体器件的栅极制造方法
CN103199013B (zh) 提高pmos栅氧负偏压温度不稳定性的方法
CN105304568A (zh) 一种降低高k金属栅器件阈值电压波动的方法
US8470664B2 (en) Methods of fabricating a dual polysilicon gate and methods of fabricating a semiconductor device using the same
CN101483140A (zh) 一种可减小漏电流的mos管制造方法
CN103531542A (zh) 减小负偏压温度不稳定性的cmos器件制作方法
CN104952804B (zh) 一种制作嵌入式闪存的方法
CN102097376A (zh) 半导体器件的制作方法
KR100889550B1 (ko) 반도체 소자 및 그의 제조 방법
US20030109087A1 (en) Method for manufacturing a thin film transistor of a semiconductor device
CN103972109A (zh) 减小负偏压温度不稳定性的mos器件制作方法
CN102610506A (zh) Bcd工艺中双栅极氧化层的刻蚀方法
CN104425271A (zh) Mos晶体管及其形成方法
CN105140113A (zh) 一种改善离子注入准直性的方法
CN102543824B (zh) 一种浅沟槽隔离制作方法
CN102110652B (zh) 嵌入式半导体器件的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120208

Termination date: 20181229

CF01 Termination of patent right due to non-payment of annual fee