CN102360311A - 计算机系统 - Google Patents
计算机系统 Download PDFInfo
- Publication number
- CN102360311A CN102360311A CN2011101202685A CN201110120268A CN102360311A CN 102360311 A CN102360311 A CN 102360311A CN 2011101202685 A CN2011101202685 A CN 2011101202685A CN 201110120268 A CN201110120268 A CN 201110120268A CN 102360311 A CN102360311 A CN 102360311A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- cpu
- mode
- interrupt
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/845—Systems in which the redundancy can be transformed in increased performance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Hardware Redundancy (AREA)
- Bus Control (AREA)
Abstract
本发明提供一种计算机系统，具有至少2个CPUA(2)、CPUB(6)、进行对CPUA(2)、CPUB(6)的中断的可编程的中断控制器(11)和比较CPUA(2)、CPUB(6)的输出的比较器(14)，其中，该计算机系统能够切换性能模式和安全模式来进行工作，上述性能模式是CPU分别执行不同的处理而提高性能的模式，上述安全模式是通过CPU执行相同处理并用比较器对照结果来检测故障的模式，能够按中断主要原因来设定1个或多个要中断的CPU，能够按中断主要原因来设定是以性能模式执行还是以安全模式执行的模式。在能切换性能模式和安全模式的双核微机中，在从性能模式向安全模式切换时能缩短CPU的待机时间。
Description
技术领域
本发明涉及具有多个CPU的微控制器等计算机系统，例如涉及有效适用于汽车的控制系统等的技术。
背景技术
微控制器(以下也简称“微机”)是被组装到家电产品、AV设备、移动电话、汽车和工业机械等设备中，按照存储在存储器中的程序进行处理，从而对各个设备进行控制的半导体集成电路。
在汽车中，由于控制装置的故障可能会导致事故，所以对包含微机的部件要求其具有高可靠性，并且将其设计成在发生故障时检测故障并启动安全功能，以使汽车不陷入危险状态。微机不仅对传感器、传动装置进行诊断来检测这些部件的故障，也需要检测微机自身的故障。
微机的故障检测有各种方法，常用的是通过将CPU二重化来使其进行同一处理，并始终比较总线值的方法。在非专利文献1中公开了主CPU和比较用CPU同时执行同一处理、用比较电路比较各自的结果的方法。
非专利文献2中提出了能够使2个CPU切换执行并行工作和二重化(冗长)比较工作的方式。当CPU取得Switch命令这一特殊命令时，其CPU停止工作，成为用于模式切换的待机状态。当2个CPU取得switch命令成为用于模式切换的待机状态时，CPU以新模式开始工作。在性能模式(并行工作)下性能得以提高，在安全模式(二重化比较工作)下用比较器对照CPU的输出，从而能够检测CPU的故障，安全性得以提高。
非专利文献1：“IEEE MICRO December 1984”杂志、“FaultTolerance Achieved in VLSI”
非专利文献2：论文集“International Conference on DependableSystems and Networks 2006”、45-54页、论文“A ReconfigurableGeneric Dual-Core Architecture”
发明内容
但是，上述的非专利文献1中，2个CPU总是进行二重化比较工作，安全性提高，但性能只是1个CPU的性能。
上述的非专利文献2中，由于是根据处理所必须的安全性的程度来切换并行工作和二重化比较工作，能够确保必要的安全性并提高性能。但是，由于2个CPU使用switch命令这一命令进行模式切换，因此先取得switch命令的CPU，在另一CPU取得switch命令之前的期间，成为待机状态。
在安全模式下，2个CPU同时取得switch命令，但在性能模式下，在不同的时刻取得命令。通常利用中断开始模式切换。通常，在微机中可以设定中断处理的优先级，选择中断请求中优先级最高的中断，在其高于CPU的中断屏蔽级时，CPU接受该中断。
在性能模式下，有时2个CPU的中断屏蔽级不同，一个CPU接受进行模式切换的中断请求，另一个CPU不接受该中断请求。在该情况下，先接受中断的CPU执行switch命令的模式切换，成为待机状态，后接受中断的CPU在取得switch命令之前成为待机状态，虽然是性能模式，但是单个CPU进行工作，CPU的处理效率降低。
因此，本发明的代表性目的在于提供一种在从性能模式切换到安全模式时，缩短CPU的待机时间，提高性能模式的CPU处理效率的计算机系统。
本发明的上述及其他目的和新特征，将通过本说明书的记载和附图而得以明确。
简要说明本申请公开的发明中的代表性技术方案如下。
即，代表性技术方案的概要是：一种计算机系统，具有至少2个CPU和进行对CPU的中断的可编程的中断控制器，能够按中断主要原因设定1个或多个要中断的CPU，在设定多个要中断的CPU时，有如下两种接受方法：从处于能接受中断的状态的CPU开始依次接受中断的方法，在所有要中断的CPU成为能够接受状态之后一起接受中断的方法。由此，在用至少2个的多个CPU进行同一中断处理时，出于交换结果并用软件对照来检测故障的目的，由于在作为对象的所有CPU成为能够接受中断状态之后才接受中断，因此能够缩短先成为能够接受中断的状态的CPU的待机时间。
代表性另一技术方案的概要是：一种计算机系统，具有至少2个CPU、进行对CPU的中断的可编程的中断控制器和比较CPU的输出的比较器，该计算机系统能够切换性能模式和安全模式来进行工作，上述性能模式是CPU分别执行不同的处理而提高性能的模式，上述安全模式是通过CPU执行相同处理并用比较器对照结果来检测故障的模式，能够按中断主要原因设定1个或多个要中断的CPU，能够按上述中断主要原因设定以上述性能模式执行还是以上述安全模式执行的模式。由此，例如，在当前正在执行的模式为性能模式时，当所选择的中断主要原因的模式为安全模式时，能够抑制向CPU输出其中断请求，在所有中断CPU成为能够接受中断的状态之后，使CPU的处理中断，将工作模式从性能模式切换到安全模式，向CPU输出中断请求，因此，在从性能模式向安全模式切换时，能够缩短CPU的待机时间。
简要说明本申请公开的发明中的代表性技术方案所得到的效果如下。
即，由代表性技术方案得到的效果是：在用至少2个的多个CPU进行同一中断处理时，作为对象的所有CPU成为可接受中断的状态而接受中断，从而能够缩短先成为可接受状态的CPU的待机时间。
由代表性技术方案得到的另一效果是：在从性能模式切换到安全模式时，能够缩短CPU的待机时间。
附图说明
图1是表示应用了本发明的计算机系统的第一实施方式中，具有2个CPU的双核微机一例的图。
图2是表示在第一实施方式中的中断请求优先级设定寄存器一例的图。
图3是表示第一实施方式中的中断CPU设定寄存器一例的图。
图4是表示第一实施方式中的中断模式设定寄存器一例的图。
图5是表示第一实施方式中的图1的中断控制器的内部构成及CPUA和CPUB的连接一例的图。
图6是详细表示第一实施方式中的图5的中断控制器的综合控制的工作一例的图。
图7是表示第一实施方式中的单独模式中断一例的时序图。
图8是表示第一实施方式中的同时模式中断一例的时序图。
图9是表示应用了本发明的计算机系统的第二实施方式中，具有2个CPU，可动态切换进行并行处理的性能模式和进行二重化对照处理的安全模式的双核微机一例的图。
图10是表示第二实施方式中的图9的中断控制器的内部构成及CPUA和CPUB的连接一例的图。
图11是详细表示第二实施方式中的图10的中断控制器的综合控制的工作一例的图。
图12是表示第二实施方式中在性能模式下工作中出现安全模式的中断时一例的时序图。
图13是表示第二实施方式中的CPU的状态寄存器(中断关系)一例的图。
图14是表示第一实施方式中、微机附带的使用说明书中关于中断接受方法的记载一例的图。
图15是表示第一实施方式中、微机附带的使用说明书中关于中断接受方法的记载一例的图。
图16是表示第一实施方式中、微机附带的使用说明书中关于中断接受方法的记载一例的图。
图17是表示第一实施方式中、微机附带的使用说明书中关于中断接受方法的记载一例的图。
图18是表示第一实施方式中、微机附带的使用说明书中关于中断接受方法的记载一例的图。
图19是表示第一实施方式中、微机附带的使用说明书中关于中断接受方法的记载一例的图。
图20是表示第二实施方式中、微机附带的使用说明书中关于中断接受方法的记载一例的图。
图21是表示第二实施方式中、微机附带的使用说明书中关于中断接受方法的记载一例的图。
图22是表示第二实施方式中、微机附带的使用说明书中关于中断接受方法的记载一例的图。
图23是表示第二实施方式中、微机附带的使用说明书中关于中断接受方法的记载一例的图。
图24是表示第二实施方式中、微机附带的使用说明书中关于中断接受方法的记载一例的图。
图25是表示第二实施方式中、微机附带的使用说明书中关于中断接受方法的记载一例的图。
图26是表示第二实施方式中、微机附带的使用说明书中关于中断接受方法的记载一例的图。
图27是表示第二实施方式中、微机附带的使用说明书中关于中断接受方法的记载一例的图。
标号说明
1...微机
2...CPUA
3...存储器A
4...CPUA总线
5...总线桥A
6...CPUB
7...存储器B
8...CPUB总线
9...总线桥B
10...系统总线
11...中断控制器
12...外围组件A
13...外围组件L
14...比较器
1100-1103...中断请求优先级设定寄存器
1104、1105...中断CPU设定寄存器
1106...中断模式设定寄存器
1107...优先顺序判定A
1108...比较器
1109...屏蔽
1110...优先顺序判定B
1111...比较器
1112...屏蔽
1113...综合控制
具体实施方式
以下，参照附图来详细说明本发明的实施方式。并且，在用于说明实施例的所有附图中，对同样的构件标注相同附图标记且省略其重复说明。
<第一实施方式>
图1是表示应用了本发明的计算机系统的第一实施方式中，具有2个CPU的双核微机一例的图。本实施方式的微机(MCU)1由CPUA2和CPUB6、存储器A3和存储器B7、CPUA总线4和CPUB总线8、总线桥A5和总线桥B9、系统总线10、中断控制器11、外围组件A12～外围组件L13等构成。
CPUA2是执行命令来进行运算和数据传输等处理的处理器。存储器A3存储CPUA2所执行的命令和处理的数据。CPUA总线4是用于CPUA2访问存储器A3等组件的总线。总线桥A5是在CPUA2访问利用系统总线10与外部连接的组件时对CPUA总线4和系统总线10进行连接控制的控制器。
CPUB6是执行命令来进行运算和数据传输等处理的处理器。存储器B7存储CPUB6所执行的命令和处理的数据。CPUB总线8是用于CPUB6访问存储器B7等组件的总线。总线桥B9是在CPUB6访问利用系统总线10与外部连接的组件时对CPUB总线8和系统总线10进行连接控制的控制器。
中断控制器11是在存在外部中断110或来自外围组件A12～L13的中断请求时选择预先设定的请求优先级最高的请求，使CPU进行中断的组件。
中断控制器11和外围组件A12的接口112包括来自外围组件A12的中断请求信号和表示接受到来自中断控制器11的中断的响应信号。
中断控制器11和外围组件L13的接口113包括来自外围组件L13的中断请求信号和表示接受到来自中断控制器11的中断的响应信号。
中断控制器11和CPUA2的接口114包括来自中断控制器11的中断请求信号和来自CPUA2的中断屏蔽信号。中断控制器11在所选择的中断主要原因的请求优先级为来自CPUA2的中断屏蔽信号的屏蔽级以上时输出中断请求。
中断控制器11和CPUB6的接口115包括来自中断控制器11的中断请求信号和来自CPUB6的中断屏蔽信号。中断控制器11在所选择的中断主要原因的请求优先级为来自CPUB6的中断屏蔽信号的屏蔽级以上时输出中断请求。
外围组件A12是例如将模拟输入120转换为数字信号的A/D转换器。
外围组件L13是例如经由通信接口130进行通信处理的组件。
图2是表示设定中断主要原因的请求优先级的中断请求优先级设定寄存器一例的图。该中断请求优先级设定寄存器例如内置于中断控制器11中。在此，表示存在4个外部中断主要原因和12个外围组件中断主要原因的情况。中断请求优先级设定寄存器IPR0、IPR1、IPR2、IPR3是16位的寄存器，分别用4位设定4个中断主要原因的请求优先级。IPR0的位15～12设定外部中断0(EO)、位11～8设定外部中断1(E1)、位7～4设定外部中断2(E2)、位3～0设定外部中断3(E3)。设定值是从B0000(B表示二进制数)到B1111这16个，数值越大，请求优先级越高。IPR1、IPR2、IPR3对外围组件中断A(PA)～L(PL)设定请求优先级。
图3是表示按中断主要原因设定中断CPU的中断CPU设定寄存器一例的图。该中断CPU设定寄存器例如内置于中断控制器11中。有设定对CPUA2的中断的中断CPU设定寄存器0(ICP0)、和设定对CPUB6的中断的中断CPU设定寄存器1(ICP1)。寄存器的各位与中断主要原因相对应，例如15位进行外部中断0的设定。当设定0时，即使有中断请求也不进行中断。当设定1时，进行中断请求。通过ICP0和ICP1的设定，能够按中断主要原因来选择不进行中断、CPUA中断、CPUB中断、CPUA和CPUB中断这4种中断方法。
图4是表示关于对CPUA和CPUB这二者进行中断设定的中断主要原因进行单独模式、同时模式的设定的中断模式设定寄存器IMD一例的图，上述单独模式是对成为可接受中断请求状态的CPU单独提出请求的模式，上述同时模式是在CPUA和CPUB这二者成为可接受状态之后同时提出请求的模式。该中断模式设定寄存器例如内置于中断控制器11中。寄存器的各位与中断主要原因相对应，例如11位进行外围组件中断A(PA)的设定。0表示单独模式，1表示同时模式。
图5是表示中断控制器11的内部构成及CPUA2和CPUB6的连接一例的图。中断控制器11由IPR0(1100)～IPR3(1103)、ICP0(1104)及ICP1(1105)、IMD(1106)等各寄存器、优先顺序判定A1107及优先顺序判定B1110、比较器1108及比较器1111、屏蔽1109及屏蔽1112、综合控制1113等各电路构成。
IPR0(1100)、IPR1(1101)、IPR2(1102)、IPR3(1103)是中断请求优先级设定寄存器。ICP0(1104)、ICP1(1105)是中断CPU设定寄存器。IMD(1106)是中断模式设定寄存器。
优先顺序判定A1107按照寄存器1100～1106的设定，从中断请求E0～PL中选择对CPUA2的请求优先级最高的请求、输出其请求优先级11070。将所选择的请求的模式(单独模式或同时模式)、中断编号(例如、E0是15、E1是14、...、PL是0等)作为属性信号11071而输出。
比较器1108比较对CPUA2的中断请求优先级11070和存储在CPUA2的状态寄存器SR的中断屏蔽位I3、I2、I1、I0(200)，在中断请求优先级11070高于中断屏蔽级200时，比较结果11080为1(有请求)。在中断请求优先级11070与中断屏蔽级200相同或比其小时，比较结果11080为0(无请求)。
屏蔽1109按照来自综合控制1113的屏蔽信号11130，进行比较结果11080的无效化。
优先顺序判定B1110按照寄存器1100～1106的设定，从中断请求E0～PL中选择对CPUB6的请求优先级最高的请求，并输出其请求优先级11100。将所选择的请求的模式、中断编号作为属性信号11101而输出。
比较器1111比较对CPUB6的中断请求优先级11100和存储在CPUB6的状态寄存器SR的中断屏蔽位I3、I2、I1、I0(600)，在中断请求优先级11100高于中断屏蔽级600时，比较结果11110为1(有请求)。在中断请求优先级11100与中断屏蔽级600相同或比其小时，比较结果11110为0(无请求)。
屏蔽1112按照来自综合控制1113的屏蔽信号11131，进行比较结果11110的无效化。
综合控制1113进行对CPUA2的中断和对CPUB6的中断的综合控制。输入中断属性信号11071、11101、比较结果11080、11110，并输出比较结果屏蔽信号11130、11131。若要仅述综合控制1113的要点，则是对CPUA2的中断和对CPUB6的中断仅在是单独模式的中断时不进行屏蔽。存在同时模式的中断请求时进行屏蔽。
图6是详细表示综合控制1113的工作一例的图。通过比较器输出、请求的模式、中断编号(一致/不一致)的组合认为有10种情况。A表示对CPUA2的中断，B表示对CPUB6的中断。
情况1是，比较器输出的AB都是0(无请求)时，无论请求的模式、中断编号如何，屏蔽信号为0(不屏蔽)。
情况2是，比较器输出的A是1(有请求)为单独模式，B为0，该情况下屏蔽信号为0。
情况3是，比较器输出的B是1为单独模式，A为0，该情况下屏蔽信号为0。
情况4是，比较器输出的A是1为单独模式，B是1为单独模式，该情况下屏蔽信号为0。
情况5是，比较器输出的A是1为同时模式，B是0，该情况下屏蔽信号A是1。这表示中断请求优先级高于CPUA2的屏蔽级，但不高于CPUB6的屏蔽级。为了在CPUB6的屏蔽级降低达到能接受中断请求之前不发出对CPUA2的中断请求，使屏蔽信号A为1，使请求无效。
情况6是，比较器输出的B是1为同时模式，A是0，该情况下屏蔽信号B是1。这表示中断请求优先级高于CPUB6的屏蔽级，但不高于CPUA2。为了在CPUA2的屏蔽级降低达到能接受中断请求之前，不发出对CPUB6的中断请求，使屏蔽信号B为1，使请求无效。
情况7是，比较器输出的A是1为单独模式，比较器输出的B是1为同时模式，该情况下屏蔽信号B是1。这表示CPUA2选择的单独模式的中断请求的优先级比CPUB6选择的同时模式的中断请求的优先级高。输出对CPUA2的中断请求，使对CPUB6的中断请求无效。
情况8是，比较器输出的A是1为同时模式，比较器输出的B是1为同时模式，该情况下屏蔽信号A是1。这表示CPUB6选择的单独模式的中断请求的优先级比CPUA2选择的同时模式的中断请求的优先级高。输出对CPUB6的中断请求，使对CPUA2的中断请求无效。
情况9是，比较器输出的AB都是1为同时模式、中断编号不一致，该情况下屏蔽信号AB为1。这表示CPUA2和CPUB6选择的同时模式的中断主要原因不同。但是，由于优先级的设定不是按每一CPU单独进行的，因此不可能出现该情况。
情况10是，比较器输出的AB都是1为同时模式，中断编号一致，该情况下屏蔽信号AB是0。在该条件下对CPUA2和CPUB6同时输出同时模式的中断。
图7是表示单独模式中断一例的时序图。CLK是用于使以CPU为首的微机的各功能组件工作的时钟。
(1)输入来自外围组件A12的中断请求PA。PA是使CPUA2和CPUB6这二者单独中断的请求。
(2)由于对CPUA2的中断请求模式INTMDA为0(单独)、中断请求优先级INTLVLA[3:0]为12大于CPUA2的中断屏蔽级SRA_I[3:0]即11，因此中断控制器11使对CPUA2的中断请求INTREQA为1(有请求)。
(3)CPUA2在执行任务T1过程中接受中断，分支到PA的中断处理程序T10。将中断请求优先级INTLVLA[3:0]的值12复制到状态寄存器的屏蔽位，将SRA_I[3:0]更新为12。由于INTLVLA[3:0]和SRA_I[3:0]成为相同的值，因此中断控制器11使INTREQA从1变为0，撤销中断请求。
(4)CPUB6执行了任务T2(中断处理程序)，但由于处理已结束，执行中断复原命令RTE。退避到栈的值返回状态寄存器，从而中断屏蔽级SRB_I[3:0]返回为11。
(5)由于对CPUB6的中断请求模式INTMDB为0(单独)、中断请求优先级INTLVLB[3:0]为12大于CPUB6的中断屏蔽级SRB_I[3:0]即11，因此中断控制器11使对CPUB6的中断请求INTREQB为1(有请求)。
(6)CPUB6接受中断，分支到PA的中断处理程序T10。将中断请求优先级INTLVLB[3:0]的值12复制到状态寄存器的屏蔽位，将SRB_I[3:0]更新为12。由于INTLVLB[3:0]和SRB_I[3:0]成为相同的值，因此中断控制器11使INTREQB从1变为0，撤销中断请求。
如此，单独模式的中断在CPUA2和CPUB6分别成为可接受请求的时刻可被接受。
图8是表示同时模式中断一例的时序图。
(1)输入来自外围组件A12的中断请求PA。PA是对CPUA2和CPUB6二者同时中断的请求。
(2)由于对CPUA2的中断请求模式INTMDA是1(同时)，中断请求优先级INTLVLA[3:0]是12大于CPUA2的中断屏蔽级SRA_I[3:0]即11，但对CPUB6的中断请求优先级INTLVLB[3:0]是12与CPUB6的中断屏蔽级SRB_I[3:0]即12相同，因此中断控制器11使对CPUA2的中断请求INTREQA为0(无请求)。
(3)CPUB6执行了任务T2(中断处理程序)，但处理已结束，因此执行中断复原命令RTE。退避到栈的值返回状态寄存器，从而中断屏蔽级SRB_I[3:0]返回为11。。
(4)由于中断请求优先级INTLVLA[3:0]是12大于CPUA2的中断屏蔽级SRA_I[3:0]即11，对CPUB 6的中断请求优先级INTLVLB[3:0]是12大于CPUB 6的中断屏蔽级SRB_I[3:0]即11，因此中断控制器11使对CPUA2的中断请求INTREQA为1(有请求)。
(5)中断控制器11与(4)相同，使对CPUB6的中断请求INTREQB为1。
(6)CPUA2在执行任务T1过程中接受中断，分支到PA的中断处理程序T10。将中断请求优先级INTLVLA[3:0]的值12复制到状态寄存器的屏蔽位，将SRA_I[3:0]更新为12。由于INTLVLA[3:0]和SRA_I[3:0]成为相同的值，因此中断控制器11使INTREQA从1变为0，撤销中断请求。
(7)CPUB6接受中断，分支到PA的中断处理程序T10。将中断请求优先级INTLVLB[3:0]的值12复制到状态寄存器的屏蔽位，将SRB_I[3:0]更新为12。由于INTLVLB[3:0]和SRB_I[3:0]成为相同的值，因此中断控制器11使INTREQB从1变为0，撤销中断请求。
如此，同时模式的中断在CPUA2和CPUB6都成为可接受请求的时刻可被接受。
图14～图19是本实施方式的微机1附带的使用说明书中关于中断的接受方法的记载一例的图。使用说明书中记载了图14～图19所示的中断的接受方法。
例如，在图14所示使用说明书中记载了：关于中断控制器11的中断CPU设定寄存器等，能够按中断主要原因来设定1个或多个中断CPU，在设定了多个中断CPU时，有从成为可接受该中断状态的CPU开始依次接受中断、和在所有要中断CPU均成为可接受状态之后一起接受中断这两种接受方法。
在图15及图16所示的使用说明书记载了中断控制器11的中断CPU设定寄存器和中断模式设定寄存器等，其内容如图15及图16所示。
而且，在图17～图19所示的使用说明书中记载了中断控制器11的中断CPU设定寄存器、中断模式设定寄存器、中断请求优先级设定寄存器、CPUA2及CPUB6的状态寄存器等，其内容如图17～图19所示。
根据以上说明的本实施方式，单独模式的中断是在CPUA2和CPUB6分别成为可接收请求状态的时刻可被接受，同时模式的中断是在CPUA2和CPUB6都成为可接收请求状态的时刻可被接受，因此在用2个CPUA2和CPUB6进行同一中断处理时，作为对象的所有CPU在成为可接受中断的状态之后接受中断，能够缩短先接受的CPU的待机时间。结果，能够缩短CPU的待机时间，提高CPU的处理效率。
<第二实施方式>
图9是表示应用了本发明的计算机系统的第二实施方式的、具有2个CPU，可动态切换进行并行处理的性能模式和进行二重化对照处理的安全模式的双核微机一例的图。本实施方式的微机(MCU)1，与图1相比，增加了用于比较CPUA2和CPUB6的输出的比较器14、和中断控制器11与比较器14之间的接口116。
在性能模式下，CPUA2和CPUB6分别独立处理不同的程序。在该性能模式下，比较器14不工作。在安全模式下，CPUA2和CPUB6同步处理相同的程序。在该安全模式下，比较器14工作，CPUA2和CPUB6的输出不同时，输出错误。来自中断控制器11的接口116包括表示是性能模式(值为0)还是安全模式(值为1)的模式信号。
图10是表示中断控制器11的内部构成及CPUA2和CPUB6连接一例的图。
IPR0(1100)、IPR1(1101)、IPR2(1102)、IPR3(1103)是中断请求优先级设定寄存器。ICP0(1104)、ICP1(1105)是中断CPU设定寄存器。IMD(1106)是中断模式设定寄存器。
优先顺序判定A1107按照寄存器1100～1106的设定，从中断请求E0～PL中选择对CPUA2的请求优先级最高的请求，输出其请求优先级11070。将所选择的请求的模式(性能模式或安全模式)、中断编号(例如、E0为15、E1为14、...、PL为0等)作为属性信号11071而输出。
比较器1108比较对CPUA2的中断请求优先级11070和存储在CPUA2的状态寄存器SR中的中断屏蔽位I3、I2、I1、I0(200)，在中断请求优先级11070大于中断屏蔽级200时将比较结果11080设为1(有请求)。在中断请求优先级11070与中断屏蔽级200相同或比其小时，将比较结果11080设为0(无请求)。
屏蔽1109按照来自综合控制1113的屏蔽信号11130，使比较结果11080无效。
优先顺序判定B1110按照寄存器1100～1106的设定从中断请求E0～PL中选择对CPUB6的请求优先级最高的请求，并输出其请求优先级11100。将所选择的请求的模式、中断编号作为属性信号11101而输出。
比较器1111比较对CPUB6的中断请求优先级11100和存储在CPUB6的状态寄存器SR的中断屏蔽位I3、I2、I1、I0(600)，在中断请求优先级11100大于中断屏蔽级600时将比较结果11110设为1(有请求)。在中断请求优先级11100与中断屏蔽级600相同或比其小时，将比较结果11110设为0(无请求)。
屏蔽1112按照来自综合控制1113的屏蔽信号11131，使比较结果11110无效。
综合控制1113进行对CPUA2的中断和对CPUB6的中断的综合控制。输入中断属性信号11071、11101、比较结果11080、11110，输出比较结果屏蔽信号11130、11131。在CPUA2和CPUB6增加模式切换功能201、601。寄存器也有2组，分别用于性能模式和用于安全模式，按模式切换。中断控制器11的综合控制1113在CPU成为可接收与当前执行中的模式不同的模式的中断请求的状态后，输出模式切换请求(11132的一部分、11133的一部分)。CPU取消执行中的命令，将最后执行的命令的下一命令地址保持于程序计数器，停止工作。接着将寄存器切换为与当前不同的模式用的寄存器，对中断控制器11输出模式切换响应信号(11132的一部分、11133的一部分)。当从CPUA2和CPUB6这二者返回模式切换响应信号时，综合控制1113切换工作模式11134，输出模式切换完成信号(11132的一部分、11133的一部分)。由于工作模式和中断请求的模式变成相同，因此比较结果屏蔽信号11130、11131从1(屏蔽)变为0(不屏蔽)，可输出中断请求信号11090、11120。
图11是详细表示综合控制1113的工作一例的图。通过工作中的模式、比较器输出、请求的模式、中断编号(一致/不一致)的组合认为有20种情况。A表示对CPUA2的中断，B表示对CPUB6的中断。
情况1～10是当前模式为性能模式的情况。
情况1是，比较器输出的AB都是0(无请求)，该情况下无论请求的模式、中断编号如何，屏蔽信号是0(不屏蔽)。
情况2是，比较器输出的A是1(有请求)为性能模式，B是0，该情况下屏蔽信号是0。即、输出对CPUA2的中断请求。
情况3是，比较器输出的B是1为性能模式，A是0，该情况下屏蔽信号是0。即、输出对CPUB6的中断请求。
情况4是，比较器输出的A是1为性能模式，B是1为性能模式，该情况下屏蔽信号是0。即、对CPUA2和CPUB6输出中断请求。
情况5是，比较器输出的A是1为安全模式，B是0，该情况下屏蔽信号A是1。这表示中断请求优先级大于CPUA2的屏蔽级，但不大于CPUB6的屏蔽级。为了在CPUB6的屏蔽级下降到可接受中断请求之前不发出对CPUA2的中断请求，使屏蔽信号A为1，使请求无效。
情况6是，比较器输出的B是1为安全模式，A是0，该情况下屏蔽信号B是1。这表示中断请求优先级大于CPUB6的屏蔽级，但不大于CPUA2的屏蔽级。为了在CPUA2的屏蔽级下降到可接受中断请求之前不发出对CPUB6的中断请求，使屏蔽信号B为1，使请求无效。
情况7是，比较器输出的A是1为性能模式，比较器输出的B是1为安全模式，该情况下屏蔽信号B是1。这表示CPUA2选择的性能模式的中断请求的优先级高于CPUB6选择的安全模式的中断请求的优先级。输出对CPUA2的中断请求，使对CPUB6的中断请求无效。
情况8是，比较器输出的A是1为安全模式，比较器输出的B是1为性能模式，该情况下屏蔽信号A是1。这表示CPUB6选择的性能模式的中断请求的优先级高于CPUA2选择的安全模式的中断请求的优先级。输出对CPUB6的中断请求，使对CPUA2的中断请求无效。
情况9是，比较器输出的AB都是1为安全模式，中断编号不一致，该情况下屏蔽信号AB是1。这表示CPUA2和CPUB6选择的安全模式的中断主要原因不同。但是，优先级的设定不是对每一CPU单独进行的，因此不可能出现该情况。
情况10是，比较器输出的AB都是1为安全模式，中断编号一致，该情况下屏蔽信号AB是1。由于CPUA2和CPUB6二者都成为可接收安全模式的请求的状态，因此模式切换为1(进行模式切换)。
情况11～20是当前模式为安全模式的情况。
情况11是，比较器输出的AB都是0(无请求)，该情况下无论请求的模式、中断编号如何，屏蔽信号是0(不屏蔽)。
情况12是，比较器输出A是1(有请求)为性能模式，B是0，该情况下屏蔽信号A是1。由于CPUA2是可接受性能模式的中断的状态，因此模式切换是1。
情况13是，比较器输出B是1为性能模式，A是0，该情况下屏蔽信号是0。由于CPUB6是可接受性能模式的中断的状态，因此模式切换是1。
情况14是，比较器输出A是1为性能模式，B是1为性能模式，该情况下屏蔽信号AB是1。由于CPUA2和CPUB6是可接受中断的状态，因此模式切换是1。
情况15是，比较器输出A是1为安全模式、B是0，该情况下屏蔽信号A是1。这表示中断请求优先级大于CPUA2的屏蔽级，但不大于CPUB6的屏蔽级。为了在CPUB6的屏蔽级下降到可接受中断请求之前不发出对CPUA2的中断请求，使屏蔽信号A为1，使请求无效。
情况16是，比较器输出的B是1为安全模式，A是0，该情况下屏蔽信号B是1。这表示中断请求优先级大于CPUB6的屏蔽级，但不大于CPUA2的屏蔽级。为了在CPUA2的屏蔽级下降到可接受中断请求之前不发出对CPUB6的中断请求，使屏蔽信号B为1，使请求无效。
情况17是，比较器输出的A是1为性能模式，比较器输出的B是1为安全模式，该情况下屏蔽信号AB是1。这表示CPUA2选择的性能模式的中断请求的优先级高于CPUB6选择的安全模式的中断请求的优先级。使对CPUA2和CPUB6的中断请求无效。并且由于CPUA2成为可接受性能模式的中断的状态，因此模式切换是1。
情况18是，比较器输出的A是1为安全模式，比较器输出的B是1为性能模式，该情况下屏蔽信号AB是1。这表示CPUB6选择的性能模式的中断请求的优先级高于CPUA2选择的安全模式的中断请求的优先级。使对CPUA2和CPUB6的中断请求无效。并且由于CPUB6成为可接受性能模式的中断的状态，因此模式切换是1。
情况19是，比较器输出的AB都是1为安全模式，中断编号不一致，该情况下屏蔽信号AB是1。这表示CPUA2和CPUB6选择的安全模式的中断主要原因不同。但是，优先级的设定不是对每一CPU单独进行的，因此不可能出现该情况。
情况20是，比较器输出的AB都是1为安全模式，中断编号一致，该情况下屏蔽信号AB是0。在该条件下对CPUA2和CPUB6同时输出安全模式的中断。
图12是表示在性能模式下工作中存在安全模式的中断时一例的时序图。
(1)输入来自外围组件A12的中断请求PA。
(2)由于对CPUA2的中断请求模式INTMDA为1(安全)、中断请求优先级INTLVLA[3:0]是12大于CPUA2的中断屏蔽级SRA_I[3:0]即11，但对CPUB6的中断请求优先级INTLVLB[3:0]是12与CPUB6的中断屏蔽级SRB_I[3:0]即12相同，因此中断控制器11使对CPUA2的中断请求INTREQA为0(无请求)。
(3)CPUB6执行了任务TP2(中断处理程序)，由于处理已结束，所以执行中断复原命令RTE。退避到栈的值返回状态寄存器，由此中断屏蔽级SRB_I[3:0]返回为11。
(4)由于中断请求优先级INTLVLA[3:0]是12大于CPUA2的中断屏蔽级SRA_I[3:0]即11，对CPUB6的中断请求优先级INTLVLB[3:0]是12大于CPUB6的中断屏蔽级SRB_I[3:0]即11，因此中断控制器11对CPUA2和CPUB6输出模式切换请求。按照该请求CPUA2执行模式切换。取消执行中的命令，将最后执行的命令的下一命令地址保持于程序计数器。
(5)CPUB6也同样执行模式切换。
(6)CPUA2停止工作，将寄存器切换为安全模式用寄存器，对中断控制器11输出模式切换响应信号。
(7)CPUB6也同样停止，将寄存器切换为安全模式用寄存器，对中断控制器11输出模式切换响应信号。
(8)中断控制器11输出的模式信号CPUMD从0(性能模式)变为1(安全模式)。
(9)由于工作模式成为安全模式，因此中断控制器11使对CPUA2的中断请求INTREQA为1(有请求)。
(10)同样使对CPUB6的中断请求INTREQB为1。
(11)CPUA2再次开始工作，继续执行在切换到性能模式之前执行的任务TS1。
(12)CPUB6再次开始工作，继续执行在切换到性能模式之前执行的任务TS1。
(13)CPUA2接受INTREQA，分支到PA的中断处理程序TS2。将中断请求优先级INTLVLA[3:0]的值12复制到状态寄存器的屏蔽位，将SRA_I[3:0]更新为12。由于INTLVLA[3:0]和SRA_I[3:0]成为相同的值，因此中断控制器11使INTREQA从1变为0，撤销中断请求。
(14)CPUB6接受INTREQB，分支到PA的中断处理程序TS 2。将中断请求优先级INTLVLB[3:0]的值12复制到状态寄存器的屏蔽位，将SRB_I[3:0]更新12。由于INTLVLB[3:0]和SRB_I[3:0]成为相同的值，因此中断控制器11使INTREQB从1变为0，撤销中断请求。
如此，对于在性能模式下工作中发生的安全模式的中断，在CPUA2和CPUB6都成为可接收请求的状态的时刻，从性能模式切换到安全模式之后，才可接受上述中断。
图13是表示CPU(CPUA2、CPUB6)的状态寄存器(中断关系)一例的图。位7～4是中断屏蔽位I3、I2、I1、I0。位8是模式切换位MC。MC为0表示无模式切换，MC为1表示有模式切换。
状态寄存器具有2组，分别用于性能模式和用于安全模式，可根据模式而切换。MC通过复位而被初始化为0。模式切换后，状态寄存器的MC为1。当接受中断时，状态寄存器退避到栈。中断请求优先级被写入中断屏蔽位，MC为0。中断处理结束，状态寄存器的值从栈复原，则MC是1。由于得知在进入中断之前进行了模式切换，因此能够进行模式切换处理后返回原来的模式。
图20～图27表示本实施方式的微机附带的使用说明书中关于中断的接受方法的记载一例的图。使用说明书中记载了图20～图27所示的中断的接受方法。
例如，在图20所示的使用说明书中记载了：在能够切换性能模式和安全模式来进行工作的构成中，所述性能模式是使CPU分别执行不同处理来提高性能的模式，所述安全模式是使CPU执行相同处理并用比较器对照结果由此检测故障的模式，对于中断控制器11的中断CPU设定寄存器、中断模式设定寄存器和综合控制1113等，按中断主要原因能够设定1个或多个中断CPU，能够按中断主要原因设定在性能模式下执行还是在安全模式下执行，当前执行中的模式是性能模式时，所选择的中断主要原因的模式是性能模式时，向CPU输出其中断请求。
在图21～图23所示的使用说明书记载了关于中断控制器11的中断CPU设定寄存器、中断模式设定寄存器和综合控制1113等，其内容如图21～图23所示。
在图24～图27所示的使用说明书记载了关于中断控制器11的中断CPU设定寄存器、中断模式设定寄存器和中断请求优先级设定寄存器、CPUA2及CPUB6的状态寄存器等，其内容如图24～图27所示。
根据以上说明的本实施方式，与实施方式1相同，在用2个CPUA2和CPUB6进行同一中断处理时，作为对象的所有CPU成为可接受中断状态之后接受中断，因此可缩短先接受的CPU的待机时间。尤其是在本实施方式中，在性能模式下工作中发生的安全模式的中断，是在CPUA2和CPUB6都成为可接受请求状态的时刻、从性能模式切换到安全模式之后才可被接受，因此，在从性能模式向安全模式切换时，可缩短CPU的待机时间，提高性能模式的CPU处理效率。
以上根据上述实施方式来具体说明了本发明人完成的发明，但本发明并不限于上述实施方式，在不脱离其要旨的范围内，当然可进行各种变更。
例如，在上述第一及第二实施方式中以具有2个CPU的双核微机为例进行了说明，但本发明不限于具有2个CPU，也广泛适用于具有3个以上等、至少2个以上的CPU的计算机系统。
本发明的计算机系统涉及具有多个CPU的微控制器等的计算机系统，可利用于例如汽车的控制系统等。
Claims (20)
1.一种计算机系统，具有至少2个CPU和进行对上述CPU的中断的可编程的中断控制器，其特征在于，
上述中断控制器具有能够按中断主要原因来设定1个或多个要中断的CPU的中断CPU设定寄存器，
在设定了多个上述要中断的CPU的情况下有以下两种接受方法：从处于能接受中断的状态的CPU开始来依次接受该中断的方法；和在要中断的CPU全部成为能接受状态之后一起接受中断的方法。
2.一种计算机系统，具有至少2个CPU和进行对上述CPU的中断的可编程的中断控制器，其特征在于，
上述中断控制器具有中断CPU设定寄存器和中断模式设定寄存器，其中，上述中断CPU设定寄存器能够按中断主要原因来设定1个或多个要中断的CPU，上述中断模式设定寄存器在存在多个上述要中断的CPU的情况下能够设定采用的模式，即设定是采用从处于能接受上述中断的状态的CPU开始来依次接受中断的模式，还是采用在要中断的CPU全部成为能接受状态之后一起接受中断的模式。
3.一种计算机系统，具有至少2个CPU和进行对上述CPU的中断的可编程的中断控制器，其特征在于，
上述中断控制器具有中断CPU设定寄存器和中断模式设定寄存器，其中，上述中断CPU设定寄存器能够按中断主要原因来设定1个或多个要中断的CPU，上述中断模式设定寄存器在存在多个上述要中断的CPU的情况下能够按中断主要原因来设定采用的模式，即设定采用从处于能接受上述中断的状态的CPU开始来依次接受中断的模式，还是采用在所有要中断的CPU成为能够接受状态之后一起接受中断的模式。
4.根据权利要求1所述的计算机系统，其特征在于：
上述中断控制器具有能够按上述中断主要原因来设定优先级的中断请求优先级设定寄存器，
上述CPU具有能够设定屏蔽中断请求的屏蔽级的状态寄存器，
当上述中断主要原因的优先级高于上述CPU的中断请求屏蔽级时，上述CPU成为能够接受中断的状态。
5.一种计算机系统，具有至少2个CPU、进行对上述CPU的中断的可编程的中断控制器、以及比较上述CPU的输出的比较器，其特征在于，
能够切换性能模式和安全模式来进行工作，其中，上述性能模式是上述CPU分别执行不同的处理来提高性能的模式，上述安全模式是通过上述CPU执行相同处理并用上述比较器对照结果来检测故障的模式，
上述中断控制器具有中断CPU设定寄存器和中断模式设定寄存器，其中，上述中断CPU设定寄存器能够按中断主要原因来设定1个或多个中断CPU，上述中断模式设定寄存器能够按上述中断主要原因来设定是以上述性能模式来执行还是以上述安全模式来执行的模式，
在当前正在执行的模式为上述性能模式的情况下，当所选择的中断主要原因的模式为上述性能模式时，向上述CPU输出其中断请求。
6.一种计算机系统，具有至少2个CPU、进行对上述CPU的中断的可编程的中断控制器、以及比较上述CPU的输出的比较器，其特征在于，
能够切换性能模式和安全模式来进行工作，其中，上述性能模式是上述CPU分别执行不同的处理来提高性能的模式，上述安全模式是通过上述CPU执行相同处理并用上述比较器对照结果来检测故障的模式，
上述中断控制器具有中断CPU设定寄存器和中断模式设定寄存器，其中，上述中断CPU设定寄存器能够按中断主要原因来设定1个或多个中断CPU，上述中断模式设定寄存器能够按上述中断主要原因来设定是以上述性能模式来执行还是以上述安全模式来执行的模式，
在当前正在执行的模式为上述性能模式的情况下，当所选择的中断主要原因的模式为上述安全模式时，抑制向上述CPU输出其中断请求，如果要中断的CPU全部成为能接受中断的状态，则使上述CPU的处理中断，将工作模式从上述性能模式切换到上述安全模式，并将上述中断请求输出到上述CPU。
7.一种计算机系统，具有至少2个CPU、进行对上述CPU的中断的可编程的中断控制器、以及比较上述CPU的输出的比较器，其特征在于，
能够切换性能模式和安全模式来进行工作，其中，上述性能模式是上述CPU分别执行不同的处理来提高性能的模式，上述安全模式是通过上述CPU执行相同处理并用上述比较器对照结果来检测故障的模式，
上述中断控制器具有中断CPU设定寄存器和中断模式设定寄存器，其中，上述中断CPU设定寄存器能够按中断主要原因来设定1个或多个中断CPU，上述中断模式设定寄存器能够按上述中断主要原因来设定是以上述性能模式来执行还是以上述安全模式来执行的模式，
在当前正在执行的模式为上述安全模式的情况下，当所选择的中断主要原因的模式为上述性能模式时，抑制向上述CPU输出其中断请求，如果要中断的CPU成为能够接受中断的状态，则使上述CPU的处理中断，将工作模式从上述安全模式切换到上述性能模式，并将上述中断请求输出到上述CPU。
8.一种计算机系统，具有至少2个CPU、进行对上述CPU的中断的可编程的中断控制器、以及比较上述CPU的输出的比较器，其特征在于，
能够切换性能模式和安全模式来进行工作，其中，上述性能模式是上述CPU分别执行不同的处理来提高性能的模式，上述安全模式是通过上述CPU执行相同处理并用上述比较器对照结果来检测故障的模式，
上述中断控制器具有中断CPU设定寄存器和中断模式设定寄存器，其中，上述中断CPU设定寄存器能够按中断主要原因来设定1个或多个中断CPU，上述中断模式设定寄存器能够按上述中断主要原因来设定是以上述性能模式来执行还是以上述安全模式执行的模式，
在当前正在执行的模式为上述安全模式的情况下，在所选择的中断主要原因的模式为上述安全模式时，若所有要中断的CPU都成为能够接受中断的状态，则向上述CPU输出其中断请求，在除此之外的情况下不输出上述中断请求。
9.根据权利要求5所述的计算机系统，其特征在于：
上述中断控制器具有能够按上述中断主要原因来设定优先级的中断请求优先级设定寄存器，
上述CPU具有能够设定屏蔽中断请求的屏蔽级的状态寄存器，
当上述中断主要原因的优先级高于上述CPU的中断请求屏蔽级时，上述CPU成为能够接受中断的状态。
10.根据权利要求9所述的计算机系统，其特征在于：
上述CPU具有的上述状态寄存器中包含表示是否进行了模式切换的模式切换位，
当进行上述模式切换时将上述模式切换位设定为表示进行了上述模式切换的值，
当接受上述中断时将上述模式切换位设定为表示未进行上述模式切换的值，
当从上述中断状态复原时，在上述模式切换位是表示进行了上述模式切换的值的情况下，执行上述模式切换。
11.根据权利要求1所述的计算机系统，其特征在于：
具有上述计算机系统附带的使用说明书，
上述使用说明书记载了以下事项：
能够按上述中断主要原因来设定1个或多个要中断的CPU，
在设定了多个上述要中断的CPU的情况下有以下两种接受方法：从处于能接受上述中断的状态的CPU开始来依次接受中断的方法；在所有要中断的CPU成为能够接受的状态之后一起接受中断的方法。
12.根据权利要求2所述的计算机系统，其特征在于：
具有上述计算机系统附带的使用说明书，
上述使用说明书记载了以下事项：
能够按上述中断主要原因来设定1个或多个中断CPU，
在存在多个上述要中断的CPU的情况下能够设定采用的模式，即设定是采用从处于能接受上述中断的状态的CPU开始来依次接受中断的模式，还是采用在所有要中断的CPU成为能够接受状态之后一起接受中断的模式。
13.根据权利要求3所述的计算机系统，其特征在于：
具有上述计算机系统附带的使用说明书，
上述使用说明书记载了以下事项：
能够按上述中断主要原因来设定1个或多个中断CPU，
在存在多个上述中断CPU的情况下能够按中断主要原因来设定采用的模式，即设定是采用从处于能接受上述中断的状态的CPU开始来依次接受中断的模式，还是采用在所有中断CPU成为能接受状态之后一起接受中断的模式。
14.根据权利要求4所述的计算机系统，其特征在于：
具有上述计算机系统附带的使用说明书，
上述使用说明书记载了以下事项：
能够按上述中断主要原因来设定优先级，
上述CPU能够设定屏蔽中断请求的屏蔽级，
当上述中断主要原因的优先级高于上述CPU的中断请求屏蔽级时，上述CPU成为能接受中断的状态。
15.根据权利要求5所述的计算机系统，其特征在于：
具有上述计算机系统附带的使用说明书，
上述使用说明书记载了以下事项：
能够切换性能模式和安全模式来进行工作，其中，上述性能模式是上述CPU分别执行不同的处理来提高性能的模式，上述安全模式是通过上述CPU执行相同处理并用上述比较器对照结果来检测故障的模式，
能够按上述中断主要原因来设定1个或多个要中断的CPU，
能够按上述中断主要原因来设定是以上述性能模式来执行还是以上述安全模式来执行的模式，
在当前正在执行的模式为上述性能模式的情况下，当所选择的中断主要原因的模式为上述性能模式时，向上述CPU输出其中断请求。
16.根据权利要求6所述的计算机系统，其特征在于：
具有上述计算机系统附带的使用说明书，
上述使用说明书记载了以下事项：
能够切换性能模式和安全模式来进行工作，其中，上述性能模式是上述CPU分别执行不同的处理来提高性能的模式，上述安全模式是通过上述CPU执行相同处理并用上述比较器对照结果来检测故障的模式，
能够按上述中断主要原因来设定1个或多个要中断的CPU，
能够按上述中断主要原因来设定是以上述性能模式来执行还是以上述安全模式来执行的模式，
在当前正在执行的模式为上述性能模式的情况下，当所选择的中断主要原因的模式为上述安全模式时，抑制向上述CPU输出其中断请求，如果所有中断CPU均成为能接受中断的状态，则使上述CPU的处理中断，将工作模式从上述性能模式切换到上述安全模式，并将上述中断请求输出到上述CPU。
17.根据权利要求7所述的计算机系统，其特征在于：
具有上述计算机系统附带的使用说明书，
上述使用说明书记载了以下事项：
能够切换性能模式和安全模式来进行工作，其中，上述性能模式是上述CPU分别执行不同的处理来提高性能的模式，上述安全模式是通过上述CPU执行相同处理并用上述比较器对照结果来检测故障的模式，
能够按上述中断主要原因来设定1个或多个要中断的CPU，
能够按上述中断主要原因来设定是以上述性能模式来执行还是以上述安全模式来执行的模式，
在当前正在执行的模式为上述安全模式的情况下，当所选择的中断主要原因的模式为上述性能模式时，抑制向上述CPU输出其中断请求，如果要中断的CPU成为能接受中断的状态，则使上述CPU的处理中断，将工作模式从上述安全模式切换到上述性能模式，并将上述中断请求输出到上述CPU。
18.根据权利要求8所述的计算机系统，其特征在于：
具有上述计算机系统附带的使用说明书，
上述使用说明书记载了以下事项：
能够切换性能模式和安全模式来进行工作，其中，上述性能模式是上述CPU分别执行不同的处理来提高性能的模式，上述安全模式是通过上述CPU执行相同处理并用上述比较器对照结果来检测故障的模式，
能够按上述中断主要原因来设定1个或多个要中断的CPU，
能够按上述中断主要原因来设定是以上述性能模式来执行还是以上述安全模式来执行的模式，
在当前正在执行的模式为上述安全模式的情况下，当所选择的中断主要原因的模式为上述安全模式时，若所有中断CPU均为能接受中断的状态，则向上述CPU输出其中断请求，在除此之外的情况下，不输出上述中断请求。
19.根据权利要求9所述的计算机系统，其特征在于：
具有上述计算机系统附带的使用说明书，
上述使用说明书记载了以下事项：
能够按上述中断主要原因来设定优先级，
上述CPU能够设定屏蔽中断请求的屏蔽级，
当上述中断主要原因的优先级高于上述CPU的中断请求屏蔽级时，上述CPU成为能接受中断的状态。
20.根据权利要求10所述的计算机系统，其特征在于：
具有上述计算机系统附带的使用说明书，
上述使用说明书记载了以下事项：
当进行上述模式切换时，设定为表示进行了上述模式切换的值，
当接受上述中断时，设定为表示未进行上述模式切换的值，
当从上述中断状态复原时，在上述模式切换位是表示进行了上述模式切换的值的情况下，执行上述模式切换。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010-109870 | 2010-05-12 | ||
| JP2010109870A JP5512383B2 (ja) | 2010-05-12 | 2010-05-12 | 計算機システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102360311A true CN102360311A (zh) | 2012-02-22 |
| CN102360311B CN102360311B (zh) | 2015-09-23 |
Family
ID=44117683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110120268.5A Active CN102360311B (zh) | 2010-05-12 | 2011-05-09 | 计算机系统 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8589612B2 (zh) |
| EP (1) | EP2386960B1 (zh) |
| JP (1) | JP5512383B2 (zh) |
| CN (1) | CN102360311B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107851054A (zh) * | 2015-09-15 | 2018-03-27 | 德克萨斯仪器股份有限公司 | 具有多个内核的集成电路芯片 |
| CN108415790A (zh) * | 2018-01-30 | 2018-08-17 | 河南职业技术学院 | 计算机故障检测方法及计算机故障检测装置 |
| CN110457243A (zh) * | 2019-07-30 | 2019-11-15 | 西安理工大学 | 一种可扩展多输出中断控制器 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101282139B1 (ko) | 2006-09-11 | 2013-07-04 | 삼성전자주식회사 | 별도 버튼을 이용하여 성능모드 변경이 가능한컴퓨터시스템 및 그 제어방법 |
| JP5788022B2 (ja) * | 2011-12-19 | 2015-09-30 | 株式会社キトー | フェイルセーフな電子制御装置 |
| US8954794B2 (en) * | 2012-06-05 | 2015-02-10 | Infineon Technologies Ag | Method and system for detection of latent faults in microcontrollers |
| CN103139033B (zh) * | 2013-02-06 | 2016-04-06 | 浙江中控技术股份有限公司 | 单主通信控制总线主设备冗余切换方法 |
| US9747184B2 (en) * | 2013-12-16 | 2017-08-29 | Artesyn Embedded Computing, Inc. | Operation of I/O in a safe system |
| JP6326835B2 (ja) * | 2014-01-31 | 2018-05-23 | 大日本印刷株式会社 | 情報処理装置、ｉｃカード、コマンド処理方法、及びコマンド処理プログラム |
| DE102017204691B3 (de) * | 2017-03-21 | 2018-06-28 | Audi Ag | Steuervorrichtung zum redundanten Ausführen einer Betriebsfunktion sowie Kraftfahrzeug |
| JP2020160720A (ja) * | 2019-03-26 | 2020-10-01 | 株式会社エヌエスアイテクス | 故障検出装置 |
| CN111752877A (zh) * | 2019-03-27 | 2020-10-09 | 阿里巴巴集团控股有限公司 | 一种处理器及其中的中断控制器 |
| CN112559403B (zh) * | 2019-09-25 | 2024-05-03 | 阿里巴巴集团控股有限公司 | 一种处理器及其中的中断控制器 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5613126A (en) * | 1994-05-31 | 1997-03-18 | Advanced Micro Devices, Inc. | Timer tick auto-chaining technique within a symmetrical multiprocessing system |
| US5918057A (en) * | 1997-03-20 | 1999-06-29 | Industrial Technology Research Institute | Method and apparatus for dispatching multiple interrupt requests simultaneously |
| CN1818882A (zh) * | 2004-12-21 | 2006-08-16 | 日本电气株式会社 | 容错系统、其中所用的控制装置、访问控制方法及控制程序 |
| US20080244138A1 (en) * | 2007-03-29 | 2008-10-02 | Seiko Epson Corporation | Microcomputer |
| CN101539798A (zh) * | 2007-09-28 | 2009-09-23 | 英特尔公司 | 多核和功率的中断平衡 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5613128A (en) * | 1990-12-21 | 1997-03-18 | Intel Corporation | Programmable multi-processor interrupt controller system with a processor integrated local interrupt controller |
| US5568649A (en) * | 1994-05-31 | 1996-10-22 | Advanced Micro Devices | Interrupt cascading and priority configuration for a symmetrical multiprocessing system |
| US6032245A (en) * | 1997-08-18 | 2000-02-29 | International Business Machines Corporation | Method and system for interrupt handling in a multi-processor computer system executing speculative instruction threads |
| JP2004127163A (ja) * | 2002-10-07 | 2004-04-22 | Renesas Technology Corp | マルチプロセッサシステム |
| JP2006119802A (ja) * | 2004-10-20 | 2006-05-11 | Hitachi Ltd | マルチプロセッサシステム |
| US7610425B2 (en) * | 2005-08-22 | 2009-10-27 | Sun Microsystems, Inc. | Approach for managing interrupt load distribution |
| JP2008065713A (ja) * | 2006-09-08 | 2008-03-21 | Canon Inc | マルチプロセッサシステム及び割込み制御方法 |
| JP2008176360A (ja) * | 2007-01-16 | 2008-07-31 | Renesas Technology Corp | マルチプロセッサシステム |
| US7991933B2 (en) * | 2008-06-25 | 2011-08-02 | Dell Products L.P. | Synchronizing processors when entering system management mode |
| JP5322567B2 (ja) * | 2008-10-02 | 2013-10-23 | ルネサスエレクトロニクス株式会社 | データ処理システム及び半導体集積回路 |
| JP4897851B2 (ja) * | 2009-05-14 | 2012-03-14 | インターナショナル・ビジネス・マシーンズ・コーポレーション | コンピュータ・システム及びコンピュータ・システムの制御方法 |
-
2010
- 2010-05-12 JP JP2010109870A patent/JP5512383B2/ja active Active
-
2011
- 2011-05-03 EP EP11164649.3A patent/EP2386960B1/en not_active Not-in-force
- 2011-05-09 CN CN201110120268.5A patent/CN102360311B/zh active Active
- 2011-05-12 US US13/106,788 patent/US8589612B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5613126A (en) * | 1994-05-31 | 1997-03-18 | Advanced Micro Devices, Inc. | Timer tick auto-chaining technique within a symmetrical multiprocessing system |
| US5918057A (en) * | 1997-03-20 | 1999-06-29 | Industrial Technology Research Institute | Method and apparatus for dispatching multiple interrupt requests simultaneously |
| CN1818882A (zh) * | 2004-12-21 | 2006-08-16 | 日本电气株式会社 | 容错系统、其中所用的控制装置、访问控制方法及控制程序 |
| US20080244138A1 (en) * | 2007-03-29 | 2008-10-02 | Seiko Epson Corporation | Microcomputer |
| CN101539798A (zh) * | 2007-09-28 | 2009-09-23 | 英特尔公司 | 多核和功率的中断平衡 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107851054A (zh) * | 2015-09-15 | 2018-03-27 | 德克萨斯仪器股份有限公司 | 具有多个内核的集成电路芯片 |
| CN107851054B (zh) * | 2015-09-15 | 2022-02-08 | 德克萨斯仪器股份有限公司 | 具有多个内核的集成电路芯片 |
| US11269742B2 (en) | 2015-09-15 | 2022-03-08 | Texas Instruments Incorporated | Integrated circuit chip with cores asymmetrically oriented with respect to each other |
| US11698841B2 (en) | 2015-09-15 | 2023-07-11 | Texas Instruments Incorporated | Integrated circuit chip with cores asymmetrically oriented with respect to each other |
| CN108415790A (zh) * | 2018-01-30 | 2018-08-17 | 河南职业技术学院 | 计算机故障检测方法及计算机故障检测装置 |
| CN110457243A (zh) * | 2019-07-30 | 2019-11-15 | 西安理工大学 | 一种可扩展多输出中断控制器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8589612B2 (en) | 2013-11-19 |
| JP5512383B2 (ja) | 2014-06-04 |
| JP2011238082A (ja) | 2011-11-24 |
| EP2386960A3 (en) | 2012-12-05 |
| CN102360311B (zh) | 2015-09-23 |
| EP2386960B1 (en) | 2013-11-27 |
| US20110283033A1 (en) | 2011-11-17 |
| EP2386960A2 (en) | 2011-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102360311A (zh) | 计算机系统 | |
| EP1588260B1 (en) | Hot plug interfaces and failure handling | |
| CN102656568A (zh) | 微计算机及其动作方法 | |
| JP2005242404A (ja) | コンピュータシステムの系切替方法 | |
| CN103890713A (zh) | 用于管理处理系统内的寄存器信息的装置及方法 | |
| EP3629176A1 (en) | Fault detection circuit with progress register and status register | |
| EP3321814B1 (en) | Method and apparatus for handling outstanding interconnect transactions | |
| JP2856617B2 (ja) | プログラマブルコントローラ | |
| JPH10207586A (ja) | コンピュータの電源オフ制御方式 | |
| JP2002108640A (ja) | デュープレックスシステム、シングルプロセッサシステム、及びサブボード | |
| JPH0535616A (ja) | データ転送システム | |
| JP7092590B2 (ja) | 保安装置 | |
| JP2001175545A (ja) | サーバシステムおよび障害診断方法ならびに記録媒体 | |
| CN114407908A (zh) | 基于车辆安全的远程控车方法、系统、设备及介质 | |
| JP6302775B2 (ja) | 制御装置及びその制御方法 | |
| JP2504515B2 (ja) | テスト・チャネル命令の実行制御方式 | |
| CN117632812A (zh) | 一种主机命令的执行方法及相关组件 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPH053017B2 (zh) | ||
| JPH053016B2 (zh) | ||
| JPH05224953A (ja) | 割込み制御装置及び方法 | |
| JPH05250161A (ja) | マイクロコンピュータ装置 | |
| JPH04270441A (ja) | データ処理装置 | |
| JPH07295847A (ja) | 耐故障コンピュータシステム | |
| JP2000066923A (ja) | エミュレータにおける全命令トレースの制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder |
Address after: Tokyo, Japan, Japan Patentee after: Renesas Electronics Corporation Address before: Kanagawa Patentee before: Renesas Electronics Corporation |
|
| CP02 | Change in the address of a patent holder |