CN102347335B - 显示基底及其制造方法 - Google Patents

显示基底及其制造方法 Download PDF

Info

Publication number
CN102347335B
CN102347335B CN201110208497.2A CN201110208497A CN102347335B CN 102347335 B CN102347335 B CN 102347335B CN 201110208497 A CN201110208497 A CN 201110208497A CN 102347335 B CN102347335 B CN 102347335B
Authority
CN
China
Prior art keywords
pattern
oxide semiconductor
semiconductor pattern
source electrode
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110208497.2A
Other languages
English (en)
Other versions
CN102347335A (zh
Inventor
朴在佑
李东勋
赵圣行
李禹根
柳慧英
崔永柱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN102347335A publication Critical patent/CN102347335A/zh
Application granted granted Critical
Publication of CN102347335B publication Critical patent/CN102347335B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种显示基底及其制造方法。显示基底包括：栅极线，在底基底上沿第一方向延伸；数据线，位于底基底上并沿与第一方向交叉的第二方向延伸；栅极绝缘层，位于栅极线上；薄膜晶体管；以及像素电极。薄膜晶体管包括电连接到栅极线的栅极、氧化物半导体图案以及位于氧化物半导体图案上并且彼此分隔开的源极和漏极。氧化物半导体图案包括包含氧化铟的第一半导体图案以及包含无铟氧化物的第二半导体图案。像素电极电连接到漏极。

Description

显示基底及其制造方法
技术领域
本发明涉及一种显示基底及其制造方法。更具体地说，本发明涉及一种包括氧化物半导体薄膜晶体管(TFT)的显示基底及一种制造该显示基底的方法。
背景技术
通常，显示装置包括具有开关元件的阵列基底以及与阵列基底相对的对向基底。开关元件包括连接到栅极线的栅极、与栅极绝缘的半导体图案、连接到数据线并电连接到半导体图案的源极以及与源极分隔开的漏极。
用作显示装置的开关元件的TFT包括非晶硅TFT(非晶SiTFT)、多晶硅TFT(多晶SiTFT)和氧化物半导体TFT等。
非晶SiTFT可以以低成本均匀地形成在大基底上，但是电荷迁移率低。多晶SiTFT具有比非晶SiTFT的电荷迁移率高的电荷迁移率，并且多晶SiTFT的特性劣化小，但是多晶SiTFT的制造工艺复杂，因而制造成本高。
氧化物半导体TFT可使用低温工艺，可具有较高的电荷迁移率并可容易形成大的面积。然而，氧化物半导体会与包含金属的源极或漏极反应。因此，包含在氧化物半导体中的阳离子被还原并提取，从而导致缺陷。
当包含在氧化物半导体中的阳离子被还原并提取时，TFT的沟道层的组成改变，使得电荷迁移率会降低。另外，布线的电阻率会由于从氧化物半导体提取的金属而增大。因此，开关元件的电气安全性和可靠性会降低。
发明内容
本发明的示例性实施例提供一种增强氧化物半导体薄膜晶体管(TFT)的电学特性的显示基底。
本发明的示例性实施例还提供一种制造该显示基底的方法。
根据本发明的示例性实施例，一种显示基底包括：栅极线，在底基底上沿第一方向延伸；数据线，沿与第一方向交叉的第二方向延伸；栅极绝缘层，位于栅极线上；薄膜晶体管；以及像素电极。所述薄膜晶体管包括：栅极，电连接到栅极线；氧化物半导体图案，包括包含氧化铟的第一半导体图案以及包含无铟氧化物的第二半导体图案；源极和漏极，位于氧化物半导体图案上并彼此分隔开。像素电极电连接到漏极。
在示例性实施例中，无铟氧化物可包括氧化锌、氧化锡和氧化镓锌中的一种。氧化锌可包含从由硼(B)、铝(Al)、铊(Tl)、锡(Sn)、铪(Hf)、氟(F)、氯(Cl)、溴(Br)、碘(I)、砹(At)及其组合组成的组中选择的至少一种。氧化锡可包含从由锑(Sb)、氟(F)及其组合组成的组中选择的至少一种。
在示例性实施例中，无铟氧化物的载流子浓度可以在每立方厘米大约1017个(个/cm3)和每立方厘米大约1021个(个/cm3)之间。
在示例性实施例中，栅极绝缘层可包括第一绝缘层和第二绝缘层。第一绝缘层可以位于底基底上并且位于栅极上，并且可以包含氮化硅。第二绝缘层可以位于第一绝缘层上并且可以包含氧化硅。
在示例性实施例中，源极和漏极可包含钛(Ti)。
在示例性实施例中，源极和漏极均可包括：第一金属层，包含钛(Ti)；第二金属层，包含铜(Cu)，并且位于第一金属层上；第三金属层，包含铜(Cu)-锰(Mn)合金或铜(Cu)-锰(Mn)-铝(Al)合金，并且位于第二金属层上。
在示例性实施例中，显示基底的第二半导体图案可包括第一图案和与第一图案分隔开的第二图案。显示基底还可包括绝缘图案，所述绝缘图案位于第二半导体图案的第一图案和第二图案之间，并且使第一图案和第二图案彼此电绝缘。
在示例性实施例中，显示基底还可包括包含氧化硅并且位于底基底、源极和漏极上的钝化层。
根据本发明的另一示例性实施例，一种制造显示基底的方法包括在底基底上形成包括栅极线和栅极的栅极图案。在底基底上的栅极图案上顺序地形成栅极绝缘层、包含氧化铟的第一半导体层、包含无铟氧化物的第二半导体层以及源极金属层。在底基底上的源极金属层上形成光致抗蚀剂图案。利用光致抗蚀剂图案作为蚀刻停止层来将源极金属层、第一半导体层和第二半导体层图案化，以形成源极图案和氧化物半导体图案。源极图案包括源极和漏极，氧化物半导体图案包括第一半导体图案和第二半导体图案。第二半导体图案形成在第一半导体图案和源极图案之间。在底基底上的源极图案和氧化物半导体图案上形成像素电极。像素电极电连接到漏极。
在示例性实施例中，无铟氧化物可包含氧化锌、氧化锡和氧化镓锌中的一种。氧化锌可包含从由硼(B)、铝(Al)、铊(Tl)、锡(Sn)、铪(Hf)、氟(F)、氯(Cl)、溴(Br)、碘(I)、砹(At)及其组合组成的组中选择的至少一种。氧化锡可包含从由锑(Sb)、氟(F)及其组合组成的组中选择的至少一种。
在示例性实施例中，无铟氧化物的载流子浓度可以在大约1017个/cm3和大约1021个/cm3之间。
在示例性实施例中，可以如下地形成光致抗蚀剂图案：在源极金属层上形成光致抗蚀剂层并将光致抗蚀剂层图案化，以形成包括第一光致抗蚀剂子图案和第二光致抗蚀剂子图案的光致抗蚀剂图案。第一光致抗蚀剂子图案具有第一厚度并形成在形成有源极图案的区域中。第二光致抗蚀剂子图案具有小于第一厚度的第二厚度并形成在源极和漏极之间的区域中。
在示例性实施例中，可以如下地形成源极图案和氧化物半导体图案：利用光致抗蚀剂图案作为蚀刻停止层来蚀刻源极金属层、第二半导体层和第一半导体层；去除第二光致抗蚀剂子图案；去除源极金属层的通过去除第二光致抗蚀剂子图案而被暴露的部分，以形成源极和漏极；利用源极和漏极形成第一半导体图案和第二半导体图案。
在示例性实施例中，可以如下地形成第一半导体图案和第二半导体图案：部分地去除第二半导体层的被源极和漏极暴露的部分，以形成包括第一图案和第二图案的第二半导体图案。第二半导体层的第一图案和第二图案可以在第一半导体图案上彼此分隔开。
在示例性实施例中，可以如下地形成第一半导体图案和第二半导体图案：在第一半导体图案上形成彼此分隔开的第一图案和第二图案，并在第二半导体图案的第一图案和第二图案之间形成绝缘图案。绝缘图案使第二半导体图案的被源极和漏极暴露的第一图案和第二图案彼此电绝缘。
在示例性实施例中，栅极绝缘层可包括：第一绝缘层，形成在栅极上，并包含氮化硅；第二绝缘层，形成在第一绝缘层上，并包含氧化硅。
在示例性实施例中，源极和漏极可包含钛(Ti)。
在示例性实施例中，源极金属层可包括：第一金属层，包含钛(Ti)；第二金属层，包含铜(Cu)；第三金属层，包含铜(Cu)-锰(Mn)合金或铜(Cu)-锰(Mn)-铝(Al)合金，并且位于第二金属层上。
在示例性实施例中，该方法还可包括在底基底上形成的源极和漏极上形成包含氧化硅的钝化层。
根据显示基底及制造该显示基底的方法的示例性实施例，由于氧化物半导体图案为双层结构，所以可减少或有效地防止氧化物半导体图案内的氧化物半导体的离子被还原并提取为金属。因此，可以改善氧化物半导体TFT的电学特性。
附图说明
通过参照附图详细描述本发明的示例性实施例，本发明的上述和其它特征和优点将变得更加清楚，在附图中：
图1是示出根据本发明的显示基底的示例性实施例的平面图；
图2是沿图1的线I-I′截取的剖视图；
图3A至图3G是解释制造图2的显示基底的方法的示例性实施例的剖视图；
图4是示出根据本发明的显示基底的另一示例性实施例的平面图。
具体实施方式
在下文中参照附图更充分地描述本发明，在附图中示出了本发明的示例性实施例。然而，本发明可以以许多不同的形式实施，而不应被解释为局限于这里阐述的示例性实施例。相反，提供这些实施例使得本公开将是彻底的和完全的，并将把本发明的范围充分地传达给本领域技术人员。在附图中，为了清楚起见，会夸大层和区域的尺寸和相对尺寸。
应该理解的是，当元件或层被称作“在”另一元件或层“上”或者“连接到”另一元件或层时，该元件或层可以直接在另一元件或层上或者直接连接到另一元件或层，或者可以存在中间元件或中间层。相反，当元件被称作“直接在”另一元件或层“上”或者“直接连接到”另一元件或层时，不存在中间元件或中间层。如在这里所使用的，“连接”可以表示元件彼此物理地和/或电学地连接。相似的标号始终表示相似的元件。如在这里所使用的，术语“和/或”包括一个或多个相关所列项的任意组合和全部组合。
应该理解的是，虽然在这里可使用术语第一、第二、第三等来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受到这些术语的限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开来。因此，在不脱离本发明的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可被命名为第二元件、组件、区域、层或部分。
为了方便描述，在这里可使用空间相对术语，如“下面的”、“上面的”等，用来描述如图中所示的一个元件或特征与其它元件或特征的关系。应该理解的是，空间相对术语意在包含除了在附图中描述的方位之外的装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则相对于其它元件或特征描述为“下面的”元件随后将被定位为相对于其它元件或特征在“上面”。因而，示例性术语“在...下方”可包括“在...上方”和“在...下方”两种方位。所述装置可被另外定位(旋转90度或者在其它方位)，并对在这里使用的空间相对描述符做出相应的解释。
这里使用的术语仅为了描述特定实施例的目的，而不意图限制本发明。如这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还应理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
在此参照作为本发明的理想实施例(和中间结构)的示意图的剖视图来描述本发明的实施例。这样，预计出现例如由制造技术和/或公差引起的图示的形状的变化。因此，本发明的实施例不应该被解释为局限于在此示出的区域的特定形状，而是将包括例如由制造引起的形状偏差。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员所通常理解的意思相同的意思。还将理解的是，除非这里明确定义，否则术语(例如在通用的字典中定义的术语)应该被解释为具有与相关领域的上下文中它们的意思一致的意思，而不将理想地或者过于正式地解释它们的意思。
除非在这里另外指出或者另外明显地与上下文矛盾，否则这里描述的所有方法能够以合适的顺序执行。除非另有声明，否则任何和全部的示例或者示例性语言的使用(例如，“诸如”)仅意图更好地说明本发明，而不是出于限制本发明的范围的目的。如在这里使用的，本说明书中的任何语言均不应解释为将任何未要求保护的元件表示为对于实施本发明是必要的。
在下文中，将参照附图详细解释本发明。
图1是示出根据本发明的显示基底的示例性实施例的平面图。图2是沿图1的线I-I′截取的剖视图。
参照图1和图2，根据示出的示例性实施例的显示基底100包括底基底101、栅极线GL、数据线DL、栅极绝缘层120、薄膜晶体管TR、钝化层150、有机层160和像素电极170。在示例性实施例中，显示基底100可包括多条栅极线GL、多条数据线DL、多个薄膜晶体管TR和/或多个像素电极170。
栅极线GL沿第一方向D1延伸。数据线DL沿与第一方向D1交叉的第二方向D2延伸。
栅极绝缘层120直接覆盖薄膜晶体管TR的栅极110和栅极线GL(例如，与薄膜晶体管TR的栅极110和栅极线GL叠置)。在示例性实施例中，栅极绝缘层120可与底基底101的整个上表面叠置。
栅极绝缘层120可以是包括第一栅极绝缘层122和第二栅极绝缘层124的双层结构。第一栅极绝缘层122可包含氮化硅(SiNx)。第二栅极绝缘层124可包含氧化硅(SiOx)。可选择地，栅极绝缘层120可以是单层结构。当栅极绝缘层120是单层结构时，栅极绝缘层120可包含氧化硅(SiOx)。
薄膜晶体管TR可被设置为邻近栅极线GL和数据线DL彼此交叉的区域。薄膜晶体管TR包括栅极110、氧化物半导体图案136、源极142和漏极144。
栅极111物理地和/或电学地连接到栅极线GL。栅极110与栅极线GL是连续的，使得包括栅极110的栅极线GL是单个整体的不可分割的元件。栅极110可以是包括第一金属层和第二金属层的双层结构。在一个示例性实施例中，第一金属层包含钛(Ti)，第二金属层包含铜(Cu)。
氧化物半导体图案136包括第一半导体图案132和第二半导体图案134。
第一半导体图案132在底基底101上并与底基底101上的第二栅极绝缘层124的一部分接触。第一半导体图案132可包括包含铟(In)的氧化物半导体。可用于包含铟(In)的氧化物半导体的材料可包括但不限于氧化铟锌(InZnO)、氧化铟锡(InSnO)等。
可用于氧化铟锌(InZnO)的材料可包括但不限于硼(B)、铝(Al)、铊(Tl)、锡(Sn)、铪(Hf)、氟(F)、氯(Cl)、溴(Br)、碘(I)、砹(At)等。上述材料可以单独使用或者使用它们的组合。可用于氧化铟锡(InSnO)的材料可包括但不限于锑(Sb)、氟(F)等。
第二半导体图案134可直接在第一半导体图案132的一部分上并接触第一半导体图案132的一部分。第二半导体图案134可包括第一图案134a和第二图案134b。第一图案134a和第二图案134b在第一半导体图案132上相对于栅极110彼此分隔开。
第二半导体图案134可包含无铟氧化物。可用于无铟氧化物的材料可包括但不限于氧化锌(ZnO)、氧化锡(SnO)、氧化镓锌(GaZnO)等。可用于氧化锌(ZnO)的材料可包括硼(B)、铝(Al)、铊(Tl)、锡(Sn)、铪(Hf)、氟(F)、氯(Cl)、溴(Br)、碘(I)、砹(At)等。上述材料可以单独使用或者使用它们的组合。可用于氧化锡(SnO)的材料可包括锑(Sb)、氟(F)等。上述材料可以单独使用或者使用它们的组合。
第二半导体图案134用作保护层。例如，在一个示例性实施例中，第二半导体图案134减少或有效地防止包含在源极142和漏极144中的金属的氧化，并减少或有效地防止包含在第一半导体图案132中的离子的还原。因此，第二半导体图案134最终减少或有效地防止了包含在第一半导体图案132中的铟的提取。源极142和漏极144包含钛(Ti)，因此第二半导体图案134不应包含铟(In)。
当源极142和漏极144包含钛(Ti)并且第二半导体图案134的氧化物半导体包含铟(In)时，钛(Ti)会被氧化，并且包含在第二半导体图案134的氧化物半导体中的铟离子会被还原，使得铟(In)会被提取。这是由于形成钛(Ti)的氧化物的自由能远大于形成铟(In)的氧化物的自由能。这里，形成氧化物的自由能越大，意味着被氧化的趋势越强，例如，当与氧反应时，认为钛(Ti)具有比铟(In)更强的被氧化的趋势。
当包含在氧化物半导体中的铟(In)被还原并提取时，薄膜晶体管TR的沟道层的组成会变化，使得电荷的迁移率降低，并且阈值电压随时间而改变。另外，源极142和漏极144的电阻率会由于从氧化物半导体提取的金属而增大。因此，薄膜晶体管TR的电学特性下降。因此，第二半导体图案134不应包含铟(In)。
另外，第二半导体图案134用作降低第一半导体图案132分别与源极142和漏极144之间的接触电阻的欧姆接触层。为了用作降低接触电阻的欧姆接触层，第二半导体图案134包含无铟氧化物半导体，并且无铟氧化物半导体的载流子浓度不低于每立方厘米大约1017个(个/cm3)。例如，在一个示例性实施例中，无铟氧化物半导体的载流子浓度可在大约1017个/cm3和大约1021个/cm3之间。
通过调节添加到无铟氧化物半导体中的元素以及元素的含量，载流子浓度可以不低于大约1017个/cm3。例如，在一个示例性实施例中，当第二半导体图案134包含氧化镓锌(GaZnO)，并且包括镓和锌的化合物的总重量为100wt％时，镓的含量被设定为在0wt％至大约20wt％之间。
源极142电连接到数据线DL。源极142设置在第二半导体图案134的第一图案134a上(例如，与第二半导体图案134的第一图案134a叠置)。源极142可沿第一方向D1与整个第一图案134a叠置。
漏极144设置在第二半导体图案134的第二图案134b上(例如，与第二半导体图案134的第二图案134b叠置)，并与源极142相对于栅极110分隔开。漏极144可沿第一方向D1与整个第二图案134b叠置。源极142和漏极144之间的分离区域被定义为薄膜晶体管TR的沟道部分。
数据线DL、源极142和/或漏极144可以是三层结构，所述三层结构包括：第一金属层M1，包含钛(Ti)；第二金属层M2，直接在第一金属层M1上并包含铜(Cu)；第三金属层M3，直接在第二金属层M2上并包含铜(Cu)-锰(Mn)合金或铜(Cu)-锰(Mn)-铝(Al)合金。第一金属层M1防止包含在第二金属层M2中的铜(Cu)扩散到氧化物半导体图案136中而增大布线的电阻率。第三金属层M3保护第二金属层M2。例如，在一个示例性实施例中，第三金属层M3减少或有效地防止包含在第二金属层M2中的铜(Cu)与包含在钝化层150中的氧反应而被氧化。另外，第三金属层M3增大直接设置在源极142和漏极144上的钝化层150与第二金属层M2之间的粘着性。
可选择地，数据线DL、源极142和漏极144可以是包含钛(Ti)合金的单层结构。
钝化层150位于其上包括源极142和漏极144的底基底101上。钝化层150可包含氧化硅(SiOx)。
有机层160直接在钝化层150上并接触钝化层150。有机层160使显示基底100平坦化。钝化层150和有机层160包括完全延伸穿透钝化层150和有机层160的厚度并暴露漏极144的接触孔CNT。所述厚度是沿与第一方向D1和第二方向D2均正交的第三方向测量的。
像素电极170位于其上包括有机层160的底基底101上。像素电极170可以通过延伸穿过钝化层150和有机层160的接触孔CNT物理地和/或电学地连接到薄膜晶体管TR的漏极144。像素电极170可包含透明导电材料。例如，在一个示例性实施例中，像素电极170可包含氧化铟锡(TIO)或氧化铟锌(IZO)。
图3A至图3G是解释制造图2的显示基底的方法的示例性实施例的剖视图。
参照图3A，在底基底101上形成栅极金属层。栅极金属层可被形成为单层结构或双层结构。例如，在一个示例性实施例中，栅极金属层可被形成为包括包含钛或钛合金的第一金属层以及包含铜(Cu)的第二金属层的双层结构。可利用溅射方法形成栅极金属层。
在其上形成有栅极金属层的底基底101上形成第一光致抗蚀剂图案PR1。第一光致抗蚀剂图案PR1设置在将要形成栅极110的区域上。在其上形成有栅极金属层的底基底101上形成包含感光材料的第一光致抗蚀剂层之后，利用第一掩模10使第一光致抗蚀剂层曝光并使第一光致抗蚀剂层显影，以形成第一光致抗蚀剂图案PR1。第一掩模10包括透射光的透射部分12和阻挡光的阻挡部分14。第一光致抗蚀剂层的对应于透射部分12的第一部分通过显影剂去除。第一光致抗蚀剂层的对应于阻挡部分14的第二部分保留在栅极金属层上。如在这里所使用的，“对应于”表示基本上相对于另一元件在尺寸、轮廓和/或位置上相关。
利用第一光致抗蚀剂图案PR1作为蚀刻停止层来使栅极金属层图案化，以形成包括栅极110和栅极线的栅极图案。
参照图3B，在其上在先形成有栅极图案的底基底101上顺序地形成栅极绝缘层120、第一半导体层132、第二半导体层134和源极金属层140。
栅极绝缘层120可包括包含氮化硅(SiNx)的第一栅极绝缘层122和包含氧化硅(SiOx)的第二栅极绝缘层124。第一栅极绝缘层122的厚度可为大约4000埃第二栅极绝缘层124的厚度可为大约所述厚度是沿例如垂直于底基底101的第三方向测量的。
在示例性实施例中，可通过化学气相沉积(CVD)法来形成第一栅极绝缘层122和第二栅极绝缘层124。第二栅极绝缘层124防止第一半导体层132中包含的氧化物半导体与第一栅极绝缘层122中包含的氮化硅(SiNx)反应，从而不会改变第一半导体层132的氧化物半导体的组成。
第一半导体层132可包括包含铟(In)的氧化物半导体。可用于包含铟(In)的第一半导体层132的氧化物半导体的材料可包括但不限于氧化铟锌(InZnO)、氧化铟锡(InSnO)等。
第二半导体层134可包含无铟氧化物。可用于无铟氧化物的材料可包括氧化锌(ZnO)、氧化锡(SnO)、氧化镓锌(GaZnO)等。
源极金属层140可包括：第一金属层M1，包含钛(Ti)；第二金属层M2，直接在第一金属层M1上并包含铜(Cu)；第三金属层M3，直接在第二金属层M2上并包含铜(Cu)-锰(Mn)合金或铜(Cu)-锰(Mn)-铝(Al)合金。第一半导体层132的厚度可在大约至大约之间，第二栅极绝缘层124的厚度可在大约至大约之间。可通过溅射方法形成第一半导体层132和第二半导体层134。
在包括形成在其上的源极金属层140的底基底101上形成第二光致抗蚀剂图案PR2。在其上形成有源极金属层140的底基底101上形成第二光致抗蚀剂层之后，利用第二掩模20使第二光致抗蚀剂层曝光并使第二光致抗蚀剂层显影，以形成第二光致抗蚀剂图案PR2。第二掩模20包括透射光的透射部分22、阻挡光的阻挡部分24和部分透射光的透反射部分26。
第二光致抗蚀剂层的对应于阻挡部分24的第一部分未被显影剂去除，并以第一厚度T1保留在源极金属层140上。第一厚度T1可与第二光致抗蚀剂层的初始厚度基本相同。第二光致抗蚀剂层的对应于透反射部分26的第二部分被显影剂部分地去除，并且第二光致抗蚀剂层的对应于透反射部分26的第二部分部分地保留。因此，第二光致抗蚀剂层的对应于透反射部分26的第二部分以第二厚度T2保留。第二厚度T2小于第一厚度T1。第二光致抗蚀剂层的对应于透射部分22的第三部分被显影剂完全去除。因此，在源极金属层140上形成包括具有第一厚度T1的第一光致抗蚀剂子图案PR21以及具有第二厚度T2的第二光致抗蚀剂子图案PR22的第二光致抗蚀剂图案PR2。
参照图3C，利用第二光致抗蚀剂图案PR2作为蚀刻停止层来蚀刻源极金属层140、第一半导体层132和第二半导体层134。可以利用整体蚀刻溶液同时蚀刻源极金属层140、第一半导体层132和第二半导体层134。整体蚀刻溶液可包括四氯乙烷(TCE)。因此，在底基底101上形成初步电极图案141和初步半导体图案135。
参照图3D，完全去除第二光致抗蚀剂图案PR2的第二光致抗蚀剂子图案PR22，以形成剩余图案PR3。将第二光致抗蚀剂图案PR2去除得与第二厚度T2一样多，以去除第二光致抗蚀剂子图案PR22，因此第一光致抗蚀剂子图案PR21的一部分成为具有第三厚度T3的剩余图案PR3。第三厚度T3可基本等于第二厚度T2与第一厚度T1之间的差。因此，去除第二光致抗蚀剂子图案PR22，因此初步电极图案141在与栅极110叠置的区域处被部分地暴露。
参照图3E，利用剩余图案PR3作为蚀刻停止层来部分地去除初步电极图案141的第二金属层M2和第三金属层M3。可通过湿蚀刻工艺来蚀刻第二金属层M2和第三金属层M3。部分地去除了第二金属层M2和第三金属层M3，因此部分地暴露第一金属层M1。
参照图3F，将初步电极图案141的通过部分去除第二金属层M2和第三金属层M3而被暴露的第一金属层M1去除。可通过干蚀刻工艺来蚀刻第一金属层M1。因此，使初步半导体图案135的第二半导体图案134暴露。
然后，部分地去除初步半导体图案135的第二半导体图案134。可通过湿蚀刻工艺或干蚀刻工艺来蚀刻第二半导体图案134。例如，在一个示例性实施例中，当通过干蚀刻工艺来蚀刻第二半导体图案134时，可使用诸如F2、SF6、CF4、C2F4、C3F6、C4F8等基于氟的气体、诸如Cl2、HCl、CCl4、BCl3等基于氯的气体、诸如CH4的碳化合物和氧气作为蚀刻气体。因此，在底基底101上形成了最终源极142、与源极142分隔开的最终漏极144以及包括最终第一半导体图案132和最终第二半导体图案134的最终氧化物半导体图案136。
参照图3G，利用剥离器将剩余图案PR3去除。因此，形成了包括栅极110、氧化物半导体图案136、源极142和漏极144的薄膜晶体管TR。
然后，在其上形成有薄膜晶体管TR的底基底101上形成钝化层150之后，对钝化层150进行退火。在大约200摄氏度(℃)至大约400℃的温度下利用氧气或氮气对钝化层150进行退火大约10分钟至大约2小时。
在其上形成有钝化层150的底基底101上形成有机层160。钝化层150可包括氧化硅(SiOx)。钝化层150可减少或有效地防止在被源极142和漏极144之间的分离区域暴露的第一半导体图案132中包含的氧化铟被还原并被提取为铟。
将有机层160和钝化层150图案化以形成暴露漏极144的接触孔CNT。然后，在其上形成有接触孔CNT的底基底101上形成透明电极层，并将透明电极层图案化以形成像素电极170。像素电极170通过接触孔CNT物理地并电学地连接到漏极144。因此，制造出根据图2的示出的示例性实施例的显示基底100。
根据示出的示例性实施例，氧化物半导体图案136为双层结构，以减少或有效地防止包含在源极142和漏极144中的金属与氧化物半导体图案136的第一半导体图案132内的氧化物半导体反应并被氧化。因此，减少了或有效地防止了氧化物半导体中包含的离子的还原和提取。
图4是示出根据本发明的显示基底的另一示例性实施例的平面图。
除了氧化物半导体图案136的第二半导体图案134通过绝缘图案138绝缘之外，根据示出的示例性实施例的显示基底200与根据参照图1和图2描述的示例性实施例的显示基底100基本相同，因而将使用相同的标号来表示与图1和图2的示例性实施例中描述的部件相同或相似的部件，因此将省略关于上述元件的任何重复性解释或者简要地描述上述元件。
参照图4，根据示出的示例性实施例的显示基底200包括底基底101、栅极线GL、数据线DL、栅极绝缘层120、薄膜晶体管TR、绝缘图案138、钝化层150、有机层160和像素电极170。
薄膜晶体管TR包括栅极110、氧化物半导体图案136、源极142和漏极144。氧化物半导体图案136包括第一半导体图案132和第二半导体图案134。第二半导体图案134包括第一图案134a和第二图案134b。
绝缘图案138设置在第二半导体图案134的第一图案134a和第二图案134b之间。绝缘图案138使第一图案134a和第二图案134b彼此电绝缘。
另外，除了在薄膜晶体管TR的沟道部分中形成绝缘图案138而不是去除第二半导体图案134的一部分之外，制造根据示出的示例性实施例的显示基底200的方法的示例性实施例与根据图3A至图3F中的示例性实施例的制造显示基底100的方法基本相同，因而将使用相同的标号来表示与图3A至图3F的示例性实施例中描述的部件相同或相似的部件，因此将省略关于上述元件的任何重复性解释或者简要地描述上述元件。
用于形成薄膜晶体管TR的栅极110、栅极绝缘层120、初步半导体图案(未示出)、初步电极图案(未示出)和剩余图案(未示出)的工艺与根据参照图3A至图3D描述的示例性实施例的制造显示基底100的方法中的工艺基本相同，因此省略了任何重复性解释。
通过利用源极142和漏极144作为蚀刻停止层来使暴露的第二半导体图案134绝缘来形成绝缘图案138。例如，在一个示例性实施例中，利用氧气或包括三氯化硼(BCl3)的氧气来氧化暴露的第二半导体图案134，从而形成绝缘图案138。因此，第二半导体图案134的第一图案134a和第二图案134b通过绝缘图案138彼此电绝缘。
在其上形成有绝缘图案138的底基底101上形成钝化层150、有机层160和像素电极170的工艺与根据参照图3G描述的示例性实施例的制造显示基底100的方法中的工艺基本相同，因此省略了任何重复性解释。
根据示出的示例性实施例，氧化物半导体图案136是双层结构以减少或有效地防止氧化物半导体图案136中包含的离子被还原和提取。
根据本发明的示例性实施例，氧化物半导体图案为双层结构，以防止包含在源极和漏极中的金属与氧化物半导体反应并被氧化。另外，防止氧化物半导体中包含的离子被还原和被提取。
前述是对本发明的说明而不应被解释为限制本发明。虽然已经描述了本发明的一些示例性实施例，但是本领域技术人员将容易地理解，在本质上不脱离本发明的新颖教导和优点的情况下，对示例性实施例进行许多修改是可以的。因此，意图将所有这样的修改包括在由权利要求书限定的本发明的范围之内。
在权利要求书中，功能性限定意图覆盖这里描述为执行所述功能的结构，并且不仅覆盖结构上的等同物，而且覆盖等同的结构。因此，应该理解的是，前述是对本发明的说明而不应被解释为局限于公开的特定示例性实施例，并且对公开的示例性实施例以及其它示例性实施例的修改意图包括在权利要求的范围之内。本发明由权利要求以及包含于此的权利要求的等同物限定。

Claims (25)

1.一种显示基底，所述显示基底包括：
栅极线，在底基底上沿第一方向延伸；
数据线，沿与第一方向交叉的第二方向延伸；
薄膜晶体管，分别连接到栅极线和数据线，所述薄膜晶体管包括：栅极，电连接到栅极线；栅极绝缘层，覆盖栅极；氧化物半导体图案，设置在栅极绝缘层上，并与栅极叠置，所述氧化物半导体图案包括包含铟的第一氧化物半导体图案以及不包含铟的第二氧化物半导体图案；源极和漏极，位于氧化物半导体图案上并彼此分隔开，其中，第二氧化物半导体图案位于第一氧化物半导体图案与源极之间以及第一氧化物半导体图案和漏极之间，使得第一氧化物半导体图案不直接接触源极或漏极；
像素电极，电连接到漏极。
2.如权利要求1所述的显示基底，其中，第二氧化物半导体图案包含锌、锡和镓中的至少一种。
3.如权利要求2所述的显示基底，其中，第二氧化物半导体图案包含锌以及从由硼、铝、铊、锡、铪、氟、氯、溴、碘、砹和它们的组合组成的组中选择的至少一种。
4.如权利要求2所述的显示基底，其中，第二氧化物半导体图案包含锡以及从由锑、氟和它们的组合组成的组中选择的至少一种。
5.如权利要求2所述的显示基底，其中，第二氧化物半导体图案包含氧化镓锌。
6.如权利要求2所述的显示基底，其中，第二氧化物半导体图案的无铟氧化物的载流子浓度在1017个/cm3和1021个/cm3之间。
7.如权利要求1所述的显示基底，其中，栅极绝缘层包括：
第一绝缘层，位于底基底和栅极上，并且包含氮化硅；
第二绝缘层，位于第一绝缘层上，并且包含氧化硅。
8.如权利要求1所述的显示基底，其中，源极和漏极包含钛。
9.如权利要求8所述的显示基底，其中，源极和漏极均包括：
第一金属层，包含钛；
第二金属层，包含铜，并且位于第一金属层上；
第三金属层，包含铜-锰合金或铜-锰-铝合金，并且位于第二金属层上。
10.如权利要求1所述的显示基底，
其中，第二氧化物半导体图案包括第一图案以及与第一图案分隔开的第二图案，
所述显示基底还包括绝缘图案，绝缘图案位于第二氧化物半导体图案的第一图案和第二图案之间，并使第一图案和第二图案彼此电绝缘。
11.如权利要求1所述的显示基底，所述显示基底还包括钝化层，所述钝化层包含氧化硅并且位于底基底、源极和漏极上。
12.一种制造显示基底的方法，所述方法包括以下步骤：
在底基底上形成包括栅极线和栅极的栅极图案；
在栅极图案上顺序地形成栅极绝缘层、包含铟的第一氧化物半导体层、不包含铟的第二氧化物半导体层以及源极金属层；
在源极金属层上形成光致抗蚀剂图案；
利用光致抗蚀剂图案作为掩模来将源极金属层、第一氧化物半导体层和第二氧化物半导体层图案化，以形成源极图案和氧化物半导体图案，源极图案包括源极和漏极，氧化物半导体图案包括第一氧化物半导体图案和第二氧化物半导体图案，第二氧化物半导体图案形成在第一氧化物半导体图案和源极图案之间，使得第一氧化物半导体图案不直接接触源极或漏极；
形成电连接到源极图案的漏极的像素电极。
13.如权利要求12所述的方法，其中，第二氧化物半导体图案包含锌、锡和镓中的至少一种。
14.如权利要求13所述的方法，其中，第二氧化物半导体图案包含锌以及从由硼、铝、铊、锡、铪、氟、氯、溴、碘、砹和它们的组合组成的组中选择的至少一种。
15.如权利要求13所述的方法，其中，第二氧化物半导体图案包含锡以及从由锑、氟和它们的组合组成的组中选择的至少一种。
16.如权利要求13所述的方法，其中，第二氧化物半导体图案包含氧化镓锌。
17.如权利要求12所述的方法，其中，不包含铟的第二氧化物半导体层的载流子浓度在1017个/cm3和1021个/cm3之间。
18.如权利要求13所述的方法，其中，形成光致抗蚀剂图案的步骤包括：
在源极金属层上形成光致抗蚀剂层；
将光致抗蚀剂层图案化，以形成包括第一光致抗蚀剂子图案和第二光致抗蚀剂子图案的光致抗蚀剂图案，第一光致抗蚀剂子图案具有第一厚度并形成在形成有源极图案的区域中，第二光致抗蚀剂子图案具有小于第一厚度的第二厚度并形成在源极和漏极之间的区域中。
19.如权利要求18所述的方法，其中，形成源极图案和氧化物半导体图案的步骤包括：
利用光致抗蚀剂图案作为掩模来蚀刻源极金属层、第二氧化物半导体层和第一氧化物半导体层；
去除第二光致抗蚀剂子图案；
蚀刻源极金属层的通过去除第二光致抗蚀剂子图案而被暴露的部分，以形成源极图案的源极和漏极；
利用源极和漏极形成氧化物半导体图案的第一氧化物半导体图案和第二氧化物半导体图案。
20.如权利要求19所述的方法，其中，形成第一氧化物半导体图案和第二氧化物半导体图案的步骤包括：
蚀刻第二氧化物半导体层的被源极和漏极暴露的部分，以形成包括第一图案和第二图案的第二氧化物半导体图案，第一图案和第二图案在第一氧化物半导体图案上彼此分隔开。
21.如权利要求19所述的方法，其中，形成第一氧化物半导体图案和第二氧化物半导体图案的步骤包括：
在第一氧化物半导体图案上形成第二氧化物半导体图案的第一图案和第二图案，第一图案和第二图案彼此分隔开；
形成绝缘图案，所述绝缘图案位于第一图案和第二图案之间，并使第一图案和第二图案彼此电绝缘。
22.如权利要求12所述的方法，其中，栅极绝缘层包括：
第一绝缘层，形成在栅极上，并包含氮化硅；
第二绝缘层，形成在第一绝缘层上，并包含氧化硅。
23.如权利要求12所述的方法，其中，源极和漏极包含钛。
24.如权利要求23所述的方法，其中，源极和漏极均包括：
第一金属层，包含钛；
第二金属层，包含铜，并且位于第一金属层上；
第三金属层，包含铜-锰合金或铜-锰-铝合金，并且位于第二金属层上。
25.如权利要求12所述的方法，所述方法还包括：
在源极和漏极上形成包含氧化硅的钝化层。
CN201110208497.2A 2010-07-23 2011-07-25 显示基底及其制造方法 Active CN102347335B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0071391 2010-07-23
KR1020100071391A KR101671952B1 (ko) 2010-07-23 2010-07-23 표시 기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
CN102347335A CN102347335A (zh) 2012-02-08
CN102347335B true CN102347335B (zh) 2016-07-20

Family

ID=45492844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110208497.2A Active CN102347335B (zh) 2010-07-23 2011-07-25 显示基底及其制造方法

Country Status (3)

Country Link
US (1) US8598577B2 (zh)
KR (1) KR101671952B1 (zh)
CN (1) CN102347335B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6226518B2 (ja) * 2011-10-24 2017-11-08 株式会社半導体エネルギー研究所 半導体装置
CN102651322A (zh) * 2012-02-27 2012-08-29 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示器件
US9553201B2 (en) * 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
KR102278505B1 (ko) * 2013-09-10 2021-07-16 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판 및 박막 트랜지스터의 제조 방법
JP5965338B2 (ja) 2012-07-17 2016-08-03 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP6284710B2 (ja) * 2012-10-18 2018-02-28 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
WO2014065985A1 (en) * 2012-10-22 2014-05-01 Applied Materials, Inc. High mobility compound semiconductor material using multiple anions
CN102891183B (zh) * 2012-10-25 2015-09-30 深圳市华星光电技术有限公司 薄膜晶体管及主动矩阵式平面显示装置
KR102050438B1 (ko) * 2012-11-29 2020-01-09 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조 방법
CN103904126B (zh) * 2012-12-26 2016-08-24 深圳市金誉半导体有限公司 薄膜晶体管
WO2014149682A1 (en) * 2013-03-19 2014-09-25 Applied Materials, Inc. Multilayer passivation or etch stop tft
KR102090289B1 (ko) * 2013-05-30 2020-04-16 삼성디스플레이 주식회사 산화물 스퍼터링 타겟, 이를 이용한 박막 트랜지스터 및 그 제조 방법
KR102112283B1 (ko) * 2013-08-20 2020-05-19 삼성디스플레이 주식회사 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
CN103456745B (zh) * 2013-09-10 2016-09-07 北京京东方光电科技有限公司 一种阵列基板及其制备方法、显示装置
KR102248645B1 (ko) * 2013-12-02 2021-05-04 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
CN103715264A (zh) * 2013-12-23 2014-04-09 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置
CN104752515B (zh) * 2013-12-27 2018-11-13 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制造方法
KR102204137B1 (ko) * 2014-06-27 2021-01-19 엘지디스플레이 주식회사 표시장치 및 이를 제조하는 방법
US9698173B2 (en) * 2014-08-24 2017-07-04 Royole Corporation Thin film transistor, display, and method for fabricating the same
JP6251823B2 (ja) * 2014-11-28 2017-12-20 シャープ株式会社 半導体装置およびその製造方法
WO2016084700A1 (ja) 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
CN104538405B (zh) * 2015-01-04 2018-02-27 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示装置
CN104992949B (zh) * 2015-06-04 2018-03-09 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR102550604B1 (ko) * 2016-08-03 2023-07-05 삼성디스플레이 주식회사 반도체장치 및 그 제조방법
US10658292B2 (en) * 2017-04-24 2020-05-19 Taiwan Semiconductor Manufacturing Company Limited Metal patterning for internal cell routing
KR102446301B1 (ko) 2017-12-11 2022-09-23 엘지디스플레이 주식회사 지지층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR20200034889A (ko) * 2018-09-21 2020-04-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102145387B1 (ko) * 2019-01-07 2020-08-18 한양대학교 산학협력단 박막 트랜지스터 및 그 제조방법
CN110190066A (zh) * 2019-05-14 2019-08-30 深圳市华星光电技术有限公司 阵列基板和阵列基板的制备方法
CN110931568B (zh) * 2019-11-26 2021-02-26 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法
KR102197263B1 (ko) * 2020-03-24 2021-01-04 삼성디스플레이 주식회사 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
CN111403337A (zh) * 2020-03-31 2020-07-10 成都中电熊猫显示科技有限公司 阵列基板、显示面板及阵列基板的制作方法
TW202243178A (zh) * 2021-04-23 2022-11-01 元太科技工業股份有限公司 電子裝置及其線路結構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621075A (zh) * 2008-06-30 2010-01-06 三星移动显示器株式会社 薄膜晶体管及其制造方法和平板显示装置
CN101728278A (zh) * 2008-10-24 2010-06-09 株式会社半导体能源研究所 半导体装置的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI637444B (zh) * 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
CN103730509B (zh) 2008-11-07 2018-03-30 株式会社半导体能源研究所 半导体器件
TWI656645B (zh) * 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101638978B1 (ko) * 2009-07-24 2016-07-13 삼성전자주식회사 박막 트랜지스터 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621075A (zh) * 2008-06-30 2010-01-06 三星移动显示器株式会社 薄膜晶体管及其制造方法和平板显示装置
CN101728278A (zh) * 2008-10-24 2010-06-09 株式会社半导体能源研究所 半导体装置的制造方法

Also Published As

Publication number Publication date
CN102347335A (zh) 2012-02-08
US8598577B2 (en) 2013-12-03
KR101671952B1 (ko) 2016-11-04
US20120018720A1 (en) 2012-01-26
KR20120009993A (ko) 2012-02-02

Similar Documents

Publication Publication Date Title
CN102347335B (zh) 显示基底及其制造方法
CN1728363B (zh) 薄膜晶体管阵列面板的制造方法
CN102456696B (zh) 显示装置及其制造方法
US8263977B2 (en) TFT substrate and TFT substrate manufacturing method
US8759832B2 (en) Semiconductor device and electroluminescent device and method of making the same
CN100524701C (zh) 薄膜晶体管阵列面板及其制造方法
KR20130006999A (ko) 박막 트랜지스터 및 이의 제조 방법
US9252285B2 (en) Display substrate including a thin film transistor and method of manufacturing the same
US20050221546A1 (en) Thin film transistor array panel and manufacturing method thereof
US9117768B2 (en) Display substrate having a thin film transistor and method of manufacturing the same
US7981708B1 (en) Method of fabricating pixel structure and method of fabricating organic light emitting device
CN1761050A (zh) 薄膜晶体管阵列面板及其制造方法
US9224869B2 (en) Semiconductor device and method for manufacturing same
KR20130021607A (ko) 저저항 배선, 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
KR20150021242A (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
US9224831B2 (en) Method of manufacturing an oxide semiconductor device and method of manufacturing a display device having the same
KR20150041510A (ko) 표시 기판 및 표시 기판의 제조 방법
CN105932176B (zh) 像素结构与其制造方法
KR102148957B1 (ko) 표시 기판 및 표시 기판의 제조 방법
US9373648B2 (en) Semiconductor device and method of manufacture thereof
CN116779652A (zh) 使用二维材料提高性能的半导体开关器件
US20230017854A1 (en) Display substrate and manufacturing method, and display device
US20150069401A1 (en) Thin film transistor substrate and method of manufacturing the thin film transistor substrate
CN116722044A (zh) 薄膜晶体管及其制备方法、显示面板
CN115000176A (zh) 一种薄膜晶体管、显示面板以及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121219

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121219

Address after: South Korea Gyeonggi Do Yongin

Applicant after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do Korea Suwon

Applicant before: Samsung Electronics Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant