CN102292807A - Euv光刻用反射型掩模基板的制造方法 - Google Patents

Euv光刻用反射型掩模基板的制造方法 Download PDF

Info

Publication number
CN102292807A
CN102292807A CN2010800055644A CN201080005564A CN102292807A CN 102292807 A CN102292807 A CN 102292807A CN 2010800055644 A CN2010800055644 A CN 2010800055644A CN 201080005564 A CN201080005564 A CN 201080005564A CN 102292807 A CN102292807 A CN 102292807A
Authority
CN
China
Prior art keywords
dielectric layer
electrostatic chuck
layer
euvl
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800055644A
Other languages
English (en)
Inventor
木下健
伊势博利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd filed Critical Asahi Glass Co Ltd
Publication of CN102292807A publication Critical patent/CN102292807A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G03F1/24—Reflection masks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/707—Chucks, e.g. chucking or un-chucking operations or structural details
    • G03F7/70708—Chucks, e.g. chucking or un-chucking operations or structural details being electrostatic; Electrostatically deformable vacuum chucks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明提供静电吸盘和玻璃衬底之间因夹杂颗粒等异物而对玻璃衬底表面或吸盘面造成损伤这一情况的发生得到抑制的EUV掩模基板的制造方法。该EUV掩模基板的制造方法的特征在于，吸附保持玻璃衬底的静电吸盘在主体上依次具备由有机高分子膜形成的下部电介质层、由导电性材料形成的电极部及由有机高分子膜形成的上部电介质层，所述电极部包括正电极和负电极。

Description

EUV光刻用反射型掩模基板的制造方法
技术领域
本发明涉及半导体制造等中使用的EUV(Extreme Ultra Violet：远紫外)光刻用反射型掩模基板(下面，在本说明书中称作“EUV掩模基板”)的制造方法。
背景技术
以往，在半导体产业中，作为在Si衬底等上形成由微细图案构成的集成电路时必不可少的微细图案的转印技术，使用的是采用可见光或紫外光的光刻法。但是，半导体器件的微细化不断加快，正逐渐接近现有的曝光极限。进行曝光时，图案的解析度极限是曝光波长的1/2左右，即使使用浸没法，图案的解析度极限也只是曝光波长的1/4左右，可以预见即使使用ArF激光(193nm)的浸没法，极限也在45nm左右。于是，作为45nm以下的曝光技术，采用波长比ArF激光更短的EUV光的曝光技术、即EUV光刻被寄予厚望。EUV光是指软X射线区域或真空紫外线区域的波长的光线，具体是指波长10～20nm左右、特别是13.5nm±0.3nm左右的光线。
EUV光容易被各种物质吸收且折射率趋近于1，因此无法使用现有的采用可见光或紫外光的光刻这样的折射光学系统。因此，EUV光刻中使用反射光学系统、即反射型光掩模和反射镜。
掩模基板是光掩模制造中使用的图案形成前的层叠体。反射型光掩模用掩模基板具有在玻璃等衬底上依次形成有反射EUV光的反射层和吸收EUV光的吸收层的结构。作为反射层，通常使用通过交替层叠高折射率层和低折射率层而提高了对层表面照射光线时的光线反射率、更具体是对层表面照射EUV光时的光线反射率的多层反射膜。吸收层使用的是对EUV光的吸收系数高的材料，具体使用例如以Cr或Ta为主要成分的材料(例如参照专利文献2及3)。
多层反射膜及吸收层采用离子束溅射法或磁控溅射法在玻璃衬底的光学面上成膜。形成多层反射膜及吸收层时，通过保持构件来保持玻璃衬底。作为玻璃衬底的保持构件，包括机械性吸盘(chuck)和静电吸盘，从起尘的角度考虑，优选采用通过静电吸盘进行吸附保持的方式。
静电吸盘的吸附方式大致分为单极方式和双极方式。单极型是保持施加单极电压的机构，将等离子体等作为接地来吸附衬底。另一方面，双极型在静电吸盘内可保持同时对正极·负极施加电压的机构，或者可保持单极及地线机构，在没有等离子体等接地时也可保持衬底。
作为吸附玻璃衬底进行保持的构件采用静电吸盘时，由于作为吸附保持对象的玻璃衬底除极小一部分以外均为绝缘体，因此大多数为双极型静电吸盘。
静电吸盘大致分为利用因电介质材料的不同而在衬底和静电吸盘间产生的电荷进行吸附的库仑力型，以及除了所述电荷以外还利用了从电介质膜漏出的电流和电极表面的微小凹凸距离的差异所产生的吸附力的约翰逊·拉别克力型。库仑力型由于漏出的电流少，因此具备传导电流对衬底所造成的破坏和损伤可减轻的优点，但也存在所施加的电压大于约翰逊·拉别克力型的缺点。
双极型中，除了所述吸附机构以外，还通过其电极配置产生从电场强度弱的位置吸引至电场强度强的位置的梯度(gradient)力。将其称为电介质吸引力。
EUV掩模基板的制造工序中使用的玻璃衬底的尺寸要比半导体器件的制造工序中使用的硅晶片的尺寸大得多，其质量也大得多，因此要求发挥出比硅晶片用静电吸盘强得多的吸附力。
所以，以吸附保持玻璃衬底为目的使用的静电吸盘必须能够利用梯度力发挥强吸附力。
专利文献1中揭示了通过高效地产生梯度力而能够利用强吸附力来保持玻璃衬底的静电吸盘。
专利文献1中记载，作为通过静电吸盘保持玻璃衬底时的其它问题有：对衬底造成损伤的微小颗粒及其它异物如果以夹在衬底和静电吸盘间的方式被吸附，则该力会使异物对成为吸盘面的电介质层表面造成损伤，其结果是，引发电介质层的平坦度或电绝缘性不良等各种问题。
专利文献1记载的静电吸盘，在电极的上方设置被吸附衬底，藉此提高静电吸盘的吸附力，另外，电极采用耐磨耗性优良的钛、含钛化合物、氧化钛或氮化钛或碳化钛等导电性陶瓷，可维持与被吸附衬底的接触的耐久性和不易受到颗粒等异物的磨损的强度。
但是，如专利文献1记载的静电吸盘那样，将由陶瓷材料形成的电极作为吸盘面，使玻璃衬底吸附于该吸盘面时，如果在玻璃衬底和吸盘面之间夹杂了颗粒等异物，则会对玻璃衬底表面或吸盘面、或同时对两者造成损伤，进一步生成更大的颗粒。此时在吸盘面产生的损伤会成为对之后所接触的玻璃衬底继续转移损伤的源头，大大地妨碍低起尘化。
专利文献1中记载了可维持不易受到颗粒等异物的磨损的强度，但事实上在玻璃衬底和吸盘面之间夹杂颗粒等异物会对玻璃衬底表面或吸盘面、或同时对两者造成损伤。
由于是微小的损伤，因此以往不成为问题，但对用于EUV掩模基板的制造工序的玻璃衬底的表面状态的要求非常严格，即使是这种微小的损伤也可能会产生问题。
专利文献1：日本专利特开2006-66857号公报
专利文献2：美国公开公报2007-160874号公报
专利文献3：美国公开公报2009-011341号公报
发明的揭示
为了解决上述现有技术中存在的问题，本发明的目的是提供静电吸盘和玻璃衬底之间因夹杂颗粒等异物而对玻璃衬底表面及吸盘面造成损伤这一情况的发生得到抑制的EUV掩模基板的制造方法。
为了实现所述目的，本发明提供如下EUVL用反射型掩模基板的制造方法，该方法是用静电吸盘吸附保持玻璃衬底，通过溅射法在所述玻璃衬底上至少依次形成反射EUV光的反射层及吸收EUV光的吸收层的EUV光刻(EUVL)用反射型掩模基板的制造方法，该方法的特征在于，所述静电吸盘在主体上依次具备由有机高分子膜形成的下部电介质层、由导电性材料形成的电极部及由有机高分子膜形成的上部电介质层，所述电极部包括正电极和负电极。
本发明还提供如下EUVL用反射型掩模基板的制造方法，该方法是用静电吸盘吸附保持玻璃衬底，通过溅射法在所述玻璃衬底上形成反射EUV光的反射层以及在该反射层的上层形成吸收EUV光的吸收层的EUV光刻(EUVL)用反射型掩模基板的制造方法，该方法的特征在于，至少在形成所述反射层及所述吸收层时，所述静电吸盘在主体的玻璃衬底的吸附面侧依次具备由有机高分子膜形成的下部电介质层、由导电性材料形成的电极部及由有机高分子膜形成的上部电介质层，所述电极部包括正电极和负电极。
本发明的EUVL用反射型掩模基板的制造方法中，所述静电吸盘的所述下部电介质层可含2层以上的有机高分子膜。
本发明的EUVL用反射型掩模基板的制造方法中，所述静电吸盘的所述上部电介质层可含2层以上的有机高分子膜。
本发明的EUVL用反射型掩模基板的制造方法中，较好是所述静电吸盘的所述下部电介质层及所述上部电介质层的绝缘击穿耐压在3.0kV以上。
本发明的EUVL用反射型掩模基板的制造方法中，较好是所述静电吸盘的所述下部电介质层及所述上部电介质层的抗拉强度在50MPa以上。
本发明的EUVL用反射型掩模基板的制造方法中，较好是所述静电吸盘的所述下部电介质层及所述上部电介质层的拉伸伸长率在40％以上。
本发明的EUVL用反射型掩模基板的制造方法中，较好是所述静电吸盘的所述下部电介质层及所述上部电介质层的拉伸弹性率在1.0GPa以上。
本发明的EUVL用反射型掩模基板的制造方法中，较好是所述静电吸盘的所述下部电介质层及所述上部电介质层包括选自聚酰亚胺膜、聚烯烃类材料膜、有机硅膜、聚氯乙烯膜及聚对苯二甲酸乙二醇酯膜的至少1层有机高分子膜。
本发明的EUVL用反射型掩模基板的制造方法中，较好是所述静电吸盘的所述下部电介质层的厚度为所述上部电介质层的厚度的2倍以上。
本发明的EUVL用反射型掩模基板的制造方法中，较好是所述静电吸盘的所述上部电介质层的厚度为10～500μm。
本发明的EUVL用反射型掩模基板的制造方法中，较好是所述静电吸盘在所述上部电介质层的吸附面侧具备用于减少与被吸附保持的玻璃衬底的接触面积的突起部。
较好是所述突起部通过蚀刻等上部电介质层表面的凹凸加工形成，较好是所述凹凸加工后的上部电介质层的厚度为10～50μm。
本发明的EUVL用反射型掩模基板的制造方法中，较好是所述静电吸盘的所述突起部的高度为5～25μm。
本发明的EUVL用反射型掩模基板的制造方法中，较好是所述静电吸盘的所述突起部与被吸附保持的玻璃衬底的接触面积合计为所述上部电介质层的表面积的0.1～25.0％。
本发明的EUVL用反射型掩模基板的制造方法中，较好是所述静电吸盘的所述正电极及所述负电极分别具有梳齿型的形状，各梳齿以隔开空隙邻接的方式配置。
本发明的EUVL用反射型掩模基板的制造方法中，较好是所述静电吸盘的所述电极部的厚度在10μm以下。
本发明的EUVL用反射型掩模基板的制造方法中，较好是在所述玻璃衬底的被吸附保持于所述静电吸盘的一侧的表面设置有导电膜。
利用本发明的EUV掩模基板的制造方法，可抑制静电吸盘和玻璃衬底之间因夹杂颗粒等异物而造成的对玻璃衬底表面及吸盘面的损伤的发生。另一方面，用于玻璃衬底的吸附保持的静电吸盘从上部电介质层至下部电介质层具备足够的可塑性和强度，因此发挥吸附力的该结构没有受损之虞。此外，由于上部电介质层非常薄，因此可在无损装置的稳定运转的电压下使静电吸盘工作。另外，通过在上部电介质层的吸附面侧具有突起部，将静电吸盘和玻璃衬底之间的颗粒等异物的夹杂部位限定于仅在凸部，这样可抑制因夹杂异物而造成的损伤的发生。
附图的简单说明
图1是表示本发明的EUV掩模基板的制造方法中采用的静电吸盘的一个构成例的侧视图。
图2是图1所示的静电吸盘10A的俯视图。
图3是表示本发明的静电吸盘的另一构成例的侧视图。
图4是图3所示的静电吸盘10B的俯视图。
图5是表示采用图1所示的静电吸盘10A吸附保持玻璃衬底的状态的侧视图。
实施发明的最佳方式
以下，参照附图对本发明进行说明。图1是表示本发明的EUV掩模基板的制造方法中采用的静电吸盘的一个构成例的侧视图。
图1所示的静电吸盘10A具备在主体11上，即主体的吸附面侧依次设置了由有机高分子膜形成的下部电介质层3、由导电性材料形成的电极部2及由有机高分子膜形成的上部电介质层1的结构。静电吸盘的各构成如下所述。
[主体]
对于静电吸盘10A中的主体11无特别限定，作为静电吸盘的主体(或基材，或基盘)，可从公知结构中适当选择。作为该公知结构的具体例，可例举例如由氧化铝(Al2O3)、氧化钇(Y2O3)、氧化硅(SiO2)、氧化锆(ZrO2)、氧化镁(MgO)、富铝红柱石(3Al2O3·2SiO2)等绝缘性良好的陶瓷材料形成的主体，或在铝、钼、钨、钢、不锈钢、黄铜、镍等金属材料制基材上设置了绝缘层的主体。作为在金属材料制基材上设置的绝缘层的构成材料，可例示所述陶瓷材料。
[电极部]
构成电极部的材料可采用导电性良好的材料，具体可采用体积电阻率在5×10-6Ωm以下的材料。满足这一条件的材料中，导电性良好的金属材料、具体为金、铜、铝，由于可将电极部薄层化，且通过后述的步骤易于形成所希望的形状的电极图案，因此优选。
其中，从导电性良好的角度出发，更好是金及铜，从价廉的角度出发，特好是铜。
静电吸盘10A用于玻璃衬底的吸附保持，因此是电极部包括正电极和负电极的双极型静电吸盘。这里，对于正电极和负电极形成的电极图案无特别限定，可在双极型静电吸盘的领域内选择公知的各种电极图案。但从高效地产生梯度力、藉此可利用强大的吸附力保持玻璃衬底的角度考虑，优选例如象专利文献1中记载的静电吸盘那样的正电极及负电极分别具有梳齿型的形状、各梳齿隔开空隙邻接而配置的电极图案(参照图2)。图2为图1所示的静电吸盘10A的俯视图，优选的电极图案以透视图表示。
图2中，符号22及23表示的是贯通下部电介质层及主体的孔，安装了将正电极及负电极与外部电源连接的外部电源端子(未图示)。
图2中，对于电极图案的各部分的尺寸无特别限定，但可根据静电吸盘的尺寸来适当选择。例如吸盘面的直径为13cm时，存在于吸盘面的外缘附近的梳齿型的宽度为5mm，高为7mm，构成梳齿型的带状部分的宽度为1mm。
静电吸盘10A中，电极部的厚度较好为10μm以下。电极部的厚度因形成于电极部上的上部电介质层的厚度而异，但如果电极部的厚度超过10μm，则在静电吸盘的吸盘面会出现与电极部的图案对应的凹凸，恐怕会导致吸附力的下降或吸附力的不均一。电极部的厚度更好为2μm以下，进一步更好为1μm以下。
但是，电极部的厚度如果小于1μm，则绝缘击穿耐压下降，可塑性减弱，因此变形时易破损。从这点考虑，电极部的厚度较好为0.1μm以上，更好为0.3μm以上，进一步更好为0.5μm以上。
为了确保平坦度及电阻的均一性，电极部的厚度的偏差最好在该电极部的厚度的平均值的±10％以内。
静电吸盘10A中，对于电极部的形成方法无特别限定，可根据构成电极部的材料及电极图案适当选择合适的方法。例如，以铜为构成材料形成图2所示的电极图案时，可通过溅射法在下部电介质层3上形成所希望的厚度的铜的薄膜后，通过蚀刻法将该薄膜加工成所希望的电极图案。此外，也可以在下部电介质层3上配置了所希望的形状的掩模的状态下进行溅射而形成电极图案。
[下部电介质层、上部电介质层]
如图1所示，静电吸盘10A形成为电极部2被由有机高分子膜形成的下部电介质层3和上部电介质层1夹持的三明治结构。
利用该结构，可抑制静电吸盘和玻璃衬底之间夹杂颗粒等异物而对玻璃衬底表面及成为吸盘面的上部电介质层表面造成损伤这一情况的发生。即，即使在成为吸盘面的上部电介质层和玻璃衬底间夹杂了颗粒等异物的情况下，利用由有机高分子膜形成的上部电介质层及下部电介质层的柔软性，可将玻璃衬底和电介质层的界面的异物露出控制在最小限度。藉此，可抑制对玻璃衬底表面及成为吸盘面的上部电介质层表面造成损伤这一情况的发生。
以下，将抑制对玻璃衬底表面及成为吸盘面的上部电介质层表面造成损伤这一情况的发生的作用称为“抑制异物所造成的损伤的作用”。
现有技术的静电吸盘虽然也存在形成于电极上的由有机高分子膜构成成为吸盘面的电介质层的结构，但如果增加形成于电极上的电介质层的厚度，则吸附力下降，因此对电介质层的厚度有限制。所以，在静电吸盘和玻璃衬底之间夹杂有颗粒等异物的情况下，无法利用电介质层的柔软性来抑制玻璃衬底和电介质层的界面的异物露出，不能够发挥出抑制异物所造成的损伤的作用。
采用静电吸盘10A时，与现有技术的静电吸盘同样对于上部电介质层1的厚度存在限制，但形成了电极部2被由有机高分子膜形成的下部电介质层3和上部电介质层1夹持的三明治结构。藉此，可利用下部电介质层3和上部电介质层1的柔软性将玻璃衬底和电介质层的界面的异物露出控制在最小限度，所以能够在吸附力不下降的条件下发挥抑制异物所造成的损伤的作用。
而且，由于即使增加下部电介质层3的厚度静电吸盘的吸附力也不会下降，因此通过增加下部电介质层3的厚度可更有效地发挥抑制异物所造成的损伤的作用。
图1中，上部电介质层1及下部电介质层3显示为单一的层(有机高分子膜)，但并不限定于此，也可分别由2层以上的有机高分子膜来构成。
上部电介质层1及下部电介质层3由2层以上的有机高分子膜构成时，可具备各有机高分子膜所具备的不同的功能。例如，上部电介质层由2层有机高分子膜构成，与电极部连接一侧的有机高分子膜作为粘接性优良的有机高分子膜，可提高与电极部的粘接性，同时成为吸盘面的一侧的有机高分子膜作为柔软性良好的有机高分子膜，还可提高抑制异物所造成的损伤的作用。另外，下部电介质层由3层有机高分子膜构成，与电极部连接一侧的有机高分子膜及与主体连接一侧的有机高分子膜作为粘接性良好的有机高分子膜，可提高与电极部及主体的粘接性，同时两者之间的有机高分子膜作为柔软性良好的有机高分子膜，还可提高抑制异物所造成的损伤的作用。
构成上部电介质层1及下部电介质层3的有机高分子膜最好满足下述特性。
上部电介质层1及下部电介质层3要求在静电吸盘使用时不因施加高电压而出现绝缘击穿。因此，上部电介质层1及下部电介质层3的绝缘击穿耐压较好在3.0kV以上，更好在5.0kV以上，进一步更好在6.0kV以上。
上部电介质层1及/或下部电介质层3由2层以上的有机高分子膜构成时，构成各层的有机高分子膜最好分别具备以上所述的绝缘击穿耐压。
构成成为吸盘面的上部电介质层1的有机高分子膜如果因为与吸附保持于静电吸盘的玻璃衬底的摩擦而出现破损，则会成为颗粒的产生源，因此要求构成上部电介质层1的有机高分子膜对于和吸附保持于静电吸盘的玻璃衬底的摩擦具有足够的强度。因此，构成上部电介质层1的有机高分子膜的抗拉强度较好在50MPa以上，更好在200MPa以上，进一步更好在400MPa以上。
基于同样的理由，构成上部电介质层1的有机高分子膜的拉伸伸长率较好在20％以上，更好在30％以上，进一步更好在40％以上。
上部电介质层1由2层以上的有机高分子膜构成时，构成各层的有机高分子膜最好分别具备以上所述的抗拉强度和拉伸伸长率。
对于构成下层电介质层3的有机高分子膜，为了在静电吸盘使用时不破损，也要求其具备足够的抗拉强度及拉伸伸长率。因此，构成下部电介质层3的有机高分子膜的抗拉强度较好在50MPa以上，更好在200MPa以上，进一步更好在400MPa以上。构成下部电介质层3的有机高分子膜的拉伸伸长率较好在20％以上，更好在30％以上，进一步更好在40％以上。
下部电介质层1由2层以上的有机高分子膜构成时，构成各层的有机高分子膜最好分别具备以上所述的抗拉强度和拉伸伸长率。
构成上部电介质层1及下部电介质层3的有机高分子膜由于发挥抑制异物所造成的损伤的作用，因此要求其具备柔软性。对于成为吸盘面的上部电介质层1，为了提高与吸附保持的玻璃衬底的密合性，要求其具备弹性及可塑性使得咬合入层的异物不会在与玻璃衬底的界面露出。因此，构成上部电介质层1及下部电介质层3的有机高分子膜的拉伸弹性率较好在1.0GPa以上，更好在3.0GPa以上，进一步更好在7.5GPa以上。
上部电介质层1及/或下部电介质层3由2层以上的有机高分子膜构成时，构成各层的有机高分子膜最好分别具备以上所述的拉伸弹性率。
作为满足所述特性的有机高分子膜，可例举聚酰亚胺膜、聚乙烯及聚丙烯等聚烯烃类材料膜、有机硅膜、聚氯乙烯膜、聚对苯二甲酸乙二醇酯膜等。其中，聚酰亚胺膜的以上所述的各种特性俱佳，因此优选。
如上所述，静电吸盘10A形成为电极部被由有机高分子膜形成的下部电介质层和上部电介质层夹持的三明治结构，藉此发挥抑制异物所造成的损伤的作用，由于增加下部电介质层的厚度也不会使静电吸盘的吸附力下降，可发挥抑制异物所造成的损伤的作用，因此优选。因此，下部电介质层的厚度较好为上部电介质层的厚度的2倍以上，更好为3倍以上，进一步更好为3.5倍以上。另外，下部电介质层的厚度较好为上部电介质层的厚度的20倍以下，特好为18倍以下。
如上所述，如果增加上部电介质层的厚度则吸附力下降，因此对于上部电介质层的厚度有限制。所以，上部电介质层的厚度较好为500μm以下，更好为100μm以下，进一步更好为50μm以下。
上部电介质层越薄吸附力越强，但如果上部电介质层过于薄，则上部电介质层可能会发生绝缘击穿，出现可能发生膜破损等问题。因此，上部电介质层的厚度较好为10μm以上，更好为15μm以上，进一步更好为20μm以上，再进一步更好为25μm以上。
下部电介质层的厚度在50μm以上时，可发挥抑制异物所造成的损伤的作用，厚度更好为80μm以上，进一步更好为100μm以上。
如上所述，即使增加下部电介质层的厚度，静电吸盘的吸附力也不会下降，但如果下部电介质层过于厚，则恐怕下部电介质层的平面度会下降。如上所述，电极部优选为厚度在10μm以下的薄膜，因此如果作为电极部的下层的下部电介质层的平面度下降，则恐怕电极部会变形而对静电吸盘的性能造成不良影响。另外，如果下部电介质层的平面度下降，则不仅电极部，恐怕上部电介质层的平面度、即静电吸盘的吸盘面的平面度也会下降。吸盘面的平面度下降，则恐怕吸附力会降低，吸附力也会不均。因此，下部电介质层的厚度较好在500μm以下，更好为300μm以下，进一步更好在200μm以下。
静电吸盘的吸盘面的平面度较好在5μm以下，更好在3μm以下，进一步更好在2μm以下。吸盘面的平面度例如可用三维测定仪进行测定。
为了获得良好的吸盘面的平坦度，下部电介质层及上部电介质层任何一方的厚度分布(厚度的最大值和最小值的差)优选均在5μm以下。
上部电介质层及下部电介质层的厚度合计为60～1000μm时，可同时实现抑制异物所造成的损伤的作用的发挥及静电吸盘所要求的其它特性(吸附力、吸盘面的平面度等)，因此优选，更好为65～1000μm，进一步更好为75～800μm，再进一步更好为100～600μm，特好为150～500μm。另外，上部电介质层和下部电介质层的厚度差为50～800μm，特好为100～300μm，下部电介质层优选比上部电介质层厚。
对于在主体上形成下部电介质层的方法及在电极部上形成上部电介质层的方法无特别限定。由于下部电介质层及上部电介质层由有机高分子膜形成，因此可预先制作所希望的厚度的有机高分子膜，用粘接剂或通过热熔融将制得的膜贴附在主体上或电极部。另外，也可在主体上或电极部上直接形成有机高分子膜。
图3是表示本发明的EUV掩模基板的制造方法中采用的静电吸盘的另一构成例的侧视图。图3所示的静电吸盘10B在形成为电极部2被由有机高分子膜形成的下部电介质层3及上部电介质层1夹持的三明治结构这一点上与图1所示的静电吸盘10A相同，但对上部电介质层1的吸附面侧施以凹凸加工而具备突起部5。通过具备该突起部5，与被吸附保持的玻璃衬底的接触面积减少。利用该构成，可将静电吸盘和玻璃衬底之间的颗粒等异物的夹杂部位限定于仅在凸部，即使有异物夹在凸面，也能够抑制对玻璃衬底表面及成为吸盘面的上部电介质层表面造成损伤这一情况的发生。
所述突起部的高度必须是相对于吸盘主体的平坦度明显的尺寸，较好为5μm以上，更好为10μm以上。突起部5的高度较好为50μm以下，更好为25μm以下，进一步更好为20μm以下。
另外，突起部的个数较好为3个以上，更好为5个以上。突起部的个数较好为15000个以下，更好为4000个以下。各突起部优选在上部电介质层的吸附面大致均等地形成。
所述突起部与被吸附保持的玻璃衬底的接触面积合计为所述上部电介质层的表面积的0.1～25.0％，特好为0.5～5％。
所述突起部优选通过上部电介质层表面的凹凸加工来形成，具体可例示用肼进行的湿法蚀刻等。
实施本发明的EUV掩模基板的制造方法时，吸附保持EUV掩模基板用玻璃衬底的背面侧(相对于形成反射膜及吸收层的光学面的背面侧)，但EUV掩模基板用玻璃衬底也会出现在玻璃衬底的背面侧产生损伤的问题。以上构成的静电吸盘由于发挥抑制异物所造成的损伤的作用，因此适用于吸附保持对于背面侧的损伤有严格要求的EUV掩模基板用玻璃衬底。
本发明的EUV掩模基板的制造方法中，在用以上构成的静电吸盘吸附保持的玻璃衬底上，更具体来讲是玻璃衬底的光学面上通过溅射法至少依次形成反射EUV光的反射层及吸收EUV光的吸收层。
EUV掩模基板用玻璃衬底被要求具备低热膨胀系数。具体来讲，22℃下的热膨胀系数较好为0±0.1×10-7/℃，更好为0±0.05×10-7/℃，进一步更好为0±0.03×10-7/℃。因此，EUV掩模基板用玻璃衬底采用具备低热膨胀系数的玻璃、例如SiO2-TiO2类玻璃或有β石英固溶体析出的结晶化玻璃或石英玻璃。
另外，要求EUV掩模基板用玻璃衬底的平滑性及平坦度优良。具体来讲，具有表面粗糙度(rms)在0.15nm以下的平滑的表面和100nm以下的平坦度时，图案形成后的光掩模可获得高反射率和转印精度，所以优选。
另外，要求EUV掩模基板用玻璃衬底对于用于掩模基板或图案形成后的光掩模的清洗等的清洗液的耐受性良好。
EUV掩模基板用玻璃衬底的大小和厚度等可根据掩模的设计值等适当决定。
优选在EUV掩模基板用玻璃衬底的背面侧形成导电膜。采用以上所述结构的静电吸盘时，也可直接吸附保持背面侧未形成有导电膜的玻璃衬底。但是，利用静电吸盘直接吸附保持既是绝缘体又是电介质的玻璃衬底时，必须施加高电压，因此玻璃衬底可能会发生绝缘击穿。所以，优选在利用静电吸盘被吸附保持的玻璃衬底的背面侧形成导电膜。
在玻璃衬底的背面侧形成导电膜时，选择构成材料的电导率及厚度使得薄膜电阻达到100Ω/□以下。作为导电膜的构成材料，可从公知的文献中记载的材料中广泛地选择。例如，可采用日本专利特表2003-501823号公报中记载的高介电常数涂层，具体为由硅、TiN、钼、铬、TaSi形成的涂层。但是，优选形成CrN膜作为导电膜，因为该导电膜表面的表面粗糙度小，所以与吸盘面的密合性良好，并且该导电膜的薄膜电阻低，所以吸力良好。
导电膜的厚度例如可以是10～1000nm。
导电膜可采用例如磁控溅射法、离子束溅射法之类的溅射法或CVD法、真空蒸镀法、电镀法等公知的成膜方法来形成。
对于EUV掩模基板的反射层所特别要求的特性是高EUV光线反射率。具体来说，对反射层表面以6度的入射角度照射EUV光的波长区域的光线时，波长13.5nm附近的光线反射率的最大值较好是在60％以上，更好是在65％以上。此外，即使是在反射层上设置有保护层的情况下，波长13.5nm附近的光线反射率的最大值也较好是在60％以上，更好是在65％以上。
因为可实现高EUV光线反射率，所以通常使用使高折射率层和低折射率层交替层叠多次而得的多层反射膜作为反射层。形成反射层的多层反射膜中，高折射率层广泛使用Mo，低折射率层广泛使用Si。即，Mo/Si多层反射膜是最常规的。但是，多层反射膜不限定于此，也可使用Ru/Si多层反射膜、Mo/Be多层反射膜、Mo化合物/Si化合物多层反射膜、Si/Mo/Ru多层反射膜、Si/Mo/Ru/Mo多层反射膜、Si/Ru/Mo/Ru多层反射膜。
构成多层反射膜的各层的膜厚和层的重复次数可根据所用的膜材料和多层反射膜所要求的EUV波长区域的峰值反射率来适当选择。以Mo/Si多层反射膜为例，要制成EUV波长区域的峰值反射率在60％以上的多层反射层时，只要将膜厚2.3±0.1nm的Mo层和膜厚4.5±0.1nm的Si层以30～60的重复次数依次层叠即可。
还有，构成多层反射膜的各层可采用磁控溅射法、离子束溅射法等周知的成膜方法形成为所要的厚度。例如，采用离子束溅射法形成Mo/Si多层反射膜的情况下，较好是使用Mo靶作为靶材，使用Ar气体(气压1.3×10-2Pa～2.7×10-2Pa)作为溅射气体，在离子加速电压300～1500V、成膜速度0.03～0.30nm/秒的条件下，按照厚度达到2.3nm的条件形成Mo膜，接着使用Si靶作为靶材，使用Ar气体(气压1.3×10-2Pa～2.7×10-2Pa)作为溅射气体，在离子加速电压300～1500V、成膜速度0.03～0.30nm/秒的条件下，按照厚度达到4.5nm的条件形成Si膜。将上述步骤作为1个周期，进行40～50个周期的Mo膜和Si膜的层叠，藉此形成Mo/Si多层反射膜。
反射层为多层反射膜的情况下，为防止该多层反射膜的表面被氧化，较好是该多层反射膜的最上层是不易被氧化的材料的层。不易被氧化的材料的层起到反射层的盖层(cap layer)的作用。作为起到盖层的作用的不易被氧化的材料的层的具体例子，可例示Si层。形成反射层的多层反射膜是Mo/S i多层反射膜的情况下，通过以Si层作为最上层，可使该最上层起到盖层的作用。此时，盖层的膜厚较好是11±2nm。
对于吸收层所特别要求的特性是EUV光线反射率极低。具体来说，对吸收层表面照射EUV光的波长区域的光线时，波长13.5nm附近的最大光线反射率较好是在0.5％以下，更好是在0.1％以下。
为实现上述特性，优选由EUV光的吸收系数高的材料构成，较好是由以钽(Ta)为主成分的材料形成。
作为该吸收层，可例举以下述比例含有Ta、B、Si及氮(N)的层(TaBSiN膜)。
B的含有率为1at％以上但低于5at％，较好为1～4.5at％，更好为1.5～4at％。
Si的含有率为1～25at％，较好为1～20at％，更好为2～12at％。
Ta及N的组成比(Ta∶N)为8∶1～1∶1。
Ta的含有率较好为50～90at％，更好为60～80at％。
N的含有率较好为5～30at％，更好为10～25at％。
以上的组成的吸收层的结晶状态为非晶态，表面平滑性良好。
所述组成的吸收层的表面粗糙度为0.5nm rms以下。吸收层表面的表面粗糙度如果较大，则形成于吸收层的图案的边缘粗糙度增大，图案的尺寸精度变差。随着图案变得微细，边缘粗糙度的影响变得显著，因此要求吸收层的表面平滑。
如果吸收层表面的表面粗糙度为0.5nm rms以下，则吸收层表面足够平滑，因此不会因边缘粗糙度的影响而导致图案的尺寸精度变差。吸收层表面的表面粗糙度更好是0.4nm rms以下，进一步更好是在0.3nm rms以下。
吸收层由于为以上所述的构成，所以作为蚀刻气体使用氯系气体实施干法蚀刻时的蚀刻速度快，与反射层(在反射层上生成缓冲层时为缓冲层)的蚀刻选择比在10以上。本说明书中，可用下式算出蚀刻选择比。
蚀刻选择比＝(吸收层的蚀刻速度)/(反射层(在反射层上生成缓冲层时为缓冲层)的蚀刻速度)
蚀刻选择比优选在10以上，更好在11以上，进一步更好为12以上。
吸收层的厚度较好为50～100nm。以上构成的吸收层可采用磁控溅射法或离子束溅射法这样的溅射法等周知的成膜方法形成。采用磁控溅射法时，可通过下述(1)～(3)的方法来形成吸收层。
(1)使用Ta靶、B靶及Si靶，在经Ar稀释的氮(N2)气氛中使这些靶同时放电，藉此形成吸收层15。
(2)使用TaB化合物靶及Si靶，在经Ar稀释的N2气氛中使这些靶同时放电而形成吸收层。
(3)使用TaBSi化合物靶，在经Ar稀释的N2气氛中使该三元素一体化的靶放电而形成吸收层。
以上的方法中，使2个以上的靶同时放电的方法((1)、(2))通过调节各靶的投入功率，可控制所形成的吸收层的组成。
其中的(2)及(3)的方法因为可避免放电的不稳定化及膜组成或膜厚不均，因此优选，特好的是(3)的方法。TaBSi化合物靶的组成为Ta＝50～94at％，Si＝5～30at％，B＝1～20at％时，能够避免放电的不稳定化及膜组成或膜厚不均，因此特别优选。
通过以上例示的方法形成吸收层时，具体可按照以下的成膜条件来实施。
使用了TaB化合物靶及Si靶的方法(2)
溅射气体：Ar和N2的混合气体(N2气体浓度3～80体积％、较好是5～30体积％、更好是8～15体积％，气压1.0×10-1Pa～10×10-1Pa、较好是1.0×10-1Pa～5×10-1Pa、更好是1.0×10-1Pa～3×10-1Pa)
投入功率(针对各个靶)：30～1000W，较好是50～750W，更好是80～500W
成膜速度：2.0～60nm/秒，较好是3.5～45nm/秒，更好是5～30nm/秒
使用了TaBSi化合物靶的方法(3)
溅射气体：Ar和N2的混合气体(N2气体浓度3～80体积％、较好是5～30体积％、更好是8～15体积％，气压1.0×10-1Pa～10×10-1Pa、较好是1.0×10-1Pa～5×10-1Pa、更好是1.0×10-1Pa～3×10-1Pa)
投入功率：30～1000W，较好是50～750W，更好是80～500W
成膜速度：2.0～60nm/秒，较好是3.5～45nm/秒，更好是5～30nm/秒
制造EUV掩模基板时，还可形成反射层及吸收层以外的各种功能层。作为该功能层的具体例，可例举形成图案时以防止反射层受损为目的根据需要在反射层和吸收层之间形成的缓冲层、以提高掩模图案的检查时的对比度为目的而在吸收层上根据需要形成的低反射层(掩模图案的检查光波长区域内的低反射层)等。
缓冲层是通过蚀刻工序、通常为干法蚀刻工序在吸收层上形成图案时以保护反射层免受蚀刻工序的破坏为目的而设置的。因此，作为缓冲层的材质，可选择不易受吸收层的蚀刻工序的影响、即蚀刻速度比吸收层的蚀刻速度慢且不易被该蚀刻工序破坏的物质。作为满足该条件的物质，可例示例如Al及其氮化物、Ru及Ru化合物(RuB、RuSi等)及SiO2、Si3N4、Al2O3或它们的混合物。其中，优选Ru及Ru化合物(RuB、RuSi等)及SiO2。
另外，基于防止膜应力增大的理由，缓冲层中最好不含Ta及Cr。缓冲层中的Ta、Cr的含有率都在5at％以下，特好是3at％以下，最好是不含Ta及Cr。
缓冲层的厚度为1～60nm，特好为1～10nm。
缓冲层可采用磁控溅射法、离子束溅射法等周知的成膜方法形成。通过磁控溅射法形成Ru膜时，优选采用Ru靶作为靶材，作为溅射气体使用Ar气体(气压1.0×10-2Pa～10×10-1Pa)，在投入电压为30V～1500V、成膜速度为0.02～1.0nm/秒的条件下形成厚度2～5nm的膜。
制作EUV掩模时，在吸收层形成图案后，检查该图案是否按照设计而形成。该掩模图案的检查中，使用通常采用257nm左右的光作为检查光的检查机。即，利用该257nm左右的光的反射率的差值，具体来讲是在吸收层因图案形成而被除去后露出的面的反射率和未因图案形成而被除去的残留的吸收层表面的反射率的差值来进行检查。这里，前者为反射层表面(或形成于反射层上的缓冲层的表面)。因此，如果反射层表面(或形成于反射层上的缓冲层的表面)对于检查光波长的光的反射率和吸收层表面对于检查光波长的光的反射率的差值小，则检查时的对比度变差，无法进行准确的检查。
作为吸收层的优选例，以上所述的TaBSiN膜的EUV光线反射率极低，具有作为EUV掩模基板的吸收层的良好特性，但从检查光波长区域内的角度来看，光线反射率未必足够低。其结果是，检查光波长区域的吸收层表面的反射率和反射层表面(或形成于反射层上的缓冲层的表面)的反射率的差值变小，存在不能够充分获得检查时的对比度的可能性。如果无法充分获得检查时的对比度，则在掩模检查时无法充分判别图案的缺陷，不能够进行准确的缺陷检查。
通过在吸收层上形成检查光波长区域内的低反射层，使得检查时的对比度趋好，换言之，检查光波长区域内的光线反射率变得极低。以该目的形成的低反射层在检查光波长区域内的光线照射至该低反射层表面时，该检查光波长区域内的最大光线反射率较好在15％以下，更好在10％以下，进一步更好在5％以下。
检查光波长区域内的最大光线反射率如果在15％以下，则该检查时的对比度趋好。具体来讲，反射层表面(或形成于反射层上的缓冲层的表面)的反射光(检查光波长区域内的反射光)和低反射层表面的反射光(检查光波长区域内的反射光)的对比度达到40％以上。
本说明书中，对比度可采用下式求得。
对比度(％)＝((R2-R1)/(R2+R1))×100
这里，R2为反射层表面(或形成于反射层上的缓冲层的表面)的反射率(检查光波长下的反射率)，R1为低反射层表面的反射率(检查光波长下的反射率)。
本发明中，以上式表示的对比度更好为45％以上，进一步更好为60％以上，特好为80％以上。
为了实现以上特性，低反射层优选由检查光的波长的折射率低于吸收层的材料构成，其结晶状态最好为非晶态。
作为该低反射层的具体例，可例举以下述比例含有Ta、B、Si及氧(O)的层(低反射层(TaBSiO))。
B的含有率为1at％以上但低于5at％，较好为1～4.5at％，更好为1.5～4at％。
Si的含有率为1～25at％，较好为1～20at％，更好为2～10at％。
Ta及O的组成比(Ta∶O)为7∶2～1∶2，较好为7∶2～1∶1，更好为2∶1～1∶1。
作为低反射层的具体例，可例举以下述比例含有Ta、B、Si、O及N的层(低反射层(TaBSiON))。
B的含有率为1at％以上但低于5at％，较好为1～4.5at％，更好为2～4.0at％。
Si的含有率为1～25at％，较好为1～20at％，更好为2～10at％。
Ta和O及N的组成比(Ta∶(O+N))为7∶2～1∶2，较好为7∶2～1∶1，更好为2∶1～1∶1。
低反射层(TaBSiO)、(TaBSiON)由于为上述构成，因此其结晶状态为非晶态，表面平滑性良好。具体来讲，低反射层(TaBSiO)、(TaBSiON)表面的表面粗糙度为0.5nm rms以下。
如上所述，为了防止边缘粗糙度的影响所导致的图案的尺寸精度变差，要求吸收层表面平滑。由于低反射层形成于吸收层上，因此基于同样的理由，也要求其表面平滑。
如果低反射层表面的表面粗糙度为0.5nm rms以下，则低反射层表面足够平滑，因此不会因边缘粗糙度的影响而导致图案的尺寸精度变差。低反射层表面的表面粗糙度更好是0.4nm rms以下，进一步更好是0.3nm rms以下。
在吸收层上形成低反射层时，吸收层和低反射层的合计厚度较好为55～130nm。另外，低反射层的厚度如果大于吸收层的厚度，则恐怕吸收层的EUV光吸收特性会下降，因此优选低反射层的厚度小于吸收层的厚度。所以，低反射层的厚度较好为5～30nm，更好为10～20nm。
低反射层(TaBSiO)、(TaBSiON)可采用磁控溅射法或离子束溅射法这样的溅射法等周知的成膜方法形成。采用磁控溅射法时，可通过下述(1)～(3)的方法来形成低反射层(TaBSiO)。
(1)使用Ta靶、B靶及Si靶，在经氩气(Ar)稀释的氧(O2)气氛中使这些靶同时放电，藉此形成低反射层(TaBSiO)。
(2)使用TaB化合物靶及Si靶，在经氩气稀释的氧气氛中使这些靶同时放电而形成低反射层(TaBSiO)。
(3)使用TaBSi化合物靶，在经氩气稀释的氧气氛中使该三元素一体化的靶放电而形成低反射层(TaBSiO)。
以上的方法中，使2个以上的靶同时放电的方法((1)、(2))通过调节各靶的投入功率，可控制所形成的低反射层(TaBSiO)的组成。
其中的(2)及(3)的方法因为可避免放电的不稳定化及膜组成或膜厚不均，因此优选，特好的是(3)的方法。TaBSi化合物靶的组成为Ta＝50～94at％，Si＝5～30at％，B＝1～20at％时，能够避免放电的不稳定化及膜组成或膜厚不均，因此特别优选。
形成低反射层(TaBSiO)时，也可用经氩气稀释的氧·氮混合气体气氛替代经氩气稀释的氧气氛来实施与上述同样的步骤。
通过以上的方法形成低反射层(TaBSiO)时，具体可按照以下的成膜条件来实施。
使用了TaB化合物靶及Si靶的方法(2)
溅射气体：Ar和O2的混合气体(O2气体浓度3～80体积％、较好是5～30体积％、更好是8～15体积％，气压1.0×10-1Pa～10×10-1Pa、较好是1.0×10-1Pa～5×10-1Pa、更好是1.0×10-1Pa～3×10-1Pa)
投入功率(针对各个靶)：30～1000W，较好是50～750W，更好是80～500W
成膜速度：2.0～60nm/秒，较好是3.5～45nm/秒，更好是5～30nm/秒
使用了TaBSi化合物靶的方法(3)
溅射气体：Ar和O2的混合气体(O2气体浓度3～80体积％、较好是5～30体积％、更好是8～15体积％，气压1.0×10-1Pa～10×10-1Pa、较好是1.0×10-1Pa～5×10-1Pa、更好是1.0×10-1Pa～3×10-1Pa)
投入功率：30～1000W，较好是50～750W，更好是80～500W
成膜速度：2.0～50nm/秒，较好是2.5～35nm/秒，更好是5～25nm/秒
通过以上的方法形成低反射层(TaBSiON)时，具体可按照以下的成膜条件来实施。
使用了TaB化合物靶及Si靶的方法(2)
溅射气体：Ar和O2和N2的混合气体(O2气体浓度5～30体积％、N2气体浓度5～30体积％，较好是O2气体浓度6～25体积％、N2气体浓度6～25体积％，更好是O2气体浓度10～20体积％、N2气体浓度15～25体积％，气压1.0×10-2Pa～10×10-2Pa、较好是1.0×10-2Pa～5×10-2Pa、更好是1.0×10-2Pa～3×10-2Pa)
投入功率(针对各个靶)：30～1000W，较好是50～750W，更好是80～500W
成膜速度：2.0～50nm/秒，较好是2.5～35nm/秒，更好是5～25nm/秒
使用了TaBSi化合物靶的方法(3)
溅射气体：Ar和O2和N2的混合气体(O2气体浓度5～30体积％、N2气体浓度5～30体积％，较好是O2气体浓度6～25体积％、N2气体浓度6～25体积％，更好是O2气体浓度10～20体积％、N2气体浓度15～25体积％，气压1.0×10-2Pa～10×10-2Pa、较好是1.0×10-2Pa～5×10-2Pa、更好是1.0×10-2Pa～3×10-2Pa)
投入功率：30～1000W，较好是50～750W，更好是80～500W
成膜速度：2.0～50nm/秒，较好是2.5～35nm/秒，更好是5～25nm/秒
最好在吸收层上形成低反射层是因为图案的检查光的波长和EUV光的波长不同的缘故。因此，作为图案的检查光使用EUV光(13.5nm附近)时，无需在吸收层上形成低反射层。检查光的波长存在随着图案尺寸的减小向短波长侧位移的倾向，将来可能会位移至193nm、甚至13.5nm。检查光的波长为13.5nm时，无需在吸收层上形成低反射层。
实施例
以下，采用实施例对本发明进行进一步说明。
(实施例1)
实施例1中，使用图1、2所示的静电吸盘10A。静电吸盘10A按照以下步骤制得。
在氧化铝制主体11上使厚125μm的聚酰亚胺膜加热熔融而形成下部电介质层3。
为了连接电极部2和外部电源，贯通图2所示的电极孔22及23，利用该电极孔22及23，下部电介质层3及主体11与外部电极端子连接。
在下部电介质层3上通过溅射法形成厚1μm的铜薄膜后，介以所要形状的掩模进行蚀刻，藉此形成具有图2所示的电极图案的电极部2。
然后，在电极部2上使厚50μm的聚酰亚胺膜加热熔融而形成上部电介质层1。即使在加热熔融后该聚酰亚胺膜的厚度也无变化。
用于上部电介质层1及下部电介质层3的聚酰亚胺膜的物性等如下所述。
绝缘击穿电压：6.8kV
抗拉强度：520MPa
拉伸伸长率：42％
拉伸弹性率：9.1GPa
相对于上部电介质层厚度的下部电介质层厚度的倍率：125μm/50μm＝2.5
静电吸盘的吸盘面是直径13cm的圆形。
如图5所示，用通过以上方法制成的静电吸盘10A吸附保持EUV掩模基板用玻璃衬底，在该玻璃衬底上通过溅射法依次形成了反射EUV光的反射层、缓冲层和吸收EUV光的吸收层。玻璃衬底30是以SiO2为主成分的零膨胀玻璃，22℃下的热膨胀系数为0/℃。
在玻璃衬底30的吸附保持面侧形成导电膜40。导电膜40的薄膜电阻率为90Ω/□，为厚70nm的氮化铬(CrN)膜。
在静电吸盘的电极间电压为1000V、压力为2.0×10-4托的真空中以30rpm使静电吸盘旋转的同时将其保持2小时。
在吸附保持前后测定玻璃衬底的吸附保持面的缺陷数。具体来讲，用市场上销售的缺陷检查装置(激光技术(Lasertec)公司制M1350)以142mm见方的检查范围检测200nm以上的缺陷数。其结果是，吸附保持后增加的缺陷数为1.0×103个。
按照与上述同样的步骤重复玻璃衬底的吸附保持10次，静电吸盘的吸附力未见下降。
(实施例2)
实施例2中使用了图3所示的静电吸盘10B。静电吸盘10B如下制得：实施上述静电吸盘10A的制作步骤后，在上部电介质层1放置具有所要的凹凸图案的掩模，用肼进行湿法蚀刻，形成突起部5。突起部的图案如图4所示，将突起部的总表面积调整为进行湿法蚀刻前的上部电介质层1的表面积的1％。另外，突起部的高度为10μm。因此，无突起部处的上部电介质层1的厚度为40μm。
采用制得的静电吸盘10B，与实施例1同样地实施玻璃衬底的吸附保持。吸附保持后增加的缺陷数为1.0×102个。
与实施例1同样，重复玻璃衬底的吸附保持10次，静电吸盘的吸附力未见下降。
(实施例3)
实施例3中使用了下部电介质层及上部电介质层由2片聚酰亚胺膜制得的图1、2所示的静电吸盘10A。静电吸盘10A按照以下步骤制得。
在氧化铝制主体11上使2片厚125μm的聚酰亚胺膜重叠并加热熔融而形成下部电介质层3。2片膜重叠厚度达到2倍的理由是为了增加厚度从而提高机械耐久性。
为了连接电极部2和外部电源，贯通图2所示的电极孔22及23，利用该电极孔22及23，下部电介质层3及主体11与外部电极端子连接。
在下部电介质层3上通过溅射法形成厚1μm的铜薄膜后，介以所要形状的掩模进行蚀刻，藉此形成具有图2所示的电极图案的电极部2。
然后，在电极部2上使2片厚7.5μm的聚酰亚胺膜重叠并加热熔融而形成上部电介质层1。2片膜重叠的理由是为了获得所要的上部电介质层的厚度。
用于上部电介质层1及下部电介质层3的聚酰亚胺膜的物性如下所述。
绝缘击穿电压：6.8kV
抗拉强度：520MPa
拉伸伸长率：42％
拉伸弹性率：9.1GPa
相对于上部电介质层厚度的下部电介质层厚度的倍率：250μm/15μm＝16.7
静电吸盘的吸盘面是直径13cm的圆形。
(比较例1)
使用以Al2O3为吸附保持面的现有的静电吸盘，即图1的静电吸盘10A中电介质层1、3和主体11作为一体的Al2O3制得的吸盘，与实施例同样地实施了玻璃衬底的吸附保持。吸附保持后增加的缺陷数为1.0×104个，得到了相对于实施例1要差1个数量级、相对于实施例2要差2个数量级的不良结果。
(比较例2)
制作从实施例1的结构中除去了下部电介质层3的静电吸盘。与实施例1同样地实施了玻璃衬底的吸附保持。重复玻璃衬底的吸附保持10次后吸附力消失。由于静电吸盘和玻璃衬底之间夹有颗粒等异物，在作为上部电介质层1的聚酰亚胺膜上开孔，电极部2和导电膜40出现完全或不完全的短路，导致电势差消失或发生异常放电，因此吸附力消失。通过10次吸附保持操作吸附力就消失的静电吸盘事实上无法实用化。
(比较例3)
制作从实施例2的结构中除去了下部电介质层3的静电吸盘。与实施例2同样地实施了玻璃衬底的吸附保持。重复玻璃衬底的吸附保持10次后吸附力消失。由于静电吸盘和玻璃衬底之间夹有颗粒等异物，在作为上部电介质层1的聚酰亚胺膜上开孔，电极部2和导电膜40出现完全或不完全的短路，导致电势差消失或发生异常放电，因此吸附力消失。通过10次吸附保持操作吸附力就消失的静电吸盘事实上无法实用化。
由实施例1～2和比较例1～3相比可明确，本发明的静电吸盘可实用化且不易起尘。
(实施例4)
本实施例中，按照以下步骤制作EUV掩模基板。
采用实施例1使用的静电吸盘10A吸附保持玻璃衬底。玻璃衬底是以SiO2为主成分的零膨胀玻璃，22℃下的热膨胀系数为0/℃。在玻璃衬底的吸附保持面侧形成导电膜。导电膜的薄膜电阻率为90Ω/□，为厚70nm的氮化铬(CrN)膜。
采用离子束溅射法在玻璃衬底的光学面上交替地形成Mo膜和Si膜，将此作为1个周期，重复50个周期，藉此形成合计膜厚340nm((2.3nm+4.5nm)×50)的Mo/Si多层反射膜。
Mo膜及Si膜的成膜条件如下所述。
Mo膜的成膜条件
靶：Mo靶
溅射气体：Ar气(气压0.02Pa)
电压：700V
成膜速度：0.064nm/秒
膜厚：2.3nm
Si膜的成膜条件
靶：Si靶(掺杂有硼)
溅射气体：Ar气(气压0.02Pa)
电压：700V
成膜速度：0.077nm/秒
膜厚：4.5nm
然后，在Mo/Si多层反射膜上通过离子束溅射法形成作为缓冲层的Ru层。
缓冲层的形成条件如下所述。
靶：Ru靶
溅射气体：Ar气(气压0.02Pa)
电压：700V
成膜速度：0.052nm/秒
膜厚：2.5nm
接着，用磁控溅射法在保护层上形成作为吸收层的TaBSiN层。
TaBSiN层的成膜条件如下所述。
TaBSiN层的成膜条件
靶：TaBSi化合物靶(组成比：Ta 80at％，B 10at％，Si 10at％)
溅射气体：Ar和N2的混合气体(Ar：86体积％，N2：14体积％，气压：0.3Pa)
投入功率：150W
成膜速度：0.12nm/秒
膜厚：60nm
接着，用磁控溅射法在吸收层上形成作为低反射层的TaBSiON层，藉此获得衬底上依次设置了Mo/Si多层反射膜、Ru层、TaBSiN层及TaBSiON层的EUV掩模基板。
TaBSiON膜的成膜条件如下所述。
TaBSiON层的成膜条件
靶：TaBSi靶(组成比：Ta 80at％，B 10at％，Si 10at％)
溅射气体：Ar和N2和O2的混合气体(Ar：60体积％，N2：20体积％，O2：20体积％，气压：0.3Pa)
投入功率：150W
成膜速度：0.18nm/秒
膜厚：10nm
通过以上步骤制得的EUV掩模基板的缺陷少，确认其为适用于EUV掩模的掩模基板。
(实施例5)
本实施例中，除了作为玻璃衬底的吸附保持用静电吸盘采用实施例2中使用的静电吸盘10B以外，实施与实施例4同样的步骤，获得衬底上依次设置了Mo/Si多层反射膜、Ru层、TaBSiN层及TaBSiON层的EUV掩模基板。所得EUV掩模基板的缺陷少，确认其为适用于EUV掩模的掩模基板。
产业上利用的可能性
本发明在玻璃衬底上形成被膜时，可利用静电吸盘以足够的吸附保持力保持玻璃衬底，且可抑制静电吸盘和玻璃衬底之间因夹杂颗粒等异物而对玻璃衬底表面及吸盘面造成损伤这一情况的发生，因此最适合用于即使是出现微小的损伤也会成为很大问题的EUV掩模基板的制造方法。
这里引用2009年1月28日提出申请的日本专利申请2009-016283号、2009年11月30日提出申请的日本专利申请2009-271597号及2009年12月14日提出申请的日本专利申请2009-282872号的说明书、权利要求书、附图以及摘要的全部内容作为本发明的说明书的揭示。
符号的说明
1：上部电介质层
2：电极部
3：下部电介质层
5：突起部
10A、10B：静电吸盘
11：主体
30：玻璃衬底
40：导电膜

Claims (17)

1.EUVL用反射型掩模基板的制造方法，该方法是用静电吸盘吸附保持玻璃衬底，通过溅射法在所述玻璃衬底上至少依次形成反射EUV光的反射层及吸收EUV光的吸收层的EUV光刻(EUVL)用反射型掩模基板的制造方法，
其特征在于，所述静电吸盘在主体上依次具备由有机高分子膜形成的下部电介质层、由导电性材料形成的电极部及由有机高分子膜形成的上部电介质层，所述电极部包括正电极和负电极。
2.EUVL用反射型掩模基板的制造方法，该方法是用静电吸盘吸附保持玻璃衬底，通过溅射法在所述玻璃衬底上形成反射EUV光的反射层以及在该反射层的上层形成吸收EUV光的吸收层的EUV光刻(EUVL)用反射型掩模基板的制造方法，
其特征在于，至少在形成所述反射层及所述吸收层时，所述静电吸盘在主体的吸附面侧依次具备由有机高分子膜形成的下部电介质层、由导电性材料形成的电极部及由有机高分子膜形成的上部电介质层，所述电极部包括正电极和负电极。
3.如权利要求1或2所述的EUVL用反射型掩模基板的制造方法，其特征在于，所述静电吸盘的所述下部电介质层包含2层以上的有机高分子膜。
4.如权利要求1～3中任一项所述的EUVL用反射型掩模基板的制造方法，其特征在于，所述静电吸盘的所述上部电介质层包含2层以上的有机高分子膜。
5.如权利要求1～4中任一项所述的EUVL用反射型掩模基板的制造方法，其特征在于，所述静电吸盘的所述下部电介质层及所述上部电介质层的绝缘击穿耐压在3.0kV以上。
6.如权利要求1～5中任一项所述的EUVL用反射型掩模基板的制造方法，其特征在于，所述静电吸盘的所述下部电介质层及所述上部电介质层的抗拉强度在50MPa以上。
7.如权利要求1～6中任一项所述的EUVL用反射型掩模基板的制造方法，其特征在于，所述静电吸盘的所述下部电介质层及所述上部电介质层的拉伸伸长率在20％以上。
8.如权利要求1～7中任一项所述的EUVL用反射型掩模基板的制造方法，其特征在于，所述静电吸盘的所述下部电介质层及所述上部电介质层的拉伸弹性率在1.0GPa以上。
9.如权利要求1～8中任一项所述的EUVL用反射型掩模基板的制造方法，其特征在于，所述静电吸盘的所述下部电介质层及所述上部电介质层包括选自聚酰亚胺膜、聚烯烃类材料膜、有机硅膜、聚氯乙烯膜及聚对苯二甲酸乙二醇酯膜的至少1层有机高分子膜。
10.如权利要求1～9中任一项所述的EUVL用反射型掩模基板的制造方法，其特征在于，所述静电吸盘的所述下部电介质层的厚度为所述上部电介质层的厚度的2倍以上。
11.如权利要求1～10中任一项所述的EUVL用反射型掩模基板的制造方法，其特征在于，所述静电吸盘的所述上部电介质层的厚度为10～500μm。
12.如权利要求1～11中任一项所述的EUVL用反射型掩模基板的制造方法，其特征在于，所述静电吸盘在所述上部电介质层的吸附面侧具备用于减少与被吸附保持的玻璃衬底的接触面积的突起部。
13.如权利要求12所述的EUVL用反射型掩模基板的制造方法，其特征在于，所述静电吸盘的所述突起部的高度为5～50μm。
14.如权利要求12或13所述的EUVL用反射型掩模基板的制造方法，其特征在于，所述静电吸盘的所述突起部与被吸附保持的玻璃衬底的接触面积合计为所述上部电介质的表面积的0.1～25.0％。
15.如权利要求1～14中任一项所述的EUVL用反射型掩模基板的制造方法，其特征在于，所述静电吸盘的所述正电极及所述负电极分别具有梳齿型的形状，各梳齿以隔开空隙邻接的方式配置。
16.如权利要求1～15中任一项所述的EUVL用反射型掩模基板的制造方法，其特征在于，所述静电吸盘的所述电极部的厚度在10μm以下。
17.如权利要求1～16中任一项所述的EUVL用反射型掩模基板的制造方法，其特征在于，在所述玻璃衬底的被吸附保持于所述静电吸盘的一侧的表面设置有导电膜。
CN2010800055644A 2009-01-28 2010-01-26 Euv光刻用反射型掩模基板的制造方法 Pending CN102292807A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2009016283 2009-01-28
JP2009-016283 2009-01-28
JP2009271597 2009-11-30
JP2009-271597 2009-11-30
JP2009-282872 2009-12-14
JP2009282872 2009-12-14
PCT/JP2010/050985 WO2010087345A1 (ja) 2009-01-28 2010-01-26 Ｅｕｖリソグラフィ用反射型マスクブランクの製造方法

Publications (1)

Publication Number Publication Date
CN102292807A true CN102292807A (zh) 2011-12-21

Family

ID=42395606

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800055644A Pending CN102292807A (zh) 2009-01-28 2010-01-26 Euv光刻用反射型掩模基板的制造方法

Country Status (6)

Country Link
US (1) US20110266140A1 (zh)
JP (1) JPWO2010087345A1 (zh)
KR (1) KR20110119619A (zh)
CN (1) CN102292807A (zh)
TW (1) TW201035675A (zh)
WO (1) WO2010087345A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103227124A (zh) * 2012-01-27 2013-07-31 三菱电机株式会社 异物除去装置、异物除去方法
CN104637853A (zh) * 2013-11-14 2015-05-20 上海华虹宏力半导体制造有限公司 硅片的临时键合工艺方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5888247B2 (ja) 2011-02-04 2016-03-16 旭硝子株式会社 導電膜付基板、多層反射膜付基板、およびｅｕｖリソグラフィ用反射型マスクブランク
US8575573B2 (en) * 2011-05-20 2013-11-05 Hermes Microvision, Inc. Structure for discharging extreme ultraviolet mask
JP5724657B2 (ja) * 2011-06-14 2015-05-27 旭硝子株式会社 ガラス基板保持手段、およびそれを用いたｅｕｖマスクブランクスの製造方法
JP2014127630A (ja) 2012-12-27 2014-07-07 Asahi Glass Co Ltd Ｅｕｖリソグラフィ用反射型マスクブランクおよびその製造方法
JP2014160752A (ja) 2013-02-20 2014-09-04 Asahi Glass Co Ltd Ｅｕｖリソグラフィ用反射型マスクブランクおよび該マスクブランク用反射層付基板
JP6303399B2 (ja) * 2013-10-28 2018-04-04 凸版印刷株式会社 Ｅｕｖ露光装置
JP2015176934A (ja) * 2014-03-13 2015-10-05 株式会社東芝 静電チャッククリーナ、クリーニング方法、および露光装置
US9967975B2 (en) * 2016-04-29 2018-05-08 Kinsus Interconnect Technology Corp. Multi-layer circuit board
CN107425033B (zh) * 2017-04-27 2019-12-17 上海天马微电子有限公司 一种显示面板和显示设备
KR102374206B1 (ko) 2017-12-05 2022-03-14 삼성전자주식회사 반도체 장치 제조 방법
JP7355512B2 (ja) * 2019-03-28 2023-10-03 株式会社巴川製紙所 溶射用マスキング材、静電チャック装置の製造方法
KR20220038214A (ko) * 2020-09-18 2022-03-28 삼성디스플레이 주식회사 마스크 수리 장치 및 그것을 이용한 마스크 수리 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223185A (ja) * 2004-02-06 2005-08-18 Toto Ltd 静電チャックとその製造方法
US20080153010A1 (en) * 2006-11-09 2008-06-26 Asahi Glass Company., Ltd. Method for depositing reflective multilayer film of reflective mask blank for euv lithography and method for producing reflective mask blank for euv lithography

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4156699B2 (ja) * 1998-02-16 2008-09-24 株式会社巴川製紙所 静電チャック装置用シートおよび静電チャック装置
JP3484107B2 (ja) * 1998-08-03 2004-01-06 株式会社巴川製紙所 静電チャック装置
JP4342691B2 (ja) * 2000-04-24 2009-10-14 株式会社アルバック 静電吸着装置及び真空処理装置
JP3979792B2 (ja) * 2000-05-25 2007-09-19 株式会社巴川製紙所 静電チャック装置用接着シート及び静電チャック装置
JP2005210093A (ja) * 2003-12-25 2005-08-04 Hoya Corp 多層反射膜付き基板、露光用反射型マスクブランクス及び露光用反射型マスク、並びにそれらの製造方法
JP2006267595A (ja) * 2005-03-24 2006-10-05 Toshiba Corp マスクブランクスとその製造方法及び使用方法、並びにマスクとその製造方法及び使用方法
JP2008109060A (ja) * 2005-11-10 2008-05-08 Asahi Glass Co Ltd Ｅｕｖリソグラフィ用反射型マスクブランクの多層反射膜を成膜する方法、ならびにｅｕｖリソグラフィ用反射型マスクブランクの製造方法
JP4381393B2 (ja) * 2006-04-28 2009-12-09 信越化学工業株式会社 静電チャック
JP2008160009A (ja) * 2006-12-26 2008-07-10 Tomoegawa Paper Co Ltd 双極型静電チャック装置
JP2008187006A (ja) * 2007-01-30 2008-08-14 Tomoegawa Paper Co Ltd 静電チャック装置
JP4372178B2 (ja) * 2007-04-27 2009-11-25 株式会社東芝 光反射型マスクと光反射型マスクの作製方法及び半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223185A (ja) * 2004-02-06 2005-08-18 Toto Ltd 静電チャックとその製造方法
US20080153010A1 (en) * 2006-11-09 2008-06-26 Asahi Glass Company., Ltd. Method for depositing reflective multilayer film of reflective mask blank for euv lithography and method for producing reflective mask blank for euv lithography

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103227124A (zh) * 2012-01-27 2013-07-31 三菱电机株式会社 异物除去装置、异物除去方法
CN103227124B (zh) * 2012-01-27 2016-01-20 三菱电机株式会社 异物除去装置、异物除去方法
CN104637853A (zh) * 2013-11-14 2015-05-20 上海华虹宏力半导体制造有限公司 硅片的临时键合工艺方法

Also Published As

Publication number Publication date
WO2010087345A1 (ja) 2010-08-05
US20110266140A1 (en) 2011-11-03
JPWO2010087345A1 (ja) 2012-08-02
KR20110119619A (ko) 2011-11-02
TW201035675A (en) 2010-10-01

Similar Documents

Publication Publication Date Title
CN102292807A (zh) Euv光刻用反射型掩模基板的制造方法
KR101308838B1 (ko) Ｅｕｖ 리소그래피용 반사형 마스크 블랭크, 및 그 마스크블랭크용 도전막 부착 기판
KR102407902B1 (ko) Euv 리소그래피용 반사형 마스크 블랭크, 그 마스크 블랭크용 기능막이 형성된 기판 및 그들의 제조 방법
KR101335077B1 (ko) Ｅｕｖ 리소그래피용 반사형 마스크 블랭크
JP4978626B2 (ja) Ｅｕｖリソグラフィ用反射型マスクブランク、および該マスクブランク用の機能膜付基板
CN102089860B (zh) Euv光刻用反射型掩模基板及euv光刻用反射型掩模
KR101287697B1 (ko) Ｅｕｖ 리소그래피용 반사형 마스크 블랭크
CN102203907B (zh) Euv光刻用反射型掩模基板
JP5971122B2 (ja) Ｅｕｖリソグラフィ用反射型マスクブランク
TWI467318B (zh) An optical member for EUV microfilm, and a method for manufacturing a substrate with a reflective layer for EUV microfilm
JP5590044B2 (ja) Ｅｕｖリソグラフィ用光学部材
TWI434131B (zh) Reflective mask base for EUV microfilm
CN102067283A (zh) Euv光刻用反射型掩模基板
KR20200100604A (ko) 도전막 부착 기판, 다층 반사막 부착 기판, 반사형 마스크 블랭크, 반사형 마스크 및 반도체 장치의 제조 방법
JP2015015420A (ja) Ｅｕｖリソグラフィ用反射型マスクブランク、および、ｅｕｖリソグラフィ用反射型マスク
JP5381441B2 (ja) Ｅｕｖリソグラフィ用反射型マスクブランクの製造方法
US8837108B2 (en) Glass substrate-holding tool and method for producing an EUV mask blank by employing the same
JP6852444B2 (ja) マスクブランク用の反射部材およびマスクブランク用の反射部材の製造方法
JP2013074134A (ja) 反射型マスクブランク、反射型マスク、静電チャックおよび露光装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111221