JP5888247B2 - 導電膜付基板、多層反射膜付基板、およびｅｕｖリソグラフィ用反射型マスクブランク - Google Patents

Description

本発明は、半導体製造等に使用されるＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａ Ｖｉｏｌｅｔ：極端紫外）リソグラフィ用反射型マスクブランク（以下、本明細書において、「ＥＵＶマスクブランク」ともいう。）、並びに該マスクブランクの製造に使用される導電膜付基板、および多層反射膜付基板に関する。

従来、半導体産業において、Ｓｉ基板等に微細なパターンからなる集積回路を形成する上で必要な微細パターンの転写技術として、可視光や紫外光を用いたフォトリソグラフィ法が用いられてきた。しかし、半導体デバイスの微細化が加速している一方で、従来のフォトリソグラフィ法の限界に近づいてきた。フォトリソグラフィ法の場合、パターンの解像限界は露光波長の１／２程度であり、液浸法を用いても露光波長の１／４程度と言われており、ＡｒＦレーザ（波長：１９３ｎｍ）の液浸法を用いても４５ｎｍ程度が限界と予想される。そこで４５ｎｍよりも短い波長を用いる次世代の露光技術として、ＡｒＦレーザよりさらに短波長のＥＵＶ光を用いた露光技術であるＥＵＶリソグラフィが有望視されている。本明細書において、ＥＵＶ光とは、軟Ｘ線領域または真空紫外線領域の波長の光線をさし、具体的には波長１０〜２０ｎｍ程度、特に１３．５ｎｍ±０．３ｎｍ程度の光線を指す。

ＥＵＶ光は、あらゆる物質に対して吸収されやすく、かつこの波長で物質の屈折率が１に近いため、従来の可視光または紫外光を用いたフォトリソグラフィのような屈折光学系を使用できない。このため、ＥＵＶ光リソグラフィでは、反射光学系、すなわち反射型フォトマスクとミラーとが用いられる。

マスクブランクは、フォトマスク製造用のパターニング前の積層体である。反射型フォトマスク用のマスクブランクの場合、ガラス製等の基板上にＥＵＶ光を反射する反射層と、ＥＵＶ光を吸収する吸収層とがこの順で形成された構造を有している。反射層としては、高屈折層と低屈折層とを交互に積層することで、光線を層表面に照射した際の光線反射率、より具体的にはＥＵＶ光を層表面に照射した際の光線反射率が高められた多層反射膜が通常使用される。吸収層には、ＥＵＶ光に対する吸収係数の高い材料、具体的にはたとえば、ＣｒやＴａを主成分とする材料が用いられる。

多層反射膜および吸収層は、イオンビームスパッタリング法、マグネトロンスパッタリング法といったスパッタリング法を用いてガラス基板の光学面上に成膜される。多層反射膜および吸収層を成膜する際、ガラス基板は保持手段によって保持される。ガラス基板の保持手段として、機械的チャックおよび静電チャックがあるが、発塵性の問題から、多層反射膜および吸収層を成膜する際のガラス基板の保持手段、特に多層反射膜を成膜する際のガラス基板の保持手段としては、静電チャックによる吸着保持が好ましく用いられる。
また、マスクパターニングプロセス時、あるいは露光時のマスクハンドリングの際にも、ガラス基板の保持手段として静電チャックによる吸着保持が用いられる。

静電チャックは、半導体装置の製造プロセスにおいて、シリコンウェハの吸着保持に従来用いられている技術である。このため、ガラス基板のように、誘電率および導電率の低い基板の場合、シリコンウェハの場合と同程度のチャック力を得るには、高電圧を印加する必要があるため、絶縁破壊を生じる危険性がある。
このような問題を解消するため、特許文献１には、基板の静電チャッキングを促進する層として、通常のＣｒ以外の材料、例えばＳｉ，Ｍｏ，オキシ窒化クロム（ＣｒＯＮ）、又はＴａＳｉのような、ガラス基板よりも高い誘電率および高い導電率の物質の裏面コーティング（導電膜）を有するマスク基板が記載されている。

しかしながら、特許文献１に記載のマスク基板は、ガラス基板に対するＣｒＯＮ膜の付着力が弱いので、多層反射膜や吸収層を成膜する際に、ガラス基板とＣｒＯＮ膜との間で膜剥れが生じてパーティクルが発生するという問題を有している。特に、静電チャックとＣｒＯＮ膜との境界近傍では、基板回転による静電チャックとの境界近傍に加わる力が原因で、膜剥れが発生しやすい。
また特許文献１に記載のマスク基板は、基板の面取面と側面を含む片面全面に導電膜が形成されているので、とりわけ基板の面取面と側面は、面取面と側面に導電膜が斜めに形成されることによる膜付着力が特に弱い状況において、静電チャック時の基板の反りや、ロボットアームのエンドエフェクタの接触などにより、膜剥れが発生しやすい。
また特許文献１に記載のマスク基板では、ＣｒＯＮの導電膜の表面には酸素（Ｏ）や炭素（Ｃ）が多く含まれているので、成膜条件によっては多層反射膜や吸収体膜の成膜時に異常放電が起きることがある。

このような静電チャック時（又、多層反射膜等の成膜時）などに導電膜の膜剥れや、成膜時の異常放電によるパーティクルが発生すると、製品（多層反射膜付き基板、露光用反射型マスクブランク、露光用反射型マスク）における欠陥が多く、高品質の製品が得られない。従来の露光用透過型マスクを用いたパターン転写の場合には、露光光の波長が紫外域（１５７〜２４８ｎｍ程度）で比較的長いため、マスク面に凹凸欠陥が生じても、これが重大な欠陥とまではなりにくく、そのため従来では成膜時のパーティクルの発生は課題としては格別認識されていなかった。しかしながら、ＥＵＶ光のような短波長の光を露光光として用いる場合には、マスク面上の微細な凹凸欠陥があっても、転写像への影響が大きくなるため、パーティクルの発生は無視できない。

上記の問題点を解決するため、特許文献２は、導電膜を設けた基板の静電チャック時の導電膜の膜剥れや異常放電によるパーティクルの発生を抑制した多層反射膜付き基板、パーティクルによる表面欠陥の少ない高品質の露光用反射型マスクブランク、及びパーティクルによるパターン欠陥のない高品質の露光用反射型マスクを開示している。
特許文献２に記載の多層反射膜付き基板では、上記の問題点を解決するため、導電膜を形成する材料を、導電膜の膜厚方向で組成が異なっており、導電膜のうち基板側には、窒素（Ｎ）を含み、導電膜のうち表面側には、酸素（Ｏ）及び炭素（Ｃ）の少なくとも何れか一方を含む構成としている。導電膜をこのように構成する理由として、導電膜の基板側に窒素（Ｎ）が含まれていることにより、基板に対する導電膜の密着力が向上して導電膜の膜剥れを防止し、さらに導電膜の膜応力が低減されるので、静電チャックと基板との密着力を大きくできると記載されている。一方、導電膜の表面側に、酸素（Ｏ）及び炭素（Ｃ）の少なくともいずれか一方が含まれていることにより、導電膜表面が適度に荒れ、静電チャック時の静電チャックと基板との密着力が大きくなり、静電チャックと基板との間で発生する擦れを防止できるとしている。なお、酸素（Ｏ）を含む場合、導電膜表面の表面粗さが適度に荒れる（すなわち、表面粗さが大きくなる）ことにより、静電チャックと基板との密着力が向上しており、炭素（Ｃ）を含む場合、導電膜の比抵抗を低減できるので、静電チャックと基板との密着力が向上すると記載されている。

特許文献２に記載の多層反射膜付き基板では、導電膜の表面側に酸素（Ｏ）及び炭素（Ｃ）の少なくともいずれか一方を含むことにより導電膜表面を適度に荒れた状態とすることで静電チャック時の静電チャックと基板との密着力が大きくなり、静電チャックと基板との間で発生する擦れを防止できるとされているが、仮に擦れが生じてしまった場合、表面粗さが大きいと、逆に膜剥がれや膜の削れが生じやすく、パーティクル発生の原因となるという問題がある。また、表面粗さが大きい場合、静電チャック時に静電チャック上のパーティクル（例えば、静電チャック材料のパーティクル、成膜中の膜材料であるＭｏ、Ｓｉ等のパーティクル）が導電膜に付着しやすく、また洗浄しにくいため、それが後工程（搬送、洗浄、検査等）で落下し、新たな欠陥となるという問題がある。
また、導電膜の基板側がＣｒＮである場合、窒素（Ｎ）の含有量が４０〜６０ａｔ％であるため、導電膜のシート抵抗が十分低くならず、静電チャックによるチャック力を十分高めることができない。この結果、静電チャックに対する導電膜付基板の密着性を十分高めることができない。

特許文献２に記載の多層反射膜付き基板における上記した問題点を解決するため、本願出願人は、特許文献３において、導電膜がクロム（Ｃｒ）および窒素（Ｎ）を含有し、該導電膜におけるＮの平均濃度が０．１ａｔ％以上４０ａｔ％未満であり、該導電膜の少なくとも表面の結晶状態がアモルファスであり、該導電膜のシート抵抗値が２７Ω／□以下であり、該導電膜の表面粗さ（ｒｍｓ）が０．５ｎｍ以下であることを特徴とするＥＵＶマスクブランク用の導電膜付基板を提案している。また、該導電膜付基板を用いて作製されるＥＵＶマスクブランク、該マスクブランク用の多層反射膜付基板、および、該マスクブランクを用いて作製される反射型マスクを提案している。
特許文献３に記載の導電膜付基板は、また、導電膜表面の表面粗さが小さいことにより、静電チャックとの密着性が向上する。また、導電膜のシート抵抗が低いことにより、静電チャックによるチャック力が向上する。この結果、該導電膜付基板を静電チャックに固定してＥＵＶマスクブランクの製造に使用した際に、静電チャックとの密着性が向上する。このように、静電チャックとの密着性が向上することにより、静電チャックと基板との擦れによるパーティクルの発生が防止される。

上述したように、ＥＵＶマスクブランクは基板上に反射層（多層反射膜）や吸収層といった薄膜を成膜することによって製造されるが、基板上に薄膜を成膜した際、成膜後の膜で膜応力（すなわち、圧縮応力や引張応力）が発生する場合がある。これらの膜応力が基板に加わることによって、基板が変形するおそれがある。ＥＵＶマスクブランク用の基板には通常低膨張ガラス製の基板が使用されるので、膜応力が加わることによって生じる基板の変形は軽微であるため、従来問題とならなかった。
しかしながら、パターンの微細化の要請によって、従来問題視されなかった基板の微少な変形（すなわち、膜応力が加わることによって生じる基板の変形）が問題となってきた。たとえば、ＥＵＶマスクブランクの基板に特定の大きさ以上の変形が存在する場合、具体的には、ＥＵＶマスクブランクの製造に通常使用される１５２ｍｍ角の基板の場合、基板の反り量が０．８μｍを超えると、該ＥＵＶマスクブランクをパターニングする際にパターンの位置精度が低下するおそれがある。また、このような大きさの反りが発生すると、該ＥＵＶマスクブランクから作製した反射型マスクを用いてパターン転写する際に、パターン位置ずれやパターン欠陥が発生するおそれがある。

日本特表２００３−５０１８２３号公報 日本特開２００５−２１００９３号公報 日本再公表特許２００８−０７２７０６号公報

本発明は、上記した従来技術の問題点を解決するため、シート抵抗が低く、表面平滑性に優れ、かつ、静電チャックとの密着性に優れた導電膜を有し、さらに、ＥＵＶマスクブランクでの膜応力による基板の変形を抑制できるＥＵＶマスクブランク用の導電膜付基板の提供を目的とする。
また、本発明は、該導電膜付基板を用いたＥＵＶマスクブランクの多層反射膜付基板、およびＥＵＶマスクブランクの提供を目的とする。

上記した目的を達成するため、本発明は、
基板上に導電膜が形成された、ＥＵＶリソグラフィ用反射型マスクブランクの製造に使用される導電膜付基板であって、
前記導電膜が、基板側に形成される層（下層）と、前記下層の上に形成される層（上層）の少なくとも二層を有し、
前記導電膜の下層が、クロム（Ｃｒ）、酸素（Ｏ）および水素（Ｈ）を含有し、前記導電膜の上層が、クロム（Ｃｒ）、窒素（Ｎ）および水素（Ｈ）を含有することを特徴とする導電膜付基板を提供する。

本発明の導電膜付基板において、前記導電膜の下層におけるＣｒおよびＯの合計含有率が８５〜９９．９原子％（以下、原子％をａｔ％と記す。）であり、Ｈの含有率が０．１〜１５ａｔ％であることが好ましい。
また、前記導電膜の下層におけるＣｒとＯの組成比（原子比）がＣｒ：Ｏ＝９：１〜３：７であることが好ましい。
本発明の導電膜付基板において、前記導電膜の上層におけるＣｒおよびＮの合計含有率が８５〜９９．９ａｔ％であり、Ｈの含有率が０．１〜１５ａｔ％であることが好ましい。
また、前記導電膜の上層におけるＣｒとＮの組成比が（原子比）Ｃｒ：Ｎ＝９．５：０．５〜３：７であることが好ましい。
本発明の導電膜付基板において、前記導電膜の下層の膜厚が、１〜３０ｎｍであることが好ましい。

本発明の導電膜付基板において、前記導電膜の上層の膜厚が、５０〜３００ｎｍであることが好ましい。
本発明の導電膜付基板において、前記導電膜のシート抵抗値が、２０Ω／□以下であることが好ましい。
本発明の導電膜付基板において、前記導電膜が、３００ＭＰａ〜９００ＭＰａの圧縮応力を有することが好ましい。
本発明の導電膜付基板において、前記導電膜の下層の結晶状態が、アモルファスであることが好ましい。
本発明の導電膜付基板において、前記導電膜の上層の結晶状態が、アモルファスであることが好ましい。
本発明の導電膜付基板において、前記導電膜の表面粗さ（ｒｍｓ）が０．５ｎｍ以下であることが好ましい。

本発明の導電膜付基板において、前記導電膜の下層が、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、ネオン（Ｎｅ）、クリプトン（Ｋｒ）、およびキセノン（Ｘｅ）からなる群から選ばれる少なくとも１種を含む不活性ガスと、酸素（Ｏ₂）と、水素（Ｈ₂）と、を含む雰囲気中でＣｒターゲットを用いたスパッタリング法を行うことにより形成され、スパッタ中の雰囲気温度が６０〜１２０℃であることが好ましい。

本発明の導電膜付基板において、前記導電膜の上層が、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、ネオン（Ｎｅ）、クリプトン（Ｋｒ）、およびキセノン（Ｘｅ）からなる群から選ばれる少なくとも１種を含む不活性ガスと、窒素（Ｎ₂）と、水素（Ｈ₂）と、を含む雰囲気中でＣｒターゲットを用いたスパッタリング法を行うことにより形成され、スパッタ中の雰囲気温度が６０〜１２０℃であることが好ましい。

また、本発明は、本発明の導電膜付基板の前記導電膜が設けられた面に対して、反対側に多層反射膜を形成してなるＥＵＶリソグラフィ用反射型マスクブランクの多層反射膜付基板（以下、本明細書において、「本発明の多層反射膜付基板」という。）を提供する。
本発明の多層反射膜付基板は、その基板の反り量が０．８μｍ以下であることが好ましい。

また、本発明は、本発明の多層反射膜付基板の多層反射膜上に吸収層を形成してなるＥＵＶリソグラフィ用反射型マスクブランク（以下、本明細書において、「本発明のＥＵＶマスクブランク」という。）を提供する。
本発明のＥＵＶマスクブランクは、その基板の反り量が０．８μｍ以下であることが好ましい。

また、本発明は、本発明のＥＵＶマスクブランクをパターニングしたＥＵＶリソグラフィ用反射型マスク（以下、本明細書において、「本発明のＥＵＶマスク」という。）を提供する。
上記した数値範囲を示す「〜」とは、その前後に記載された数値を下限値及び上限値として含む意味で使用され、特段の定めがない限り、以下本明細書において「〜」は、同様の意味をもって使用される。

本発明の導電膜付基板を用いることにより、ＥＵＶマスクブランクでの膜応力による基板の変形を抑制できる。
また、本発明の導電膜付基板は、導電膜の低抵抗化に主として寄与する上層と、基板との密着性の向上に主として寄与する下層と、の二層構造の導電膜を有することで、導電膜のシート抵抗を低くしつつ、基板からの導電膜の剥離を起こりにくくして欠点の発生を抑制できる。

また、本発明の導電膜付基板は、導電膜表面の表面粗さが小さいことにより、静電チャックとの密着性を向上する。また、導電膜のシート抵抗が低いことにより、静電チャックによるチャック力が向上する。この結果、該導電膜付基板を静電チャックに固定してＥＵＶマスクブランクの製造に使用した際に、静電チャックとの密着性が向上する。このように、静電チャックとの密着性が向上することにより、静電チャックと基板との擦れによるパーティクルの発生が防止される。

また、導電膜を構成する各層（特に、上層）の結晶状態がアモルファスであれば、導電膜が酸化されにくく導電膜中の応力の経時変化が小さい。その結果、パターン精度の悪化が起こりにくくなり、マスクとしての寿命が長くなることが期待される。

図１は、本発明の導電膜付基板の模式図である。 図２は、本発明の多層反射膜付基板の模式図である。 図３は、本発明のＥＵＶマスクブランクの模式図である。

以下、図面を参照して本発明を説明する。図１は、本発明の導電膜付基板の模式図である。図１において、成膜用の基板１の一方の面側には導電膜２が形成されている。基板１に多層反射膜および吸収層を成膜する際、基板１は導電膜２を介して静電チャックに固定される。後で述べるように、多層反射膜および吸収層は、基板１の導電膜２が形成されている面に対して反対側（成膜面）に成膜される。要するに、導電膜２は、基板１の成膜面に対して裏面側に形成された裏面導電膜である。
図１に示すように、本発明における導電膜２は、基板１側に形成される下層２１と、該下層２１の上に形成される上層２２の二層構造をなしている。
二層構造の導電膜２のうち、上層２２が導電膜２全体を低抵抗化させる機能を担う。一方、下層２１は、基板１と導電膜２との密着性を向上させる密着性改善層としての機能を担う。このような構成とすることで、導電膜２のシート抵抗を低くしつつ、基板からの導電膜の剥離を起こりにくくして欠点の発生を抑制できる。

上記の機能を達成するため、導電膜２の下層２１は、基板１との密着性に優れることが求められる。
また、導電膜２の一部をなす下層２１は、基板１の材料よりも高い誘電率および導電率が求められる。
さらにまた、下層２１表面の平滑性を向上させるために、結晶状態がアモルファスであることが好ましい。下層２１表面の平滑性が向上すると、該下層２１上に形成される上層２２についても表面の平滑性が向上し、導電膜２表面の平滑性が向上することが期待される。
なお、本明細書において、「結晶状態がアモルファスである」と言った場合、全く結晶構造を持たないアモルファス構造となっているもの以外に、微結晶構造のものを含む。
下層２１の結晶状態がアモルファスであること、すなわち、アモルファス構造であること、または微結晶構造であることは、Ｘ線回折（ＸＲＤ）法によって確認できる。下層２１の結晶状態がアモルファス構造であるか、または微結晶構造であれば、ＸＲＤ測定により得られる回折ピークにシャープなピークが見られない。

上記を満たすため、下層２１は、クロム（Ｃｒ）、酸素（Ｏ）および水素（Ｈ）を含有する。
下層２１におけるＣｒおよびＯの合計含有率が８５〜９９．９ａｔ％であり、Ｈの含有率が０．１〜１５ａｔ％であることが好ましい。
下層２１におけるＨの含有率が０．１ａｔ％未満であると、下層２１の結晶状態がアモルファスとならず、下層２１表面の平滑性が低下し、表面粗さが大きくなるおそれがある。一方、Ｈが１５ａｔ％より高い場合も、下層２１の結晶状態がアモルファスとならず、下層２１表面の平滑性が低下し、表面粗さが大きくなるおそれがある。また、下層２１におけるＣｒおよびＯの合計含有率が８５ａｔ％未満であると、表面粗さが大きくなるおそれがある。
なお、下層２１におけるＣｒとＯの組成比がＣｒ：Ｏ＝９：１〜３：７であることが好ましい。
Ｃｒが前記組成比よりも多いと、応力が圧縮応力とならず、適正な反り量を実現できず、一方、Ｏが前記組成比よりも多いと、欠点が増加するおそれがある。

下層２１におけるＨの含有率は、０．１〜１３ａｔ％であることがより好ましく、０．１〜１０ａｔ％であることがさらに好ましく、０．１〜８ａｔ％であることが特に好ましい。また、ＣｒとＯの合計含有率は、８７〜９９．９ａｔ％であることがより好ましく、９０〜９９．９ａｔ％であることがさらに好ましく、９２〜９９．９ａｔ％であることが特に好ましい。またＣｒとＯの組成比は、９：１〜２．５：７．５であることが好ましく、８．５：１．５〜２．５：７．５であることがさらに好ましく、８：２〜２．５：７．５であることが特に好ましい。

下層２１は上記の構成であることにより、その結晶状態がアモルファスとなり、その表面が平滑性に優れている。
平滑性に関して、下層２１の表面粗さ（ｒｍｓ）は０．５ｎｍ以下であることが好ましい。下層２１の表面粗さ（ｒｍｓ）が０．５ｎｍ以下であれば、下層２１表面が十分平滑であるため、該下層２１上に形成される上層２２の表面粗さ（ｒｍｓ）も０．５ｎｍ以下になることが期待される。なお、下層２１の表面粗さは原子間力顕微鏡（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）を用いて測定できる。
下層２１の表面粗さ（ｒｍｓ）は０．４ｎｍ以下であることがより好ましく、０．３ｎｍ以下であることがさらに好ましい。

下層２１の膜厚は、１〜３０ｎｍであることが好ましい。下層２１の膜厚が１ｎｍ未満だと、基板１に対する下層２１の密着力が低下し、導電膜２で膜剥がれがおこるおそれがある。一方、下層２１の膜厚が３０ｎｍより大きいと、導電膜２のシート抵抗が高くなるおそれがある。また、下層２１の上に形成される上層２２の結晶状態がアモルファスではなくなるおそれがある。
下層２１の膜厚は、２〜２８ｎｍであることがより好ましく、２〜２０ｎｍであることがさらに好ましい。

上記の機能を達成するため、導電膜２の上層２２は、基板１の材料よりも高い誘電率および導電率を有することが求められる。
また、導電膜２の表面をなす上層２２表面の平滑性を向上させるために、結晶状態がアモルファスであることが好ましい。
ここで、導電膜２表面の平滑性に優れることが求められるのは、導電膜付基板を静電チャックで吸着保持した際に、静電チャックと導電膜２との擦れによるパーティクルの発生を防止するうえで好ましいからである。
さらにまた、後述する理由に導電膜２の表面をなす上層２２表面は、表面硬度が高いことが好ましい。
ここで、導電膜２表面の表面硬度が高いことが求められるのは、導電膜付基板を静電チャックに固定してＥＵＶマスクブランクの製造に使用した際に、静電チャックと導電膜との擦れによるパーティクルの発生を防止するうえで好ましいからである。
また、後述するように、３００〜９００ＭＰａの圧縮応力を有する導電膜２とするためには、上層２２が圧縮応力を有することが好ましい。なお、導電膜２全体を低抵抗化させるために、二層構造の導電膜２のうち、上層２２の厚さが下層２１の厚さよりも厚くなる。よって、上層２２が圧縮応力を有することが好ましいのは、下層２１よりも厚いので、導電膜２(全体)の膜応力を圧縮応力に調整しやすいからである。

上記を満たすため、上層２２は、クロム（Ｃｒ）、窒素（Ｎ）および水素（Ｈ）を含有する。
上層２２におけるＣｒおよびＮの合計含有率が８５〜９９．９ａｔ％であり、Ｈの含有率が０．１〜１５ａｔ％であることが好ましい。
Ｈの含有率が０．１ａｔ％未満であると、上層２２の結晶状態がアモルファスとならず、導電膜２の表面をなす上層２２表面の平滑性が低下し、表面粗さが大きくなるおそれがある。また、上層２２におけるＣｒおよびＮの合計含有率が８５ａｔ％未満であると、表面粗さが大きくなるおそれがある。
一方、Ｈの含有率が１５ａｔ％より高い場合も、上層２２の結晶状態がアモルファスとならず、導電膜２の表面をなす上層２２表面の平滑性が低下し、表面粗さが大きくなるおそれがある。
なお、上層２２におけるＣｒとＮの組成比がＣｒ：Ｎ＝９．５：０．５〜３：７であることが好ましい。Ｃｒが前記組成比よりも多いと、応力が圧縮応力とならず、適正な反り量を実現できず、一方、Ｎが前記組成比よりも多いと、欠点が増加するおそれがある。

上層２２におけるＨの含有率は、０．１〜１３ａｔ％であることがより好ましく、０．１〜１０ａｔ％であることがさらに好ましく、０．１〜８ａｔ％であることが特に好ましい。また、ＣｒとＮの合計含有率は、８７〜９９．９ａｔ％であることがより好ましく、９０〜９９．９ａｔ％であることがさらに好ましく、９２〜９９．９ａｔ％であることが特に好ましい。またＣｒとＮの組成比は、成膜時における欠点の抑制という観点では、９．５：０．５〜６：４であることが好ましく、９．５：０．５〜６．５：３．５であることがさらに好ましく、９．５：０．５〜７：３であることが特に好ましい。

上層２２は上記の構成であることにより、その結晶状態がアモルファスとなり、その表面が平滑性に優れている。上層２２の結晶状態がアモルファスであることはＸＲＤ法によって確認できる。上層２２の結晶状態がアモルファスであれば、ＸＲＤ測定により得られる回折ピークにシャープなピークが見られない。
平滑性に関して、上層２２の表面粗さ（ｒｍｓ）は０．５ｎｍ以下であることが好ましい。導電膜２の表面をなす上層２２の表面粗さ（ｒｍｓ）が０．５ｎｍ以下であれば、静電チャックとの密着性が向上し、静電チャックと導電膜２との擦れによるパーティクルの発生が防止される。上層２２の表面粗さは原子間力顕微鏡を用いて測定できる。
上層２２の表面粗さ（ｒｍｓ）は０．４ｎｍ以下であることがより好ましく、０．３ｎｍ以下であることがさらに好ましい。

上層２２の膜厚は、５０〜３００ｎｍであることが好ましい。導電膜２全体を低抵抗化させる機能を担う上層２２の膜厚が５０ｎｍ未満だと、導電膜２のシート抵抗を低くできないおそれがある。一方、上層２２の膜厚が３００ｎｍより大きいと、膜厚の増加は上層２２の機能の向上にはもはや寄与せず、上層２２の形成に要する時間が増加し、上層２２、ひいては導電膜２の形成に要するコストが増加する。また、上層２２、ひいては導電膜２の膜厚が必要以上に大きくなるため、膜剥れが発生するおそれが増加する。
上層２２の膜厚は、１００〜２５０ｎｍであることがより好ましく、１５０〜２２０ｎｍであることがさらに好ましい。

後述する導電膜２に対する要求特性、特に導電膜２の膜応力特性に悪影響を及ぼすおそれがあるため、導電膜２を構成する下層２１および上層２２は、不純物となる成分（下層２１の場合、Ｃｒ，Ｏ，Ｈ以外の成分、上層２２の場合、Ｃｒ，Ｎ，Ｈ以外の成分）の含有率が低いことが好ましく、実質的含有しないことがより好ましい。なお、不純物となる成分を含む場合、その含有率は、圧縮応力の制御という面から３％以下が好ましい。

導電膜２の下層２１および上層２２は、公知の成膜方法、例えば、マグネトロンスパッタリング法、イオンビームスパッタリング法といったスパッタリング法により形成できる。スパッタリング法によって、下層２１および上層２２を形成する場合、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、ネオン（Ｎｅ）、クリプトン（Ｋｒ）、およびキセノン（Ｘｅ）からなる群から選ばれる少なくとも１種を含む不活性ガスと、酸素（Ｏ₂）および窒素（Ｎ₂）のいずれか一方と、水素（Ｈ₂）と、を含む雰囲気中でＣｒターゲットを用いたスパッタリング法を実施すればよい。マグネトロンスパッタリング法を用いる場合、具体的には以下の成膜条件で実施すればよい。
［下層２１の成膜条件］
スパッタガス：ＡｒとＯ₂とＨ₂の混合ガス（Ｈ₂ガス濃度１〜５０ｖｏｌ％、好ましくは１〜３０ｖｏｌ％、Ｏ₂ガス濃度１〜８０ｖｏｌ％、好ましくは５〜７５ｖｏｌ％、Ａｒガス濃度５〜９５ｖｏｌ％、好ましくは１０〜９４ｖｏｌ％、ガス圧１．０×１０^-1Ｐａ〜５０×１０^-1Ｐａ、好ましくは１．０×１０^-1Ｐａ〜４０×１０^-1Ｐａ、より好ましくは１．０×１０^-1Ｐａ〜３０×１０^-1Ｐａ。）
投入電力：３０〜３０００Ｗ、好ましくは１００〜３０００Ｗ、より好ましくは５００〜３０００Ｗ
成膜速度：０．５〜６０ｎｍ／ｍｉｎ、好ましくは１．０〜４５ｎｍ／ｍｉｎ、より好ましくは１．５〜３０ｎｍ／ｍｉｎ
［上層２２の成膜方法］
スパッタガス：ＡｒとＮ₂とＨ₂の混合ガス（Ｈ₂ガス濃度１〜５０ｖｏｌ％、好ましくは１〜３０ｖｏｌ％、Ｎ₂ガス濃度１〜８０ｖｏｌ％、好ましくは５〜７５ｖｏｌ％、Ａｒガス濃度５〜９５ｖｏｌ％、好ましくは１０〜９４ｖｏｌ％、ガス圧１．０×１０^-1Ｐａ〜５０×１０^-1Ｐａ、好ましくは１．０×１０^-1Ｐａ〜４０×１０^-1Ｐａ、より好ましくは１．０×１０^-1Ｐａ〜３０×１０^-1Ｐａ。）
投入電力：３０〜３０００Ｗ、好ましくは１００〜３０００Ｗ、より好ましくは５００〜３０００Ｗ
成膜速度：０．５〜６０ｎｍ／ｍｉｎ、好ましくは１．０〜４５ｎｍ／ｍｉｎ、より好ましくは１．５〜３０ｎｍ／ｍｉｎ
なお、Ａｒ以外の不活性ガスを使用する場合、その不活性ガスの濃度が上記したＡｒガス濃度と同じ濃度範囲にすることが好ましい。また、複数種類の不活性ガスを使用する場合、不活性ガスの合計濃度を上記したＡｒガス濃度と同じ濃度範囲にすることが好ましい。
ここで、下層２１および上層２２のいずれの場合においても、スパッタ中の雰囲気温度が６０〜１２０℃であることが、成膜装置の内壁に着膜した成膜材料の堆積物の膜剥がれが抑制され、形成する導電膜２の欠点を低減できることから好ましい。

スパッタリング法によって下層２１および上層２２を形成した場合、両者の間に拡散層が形成される場合がある。このような拡散層が形成されたものも、本発明における二層構造の導電膜２（すなわち、下層２１および上層２２を有する導電膜２）である。
さらに、本発明における導電膜２は、下層２１および上層２２以外の層を有していてもよい。

導電膜２は、シート抵抗値が２０Ω／□以下であることが好ましい。導電膜２のシート抵抗値が２０Ω／□以下であれば、静電チャックによるチャック力が高められることにより、静電チャックとの密着性が向上する。この結果、静電チャックと導電膜２との擦れによるパーティクルの発生が防止される。
導電膜２のシート抵抗値は１５Ω／□以下であることがより好ましく、１０Ω／□以下であることがさらに好ましい。

導電膜２は、３００ＭＰａ〜９００ＭＰａの圧縮応力を有することが好ましい。
上述したように、ＥＵＶマスクブランクでは、基板上に成膜した薄膜（すなわち、反射層や吸収層）に発生した膜応力によって基板が変形することが問題となっている。基板の成膜面側で発生する膜応力は、個々の膜で膜の組成や膜厚、あるいは膜の成膜条件によって異なるが、導電膜２は、３００ＭＰａ〜９００ＭＰａの圧縮応力を有していれば、基板の成膜面側で発生する応力と、基板の裏面側で発生する応力と、が打ち消し合う結果、応力が加わることによって生じる基板の変形を抑制できる。具体的には、ＥＵＶマスクブランクの製造に通常使用される１５２ｍｍ角の基板を含む、１５０ｍｍ〜１５４ｍｍの範囲の矩形状の基板を使用した多層反射膜付基板、および当該多層反射膜付基板の多層反射膜上に吸収層を形成してなるＥＵＶリソグラフィ用反射型マスクブランクの場合、応力が加わることによって生じる前記基板の反り量を０．８μｍ以下、より好ましくは０．７μｍ以下、さらに好ましくは０．６μｍ以下に抑制できる。
これにより、ＥＵＶマスクブランクをパターニングする際にパターンの位置精度が低下するおそれが解消される。また、該ＥＵＶマスクブランクから作製した反射型マスクを用いてパターン転写する際に、パターン位置ずれやパターン欠陥が発生するおそれが解消される。なお、基板の反り量は、レーザ干渉計で形状を測定し、測定領域の基板面の全データの最小二乗法によって算出した仮想平面を基準面として、測定領域での正の最大値と負の最小値の差により算出できる。
ＥＵＶマスクブランクの製造段階では、基板の裏面側のみに膜応力が発生することになるが、この段階では基板を静電チャックで吸着保持しているので、膜応力が加わることによって基板が変形するおそれはない。

上層２２について記載したように、導電膜２の表面粗さ（ｒｍｓ）は０．５ｎｍ以下であることが好ましい。導電膜２の表面粗さ（ｒｍｓ）が０．５ｎｍ以下であれば、静電チャックとの密着性が向上し、静電チャックと導電膜２との擦れによるパーティクルの発生が防止される。
導電膜２の表面粗さ（ｒｍｓ）は０．４ｎｍ以下であることがより好ましく、０．３ｎｍ以下であることがさらに好ましい。

導電膜２は、表面硬度が１２ＧＰａ以上であることが好ましい。導電膜２の表面硬度が１２ＧＰａ以上であれば、導電膜２が表面硬度に優れており、導電膜付基板を静電チャックに固定してＥＵＶマスクブランクの製造に使用した際に、静電チャックと導電膜との擦れによってパーティクルが発生することを防止する効果に優れている。ここで、導電膜２の表面硬度の測定方法は特に限定されず、公知の方法、具体的には例えば、ビッカース硬さ試験、ロックウェル硬さ試験、ブリネル硬さ試験、ナノインデンテーション試験等を使用できる。これらの中でも、ナノインデンテーション試験は、薄膜の表面硬度を測定する際に広く使用される。

本発明の導電膜付基板において、成膜用の基板１は、ＥＵＶマスクブランク用の基板としての特性を満たすことが要求される。そのため、基板１は、低熱膨張係数であることが要求され、具体的には、２０℃における熱膨張係数が０±０．０５×１０^-7／℃であることが好ましく、特に、０±０．０３×１０^-7／℃であることが好ましい。また、基板は、平滑性、平坦度、およびマスクブランクまたはパターニング後のフォトマスクの洗浄等に用いる洗浄液への耐性に優れたものが好ましい。
基板１としては、具体的には低熱膨張係数を有するガラス、例えばＳｉＯ₂−ＴｉＯ₂系ガラス等を用いるが、これに限定されず、β石英固溶体を析出した結晶化ガラスや石英ガラスやシリコンや金属などの基板を使用できる。
基板１は、表面粗さ（ｒｍｓ）が０．１５ｎｍ以下の平滑な表面と１００ｎｍ以下の平坦度を有していることがパターニング後のフォトマスクにおいて高反射率および転写精度が得られるために好ましい。
基板１１の大きさや厚さなどはマスクの設計値等により適宜決定されるものである。後で示す実施例では外形６インチ（１５２ｍｍ）角で、厚さ０．２５インチ（６．３ｍｍ）のＳｉＯ₂−ＴｉＯ₂系ガラスを用いた。

次に、本発明の多層反射膜付基板について説明する。図２は、本発明の多層反射膜付基板の模式図である。図２において、基板１の導電膜２が形成された面に対して反対側に多層反射膜３が形成されている。ここで、基板１および導電膜２は、図１に示したもの（本発明の導電膜付基板）である。本発明の多層反射膜付基板は、本発明の導電膜付基板を静電チャックに固定した後、マグネトロンスパッタリング法やイオンビームスパッタリング法といったスパッタリング法を用いて、基板１の成膜面に多層反射膜３を成膜することによって得られる。

基板１上に形成される多層反射膜３は、ＥＵＶマスクブランクの反射層として所望の特性を有するものである限り特に限定されない。ここで、多層反射膜３に特に要求される特性は、高ＥＵＶ光線反射率である。具体的には、ＥＵＶ光の波長領域の光線を入射角６度で多層反射膜３表面に照射した際に、波長１３．５ｎｍ付近の光線反射率の最大値が、６０％以上が好ましく、６５％以上であるとより好ましい。
上記の特性を満たす多層反射膜３としては、Ｓｉ膜とＭｏ膜とを交互に複数回、積層させたＭｏ／Ｓｉ多層反射膜、Ｂｅ膜とＭｏ膜とを交互に積層させたＢｅ／Ｍｏ多層反射膜、Ｓｉ化合物膜とＭｏ化合物膜とを交互に積層させたＳｉ化合物／Ｍｏ化合物多層反射膜、Ｓｉ膜、Ｍｏ膜およびＲｕ膜をこの順番に積層させたＳｉ／Ｍｏ／Ｒｕ多層反射膜、Ｓｉ膜、Ｒｕ膜、Ｍｏ膜およびＲｕ膜をこの順番に積層させたＳｉ／Ｒｕ／Ｍｏ／Ｒｕ多層反射膜等も挙げられる。

基板１の成膜面に多層反射膜３を成膜する手順は、スパッタリング法を用いて多層反射膜を成膜する際に通常実施される手順であってよい。例えば、イオンビームスパッタリング法を用いてＭｏ／Ｓｉ多層反射膜を形成する場合、ターゲットとしてＳｉターゲットを用い、スパッタガスとしてＡｒガス（ガス圧１．３×１０^-2Ｐａ〜２．７×１０^-2Ｐａ）を使用して、イオン加速電圧３００〜１５００Ｖ、成膜速度０．０３〜０．３０ｎｍ／ｓｅｃで厚さ４．５ｎｍとなるようにＳｉ膜を成膜し、次に、ターゲットとしてＭｏターゲットを用い、スパッタガスとしてＡｒガス（ガス圧１．３×１０^-2Ｐａ〜２．７×１０^-2Ｐａ）を使用して、イオン加速電圧３００〜１５００Ｖ、成膜速度０．０３〜０．３０ｎｍ／ｓｅｃで厚さ２．３ｎｍとなるようにＭｏ膜を成膜することが好ましい。これを１周期として、Ｓｉ膜およびＭｏ膜を４０〜５０周期積層させることによりＭｏ／Ｓｉ多層反射膜が成膜される。多層反射膜３を成膜する際、均一な成膜を得るために、回転体を用いて基板１を回転させながら成膜することが好ましい。

本発明の多層反射膜付基板は、多層反射膜３表面が酸化されるのを防止するため、多層反射膜３の最上層は酸化されにくい材料の層とすることが好ましい。酸化されにくい材料の層は多層反射膜３のキャップ層として機能する。キャップ層として機能する酸化されにくい材料の層の具体例としては、Ｓｉ層を例示できる。多層反射膜がＭｏ／Ｓｉ多層反射膜である場合、最上層をＳｉ層とすることによって、該最上層をキャップ層として機能させることができる。その場合キャップ層の膜厚は、１１±２ｎｍであることが好ましい。

本発明の多層反射膜付基板は、本発明の導電膜付基板を用いているため、導電膜付基板を静電チャックに固定して多層反射膜を成膜する際に、静電チャックと導電膜２との擦れによるパーティクルの発生が防止されている。このため、パーティクルによる表面欠陥が極めて少ない優れた多層反射膜付基板である。
また、本発明の多層反射膜付基板では、基板の成膜面側で発生する応力と、基板の裏面側で発生する応力と、が打ち消し合う結果、応力が加わることによって生じる基板の変形を抑制できる。具体的には、ＥＵＶマスクブランクの製造に通常使用される１５２ｍｍ角の基板の場合、応力が加わることによって生じる基板の反り量を０．８μｍ以下、より好ましくは０．７μｍ以下、さらに好ましくは０．６μｍ以下に抑制できる。
応力が加わることによって生じる基板の反り量が上記のように抑制されることにより、本発明の多層反射膜付基板を用いてＥＵＶマスクブランクを作製する際に、多層反射膜上に形成される吸収層の成膜精度が向上する効果が期待される。

次に、本発明のＥＵＶマスクブランクについて説明する。図３は、本発明のＥＵＶマスクブランクの模式図である。図３において、多層反射膜３上には吸収層４が設けられている。ここで、基板１、導電膜２および多層反射膜３は、図２に示したもの（本発明の多層反射膜付基板）である。本発明のＥＵＶマスクブランクは、本発明の多層反射膜付基板を静電チャックに固定した後、マグネトロンスパッタリング法やイオンビームスパッタリング法といったスパッタリング法を用いて、多層反射膜３上に吸収層４を成膜することによって得られる。

本発明のＥＵＶマスクブランクにおいて、多層反射膜３上に成膜される吸収層４の構成材料としては、ＥＵＶ光に対する吸収係数の高い材料、具体的には、Ｃｒ、Ｔａ、Ｐｄおよびこれらの窒化物などが挙げられる。中でも、ＴａおよびＰｄのうち少なくとも一方を主成分とする材料が、吸収層４の結晶状態がアモルファスになりやすく、該吸収層４表面の平滑性に優れる、表面粗さが小さいという理由で好ましい。本明細書において、ＴａおよびＰｄのうち少なくとも一方を主成分とする材料と言った場合、当該材料中ＴａあるいはＰｄのうち少なくとも一方を４０ａｔ％以上、好ましくは５０ａｔ％以上、より好ましくは５５ａｔ％以上含有する材料を意味する。ここで、当該材料はＴａおよびＰｄの両方を含有してもよく、ＴａＰｄが例示される。
吸収層４に用いるＴａおよびＰｄのうち少なくとも一方を主成分とする材料は、ＴａあるいはＰｄ以外にＨｆ、Ｓｉ、Ｚｒ、Ｇｅ、Ｂ、ＮおよびＨからなる群から選ばれる少なくとも１種類の元素を含んでも良い。ＴａあるいはＰｄ以外に上記の元素を含有する材料の具体例としては、例えば、ＴａＮ、ＴａＮＨ、ＰｄＮ、ＰｄＮＨ、ＴａＰｄＮ、ＴａＰｄＮＨ、ＴａＨｆ、ＴａＨｆＮ、ＴａＢＳｉ、ＴａＢＳｉＨ、ＴａＢＳｉＮ、ＴａＢＳｉＮＨ、ＴａＢ、ＴａＢＨ、ＴａＢＮ、ＴａＢＮＨ、ＴａＳｉ、ＴａＳｉＮ、ＴａＧｅ、ＴａＧｅＮ、ＴａＺｒ、ＴａＺｒＮなどが挙げられる。
吸収層４の厚さは、５０〜１００ｎｍであることが好ましい。吸収層４の成膜方法は、スパッタリング法である限り特に限定されず、マグネトロンスパッタリング法またはイオンビームスパッタリング法のいずれであってもよい。

イオンビームスパッタリング法を用いて、吸収層としてＴａＮ層を成膜する場合、ターゲットとしてＴａターゲットを用い、スパッタガスとしてＮ₂ガス（ガス圧１．３×１０^-2Ｐａ〜２．７×１０^-2Ｐａ）を使用して、電圧３００〜１５００Ｖ、成膜速度０．０１〜０．１ｎｍ／ｓｅｃで厚さ５０〜１００ｎｍとなるように成膜することが好ましい。
スパッタリング法を用いて、吸収層４を成膜する際、均一な成膜を得るために、回転体を用いて基板１を回転させながら成膜することが好ましい。

本発明のＥＵＶマスクブランクにおいて、多層反射膜３と、吸収層４との間にバッファ層が存在してもよい。
バッファ層を構成する材料としては、たとえば、Ｃｒ、Ａｌ、Ｒｕ、Ｔａおよびこれらの窒化物、ならびにＳｉＯ₂、Ｓｉ₃Ｎ₄、Ａｌ₂Ｏ₃などが挙げられる。バッファ層は厚さ１０〜６０ｎｍであることが好ましい。

本発明のＥＵＶマスクブランクは、本発明の多層反射膜付基板を使用するため、多層反射膜にパーティクルによる表面欠陥が極めて少ない。しかも、該多層反射膜付基板を静電チャックに固定して吸収層を成膜する際に、静電チャックと導電膜２との擦れによるパーティクルの発生が防止されている。このため、吸収層もパーティクルによる表面欠陥が極めて少ない。
このようなＥＵＶマスクブランクをパターニングすることで、表面欠陥の少ないＥＵＶマスクを形成できる。欠陥を減少させることで、欠点の少ない露光ができ、生産性にも優れる。
さらに、本発明のＥＵＶマスクブランクでは、基板の成膜面側で発生する応力と、基板の裏面側で発生する応力とが打ち消し合う結果、応力が加わることによって生じる基板の変形を抑制できる。具体的には、ＥＵＶマスクブランクの製造に通常使用される１５２ｍｍ角の基板の場合、応力が加わることによって生じる基板の反り量を０．８μｍ以下、より好ましくは０．７μｍ以下、さらに好ましくは０．６μｍ以下に抑制できる。これにより、ＥＵＶマスクブランクをパターニングする際にパターンの位置精度が低下するおそれが解消される。また、該ＥＵＶマスクブランクから作製した反射型マスクを用いてパターン転写する際に、パターン位置ずれやパターン欠陥が発生するおそれが解消される。

以下、実施例を用いて本発明をさらに説明するが、これらに限定して解釈されるものではない。

（実施例１）
本実施例では、図１に示す導電膜付基板、すなわち、基板１の一方の面に二層構造の導電膜２（下層２１、上層２２）が形成された導電膜付基板を作製した。
成膜用の基板１として、ＳｉＯ₂−ＴｉＯ₂系のガラス基板（外形６インチ（１５２．４ｍｍ）角、厚さが６．３ｍｍ）を使用した。このガラス基板の熱膨張係数は０．０２×１０^-7／℃（２０℃における値。以下同じ。）であり、ヤング率は６７ＧＰａである。このガラス基板を研磨により、表面粗さ（ｒｍｓ）が０．１５ｎｍ以下の平滑な表面と１００ｎｍ以下の平坦度に形成した。
［下層２１の形成］
基板１の表面上に、マグネトロンスパッタリング法を用いて、下層２１としてＣｒＯＨ膜を成膜した。具体的には、成膜チャンバー内を１×１０^-4Ｐａ以下の真空にした後、Ｃｒターゲットを用いて、ＡｒとＯ₂とＨ₂の混合ガス雰囲気中でマグネトロンスパッタリングを行い、厚さ１０ｎｍの下層２１（ＣｒＯＨ膜）を形成した。下層２１（ＣｒＯＨ膜）の成膜条件は以下の通りである。
ターゲット：Ｃｒターゲット
スパッタガス：ＡｒとＯ₂とＨ₂の混合ガス（Ａｒ：２９.１ｖｏｌ％、Ｏ₂：７０ｖｏｌ％、Ｈ₂：０．９ｖｏｌ％、ガス圧：０．１Ｐａ）
投入電力：１５００Ｗ
成膜速度：０．２３ｎｍ／ｓｅｃ
膜厚：１０ｎｍ

［下層２１（ＣｒＯＨ膜）の組成分析］
下層２１の組成を、Ｘ線光電子分光装置（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｍｅｔｅｒ）（ＰＥＲＫＩＮ ＥＬＥＭＥＲ−ＰＨＩ社製）、ラザフォード後方散乱分光装置（Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋ Ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｓｃｏｐｙ）（神戸製鋼社製）を用いて測定した。下層２１の組成比（ａｔ％）は、Ｃｒ：Ｏ：Ｈ＝７１．８：２７．９：０．３であった。また、ＣｒとＯの組成比（ａｔ％）は、Ｃｒ：Ｏ＝２．４：１であった。

［下層２１の結晶状態］
下層２１の結晶状態を、Ｘ線回折装置（Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｍｅｔｅｒ）（ＲＩＧＡＫＵ社製）で確認した。得られる回折ピークにはシャープなピークが見られないことから、下層２１の結晶状態がアモルファス構造または微結晶構造であることを確認した。

［上層２２の形成］
次に、下層２１上に、マグネトロンスパッタリング法を用いて、上層２２としてＣｒＮＨ膜を成膜した。具体的には、成膜チャンバー内を１×１０^-4Ｐａ以下の真空にした後、Ｃｒターゲットを用いて、ＡｒとＮ₂とＨ₂の混合ガス雰囲気中でマグネトロンスパッタリングを行い、厚さ１４０ｎｍの上層２２（ＣｒＮＨ膜）を形成した。上層２２（ＣｒＮＨ膜）の成膜条件は以下の通りである。
ターゲット：Ｃｒターゲット
スパッタガス：ＡｒとＮ₂とＨ₂の混合ガス（Ａｒ：５８．２ｖｏｌ％、Ｎ₂：４０ｖｏｌ％、Ｈ₂：１．８ｖｏｌ％、ガス圧：０．１Ｐａ）
投入電力：１５００Ｗ
成膜速度：０．１８ｎｍ／ｓｅｃ
膜厚：１４０ｎｍ

［上層２２（ＣｒＮＨ膜）の組成分析］
下層２１と同様の手順で上層２２の組成を、Ｘ線電子分光装置を用いて測定した。上層２２の組成比（ａｔ％）は、Ｃｒ：Ｎ：Ｈ＝８６．０：１３．７：０．３であった。また、ＣｒとＮの組成比（ａｔ％）は、Ｃｒ：Ｎ＝３．１：０．５であった。

［上層２２の結晶状態］
下層２１と同様の手順で上層２２の結晶状態をＸ線回折装置で確認した。得られる回折ピークにはシャープなピークが見られないことから、上層２２の結晶状態がアモルファス構造または微結晶構造であることを確認した。

［導電膜２のシート抵抗］
上記の手順で形成した二層構造の導電膜２のシート抵抗を、四探針測定器を用いて測定した。導電膜２のシート抵抗値は７．５Ω／□であった。

［導電膜２の表面粗さ（ｒｍｓ）］
上記の手順で形成した二層構造の導電膜２の表面粗さを、原子間力顕微鏡（ＳＩＩ社製、ＳＰＩ−３８００）を用いて、ｄｙｎａｍｉｃ ｆｏｒｃｅ ｍｏｄｅで測定した。表面粗さの測定領域は１μｍ×１μｍであり、カンチレバーには、ＳＩ−ＤＦ４０（ＳＩＩ社製）を用いた。導電膜２の表面粗さ（ｒｍｓ）は、０．２ｎｍであった。

［導電膜２表面の欠陥評価］
上記手順で形成した二層構造の導電膜２表面におけるパーティクル個数を、欠陥検査装置（Ｍ１３５０、レーザーテック社製）を用いて測定した。その結果、パーティクル個数は０．０２５個／ｃｍ²であり、パーティクルによる欠点の少ない導電膜であることが確認された。なおパーティクル個数は、大きさが０．５μｍ以上のものとして測定した。

［導電膜２の密着性］
上記手順で形成した二層構造の導電膜２表面に、ＪＩＳ Ｋ５４００に記載されている碁盤目試験の方法に準じて、碁盤目をつけて試験片を作製した。次に、粘着テープ（ニチバン（株）製、セロハンテープ）を、試験片の碁盤目上に貼り付けた後、速やかに９０゜の方向に引っ張って剥離させ、１００個のマス目に剥離が起こるかどうか試験した。その結果、マス目の剥離は起こらなかった。

［導電膜２の膜応力］
上記手順で形成した二層構造の導電膜２の膜応力を以下の手順で測定した。
レーザー干渉計を用いて導電膜付基板の曲率半径を算出し、基板１のヤング率、ポアソン比と、導電膜２の膜厚と、を用いて内部応力を算出した。その結果、導電膜２に６００ＭＰａの圧縮応力が生じていることを確認した。

次に、上記に記載の手順で得られた導電膜付基板を用いて、以下の手順で多層反射膜（Ｍｏ／Ｓｉ多層反射膜）を形成することによって、図２に示す多層反射膜付基板を作製した。
［多層反射膜の形成］
上記手順で形成した導電膜２を静電チャックで吸着保持した状態で、該導電膜２に対して基板１の反対側（成膜面）に、イオンビームスパッタリング法を用いて多層反射膜３（Ｍｏ／Ｓｉ多層反射膜）を形成した。具体的には、Ｓｉ膜およびＭｏ膜を交互に成膜することを４０周期繰り返すことにより、合計膜厚２７２ｎｍ（（４．５ｎｍ（Ｓｉ膜）＋２．３ｎｍ（Ｍｏ膜）×４０）のＭｏ／Ｓｉ多層反射膜を形成した。最後にキャップ層として膜厚１１．０ｎｍになるようにＳｉ層を形成した。
なお、Ｓｉ膜およびＭｏ膜の成膜条件は以下の通りである。
［Ｓｉ膜の成膜条件］
ターゲット：Ｓｉターゲット（ホウ素ドープ）
スパッタガス：Ａｒガス（ガス圧０．０２Ｐａ）
電圧：７００Ｖ
成膜速度：０．０７７ｎｍ／ｓｅｃ
膜厚：４．５ｎｍ
［Ｍｏ膜の成膜条件］
ターゲット：Ｍｏターゲット
スパッタガス：Ａｒガス（ガス圧０．０２Ｐａ）
電圧：７００Ｖ
成膜速度：０．０６４ｎｍ／ｓｅｃ
膜厚：２．３ｎｍ

［表面欠陥の評価］
上記手順で形成された多層反射膜のパーティクル個数を、欠陥検査装置を用いて測定した。その結果、パーティクル個数は０．５個／ｃｍ²であり、多層反射膜の形成時にパーティクルがほとんど発生せず、パーティクルによる表面欠陥が少ない多層反射膜であることが確認された。なお、パーティクル個数は、大きさが０．１５μｍ以上のものとして測定した。

次に、上記に記載の手順で得られた多層反射膜付基板を用いて、以下の手順で吸収層４を形成することによって、図３に示すＥＵＶマスクブランクを作製した。
［吸収層の形成］
上記手順で形成された多層反射膜３（Ｍｏ／Ｓｉ多層反射膜）上に、ＥＵＶ光に対する吸収層４として、ＴａＮ層を、イオンビームスパッタリング法を用いて成膜して、ＥＵＶマスクブランクを得た。成膜条件は以下の通りであった。
［ＴａＮ層の成膜条件］
ターゲット：Ｔａターゲット
スパッタガス：Ｎ₂ガス（ガス圧０．０２Ｐａ）
電圧：７００Ｖ
成膜速度：０．０１５ｎｍ／ｓｅｃ
膜厚：７０ｎｍ

［表面欠陥の評価］
上記手順で作製したＥＵＶマスクブランクの吸収層表面のパーティクル個数についても上記と同様の手順で測定すると、２．０個／ｃｍ²であり、パーティクルによる表面欠陥が少ないＥＵＶマスクブランクであることが確認された。

［基板反り量測定］
上記手順で作製したＥＵＶマスクブランクにおける基板の反り量を測定した。その結果、基板の反り量は０．５５μｍであった。
なお、基板の反り量は、レーザ干渉計で形状を測定し、測定領域の基板面の全データの最小二乗法によって算出した仮想平面を基準面として、測定領域での正の最大値と負の最小値の差により算出した。

（実施例２）
本実施例では、実施例１における、二層構造の導電膜２（下層２１、上層２２）の各層の膜厚のみを変え、それ以外は実施例１と同じ条件、同じ手順で導電膜付基板、多層反射膜付基板、そしてＥＵＶマスクブランクを作製した。

［下層２１の形成］
実施例１と同じＳｉＯ₂−ＴｉＯ₂系のガラス基板（基板１）の表面上に、マグネトロンスパッタリング法を用いて、下層２１としてＣｒＯＨ膜を成膜した。具体的には、成膜チャンバー内を１×１０^-4Ｐａ以下の真空にした後、Ｃｒターゲットを用いて、ＡｒとＯ₂とＨ₂の混合ガス雰囲気中でマグネトロンスパッタリングを行い、厚さ２０ｎｍの下層２１（ＣｒＯＨ膜）を形成した。下層２１（ＣｒＯＨ膜）の成膜条件は以下の通りである。
ターゲット：Ｃｒターゲット
スパッタガス：ＡｒとＯ₂とＨ₂の混合ガス（Ａｒ：２９.１ｖｏｌ％、Ｏ₂：７０ｖｏｌ％、Ｈ₂：０．９ｖｏｌ％、ガス圧：０．１Ｐａ）
投入電力：１５００Ｗ
成膜速度：０．２３ｎｍ／ｓｅｃ
膜厚：２０ｎｍ

［下層２１（ＣｒＯＨ膜）組成分析および結晶状態］
実施例１と同じ装置、条件で測定したところ、下層２１の組成比（ａｔ％）は、Ｃｒ：Ｏ：Ｈ＝７１．８：２７．９：０．３であり、下層２１の結晶状態がアモルファス構造または微結晶構造であることを確認した。

［上層２２の形成］
次に、下層２１上に、マグネトロンスパッタリング法を用いて、上層２２としてＣｒＮＨ膜を成膜した。具体的には、成膜チャンバー内を１×１０^-4Ｐａ以下の真空にした後、Ｃｒターゲットを用いて、ＡｒとＮ₂とＨ₂の混合ガス雰囲気中でマグネトロンスパッタリングを行い、厚さ１８０ｎｍの上層２２（ＣｒＮＨ膜）を形成した。上層２２（ＣｒＮＨ膜）の成膜条件は以下の通りである。
ターゲット：Ｃｒターゲット
スパッタガス：ＡｒとＮ₂とＨ₂の混合ガス（Ａｒ：５８．２ｖｏｌ％、Ｎ₂：４０ｖｏｌ％、Ｈ₂：１．８ｖｏｌ％、ガス圧：０．１Ｐａ）
投入電力：１５００Ｗ
成膜速度：０．１８ｎｍ／ｓｅｃ
膜厚：１８０ｎｍ

［下層２２（ＣｒＮＨ膜）組成分析および結晶状態］
実施例１と同じ装置、条件で測定したところ、上層２２の組成比（ａｔ％）は、Ｃｒ：Ｎ：Ｈ＝８６．０：１３．７：０．３であり、上層２２の結晶状態がアモルファス構造または微結晶構造であることを確認した。

［導電膜２のシート抵抗］
上記の手順で形成した二層構造の導電膜２のシート抵抗を、四探針測定器を用いて測定した。導電膜２のシート抵抗値は５．４Ω／□であった。

［導電膜２の表面粗さ（ｒｍｓ）］
上記の手順で形成した二層構造の導電膜２の表面粗さを、実施例１と同じ装置、条件で測定したところ、導電膜２の表面粗さ（ｒｍｓ）は、０．２ｎｍであった。

［導電膜２表面の欠陥評価］
上記手順で形成した二層構造の導電膜２表面におけるパーティクル個数を、実施例１と同じ装置、条件で測定したところ、パーティクル個数は０．０２０個／ｃｍ²であり、パーティクルによる欠点の少ない導電膜であることが確認された。

［導電膜２の密着性］
上記手順で形成した二層構造の導電膜２表面の密着性について、実施例１と同じ条件で調べたところ、１００個のマス目に剥離は起こらなかった。

［導電膜２の膜応力］
上記手順で形成した二層構造の導電膜２の膜応力を実施例１と同じ条件で調べたところ、導電膜２に５９０ＭＰａの圧縮応力が生じていることを確認した。

［多層反射膜の形成および表面欠陥の評価］
次に、上記に記載の手順で得られた導電膜付基板を用いて、実施例１と同じ条件で多層反射膜（Ｍｏ／Ｓｉ多層反射膜）を形成することによって、図２に示す多層反射膜付基板を作製した。上記手順で形成された多層反射膜のパーティクル個数を、欠陥検査装置を用いて測定した。その結果、パーティクル個数は０．３個／ｃｍ²であり、多層反射膜の形成時にパーティクルがほとんど発生せず、パーティクルによる表面欠陥が少ない多層反射膜であることが確認された。

［吸収層の形成および表面欠陥の評価］
次に、上記に記載の手順で得られた多層反射膜付基板を用いて、実施例１と同じ条件で吸収層４を形成することによって、図３に示すＥＵＶマスクブランクを作製した。上記手順で作製したＥＵＶマスクブランクの吸収層表面のパーティクル個数についても上記と同様の手順で測定すると、０．７個／ｃｍ²であり、パーティクルによる表面欠陥が少ないＥＵＶマスクブランクであることが確認された。

［基板反り量測定］
上記手順で作製したＥＵＶマスクブランクにおける基板の反り量を測定した。その結果、基板の反り量は０．４７μｍであった。

（比較例１）
比較例１では、基板上に導電膜としてＣｒＮ膜を、マグネトロンスパッタリング法を用いて形成した導電膜付基板を作製した。ＣｒＮ膜の成膜条件は以下の通りである。
ターゲット：Ｃｒターゲット
スパッタガス：ＡｒとＮ₂の混合ガス（Ａｒ：３０ｖｏｌ％、Ｎ₂：７０ｖｏｌ％、ガス圧：０．１Ｐａ）
投入電力：１５００Ｗ
成膜速度：０．１０ｎｍ／ｓｅｃ
膜厚：１４０ｎｍ
実施例１と同様の手順で導電膜中の組成分析を行ったところ、導電膜の組成比（ａｔ％）は、Ｃｒ：Ｎ：Ｏ＝５５．４：４２．５：２．１であった。
また、導電膜の結晶状態を、Ｘ線回折装置を用いて確認すると、得られる回折ピークにシャープなピークが見られることから、導電膜が結晶構造であることが確認された。
また、実施例１と同様の方法で導電膜のシート抵抗値を測定すると７５Ω／□であった。
また、実施例１と同様の方法で導電膜の表面粗さ（ｒｍｓ）を測定すると、０．５２ｎｍであった。
また、実施例１と同様の方法で、導電膜表面の欠陥評価を実施したところ、パーティクル数は１．０個/ｃｍ²以上でありパーティクルによる欠点の多い導電膜であることが確認された。
また、実施例１と同様の方法で、導電膜の密着性を評価した結果、膜剥がれが発生することが確認された。
また、実施例１と同様の方法で導電膜の膜応力を測定したところ、導電膜に５５０ＭＰａの圧縮応力が生じていることを確認した。
また、実施例１と同様の手順で基板の成膜面にＭｏ／Ｓｉ多層反射膜を成膜して多層反射膜付基板を作製し、多層反射膜のパーティクル個数を欠陥検査装置を用いて測定した。その結果、パーティクル個数は１０個／ｃｍ²以上であり、パーティクルによる表面欠陥が非常に多い多層反射膜であることが確認された。
上記の手順で作製した多層反射膜付基板に、実施例１と同様の手順で吸収層を形成してＥＵＶマスクブランクを作製した。作製したＥＵＶマスクブランクの吸収層表面のパーティクル個数を欠陥検査装置を用いて測定した。その結果、パーティクル個数は１０個／ｃｍ²以上であり、パーティクルによる表面欠陥が非常に多いＥＵＶマスクブランクであることが確認された。
また、上記手順で作製したＥＵＶマスクブランクにおける基板の反り量を測定したところ基板の反り量は０．６μｍであった。

（比較例２）
比較例２では、基板上に導電膜としてＣｒＮ膜をマグネトロンスパッタリング法を用いて形成した導電膜付基板を作製した。ＣｒＮ膜の成膜条件は以下の通りである。
ターゲット：Ｃｒターゲット
スパッタガス：ＡｒとＮ₂の混合ガス（Ａｒ：６０ｖｏｌ％、Ｎ₂：４０ｖｏｌ％、ガス圧：０．１Ｐａ）
投入電力：１５００Ｗ
成膜速度：０．１５ｎｍ／ｓｅｃ
膜厚：１４０ｎｍ
実施例１と同様の手順で導電膜の組成分析を行ったところ、導電膜の組成比（ａｔ％）は、Ｃｒ：Ｎ＝８５．０：１５．０であった。
また、導電膜の結晶状態をＸ線回折装置を用いて確認すると、得られる回折ピークにはシャープなピークが見られないことから、導電膜の結晶状態がアモルファス構造または微結晶構造であることを確認した。
また、実施例１と同様の方法で導電膜のシート抵抗値を測定すると６．８Ω／□であった。
また、実施例１と同様の方法で導電膜の表面粗さ（ｒｍｓ）を測定すると、０．２１ｎｍであった。
また、実施例１と同様の方法で導電膜表面の欠陥評価を実施したところ、パーティクル数は０．０２５個/ｃｍ²以下であり、パーティクルによる欠点の非常に少ない導電膜であることが確認された。
また、実施例１と同様の方法で、導電膜の密着性を評価した結果、膜剥がれが発生することが確認された。
また、実施例１と同様の方法で導電膜の膜応力を測定したところ、導電膜に５５ＭＰａの引っ張り応力が生じていることを確認した。
また、実施例１と同様の手順で基板の成膜面にＭｏ／Ｓｉ多層反射膜を成膜して多層反射膜付基板を作製し、多層反射膜のパーティクル個数を欠陥検査装置を用いて測定した。
その結果、パーティクル個数は１０個／ｃｍ²以上であり、パーティクルによる表面欠陥が非常に多い多層反射膜であることが確認された。
上記の手順で作製した多層反射膜付基板に、実施例１と同様の手順で吸収層を形成してＥＵＶマスクブランクを作製した。作製したＥＵＶマスクブランクの吸収層表面のパーティクル個数を欠陥検査装置を用いて測定した。その結果、パーティクル個数は１０個／ｃｍ²以上であり、パーティクルによる表面欠陥が非常に多いＥＵＶマスクブランクであることが確認された。
また、上記手順で作製したＥＵＶマスクブランクにおける基板の反り量を測定したところ基板の反り量は１．１μｍであり、基板の反り量が大きいことが確認された。

（比較例３）
比較例３では、基板上に導電膜としてＣｒＮＨ膜をマグネトロンスパッタリング法を用いて形成した導電膜付基板を作製した。ＣｒＮＨ膜の成膜条件は以下の通りである。
ターゲット：Ｃｒターゲット
スパッタガス：ＡｒとＨ₂とＮ₂の混合ガス（Ａｒ：５８．２ｖｏｌ％、Ｈ₂：１．８ｖｏｌ％、Ｎ₂：４０ｖｏｌ％、ガス圧：０．１Ｐａ）
投入電力：１５００Ｗ
成膜速度：０．１５ｎｍ／ｓｅｃ
膜厚：１４０ｎｍ
実施例１と同様の手順で導電膜の組成分析を行ったところ、導電膜の組成比（ａｔ％）は、Ｃｒ：Ｎ：Ｈ＝８５．２：１３．９：０．９であった。
また、導電膜の結晶状態をＸ線回折装置を用いて確認すると、得られる回折ピークにはシャープなピークが見られないことから、導電膜の結晶状態がアモルファス構造または微結晶構造であることを確認した。
また、実施例１と同様の方法で導電膜のシート抵抗値を測定すると７．１Ω／□であった。
また、実施例１と同様の方法で導電膜の表面粗さ（ｒｍｓ）を測定すると、０．２２ｎｍであった。
また、実施例１と同様の方法で導電膜表面の欠陥評価を実施したところ、パーティクル数は０．０２５個/ｃｍ²以下であり、パーティクルによる欠点の非常に少ない導電膜であることが確認された。
また、実施例１と同様の方法で、導電膜の密着性を評価した結果、膜剥がれが発生することが確認された。
また、実施例１と同様の方法で導電膜の膜応力を測定したところ、導電膜に５６７ＭＰａの圧縮応力が生じていることを確認した。
また、実施例１と同様の手順で基板の成膜面にＭｏ／Ｓｉ多層反射膜を成膜して多層反射膜付基板を作製し、多層反射膜のパーティクル個数を欠陥検査装置を用いて測定した。その結果、パーティクル個数は１０個/ｃｍ²以上であり、パーティクルによる表面欠陥の多い多層反射膜であることが確認された。
上記の手順で作製した多層反射膜付基板に、実施例１と同様の手順で吸収層を形成してＥＵＶマスクブランクを作製した。作製したＥＵＶマスクブランクの吸収層表面のパーティクル個数を欠陥検査装置を用いて測定した。その結果、パーティクル個数は１０個/ｃｍ²以上であり、パーティクルによる表面欠陥の多いＥＵＶマスクブランクであることが確認された。
また、上記手順で作製したＥＵＶマスクブランクにおける基板の反り量を測定したところ基板の反り量は０．６３μｍであった。

（比較例４）
比較例４では、基板上に二層構造の導電膜の下層としてＣｒＯ膜、上層としてＣｒＮ膜をマグネトロンスパッタリング法を用いて形成した導電膜付基板を作製した。ＣｒＯ膜、ＣｒＮ膜の成膜条件はそれぞれ以下の通りである。
ＣｒＯ膜の成膜条件
ターゲット：Ｃｒターゲット
スパッタガス：ＡｒとＯ₂の混合ガス（Ａｒ：３０ｖｏｌ％、Ｏ₂：７０ｖｏｌ％、ガス圧：０．１Ｐａ）
投入電力：１５００Ｗ
成膜速度：０．２４ｎｍ／ｓｅｃ
膜厚：１０ｎｍ
ＣｒＮ膜の成膜条件
ターゲット：Ｃｒターゲット
スパッタガス：ＡｒとＮ₂の混合ガス（Ａｒ：６０ｖｏｌ％、Ｎ₂：４０ｖｏｌ％、ガス圧：０．１Ｐａ）
投入電力：１５００Ｗ
成膜速度：０．１８ｎｍ／ｓｅｃ
膜厚：１４０ｎｍ
実施例１と同様の手順で導電膜の下層（ＣｒＯ膜）の組成分析を行ったところ、導電膜の下層の組成比（ａｔ％）は、Ｃｒ：Ｏ＝８５．８：１４．２であった。
導電膜の上層（ＣｒＮ膜）の組成分析を行ったところ、導電膜の上層（ＣｒＮ膜）の組成比（ａｔ％）は、Ｃｒ：Ｎ＝８６．０：１４．０であった。
また、導電膜の下層（ＣｒＯ膜）の結晶状態をＸ線回折装置を用いて確認すると、得られる回折ピークにはシャープなピークが見られないことから、導電膜の結晶状態がアモルファス構造または微結晶構造であることを確認した。
また、導電膜の上層（ＣｒＮ膜）の結晶状態をＸ線回折装置を用いて確認すると、得られる回折ピークにはシャープなピークが見られないことから、導電膜の結晶状態がアモルファス構造または微結晶構造であることを確認した。
また、実施例１と同様の方法で導電膜のシート抵抗値を測定すると７．８Ω／□であった。
また、実施例１と同様の方法で導電膜の表面粗さ（ｒｍｓ）を測定すると、０．２０ｎｍであった。
また、実施例１と同様に導電膜表面の欠陥評価をしたところ、パーティクル数は０．０２５個/ｃｍ²以下であり、パーティクルによる欠点の非常に少ない導電膜であることが確認された。
また、実施例１と同様の方法で、導電膜の密着性を評価した結果、膜剥がれは発生せず密着性が高いことが確認された。
また、実施例１と同様の方法で導電膜の膜応力を測定したところ、導電膜に６５ＭＰａの引っ張り応力が生じていることを確認した。
また、実施例１と同様の手順で基板の成膜面にＭｏ／Ｓｉ多層反射膜を成膜して多層反射膜付基板を作製し、多層反射膜のパーティクル個数を欠陥検査装置を用いて測定した。その結果、パーティクル個数は０．０２５個/ｃｍ²以下であり、パーティクルによる表面欠陥の非常に少ない多層反射膜であることが確認された。
上記の手順で作製した多層反射膜付基板に、実施例１と同様の手順で吸収層を形成してＥＵＶマスクブランクを作製した。作製したＥＵＶマスクブランクの吸収層表面のパーティクル個数を欠陥検査装置を用いて測定した。その結果、パーティクル個数は０．０２５個/ｃｍ²以下であり、パーティクルによる表面欠陥の非常に少ないＥＵＶマスクブランクであることが確認された。
また、上記手順で作製したＥＵＶマスクブランクにおける基板の反り量を測定したところ基板の反り量は１．１μｍであり、基板の反り量が大きいことが確認された。

本発明の導電膜付基板によれば、導電膜のシート抵抗を低くしつつ、基板からの導電膜の剥離の発生を抑制できるとともに、導電膜表面の表面粗さが小さいことにより、導電膜付基板と静電チャックとの密着性が向上し、また静電チャックによるチャック力を向上する。この結果、静電チャックとの密着性が向上することにより、静電チャックと基板との擦れによるパーティクルの発生が防止され、導電膜付基板を静電チャックに固定してＥＵＶマスクブランクを製造する際、特に有用である。
なお、２０１１年２月４日に出願された日本特許出願２０１１−０２２７６９号の明細書、特許請求の範囲、図面及び要約書の全内容をここに引用し、本発明の開示として取り入れるものである。

１：基板
２：導電膜
２１：下層
２２：上層
３：多層反射膜
４：吸収層

Claims (19)

1. 基板上に導電膜が形成された、ＥＵＶリソグラフィ用反射型マスクブランクの製造に使用される導電膜付基板であって、
   前記導電膜が、基板側に形成される層（下層）と、前記下層の上に形成される層（上層）の少なくとも二層を有し、
   前記導電膜の下層が、クロム（Ｃｒ）、酸素（Ｏ）および水素（Ｈ）を含有し、前記導電膜の上層が、クロム（Ｃｒ）、窒素（Ｎ）および水素（Ｈ）を含有することを特徴とする導電膜付基板。
2. 前記導電膜の下層におけるＣｒおよびＯの合計含有率が８５〜９９．９ａｔ％であり、Ｈの含有率が０．１〜１５ａｔ％である請求項１に記載の導電膜付基板。
3. 前記導電膜の下層におけるＣｒとＯの組成比（原子比）がＣｒ：Ｏ＝９：１〜３：７である請求項２に記載の導電膜付基板。
4. 前記導電膜の上層におけるＣｒおよびＮの合計含有率が８５〜９９．９ａｔ％であり、Ｈの含有率が０．１〜１５ａｔ％である請求項１〜３のいずれか１項に記載の導電膜付基板。
5. 前記導電膜の上層におけるＣｒとＮの組成比（原子比）がＣｒ：Ｎ＝９．５：０．５〜３：７である請求項４に記載の導電膜付基板。
6. 前記導電膜の下層の膜厚が、１〜３０ｎｍである請求項１〜５のいずれか１項に記載の導電膜付基板。
7. 前記導電膜の上層の膜厚が、５０〜３００ｎｍである請求項１〜６のいずれか１項に記載の導電膜付基板。
8. 前記導電膜のシート抵抗値が、２０Ω／□以下である請求項１〜７のいずれか１項に記載の導電膜付基板。
9. 前記導電膜が、３００ＭＰａ〜９００ＭＰａの圧縮応力を有する請求項１〜８のいずれか１項に記載の導電膜付基板。
10. 前記導電膜の下層の結晶状態が、アモルファスである請求項１〜９のいずれか１項に記載の導電膜付基板。
11. 前記導電膜の上層の結晶状態が、アモルファスである請求項１〜１０のいずれか１項に記載の導電膜付基板。
12. 前記導電膜の表面粗さ（ｒｍｓ）が０．５ｎｍ以下である請求項１〜１１のいずれか１項に記載の導電膜付基板。
13. 基板上に、基板側に形成される層（下層）と、前記下層の上に形成される層（上層）の少なくとも二層を有する導電膜が形成される、ＥＵＶリソグラフィ用反射型マスクブランクの製造に使用される導電膜付基板の製造方法であって、
    前記導電膜の下層が、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、ネオン（Ｎｅ）、クリプトン（Ｋｒ）、およびキセノン（Ｘｅ）からなる群から選ばれる少なくとも１種を含む不活性ガスと、酸素（Ｏ₂）と、水素（Ｈ₂）と、を含む雰囲気中でＣｒターゲットを用いたスパッタリング法を行うことにより形成され、スパッタ中の雰囲気温度が６０〜１２０℃であることを特徴とする導電膜付基板の製造方法。
14. 基板上に、基板側に形成される層（下層）と、前記下層の上に形成される層（上層）の少なくとも二層を有する導電膜が形成される、ＥＵＶリソグラフィ用反射型マスクブランクの製造に使用される導電膜付基板の製造方法であって、
    前記導電膜の上層が、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、ネオン（Ｎｅ）、クリプトン（Ｋｒ）、およびキセノン（Ｘｅ）からなる群から選ばれる少なくとも１種を含む不活性ガスと、窒素（Ｎ₂）と、水素（Ｈ₂）と、を含む雰囲気中でＣｒターゲットを用いたスパッタリング法を行うことにより形成され、スパッタ中の雰囲気温度が６０〜１２０℃であることを特徴とする導電膜付基板の製造方法。
15. 請求項１〜１２のいずれか１項に記載の導電膜付基板の前記導電膜が設けられた面に対して、反対側に多層反射膜を形成してなるＥＵＶリソグラフィ用反射型マスクブランクの多層反射膜付基板。
16. 請求項１５に記載の多層反射膜付基板において、当該基板の反り量が０．８μｍ以下である多層反射膜付基板。
17. 請求項１５または１６に記載の多層反射膜付基板の多層反射膜上に吸収層を形成してなるＥＵＶリソグラフィ用反射型マスクブランク。
18. 請求項１７に記載の多層反射膜付基板の多層反射膜上に吸収層を形成してなるＥＵＶリソグラフィ用反射型マスクブランクにおいて、前記基板の反り量が０．８μｍ以下であるＥＵＶリソグラフィ用反射型マスクブランク。
19. 請求項１７または１８に記載のＥＵＶリソグラフィ用反射型マスクブランクをパターニングしたＥＵＶリソグラフィ用反射型マスク。

Images