WO2012105698A1 - 導電膜付基板、多層反射膜付基板、およびｅｕｖリソグラフィ用反射型マスクブランク - Google Patents

導電膜付基板、多層反射膜付基板、およびｅｕｖリソグラフィ用反射型マスクブランク Download PDF

Info

Publication number
WO2012105698A1
WO2012105698A1 PCT/JP2012/052542 JP2012052542W WO2012105698A1 WO 2012105698 A1 WO2012105698 A1 WO 2012105698A1 JP 2012052542 W JP2012052542 W JP 2012052542W WO 2012105698 A1 WO2012105698 A1 WO 2012105698A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive film
substrate
film
layer
mask blank
Prior art date
Application number
PCT/JP2012/052542
Other languages
English (en)
French (fr)
Inventor
和伸 前重
和幸 林
俊之 宇野
Original Assignee
旭硝子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旭硝子株式会社 filed Critical 旭硝子株式会社
Priority to DE112012000658T priority Critical patent/DE112012000658T5/de
Priority to KR1020137020119A priority patent/KR101857844B1/ko
Priority to JP2012555995A priority patent/JP5888247B2/ja
Publication of WO2012105698A1 publication Critical patent/WO2012105698A1/ja
Priority to US13/956,898 priority patent/US9086629B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G03F1/24—Reflection masks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof

Definitions

  • the present invention relates to a reflective mask blank for EUV (Extreme Ultra Violet) lithography (hereinafter, also referred to as “EUV mask blank” in this specification) used in semiconductor manufacturing and the like, and the manufacture of the mask blank.
  • EUV mask blank Extreme Ultra Violet
  • the present invention relates to a substrate with a conductive film and a substrate with a multilayer reflective film used in the above.
  • the resolution limit of the pattern is about 1 ⁇ 2 of the exposure wavelength, and it is said that the immersion wavelength is about 1 ⁇ 4 of the exposure wavelength, and the ArF laser (wavelength: 193 nm) is used. Even if the immersion method is used, the limit of about 45 nm is expected.
  • EUV lithography which is an exposure technique using EUV light having a wavelength shorter than that of an ArF laser, is promising as a next-generation exposure technique using a wavelength shorter than 45 nm.
  • EUV light refers to light having a wavelength in the soft X-ray region or the vacuum ultraviolet region, and specifically refers to light having a wavelength of about 10 to 20 nm, particularly about 13.5 nm ⁇ 0.3 nm.
  • EUV light is easily absorbed by any substance, and the refractive index of the substance is close to 1 at this wavelength, so that a conventional refractive optical system such as photolithography using visible light or ultraviolet light cannot be used.
  • a reflective optical system that is, a reflective photomask and a mirror are used.
  • the mask blank is a laminate before patterning for manufacturing a photomask.
  • a mask blank for a reflective photomask has a structure in which a reflective layer that reflects EUV light and an absorption layer that absorbs EUV light are formed in this order on a glass substrate or the like.
  • the reflective layer by alternately laminating high refractive layers and low refractive layers, the light reflectance when irradiating the surface of the layer with light rays, more specifically, the light rays when irradiating the layer surface with EUV light.
  • a multilayer reflective film with an increased reflectivity is usually used.
  • the absorption layer a material having a high absorption coefficient for EUV light, specifically, a material mainly composed of Cr or Ta, for example, is used.
  • the multilayer reflective film and the absorption layer are formed on the optical surface of the glass substrate by using a sputtering method such as an ion beam sputtering method or a magnetron sputtering method.
  • a sputtering method such as an ion beam sputtering method or a magnetron sputtering method.
  • the glass substrate is held by a holding means.
  • There are mechanical chucks and electrostatic chucks as glass substrate holding means but due to dusting problems, glass substrate holding means when forming a multilayer reflective film and absorption layer, especially multilayer reflective films are formed.
  • suction holding by an electrostatic chuck is preferably used.
  • suction holding by an electrostatic chuck is used as a glass substrate holding means.
  • the electrostatic chuck is a technique conventionally used for attracting and holding a silicon wafer in a semiconductor device manufacturing process. For this reason, in the case of a substrate having a low dielectric constant and conductivity, such as a glass substrate, it is necessary to apply a high voltage in order to obtain a chucking force equivalent to that in the case of a silicon wafer. There is sex.
  • Patent Document 1 discloses a material other than ordinary Cr, such as Si, Mo, chromium oxynitride (CrON), or TaSi, as a layer for promoting electrostatic chucking of the substrate.
  • a mask substrate having a back coating (conductive film) of a substance having a higher dielectric constant and higher conductivity than a glass substrate is described.
  • the mask substrate described in Patent Document 1 has a weak adhesion of the CrON film to the glass substrate, the film peeling between the glass substrate and the CrON film occurs when the multilayer reflective film or the absorption layer is formed.
  • the problem is that particles are generated.
  • film peeling is likely to occur due to the force applied to the vicinity of the boundary between the electrostatic chuck and the electrostatic chuck.
  • a conductive film is formed on the entire surface including the chamfered surface and the side surface of the substrate.
  • Patent Document 2 discloses a substrate with a multilayer reflective film that suppresses generation of particles due to film peeling or abnormal discharge during electrostatic chucking of a substrate provided with a conductive film.
  • a high-quality reflective reflective mask blank for exposure with few surface defects and a high-quality reflective reflective mask for exposure without pattern defects due to particles are disclosed.
  • the material for forming the conductive film is different in composition in the film thickness direction of the conductive film, Includes nitrogen (N), and the surface side of the conductive film includes at least one of oxygen (O) and carbon (C).
  • the conductive film is configured in this way, thereby improving the adhesion of the conductive film to the substrate and preventing film peeling of the conductive film. Further, it is described that the adhesion force between the electrostatic chuck and the substrate can be increased because the film stress of the conductive film is reduced.
  • the surface of the conductive film contains at least one of oxygen (O) and carbon (C), so that the surface of the conductive film is appropriately roughened. It is said that the adhesive force of the substrate increases and the rubbing that occurs between the electrostatic chuck and the substrate can be prevented.
  • oxygen (O) when oxygen (O) is included, the surface roughness of the conductive film surface is moderately rough (that is, the surface roughness is increased), thereby improving the adhesion between the electrostatic chuck and the substrate.
  • (C) when (C) is included, the specific resistance of the conductive film can be reduced, so that the adhesion between the electrostatic chuck and the substrate is improved.
  • the surface of the conductive film is appropriately roughened. It is said that the adhesion force between the electrostatic chuck and the substrate at the time of the electrostatic chuck is increased, and the friction generated between the electrostatic chuck and the substrate can be prevented. However, if the friction occurs, On the other hand, when the thickness is large, film peeling or film scraping tends to occur, which causes the generation of particles.
  • the conductive film contains chromium (Cr) and nitrogen (N), and the conductive film
  • Cr chromium
  • N nitrogen
  • the average concentration of N is 0.1 at% or more and less than 40 at%
  • the crystalline state of at least the surface of the conductive film is amorphous
  • the sheet resistance value of the conductive film is 27 ⁇ / ⁇ or less.
  • substrate with a multilayer reflective film for this mask blank, and the reflective mask produced using this mask blank are proposed.
  • the substrate with a conductive film described in Patent Document 3 also has improved adhesion to the electrostatic chuck due to the small surface roughness of the conductive film surface. Further, since the sheet resistance of the conductive film is low, the chucking force by the electrostatic chuck is improved. As a result, when the substrate with conductive film is fixed to an electrostatic chuck and used for manufacturing an EUV mask blank, the adhesion with the electrostatic chuck is improved. As described above, the adhesion with the electrostatic chuck is improved, thereby preventing the generation of particles due to the friction between the electrostatic chuck and the substrate.
  • an EUV mask blank is manufactured by forming a thin film such as a reflective layer (multilayer reflective film) or an absorption layer on a substrate.
  • a thin film such as a reflective layer (multilayer reflective film) or an absorption layer
  • film stress that is, compressive stress or tensile stress
  • the substrate may be deformed. Since a substrate made of a low expansion glass is usually used as a substrate for an EUV mask blank, the deformation of the substrate caused by the application of film stress is minor and thus has not been a problem in the past.
  • the present invention has a conductive film having low sheet resistance, excellent surface smoothness and excellent adhesion to an electrostatic chuck, and further, an EUV mask blank.
  • An object of the present invention is to provide a substrate with an electrically conductive film for an EUV mask blank that can suppress deformation of the substrate due to film stress in the substrate.
  • Another object of the present invention is to provide a substrate with a multilayer reflective film of an EUV mask blank using the substrate with a conductive film, and an EUV mask blank.
  • the present invention provides: A conductive film-formed substrate used for manufacturing a reflective mask blank for EUV lithography, wherein a conductive film is formed on a substrate,
  • the conductive film has at least two layers of a layer (lower layer) formed on the substrate side and a layer (upper layer) formed on the lower layer,
  • the lower layer of the conductive film contains chromium (Cr), oxygen (O), and hydrogen (H)
  • the upper layer of the conductive film contains chromium (Cr), nitrogen (N), and hydrogen (H).
  • a substrate with a conductive film is provided.
  • the total content of Cr and O in the lower layer of the conductive film is 85 to 99.9 atomic% (hereinafter, atomic% is referred to as at%), and the content of H is It is preferably 0.1 to 15 at%.
  • the total content of Cr and N in the upper layer of the conductive film is preferably 85 to 99.9 at%, and the content of H is preferably 0.1 to 15 at%.
  • the thickness of the lower layer of the conductive film is preferably 1 to 30 nm.
  • the thickness of the upper layer of the conductive film is preferably 50 to 300 nm.
  • the sheet resistance value of the conductive film is preferably 20 ⁇ / ⁇ or less.
  • the conductive film preferably has a compressive stress of 300 MPa to 900 MPa.
  • the crystalline state of the lower layer of the conductive film is preferably amorphous.
  • it is preferable that the crystalline state of the upper layer of the conductive film is amorphous.
  • the surface roughness (rms) of the conductive film is preferably 0.5 nm or less.
  • the lower layer of the conductive film is at least one selected from the group consisting of helium (He), argon (Ar), neon (Ne), krypton (Kr), and xenon (Xe).
  • He helium
  • Ar argon
  • Ne neon
  • Kr krypton
  • Xe xenon
  • the upper layer of the conductive film is at least one selected from the group consisting of helium (He), argon (Ar), neon (Ne), krypton (Kr), and xenon (Xe).
  • He helium
  • Ar argon
  • Ne neon
  • Kr krypton
  • Xe xenon
  • the present invention provides a substrate with a multilayer reflective film for a reflective mask blank for EUV lithography, wherein a multilayer reflective film is formed on the opposite side of the surface with the conductive film of the substrate with a conductive film of the present invention.
  • the substrate with a multilayer reflective film of the present invention in this specification.
  • the amount of warpage of the substrate is preferably 0.8 ⁇ m or less.
  • the present invention also relates to a reflective mask blank for EUV lithography in which an absorption layer is formed on the multilayer reflective film of the substrate with the multilayer reflective film of the present invention (hereinafter referred to as “the EUV mask blank of the present invention”). ).
  • the amount of warpage of the substrate is preferably 0.8 ⁇ m or less.
  • the present invention also provides a reflective mask for EUV lithography (hereinafter referred to as “the EUV mask of the present invention”) obtained by patterning the EUV mask blank of the present invention.
  • the EUV mask of the present invention a reflective mask for EUV lithography
  • the term “to” indicating the above numerical range is used in the sense that the numerical values described before and after it are used as the lower limit value and the upper limit value, and unless otherwise specified, “to” is the same in the following specification. Used with meaning.
  • the substrate with a conductive film of the present invention By using the substrate with a conductive film of the present invention, the deformation of the substrate due to the film stress in the EUV mask blank can be suppressed.
  • the substrate with a conductive film of the present invention has a conductive film having a two-layer structure of an upper layer that mainly contributes to lowering the resistance of the conductive film and a lower layer that mainly contributes to improvement in adhesion to the substrate. While lowering the sheet resistance of the conductive film, peeling of the conductive film from the substrate hardly occurs and the occurrence of defects can be suppressed.
  • the substrate with a conductive film of the present invention improves the adhesion with the electrostatic chuck because the surface roughness of the surface of the conductive film is small. Further, since the sheet resistance of the conductive film is low, the chucking force by the electrostatic chuck is improved. As a result, when the substrate with conductive film is fixed to an electrostatic chuck and used for manufacturing an EUV mask blank, the adhesion with the electrostatic chuck is improved. As described above, the adhesion with the electrostatic chuck is improved, thereby preventing the generation of particles due to the friction between the electrostatic chuck and the substrate.
  • each layer (particularly the upper layer) constituting the conductive film is amorphous, the conductive film is difficult to be oxidized, and the change in stress in the conductive film with time is small. As a result, deterioration of pattern accuracy is unlikely to occur, and the lifetime as a mask is expected to be extended.
  • FIG. 1 is a schematic view of a substrate with a conductive film of the present invention.
  • FIG. 2 is a schematic view of the multilayer reflective film-coated substrate of the present invention.
  • FIG. 3 is a schematic view of the EUV mask blank of the present invention.
  • FIG. 1 is a schematic view of a substrate with a conductive film of the present invention.
  • a conductive film 2 is formed on one surface side of a substrate 1 for film formation.
  • the substrate 1 is fixed to the electrostatic chuck via the conductive film 2.
  • the multilayer reflective film and the absorption layer are formed on the opposite side (film formation surface) of the surface of the substrate 1 on which the conductive film 2 is formed.
  • the conductive film 2 is a back surface conductive film formed on the back surface side with respect to the film formation surface of the substrate 1. As shown in FIG.
  • the conductive film 2 in the present invention has a two-layer structure of a lower layer 21 formed on the substrate 1 side and an upper layer 22 formed on the lower layer 21.
  • the upper layer 22 has a function of reducing the resistance of the entire conductive film 2.
  • the lower layer 21 functions as an adhesion improving layer that improves the adhesion between the substrate 1 and the conductive film 2.
  • the lower layer 21 of the conductive film 2 is required to have excellent adhesion to the substrate 1. Further, the lower layer 21 forming a part of the conductive film 2 is required to have a higher dielectric constant and conductivity than the material of the substrate 1. Furthermore, in order to improve the smoothness of the surface of the lower layer 21, the crystal state is preferably amorphous. When the smoothness of the surface of the lower layer 21 is improved, the smoothness of the surface of the upper layer 22 formed on the lower layer 21 is also improved, and the smoothness of the surface of the conductive film 2 is expected to be improved. Note that in this specification, the phrase “crystalline state is amorphous” includes a microcrystalline structure other than an amorphous structure having no crystal structure.
  • the crystal state of the lower layer 21 is amorphous, that is, an amorphous structure or a microcrystalline structure. If the crystal state of the lower layer 21 is an amorphous structure or a microcrystalline structure, a sharp peak is not seen in a diffraction peak obtained by XRD measurement.
  • the lower layer 21 contains chromium (Cr), oxygen (O), and hydrogen (H).
  • the total content of Cr and O in the lower layer 21 is preferably 85 to 99.9 at%, and the content of H is preferably 0.1 to 15 at%. If the H content in the lower layer 21 is less than 0.1 at%, the crystalline state of the lower layer 21 does not become amorphous, and the smoothness of the surface of the lower layer 21 is lowered, which may increase the surface roughness. On the other hand, even when H is higher than 15 at%, the crystal state of the lower layer 21 does not become amorphous, the smoothness of the surface of the lower layer 21 is lowered, and the surface roughness may be increased.
  • the total content of Cr and O in the lower layer 21 is less than 85 at%, the surface roughness may increase.
  • the H content in the lower layer 21 is more preferably 0.1 to 13 at%, further preferably 0.1 to 10 at%, and particularly preferably 0.1 to 8 at%.
  • the total content of Cr and O is more preferably 87 to 99.9 at%, further preferably 90 to 99.9 at%, and particularly preferably 92 to 99.9 at%.
  • the composition ratio of Cr and O is preferably 9: 1 to 2.5: 7.5, more preferably 8.5: 1.5 to 2.5: 7.5, and 8: It is particularly preferably 2 to 2.5: 7.5.
  • the surface roughness (rms) of the lower layer 21 is preferably 0.5 nm or less. If the surface roughness (rms) of the lower layer 21 is 0.5 nm or less, the surface of the lower layer 21 is sufficiently smooth. Therefore, the surface roughness (rms) of the upper layer 22 formed on the lower layer 21 is also 0.5 nm or less. Is expected to be. In addition, the surface roughness of the lower layer 21 can be measured using an atomic force microscope (Atomic Force Microscope). The surface roughness (rms) of the lower layer 21 is more preferably 0.4 nm or less, and further preferably 0.3 nm or less.
  • the film thickness of the lower layer 21 is preferably 1 to 30 nm. If the film thickness of the lower layer 21 is less than 1 nm, the adhesion of the lower layer 21 to the substrate 1 may be reduced, and film peeling may occur in the conductive film 2. On the other hand, if the thickness of the lower layer 21 is larger than 30 nm, the sheet resistance of the conductive film 2 may be increased. Further, the crystal state of the upper layer 22 formed on the lower layer 21 may not be amorphous.
  • the film thickness of the lower layer 21 is more preferably 2 to 28 nm, and further preferably 2 to 20 nm.
  • the upper layer 22 of the conductive film 2 is required to have a higher dielectric constant and conductivity than the material of the substrate 1.
  • the crystalline state is preferably amorphous.
  • the smoothness of the surface of the conductive film 2 is required to prevent generation of particles due to friction between the electrostatic chuck and the conductive film 2 when the substrate with the conductive film is attracted and held by the electrostatic chuck. It is because it is preferable in doing.
  • the surface of the upper layer 22 forming the surface of the conductive film 2 has a high surface hardness for the reason described later.
  • the surface hardness of the surface of the conductive film 2 is required to be high when the substrate with the conductive film is fixed to the electrostatic chuck and used for manufacturing an EUV mask blank. This is because it is preferable to prevent generation of particles due to rubbing.
  • the upper layer 22 in order to obtain the conductive film 2 having a compressive stress of 300 to 900 MPa, the upper layer 22 preferably has a compressive stress.
  • the thickness of the upper layer 22 is larger than the thickness of the lower layer 21 in the conductive film 2 having a two-layer structure. Therefore, the reason why the upper layer 22 preferably has a compressive stress is that it is thicker than the lower layer 21, so that the film stress of the conductive film 2 (whole) can be easily adjusted to the compressive stress.
  • the upper layer 22 contains chromium (Cr), nitrogen (N), and hydrogen (H).
  • the total content of Cr and N in the upper layer 22 is preferably 85 to 99.9 at%, and the content of H is preferably 0.1 to 15 at%. If the H content is less than 0.1 at%, the crystalline state of the upper layer 22 does not become amorphous, and the smoothness of the surface of the upper layer 22 that forms the surface of the conductive film 2 is lowered, which may increase the surface roughness. is there. Further, when the total content of Cr and N in the upper layer 22 is less than 85 at%, the surface roughness may increase.
  • the H content in the upper layer 22 is more preferably 0.1 to 13 at%, further preferably 0.1 to 10 at%, and particularly preferably 0.1 to 8 at%.
  • the total content of Cr and N is more preferably 87 to 99.9 at%, further preferably 90 to 99.9 at%, and particularly preferably 92 to 99.9 at%.
  • the composition ratio of Cr and N is preferably 9.5: 0.5 to 6: 4 from the viewpoint of suppressing defects during film formation, and 9.5: 0.5 to 6.5: 3. Is more preferably 9.5, particularly preferably 9.5: 0.5 to 7: 3.
  • the upper layer 22 Since the upper layer 22 has the above-described configuration, its crystal state is amorphous and its surface is excellent in smoothness. It can be confirmed by the XRD method that the crystal state of the upper layer 22 is amorphous. If the crystal state of the upper layer 22 is amorphous, a sharp peak is not seen in the diffraction peak obtained by XRD measurement.
  • the surface roughness (rms) of the upper layer 22 is preferably 0.5 nm or less. If the surface roughness (rms) of the upper layer 22 forming the surface of the conductive film 2 is 0.5 nm or less, the adhesion with the electrostatic chuck is improved, and particles are generated due to the friction between the electrostatic chuck and the conductive film 2. Is prevented.
  • the surface roughness of the upper layer 22 can be measured using an atomic force microscope.
  • the surface roughness (rms) of the upper layer 22 is more preferably 0.4 nm or less, and further preferably 0.3 nm or less.
  • the film thickness of the upper layer 22 is preferably 50 to 300 nm. If the film thickness of the upper layer 22 responsible for reducing the resistance of the entire conductive film 2 is less than 50 nm, the sheet resistance of the conductive film 2 may not be lowered. On the other hand, if the film thickness of the upper layer 22 is larger than 300 nm, the increase in the film thickness no longer contributes to the improvement of the function of the upper layer 22, and the time required for forming the upper layer 22 increases. The cost required for formation increases. Moreover, since the film thickness of the upper layer 22 and by extension, the conductive film 2 becomes larger than necessary, the possibility of film peeling increases.
  • the film thickness of the upper layer 22 is more preferably 100 to 250 nm, and further preferably 150 to 220 nm.
  • the lower layer 21 and the upper layer 22 constituting the conductive film 2 are components that become impurities (in the case of the lower layer 21, Cr In the case of the upper layer 22, the component other than Cr, N, and H) is preferably low, and more preferably not substantially contained.
  • the content rate is preferably 3% or less from the viewpoint of controlling compressive stress.
  • the lower layer 21 and the upper layer 22 of the conductive film 2 can be formed by a known film forming method, for example, a sputtering method such as a magnetron sputtering method or an ion beam sputtering method.
  • a sputtering method such as a magnetron sputtering method or an ion beam sputtering method.
  • a sputtering method such as a magnetron sputtering method or an ion beam sputtering method.
  • a sputtering method such as a magnetron sputtering method or an ion beam sputtering method.
  • a sputtering method such as a magnetron sputtering method or an ion beam sputtering method.
  • Xe xenon
  • a sputtering method using a Cr target may be performed in an atmosphere containing an inert gas, one of oxygen (O 2 ) and
  • Sputtering gas Ar, O 2 and H 2 mixed gas (H 2 gas concentration 1 to 50 vol%, preferably 1 to 30 vol%, O 2 gas concentration 1 to 80 vol%, preferably 5 to 75 vol%, Ar gas concentration 5 ⁇ 95 vol%, preferably 10 to 94 vol%, gas pressure 1.0 x 10 -1 Pa to 50 x 10 -1 Pa, preferably 1.0 x 10 -1 Pa to 40 x 10 -1 Pa, more preferably 1.0 ⁇ 10 ⁇ 1 Pa to 30 ⁇ 10 ⁇ 1 Pa.)
  • Input power 30 to 3000 W, preferably 100 to 3000 W, more preferably 500 to 3000 W
  • Deposition rate 0.5 to 60 nm / min, preferably 1.0 to 45 nm / min, more preferably 1.5 to 30 nm / min
  • Sputtering gas Mixed gas of Ar
  • concentration of an inert gas into the same concentration range as above-mentioned Ar gas density
  • the atmospheric temperature during sputtering is 60 to 120 ° C., which suppresses film peeling of deposits of film forming material deposited on the inner wall of the film forming apparatus. Therefore, it is preferable because defects of the conductive film 2 to be formed can be reduced.
  • a diffusion layer may be formed between them. What is formed with such a diffusion layer is also the conductive film 2 having a two-layer structure in the present invention (that is, the conductive film 2 having the lower layer 21 and the upper layer 22). Furthermore, the conductive film 2 in the present invention may have a layer other than the lower layer 21 and the upper layer 22.
  • the conductive film 2 preferably has a sheet resistance value of 20 ⁇ / ⁇ or less.
  • the sheet resistance value of the conductive film 2 is 20 ⁇ / ⁇ or less, the chucking force by the electrostatic chuck is increased, thereby improving the adhesion with the electrostatic chuck. As a result, generation of particles due to friction between the electrostatic chuck and the conductive film 2 is prevented.
  • the sheet resistance value of the conductive film 2 is more preferably 15 ⁇ / ⁇ or less, and further preferably 10 ⁇ / ⁇ or less.
  • the conductive film 2 preferably has a compressive stress of 300 MPa to 900 MPa.
  • a compressive stress 300 MPa to 900 MPa.
  • the stress generated on the film formation surface side of the substrate and the stress generated on the back surface side of the substrate cancel each other, so that deformation of the substrate caused by the stress can be suppressed.
  • the amount of warpage of the substrate caused by the application of stress is 0.8 ⁇ m or less, more preferably 0.7 ⁇ m or less, and even more preferably 0 It can be suppressed to 6 ⁇ m or less. This eliminates the possibility that the position accuracy of the pattern will be lowered when patterning the EUV mask blank.
  • the risk of pattern displacement and pattern defects is eliminated.
  • the amount of warpage of the substrate is measured with a laser interferometer, and the virtual plane calculated by the least square method of all data of the substrate surface in the measurement region is used as a reference plane. It can be calculated from the difference between the minimum values.
  • film stress is generated only on the back side of the substrate. At this stage, the substrate is attracted and held by the electrostatic chuck, so that the substrate is deformed by applying the film stress. There is no fear.
  • the surface roughness (rms) of the conductive film 2 is preferably 0.5 nm or less.
  • the surface roughness (rms) of the conductive film 2 is 0.5 nm or less, the adhesion with the electrostatic chuck is improved, and the generation of particles due to the friction between the electrostatic chuck and the conductive film 2 is prevented.
  • the surface roughness (rms) of the conductive film 2 is more preferably 0.4 nm or less, and further preferably 0.3 nm or less.
  • the conductive film 2 preferably has a surface hardness of 12 GPa or more. If the surface hardness of the conductive film 2 is 12 GPa or more, the conductive film 2 is excellent in surface hardness.
  • the electrostatic chuck It is excellent in the effect of preventing generation of particles due to rubbing between the conductive film and the conductive film.
  • the method for measuring the surface hardness of the conductive film 2 is not particularly limited, and a known method, specifically, for example, a Vickers hardness test, a Rockwell hardness test, a Brinell hardness test, a nanoindentation test, or the like. Can be used. Among these, the nanoindentation test is widely used when measuring the surface hardness of a thin film.
  • the film-forming substrate 1 is required to satisfy the characteristics as a substrate for EUV mask blank. Therefore, the substrate 1 is required to have a low thermal expansion coefficient.
  • the thermal expansion coefficient at 20 ° C. is preferably 0 ⁇ 0.05 ⁇ 10 ⁇ 7 / ° C., and in particular, 0 ⁇ 0. 0.03 ⁇ 10 ⁇ 7 / ° C. is preferable.
  • the substrate preferably has excellent smoothness, flatness, and resistance to a cleaning liquid used for cleaning a mask blank or a photomask after patterning.
  • the substrate 1 is made of glass having a low thermal expansion coefficient, such as SiO 2 —TiO 2 glass, but is not limited to this.
  • the substrate 1 preferably has a smooth surface with a surface roughness (rms) of 0.15 nm or less and a flatness of 100 nm or less in order to obtain high reflectance and transfer accuracy in a patterned photomask. .
  • the size and thickness of the substrate 11 are appropriately determined according to the design value of the mask. In the examples described later, SiO 2 —TiO 2 glass having an outer shape of 6 inches (152 mm) square and a thickness of 0.25 inches (6.3 mm) was used.
  • FIG. 2 is a schematic view of the multilayer reflective film-coated substrate of the present invention.
  • a multilayer reflective film 3 is formed on the opposite side of the surface of the substrate 1 on which the conductive film 2 is formed.
  • the substrate 1 and the conductive film 2 are those shown in FIG. 1 (the substrate with the conductive film of the present invention).
  • the substrate with a multilayer reflective film of the present invention is obtained by fixing the substrate with a conductive film of the present invention to an electrostatic chuck, and then using a sputtering method such as a magnetron sputtering method or an ion beam sputtering method to form a multilayer reflection on the film formation surface of the substrate 1. It is obtained by forming the film 3.
  • a sputtering method such as a magnetron sputtering method or an ion beam sputtering method to form a multilayer reflection on the film formation surface of the substrate 1. It is obtained by forming the film 3.
  • the multilayer reflective film 3 formed on the substrate 1 is not particularly limited as long as it has desired characteristics as a reflective layer of an EUV mask blank.
  • the characteristic particularly required for the multilayer reflective film 3 is a high EUV light reflectance.
  • the maximum value of light reflectance near a wavelength of 13.5 nm is preferably 60% or more, 65 % Or more is more preferable.
  • Si compound / Mo compound multilayer reflective film in which Si compound film and Mo compound film are alternately laminated Si / Mo / Ru multilayer reflective film in which Si film, Mo film and Ru film are laminated in this order
  • Si / Ru / Mo / Ru multilayer reflective film in which Si film, Mo film and Ru film are laminated in this order examples thereof include a Si / Ru / Mo / Ru multilayer reflective film in which a Si film, a Ru film, a Mo film, and a Ru film are laminated in this order.
  • the procedure for depositing the multilayer reflective film 3 on the deposition surface of the substrate 1 may be a procedure that is normally performed when the multilayer reflective film is deposited by sputtering.
  • a Mo / Si multilayer reflective film is formed by ion beam sputtering
  • an Si target is used as a target and Ar gas (gas pressure 1.3 ⁇ 10 ⁇ 2 Pa to 2.7 ⁇ 10 ⁇ as a sputtering gas). 2 Pa)
  • an Si film is formed to have a thickness of 4.5 nm at an ion acceleration voltage of 300 to 1500 V and a film formation rate of 0.03 to 0.30 nm / sec.
  • the Mo film is formed by laminating the Si film and the Mo film for 40 to 50 periods.
  • the uppermost layer of the multilayer reflective film 3 is preferably made of a material that is difficult to oxidize in order to prevent the surface of the multilayer reflective film 3 from being oxidized.
  • the layer of material that is not easily oxidized functions as a cap layer of the multilayer reflective film 3.
  • a Si layer can be exemplified as a specific example of the layer of a material that is hardly oxidized and functions as a cap layer.
  • the top layer can be made to function as a cap layer by forming the top layer as a Si layer. In that case, the thickness of the cap layer is preferably 11 ⁇ 2 nm.
  • the substrate with a multilayer reflective film of the present invention uses the substrate with a conductive film of the present invention, when the multilayer reflective film is formed by fixing the substrate with a conductive film to the electrostatic chuck, the conductive film with the electrostatic chuck is electrically conductive. Generation of particles due to rubbing with the film 2 is prevented. For this reason, it is an excellent multilayer reflective film-coated substrate with very few surface defects due to particles.
  • the stress generated on the film forming surface side of the substrate and the stress generated on the back surface side of the substrate cancel each other, thereby suppressing the deformation of the substrate caused by the applied stress. it can.
  • the amount of warpage of the substrate caused by the application of stress is 0.8 ⁇ m or less, more preferably 0.7 ⁇ m or less, and even more preferably 0. It can be suppressed to 6 ⁇ m or less.
  • FIG. 3 is a schematic view of the EUV mask blank of the present invention.
  • an absorption layer 4 is provided on the multilayer reflective film 3.
  • the substrate 1, the conductive film 2, and the multilayer reflective film 3 are those shown in FIG. 2 (the substrate with the multilayer reflective film of the present invention).
  • the absorbing layer 4 is formed on the multilayer reflective film 3 by using a sputtering method such as a magnetron sputtering method or an ion beam sputtering method. It is obtained by forming a film.
  • the constituent material of the absorption layer 4 formed on the multilayer reflective film 3 is a material having a high absorption coefficient for EUV light, specifically, Cr, Ta, Pd, and nitriding thereof.
  • a material mainly containing at least one of Ta and Pd is preferable because the crystalline state of the absorption layer 4 is likely to be amorphous, the surface of the absorption layer 4 is excellent in smoothness, and the surface roughness is small.
  • at least one of Ta or Pd in the material is 40 at% or more, preferably 50 at% or more, more preferably 55 at% or more.
  • the material contained may contain both Ta and Pd, and TaPd is exemplified.
  • the material mainly composed of at least one of Ta and Pd used for the absorption layer 4 includes at least one element selected from the group consisting of Hf, Si, Zr, Ge, B, N and H in addition to Ta or Pd. May be included.
  • the material containing the above elements other than Ta or Pd include, for example, TaN, TaNH, PdN, PdNH, TaPdN, TaPdNH, TaHf, TaHfN, TaBSi, TaBSiH, TaBSiN, TaBSiNH, TaB, TaBH, TaBN, Examples include TaBNH, TaSi, TaSiN, TaGe, TaGeN, TaZr, TaZrN, and the like.
  • the thickness of the absorption layer 4 is preferably 50 to 100 nm.
  • the method for forming the absorption layer 4 is not particularly limited as long as it is a sputtering method, and may be either a magnetron sputtering method or an ion beam sputtering method.
  • a TaN layer is formed as an absorption layer using an ion beam sputtering method
  • a Ta target is used as a target and an N 2 gas (gas pressure 1.3 ⁇ 10 ⁇ 2 Pa to 2.7 ⁇ 10 ⁇ as a sputtering gas) is used.
  • 2 Pa is preferably used to form a film with a voltage of 300 to 1500 V and a film formation rate of 0.01 to 0.1 nm / sec to a thickness of 50 to 100 nm.
  • a buffer layer may exist between the multilayer reflective film 3 and the absorption layer 4.
  • the material constituting the buffer layer include Cr, Al, Ru, Ta, and nitrides thereof, and SiO 2 , Si 3 N 4 , Al 2 O 3, and the like.
  • the buffer layer preferably has a thickness of 10 to 60 nm.
  • the EUV mask blank of the present invention uses the substrate with a multilayer reflective film of the present invention, the multilayer reflective film has very few surface defects due to particles.
  • generation of particles due to rubbing between the electrostatic chuck and the conductive film 2 is prevented when the absorption layer is formed by fixing the multilayer reflective film-coated substrate to the electrostatic chuck.
  • the absorption layer also has very few surface defects due to particles.
  • the stress generated on the film forming surface side of the substrate and the stress generated on the back surface side of the substrate cancel each other, so that deformation of the substrate caused by the stress can be suppressed.
  • the amount of warpage of the substrate caused by the application of stress is 0.8 ⁇ m or less, more preferably 0.7 ⁇ m or less, and even more preferably 0. It can be suppressed to 6 ⁇ m or less. This eliminates the possibility that the position accuracy of the pattern will be lowered when patterning the EUV mask blank.
  • pattern transfer is performed using a reflective mask manufactured from the EUV mask blank, the risk of pattern displacement and pattern defects is eliminated.
  • Example 1 a substrate with a conductive film shown in FIG. 1, that is, a substrate with a conductive film in which a conductive film 2 (a lower layer 21 and an upper layer 22) having a two-layer structure was formed on one surface of the substrate 1 was manufactured.
  • a SiO 2 —TiO 2 glass substrate (outer shape 6 inch (152.4 mm) square, thickness 6.3 mm) was used.
  • the glass substrate has a thermal expansion coefficient of 0.02 ⁇ 10 ⁇ 7 / ° C. (value at 20 ° C., the same shall apply hereinafter) and a Young's modulus of 67 GPa.
  • This glass substrate was polished to form a smooth surface with a surface roughness (rms) of 0.15 nm or less and a flatness of 100 nm or less.
  • rms surface roughness
  • a CrOH film was formed as the lower layer 21 on the surface of the substrate 1 by using a magnetron sputtering method. Specifically, after the inside of the film forming chamber is evacuated to 1 ⁇ 10 ⁇ 4 Pa or less, magnetron sputtering is performed in a mixed gas atmosphere of Ar, O 2, and H 2 using a Cr target to obtain a thickness of 10 nm. A lower layer 21 (CrOH film) was formed.
  • the film forming conditions for the lower layer 21 (CrOH film) are as follows.
  • composition analysis of lower layer 21 (CrOH film)
  • the composition of the lower layer 21 was measured using an X-ray photoelectron spectrometer (manufactured by PERKIN ELEMER-PHI) and a Rutherford backscattering spectrometer (manufactured by Kobe Steel).
  • Crystal state of lower layer 21 The crystal state of the lower layer 21 was confirmed with an X-ray diffractometer (manufactured by RIGAKU). Since no sharp peak was observed in the obtained diffraction peak, it was confirmed that the crystal state of the lower layer 21 was an amorphous structure or a microcrystalline structure.
  • a CrNH film was formed as the upper layer 22 on the lower layer 21 by using a magnetron sputtering method. Specifically, after the inside of the film forming chamber is evacuated to 1 ⁇ 10 ⁇ 4 Pa or less, magnetron sputtering is performed in a mixed gas atmosphere of Ar, N 2, and H 2 using a Cr target, and the thickness is 140 nm. An upper layer 22 (CrNH film) was formed.
  • the conditions for forming the upper layer 22 (CrNH film) are as follows.
  • Target Cr target Sputtering gas: Mixed gas of Ar, N 2 and H 2 (Ar: 58.2 vol%, N 2 : 40 vol%, H 2 : 1.8 vol%, gas pressure: 0.1 Pa)
  • Input power 1500W Deposition rate: 0.18 nm / sec Film thickness: 140nm
  • composition analysis of upper layer 22 (CrNH film)
  • the composition of the upper layer 22 was measured using an X-ray electron spectrometer in the same procedure as the lower layer 21.
  • Crystal state of upper layer 22 The crystal state of the upper layer 22 was confirmed with an X-ray diffractometer in the same procedure as the lower layer 21. Since no sharp peak was observed in the obtained diffraction peak, it was confirmed that the crystal state of the upper layer 22 was an amorphous structure or a microcrystalline structure.
  • a test piece was prepared on the surface of the conductive film 2 having a two-layer structure formed by the above procedure according to a cross cut test method described in JIS K5400. Next, after affixing an adhesive tape (manufactured by Nichiban Co., Ltd., cellophane tape) on the grid of the test piece, it is quickly peeled off by pulling in the direction of 90 °, and peeling occurs at 100 squares. Whether it was tested. As a result, no peeling of the squares occurred.
  • a multilayer reflective film (Mo / Si multilayer reflective film) is formed by the following procedure, whereby the substrate with a multilayer reflective film shown in FIG. Was made.
  • a multilayer reflective film 3 (on the opposite side (film formation surface) of the substrate 1 with respect to the conductive film 2 using an ion beam sputtering method. Mo / Si multilayer reflective film) was formed.
  • Si films and Mo films for 40 cycles, Mo / total thickness of 272 nm ((4.5 nm (Si film) +2.3 nm (Mo film) ⁇ 40)) A Si multilayer reflective film was formed, and finally a Si layer was formed as a cap layer to a thickness of 11.0 nm.
  • the film forming conditions for the Si film and the Mo film are as follows.
  • Target Si target (boron doped) Sputtering gas: Ar gas (gas pressure 0.02 Pa) Voltage: 700V Deposition rate: 0.077 nm / sec Film thickness: 4.5nm
  • Mo target Sputtering gas Ar gas (gas pressure 0.02 Pa) Voltage: 700V Deposition rate: 0.064 nm / sec Film thickness: 2.3 nm
  • the number of particles in the multilayer reflective film formed by the above procedure was measured using a defect inspection apparatus. As a result, the number of particles was 0.5 / cm 2 , and it was confirmed that the multilayer reflective film had few surface defects due to particles, and hardly generated particles when the multilayer reflective film was formed. The number of particles was measured with a size of 0.15 ⁇ m or more.
  • the EUV mask blank shown in FIG. 3 was produced by forming the absorption layer 4 according to the following procedure using the substrate with a multilayer reflective film obtained by the procedure described above.
  • a TaN layer is formed as an absorption layer 4 for EUV light by using an ion beam sputtering method to obtain an EUV mask blank. It was.
  • the film forming conditions were as follows. [TaN layer deposition conditions] Target: Ta target Sputtering gas: N 2 gas (gas pressure 0.02 Pa) Voltage: 700V Deposition rate: 0.015 nm / sec Film thickness: 70nm
  • Example 2 In this example, only the film thickness of each layer of the conductive film 2 (the lower layer 21 and the upper layer 22) of the two-layer structure in the example 1 was changed, and the other conditions were the same as in the example 1, and the substrate with the conductive film in the same procedure. A substrate with a multilayer reflective film and an EUV mask blank were produced.
  • a CrOH film was formed as the lower layer 21 on the surface of the same SiO 2 —TiO 2 glass substrate (substrate 1) as in Example 1 by using magnetron sputtering. Specifically, after the inside of the film formation chamber is evacuated to 1 ⁇ 10 ⁇ 4 Pa or less, magnetron sputtering is performed in a mixed gas atmosphere of Ar, O 2, and H 2 using a Cr target, and the thickness is 20 nm. A lower layer 21 (CrOH film) was formed.
  • the film forming conditions for the lower layer 21 (CrOH film) are as follows.
  • a CrNH film was formed as the upper layer 22 on the lower layer 21 by using a magnetron sputtering method. Specifically, after the inside of the film forming chamber is evacuated to 1 ⁇ 10 ⁇ 4 Pa or less, magnetron sputtering is performed in a mixed gas atmosphere of Ar, N 2, and H 2 using a Cr target, and the thickness is 180 nm. An upper layer 22 (CrNH film) was formed.
  • the conditions for forming the upper layer 22 (CrNH film) are as follows.
  • Adhesiveness of conductive film 2 When the adhesiveness of the surface of the conductive film 2 having the two-layer structure formed by the above procedure was examined under the same conditions as in Example 1, no peeling occurred on the 100 cells.
  • a multilayer reflective film (Mo / Si multilayer reflective film) is formed under the same conditions as in Example 1 using the substrate with the conductive film obtained by the procedure described above, thereby providing the multilayer reflective film shown in FIG. A substrate with a film was prepared.
  • the number of particles in the multilayer reflective film formed by the above procedure was measured using a defect inspection apparatus. As a result, it was confirmed that the number of particles was 0.3 / cm 2 , almost no particles were generated when the multilayer reflective film was formed, and the multilayer reflective film had few surface defects due to particles.
  • the EUV mask blank shown in FIG. 3 was produced by forming the absorption layer 4 on the same conditions as Example 1 using the board
  • the number of particles on the surface of the absorption layer of the EUV mask blank produced by the above procedure is also measured by the same procedure as described above, it is 0.7 / cm 2 and it is confirmed that the EUV mask blank has few surface defects due to particles. It was done.
  • Comparative Example 1 the board
  • the deposition conditions for the CrN film are as follows.
  • the conductive film was confirmed to have a crystal structure.
  • the sheet resistance value of the conductive film was measured by the same method as in Example 1 and found to be 75 ⁇ / ⁇ .
  • the surface roughness (rms) of the conductive film was measured by the same method as in Example 1, and it was 0.52 nm.
  • the defect evaluation on the surface of the conductive film was performed in the same manner as in Example 1, it was confirmed that the number of particles was 1.0 / cm 2 or more, and the conductive film had many defects due to particles.
  • An EUV mask blank was prepared by forming an absorption layer in the same procedure as in Example 1 on the substrate with a multilayer reflective film produced by the above procedure.
  • the number of particles on the surface of the absorption layer of the produced EUV mask blank was measured using a defect inspection apparatus. As a result, the number of particles was 10 / cm 2 or more, and it was confirmed that the EUV mask blank had very many surface defects due to particles.
  • substrate in the EUV mask blank produced in the said procedure was measured, the curvature amount of the board
  • Example 2 the board
  • the deposition conditions for the CrN film are as follows.
  • the sheet resistance value of the conductive film was measured by the same method as in Example 1 and found to be 6.8 ⁇ / ⁇ . Further, when the surface roughness (rms) of the conductive film was measured by the same method as in Example 1, it was 0.21 nm. Further, when the defect evaluation on the surface of the conductive film was performed in the same manner as in Example 1, the number of particles was 0.025 particles / cm 2 or less, and it was confirmed that the conductive film had very few defects due to particles.
  • An EUV mask blank was prepared by forming an absorption layer in the same procedure as in Example 1 on the substrate with a multilayer reflective film produced by the above procedure.
  • the number of particles on the surface of the absorption layer of the produced EUV mask blank was measured using a defect inspection apparatus. As a result, the number of particles was 10 / cm 2 or more, and it was confirmed that the EUV mask blank had very many surface defects due to particles.
  • substrate in the EUV mask blank produced in the said procedure was measured, the curvature amount of a board
  • Comparative Example 3 a substrate with a conductive film was produced in which a CrNH film was formed as a conductive film on the substrate using a magnetron sputtering method.
  • the deposition conditions for the CrNH film are as follows.
  • Input power 1500W Deposition rate: 0.15 nm / sec Film thickness: 140nm
  • the crystalline state of the conductive film is confirmed using an X-ray diffractometer, no sharp peak is observed in the obtained diffraction peak, so that the crystalline state of the conductive film is an amorphous structure or a microcrystalline structure. confirmed.
  • the sheet resistance value of the conductive film was measured by the same method as in Example 1, and found to be 7.1 ⁇ / ⁇ .
  • the surface roughness (rms) of the conductive film was measured by the same method as in Example 1, and it was 0.22 nm.
  • the defect evaluation on the surface of the conductive film was performed in the same manner as in Example 1, the number of particles was 0.025 particles / cm 2 or less, and it was confirmed that the conductive film had very few defects due to particles.
  • An EUV mask blank was prepared by forming an absorption layer in the same procedure as in Example 1 on the substrate with a multilayer reflective film produced by the above procedure.
  • the number of particles on the surface of the absorption layer of the produced EUV mask blank was measured using a defect inspection apparatus. As a result, the number of particles was 10 / cm 2 or more, and it was confirmed that the EUV mask blank had many surface defects due to particles.
  • substrate in the EUV mask blank produced in the said procedure was measured, the curvature amount of the board
  • Comparative Example 4 a substrate with a conductive film in which a CrO film as a lower layer of a conductive film having a two-layer structure and a CrN film as an upper layer were formed on the substrate by a magnetron sputtering method was produced.
  • the film forming conditions for the CrO film and the CrN film are as follows.
  • the crystal state of the lower layer of the conductive film (CrO film) is confirmed using an X-ray diffractometer, no sharp peak is observed in the obtained diffraction peak. The crystal structure was confirmed.
  • the crystal state of the upper layer of the conductive film (CrN film) is confirmed using an X-ray diffractometer, no sharp peak is observed in the obtained diffraction peak. The crystal structure was confirmed.
  • the sheet resistance value of the conductive film was measured by the same method as in Example 1 and found to be 7.8 ⁇ / ⁇ . Further, when the surface roughness (rms) of the conductive film was measured by the same method as in Example 1, it was 0.20 nm. Further, when the defects on the conductive film surface were evaluated in the same manner as in Example 1, the number of particles was 0.025 particles / cm 2 or less, and it was confirmed that the conductive film had very few defects due to particles. Moreover, as a result of evaluating the adhesiveness of the conductive film by the same method as in Example 1, it was confirmed that no film peeling occurred and the adhesiveness was high.
  • Example 2 when the film stress of the conductive film was measured by the same method as in Example 1, it was confirmed that a tensile stress of 65 MPa was generated in the conductive film.
  • a Mo / Si multilayer reflective film is formed on the film deposition surface of the substrate in the same procedure as in Example 1 to produce a substrate with a multilayer reflective film, and the number of particles in the multilayer reflective film is measured using a defect inspection apparatus. did. As a result, the number of particles was 0.025 / cm 2 or less, and it was confirmed that the multilayer reflective film had very few surface defects due to particles.
  • An EUV mask blank was prepared by forming an absorption layer in the same procedure as in Example 1 on the substrate with a multilayer reflective film produced by the above procedure.
  • the number of particles on the surface of the absorption layer of the produced EUV mask blank was measured using a defect inspection apparatus. As a result, the number of particles was 0.025 particles / cm 2 or less, and it was confirmed that the EUV mask blank had very few surface defects due to particles. Moreover, when the curvature amount of the board
  • the substrate with a conductive film of the present invention it is possible to suppress the occurrence of peeling of the conductive film from the substrate while reducing the sheet resistance of the conductive film and to reduce the surface roughness of the surface of the conductive film.
  • the adhesion between the substrate and the electrostatic chuck is improved, and the chucking force by the electrostatic chuck is improved.
  • the adhesion with the electrostatic chuck is improved, so that generation of particles due to rubbing between the electrostatic chuck and the substrate is prevented, and the EUV mask blank is manufactured by fixing the substrate with the conductive film to the electrostatic chuck.
  • the entire contents of the specification, claims, drawings and abstract of Japanese Patent Application No. 2011-022769 filed on Feb. 4, 2011 are incorporated herein as the disclosure of the present invention. .
  • Substrate 2 Conductive film 21: Lower layer 22: Upper layer 3: Multilayer reflective film 4: Absorbing layer

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

　シート抵抗が低く、表面平滑性に優れ、かつ、静電チャックとの密着性に優れた導電膜を有し、さらに、ＥＵＶマスクブランクでの膜応力による基板の変形を抑制できるＥＵＶマスクブランク用の導電膜付基板の提供。　基板上に導電膜が形成された、ＥＵＶリソグラフィ用反射型マスクブランクの製造に使用される導電膜付基板であって、前記導電膜が、基板側に形成される層（下層）と、前記下層の上に形成される層（上層）の少なくとも二層を有し、前記導電膜の下層が、クロム（Ｃｒ）、酸素（Ｏ）および水素（Ｈ）を含有し、前記導電膜の上層が、クロム（Ｃｒ）、窒素（Ｎ）および水素（Ｈ）を含有することを特徴とする導電膜付基板。

Description

導電膜付基板、多層反射膜付基板、およびＥＵＶリソグラフィ用反射型マスクブランク
　本発明は、半導体製造等に使用されるＥＵＶ（Ｅｘｔｒｅｍｅ　Ｕｌｔｒａ　Ｖｉｏｌｅｔ：極端紫外）リソグラフィ用反射型マスクブランク（以下、本明細書において、「ＥＵＶマスクブランク」ともいう。）、並びに該マスクブランクの製造に使用される導電膜付基板、および多層反射膜付基板に関する。
　従来、半導体産業において、Ｓｉ基板等に微細なパターンからなる集積回路を形成する上で必要な微細パターンの転写技術として、可視光や紫外光を用いたフォトリソグラフィ法が用いられてきた。しかし、半導体デバイスの微細化が加速している一方で、従来のフォトリソグラフィ法の限界に近づいてきた。フォトリソグラフィ法の場合、パターンの解像限界は露光波長の１／２程度であり、液浸法を用いても露光波長の１／４程度と言われており、ＡｒＦレーザ（波長：１９３ｎｍ）の液浸法を用いても４５ｎｍ程度が限界と予想される。そこで４５ｎｍよりも短い波長を用いる次世代の露光技術として、ＡｒＦレーザよりさらに短波長のＥＵＶ光を用いた露光技術であるＥＵＶリソグラフィが有望視されている。本明細書において、ＥＵＶ光とは、軟Ｘ線領域または真空紫外線領域の波長の光線をさし、具体的には波長１０～２０ｎｍ程度、特に１３．５ｎｍ±０．３ｎｍ程度の光線を指す。
　ＥＵＶ光は、あらゆる物質に対して吸収されやすく、かつこの波長で物質の屈折率が１に近いため、従来の可視光または紫外光を用いたフォトリソグラフィのような屈折光学系を使用できない。このため、ＥＵＶ光リソグラフィでは、反射光学系、すなわち反射型フォトマスクとミラーとが用いられる。
　マスクブランクは、フォトマスク製造用のパターニング前の積層体である。反射型フォトマスク用のマスクブランクの場合、ガラス製等の基板上にＥＵＶ光を反射する反射層と、ＥＵＶ光を吸収する吸収層とがこの順で形成された構造を有している。反射層としては、高屈折層と低屈折層とを交互に積層することで、光線を層表面に照射した際の光線反射率、より具体的にはＥＵＶ光を層表面に照射した際の光線反射率が高められた多層反射膜が通常使用される。吸収層には、ＥＵＶ光に対する吸収係数の高い材料、具体的にはたとえば、ＣｒやＴａを主成分とする材料が用いられる。
　多層反射膜および吸収層は、イオンビームスパッタリング法、マグネトロンスパッタリング法といったスパッタリング法を用いてガラス基板の光学面上に成膜される。多層反射膜および吸収層を成膜する際、ガラス基板は保持手段によって保持される。ガラス基板の保持手段として、機械的チャックおよび静電チャックがあるが、発塵性の問題から、多層反射膜および吸収層を成膜する際のガラス基板の保持手段、特に多層反射膜を成膜する際のガラス基板の保持手段としては、静電チャックによる吸着保持が好ましく用いられる。
　また、マスクパターニングプロセス時、あるいは露光時のマスクハンドリングの際にも、ガラス基板の保持手段として静電チャックによる吸着保持が用いられる。
　静電チャックは、半導体装置の製造プロセスにおいて、シリコンウェハの吸着保持に従来用いられている技術である。このため、ガラス基板のように、誘電率および導電率の低い基板の場合、シリコンウェハの場合と同程度のチャック力を得るには、高電圧を印加する必要があるため、絶縁破壊を生じる危険性がある。
　このような問題を解消するため、特許文献１には、基板の静電チャッキングを促進する層として、通常のＣｒ以外の材料、例えばＳｉ，Ｍｏ，オキシ窒化クロム（ＣｒＯＮ）、又はＴａＳｉのような、ガラス基板よりも高い誘電率および高い導電率の物質の裏面コーティング（導電膜）を有するマスク基板が記載されている。
　しかしながら、特許文献１に記載のマスク基板は、ガラス基板に対するＣｒＯＮ膜の付着力が弱いので、多層反射膜や吸収層を成膜する際に、ガラス基板とＣｒＯＮ膜との間で膜剥れが生じてパーティクルが発生するという問題を有している。特に、静電チャックとＣｒＯＮ膜との境界近傍では、基板回転による静電チャックとの境界近傍に加わる力が原因で、膜剥れが発生しやすい。
　また特許文献１に記載のマスク基板は、基板の面取面と側面を含む片面全面に導電膜が形成されているので、とりわけ基板の面取面と側面は、面取面と側面に導電膜が斜めに形成されることによる膜付着力が特に弱い状況において、静電チャック時の基板の反りや、ロボットアームのエンドエフェクタの接触などにより、膜剥れが発生しやすい。
　また特許文献１に記載のマスク基板では、ＣｒＯＮの導電膜の表面には酸素（Ｏ）や炭素（Ｃ）が多く含まれているので、成膜条件によっては多層反射膜や吸収体膜の成膜時に異常放電が起きることがある。
　このような静電チャック時（又、多層反射膜等の成膜時）などに導電膜の膜剥れや、成膜時の異常放電によるパーティクルが発生すると、製品（多層反射膜付き基板、露光用反射型マスクブランク、露光用反射型マスク）における欠陥が多く、高品質の製品が得られない。従来の露光用透過型マスクを用いたパターン転写の場合には、露光光の波長が紫外域（１５７～２４８ｎｍ程度）で比較的長いため、マスク面に凹凸欠陥が生じても、これが重大な欠陥とまではなりにくく、そのため従来では成膜時のパーティクルの発生は課題としては格別認識されていなかった。しかしながら、ＥＵＶ光のような短波長の光を露光光として用いる場合には、マスク面上の微細な凹凸欠陥があっても、転写像への影響が大きくなるため、パーティクルの発生は無視できない。
　上記の問題点を解決するため、特許文献２は、導電膜を設けた基板の静電チャック時の導電膜の膜剥れや異常放電によるパーティクルの発生を抑制した多層反射膜付き基板、パーティクルによる表面欠陥の少ない高品質の露光用反射型マスクブランク、及びパーティクルによるパターン欠陥のない高品質の露光用反射型マスクを開示している。
　特許文献２に記載の多層反射膜付き基板では、上記の問題点を解決するため、導電膜を形成する材料を、導電膜の膜厚方向で組成が異なっており、導電膜のうち基板側には、窒素（Ｎ）を含み、導電膜のうち表面側には、酸素（Ｏ）及び炭素（Ｃ）の少なくとも何れか一方を含む構成としている。導電膜をこのように構成する理由として、導電膜の基板側に窒素（Ｎ）が含まれていることにより、基板に対する導電膜の密着力が向上して導電膜の膜剥れを防止し、さらに導電膜の膜応力が低減されるので、静電チャックと基板との密着力を大きくできると記載されている。一方、導電膜の表面側に、酸素（Ｏ）及び炭素（Ｃ）の少なくともいずれか一方が含まれていることにより、導電膜表面が適度に荒れ、静電チャック時の静電チャックと基板との密着力が大きくなり、静電チャックと基板との間で発生する擦れを防止できるとしている。なお、酸素（Ｏ）を含む場合、導電膜表面の表面粗さが適度に荒れる（すなわち、表面粗さが大きくなる）ことにより、静電チャックと基板との密着力が向上しており、炭素（Ｃ）を含む場合、導電膜の比抵抗を低減できるので、静電チャックと基板との密着力が向上すると記載されている。
　特許文献２に記載の多層反射膜付き基板では、導電膜の表面側に酸素（Ｏ）及び炭素（Ｃ）の少なくともいずれか一方を含むことにより導電膜表面を適度に荒れた状態とすることで静電チャック時の静電チャックと基板との密着力が大きくなり、静電チャックと基板との間で発生する擦れを防止できるとされているが、仮に擦れが生じてしまった場合、表面粗さが大きいと、逆に膜剥がれや膜の削れが生じやすく、パーティクル発生の原因となるという問題がある。また、表面粗さが大きい場合、静電チャック時に静電チャック上のパーティクル（例えば、静電チャック材料のパーティクル、成膜中の膜材料であるＭｏ、Ｓｉ等のパーティクル）が導電膜に付着しやすく、また洗浄しにくいため、それが後工程（搬送、洗浄、検査等）で落下し、新たな欠陥となるという問題がある。
　また、導電膜の基板側がＣｒＮである場合、窒素（Ｎ）の含有量が４０～６０ａｔ％であるため、導電膜のシート抵抗が十分低くならず、静電チャックによるチャック力を十分高めることができない。この結果、静電チャックに対する導電膜付基板の密着性を十分高めることができない。
　特許文献２に記載の多層反射膜付き基板における上記した問題点を解決するため、本願出願人は、特許文献３において、導電膜がクロム（Ｃｒ）および窒素（Ｎ）を含有し、該導電膜におけるＮの平均濃度が０．１ａｔ％以上４０ａｔ％未満であり、該導電膜の少なくとも表面の結晶状態がアモルファスであり、該導電膜のシート抵抗値が２７Ω／□以下であり、該導電膜の表面粗さ（ｒｍｓ）が０．５ｎｍ以下であることを特徴とするＥＵＶマスクブランク用の導電膜付基板を提案している。また、該導電膜付基板を用いて作製されるＥＵＶマスクブランク、該マスクブランク用の多層反射膜付基板、および、該マスクブランクを用いて作製される反射型マスクを提案している。
　特許文献３に記載の導電膜付基板は、また、導電膜表面の表面粗さが小さいことにより、静電チャックとの密着性が向上する。また、導電膜のシート抵抗が低いことにより、静電チャックによるチャック力が向上する。この結果、該導電膜付基板を静電チャックに固定してＥＵＶマスクブランクの製造に使用した際に、静電チャックとの密着性が向上する。このように、静電チャックとの密着性が向上することにより、静電チャックと基板との擦れによるパーティクルの発生が防止される。
　上述したように、ＥＵＶマスクブランクは基板上に反射層（多層反射膜）や吸収層といった薄膜を成膜することによって製造されるが、基板上に薄膜を成膜した際、成膜後の膜で膜応力（すなわち、圧縮応力や引張応力）が発生する場合がある。これらの膜応力が基板に加わることによって、基板が変形するおそれがある。ＥＵＶマスクブランク用の基板には通常低膨張ガラス製の基板が使用されるので、膜応力が加わることによって生じる基板の変形は軽微であるため、従来問題とならなかった。
　しかしながら、パターンの微細化の要請によって、従来問題視されなかった基板の微少な変形（すなわち、膜応力が加わることによって生じる基板の変形）が問題となってきた。たとえば、ＥＵＶマスクブランクの基板に特定の大きさ以上の変形が存在する場合、具体的には、ＥＵＶマスクブランクの製造に通常使用される１５２ｍｍ角の基板の場合、基板の反り量が０．８μｍを超えると、該ＥＵＶマスクブランクをパターニングする際にパターンの位置精度が低下するおそれがある。また、このような大きさの反りが発生すると、該ＥＵＶマスクブランクから作製した反射型マスクを用いてパターン転写する際に、パターン位置ずれやパターン欠陥が発生するおそれがある。
日本特表２００３－５０１８２３号公報 日本特開２００５－２１００９３号公報 日本再公表特許２００８－０７２７０６号公報
　本発明は、上記した従来技術の問題点を解決するため、シート抵抗が低く、表面平滑性に優れ、かつ、静電チャックとの密着性に優れた導電膜を有し、さらに、ＥＵＶマスクブランクでの膜応力による基板の変形を抑制できるＥＵＶマスクブランク用の導電膜付基板の提供を目的とする。
　また、本発明は、該導電膜付基板を用いたＥＵＶマスクブランクの多層反射膜付基板、およびＥＵＶマスクブランクの提供を目的とする。
　上記した目的を達成するため、本発明は、
　基板上に導電膜が形成された、ＥＵＶリソグラフィ用反射型マスクブランクの製造に使用される導電膜付基板であって、
　前記導電膜が、基板側に形成される層（下層）と、前記下層の上に形成される層（上層）の少なくとも二層を有し、
　前記導電膜の下層が、クロム（Ｃｒ）、酸素（Ｏ）および水素（Ｈ）を含有し、前記導電膜の上層が、クロム（Ｃｒ）、窒素（Ｎ）および水素（Ｈ）を含有することを特徴とする導電膜付基板を提供する。
　本発明の導電膜付基板において、前記導電膜の下層におけるＣｒおよびＯの合計含有率が８５～９９．９原子％（以下、原子％をａｔ％と記す。）であり、Ｈの含有率が０．１～１５ａｔ％であることが好ましい。
　また、前記導電膜の下層におけるＣｒとＯの組成比（原子比）がＣｒ：Ｏ＝９：１～３：７であることが好ましい。
　本発明の導電膜付基板において、前記導電膜の上層におけるＣｒおよびＮの合計含有率が８５～９９．９ａｔ％であり、Ｈの含有率が０．１～１５ａｔ％であることが好ましい。
　また、前記導電膜の上層におけるＣｒとＮの組成比が（原子比）Ｃｒ：Ｎ＝９．５：０．５～３：７であることが好ましい。
　本発明の導電膜付基板において、前記導電膜の下層の膜厚が、１～３０ｎｍであることが好ましい。
　本発明の導電膜付基板において、前記導電膜の上層の膜厚が、５０～３００ｎｍであることが好ましい。
　本発明の導電膜付基板において、前記導電膜のシート抵抗値が、２０Ω／□以下であることが好ましい。
　本発明の導電膜付基板において、前記導電膜が、３００ＭＰａ～９００ＭＰａの圧縮応力を有することが好ましい。
　本発明の導電膜付基板において、前記導電膜の下層の結晶状態が、アモルファスであることが好ましい。
　本発明の導電膜付基板において、前記導電膜の上層の結晶状態が、アモルファスであることが好ましい。
　本発明の導電膜付基板において、前記導電膜の表面粗さ（ｒｍｓ）が０．５ｎｍ以下であることが好ましい。
　本発明の導電膜付基板において、前記導電膜の下層が、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、ネオン（Ｎｅ）、クリプトン（Ｋｒ）、およびキセノン（Ｘｅ）からなる群から選ばれる少なくとも１種を含む不活性ガスと、酸素（Ｏ2）と、水素（Ｈ2）と、を含む雰囲気中でＣｒターゲットを用いたスパッタリング法を行うことにより形成され、スパッタ中の雰囲気温度が６０～１２０℃であることが好ましい。
　本発明の導電膜付基板において、前記導電膜の上層が、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、ネオン（Ｎｅ）、クリプトン（Ｋｒ）、およびキセノン（Ｘｅ）からなる群から選ばれる少なくとも１種を含む不活性ガスと、窒素（Ｎ2）と、水素（Ｈ2）と、を含む雰囲気中でＣｒターゲットを用いたスパッタリング法を行うことにより形成され、スパッタ中の雰囲気温度が６０～１２０℃であることが好ましい。
　また、本発明は、本発明の導電膜付基板の前記導電膜が設けられた面に対して、反対側に多層反射膜を形成してなるＥＵＶリソグラフィ用反射型マスクブランクの多層反射膜付基板（以下、本明細書において、「本発明の多層反射膜付基板」という。）を提供する。
　本発明の多層反射膜付基板は、その基板の反り量が０．８μｍ以下であることが好ましい。
　また、本発明は、本発明の多層反射膜付基板の多層反射膜上に吸収層を形成してなるＥＵＶリソグラフィ用反射型マスクブランク（以下、本明細書において、「本発明のＥＵＶマスクブランク」という。）を提供する。
　本発明のＥＵＶマスクブランクは、その基板の反り量が０．８μｍ以下であることが好ましい。
　また、本発明は、本発明のＥＵＶマスクブランクをパターニングしたＥＵＶリソグラフィ用反射型マスク（以下、本明細書において、「本発明のＥＵＶマスク」という。）を提供する。
　上記した数値範囲を示す「～」とは、その前後に記載された数値を下限値及び上限値として含む意味で使用され、特段の定めがない限り、以下本明細書において「～」は、同様の意味をもって使用される。
　本発明の導電膜付基板を用いることにより、ＥＵＶマスクブランクでの膜応力による基板の変形を抑制できる。
　また、本発明の導電膜付基板は、導電膜の低抵抗化に主として寄与する上層と、基板との密着性の向上に主として寄与する下層と、の二層構造の導電膜を有することで、導電膜のシート抵抗を低くしつつ、基板からの導電膜の剥離を起こりにくくして欠点の発生を抑制できる。
　また、本発明の導電膜付基板は、導電膜表面の表面粗さが小さいことにより、静電チャックとの密着性を向上する。また、導電膜のシート抵抗が低いことにより、静電チャックによるチャック力が向上する。この結果、該導電膜付基板を静電チャックに固定してＥＵＶマスクブランクの製造に使用した際に、静電チャックとの密着性が向上する。このように、静電チャックとの密着性が向上することにより、静電チャックと基板との擦れによるパーティクルの発生が防止される。
　また、導電膜を構成する各層（特に、上層）の結晶状態がアモルファスであれば、導電膜が酸化されにくく導電膜中の応力の経時変化が小さい。その結果、パターン精度の悪化が起こりにくくなり、マスクとしての寿命が長くなることが期待される。
図１は、本発明の導電膜付基板の模式図である。 図２は、本発明の多層反射膜付基板の模式図である。 図３は、本発明のＥＵＶマスクブランクの模式図である。
　以下、図面を参照して本発明を説明する。図１は、本発明の導電膜付基板の模式図である。図１において、成膜用の基板１の一方の面側には導電膜２が形成されている。基板１に多層反射膜および吸収層を成膜する際、基板１は導電膜２を介して静電チャックに固定される。後で述べるように、多層反射膜および吸収層は、基板１の導電膜２が形成されている面に対して反対側（成膜面）に成膜される。要するに、導電膜２は、基板１の成膜面に対して裏面側に形成された裏面導電膜である。
　図１に示すように、本発明における導電膜２は、基板１側に形成される下層２１と、該下層２１の上に形成される上層２２の二層構造をなしている。
　二層構造の導電膜２のうち、上層２２が導電膜２全体を低抵抗化させる機能を担う。一方、下層２１は、基板１と導電膜２との密着性を向上させる密着性改善層としての機能を担う。このような構成とすることで、導電膜２のシート抵抗を低くしつつ、基板からの導電膜の剥離を起こりにくくして欠点の発生を抑制できる。
　上記の機能を達成するため、導電膜２の下層２１は、基板１との密着性に優れることが求められる。
　また、導電膜２の一部をなす下層２１は、基板１の材料よりも高い誘電率および導電率が求められる。
　さらにまた、下層２１表面の平滑性を向上させるために、結晶状態がアモルファスであることが好ましい。下層２１表面の平滑性が向上すると、該下層２１上に形成される上層２２についても表面の平滑性が向上し、導電膜２表面の平滑性が向上することが期待される。
　なお、本明細書において、「結晶状態がアモルファスである」と言った場合、全く結晶構造を持たないアモルファス構造となっているもの以外に、微結晶構造のものを含む。
　下層２１の結晶状態がアモルファスであること、すなわち、アモルファス構造であること、または微結晶構造であることは、Ｘ線回折（ＸＲＤ）法によって確認できる。下層２１の結晶状態がアモルファス構造であるか、または微結晶構造であれば、ＸＲＤ測定により得られる回折ピークにシャープなピークが見られない。
　上記を満たすため、下層２１は、クロム（Ｃｒ）、酸素（Ｏ）および水素（Ｈ）を含有する。
　下層２１におけるＣｒおよびＯの合計含有率が８５～９９．９ａｔ％であり、Ｈの含有率が０．１～１５ａｔ％であることが好ましい。
　下層２１におけるＨの含有率が０．１ａｔ％未満であると、下層２１の結晶状態がアモルファスとならず、下層２１表面の平滑性が低下し、表面粗さが大きくなるおそれがある。一方、Ｈが１５ａｔ％より高い場合も、下層２１の結晶状態がアモルファスとならず、下層２１表面の平滑性が低下し、表面粗さが大きくなるおそれがある。また、下層２１におけるＣｒおよびＯの合計含有率が８５ａｔ％未満であると、表面粗さが大きくなるおそれがある。
　なお、下層２１におけるＣｒとＯの組成比がＣｒ：Ｏ＝９：１～３：７であることが好ましい。
　Ｃｒが前記組成比よりも多いと、応力が圧縮応力とならず、適正な反り量を実現できず、一方、Ｏが前記組成比よりも多いと、欠点が増加するおそれがある。
　下層２１におけるＨの含有率は、０．１～１３ａｔ％であることがより好ましく、０．１～１０ａｔ％であることがさらに好ましく、０．１～８ａｔ％であることが特に好ましい。また、ＣｒとＯの合計含有率は、８７～９９．９ａｔ％であることがより好ましく、９０～９９．９ａｔ％であることがさらに好ましく、９２～９９．９ａｔ％であることが特に好ましい。またＣｒとＯの組成比は、９：１～２．５：７．５であることが好ましく、８．５：１．５～２．５：７．５であることがさらに好ましく、８：２～２．５：７．５であることが特に好ましい。
　下層２１は上記の構成であることにより、その結晶状態がアモルファスとなり、その表面が平滑性に優れている。
　平滑性に関して、下層２１の表面粗さ（ｒｍｓ）は０．５ｎｍ以下であることが好ましい。下層２１の表面粗さ（ｒｍｓ）が０．５ｎｍ以下であれば、下層２１表面が十分平滑であるため、該下層２１上に形成される上層２２の表面粗さ（ｒｍｓ）も０．５ｎｍ以下になることが期待される。なお、下層２１の表面粗さは原子間力顕微鏡（Ａｔｏｍｉｃ　Ｆｏｒｃｅ　Ｍｉｃｒｏｓｃｏｐｅ）を用いて測定できる。
　下層２１の表面粗さ（ｒｍｓ）は０．４ｎｍ以下であることがより好ましく、０．３ｎｍ以下であることがさらに好ましい。
　下層２１の膜厚は、１～３０ｎｍであることが好ましい。下層２１の膜厚が１ｎｍ未満だと、基板１に対する下層２１の密着力が低下し、導電膜２で膜剥がれがおこるおそれがある。一方、下層２１の膜厚が３０ｎｍより大きいと、導電膜２のシート抵抗が高くなるおそれがある。また、下層２１の上に形成される上層２２の結晶状態がアモルファスではなくなるおそれがある。
　下層２１の膜厚は、２～２８ｎｍであることがより好ましく、２～２０ｎｍであることがさらに好ましい。
　上記の機能を達成するため、導電膜２の上層２２は、基板１の材料よりも高い誘電率および導電率を有することが求められる。
　また、導電膜２の表面をなす上層２２表面の平滑性を向上させるために、結晶状態がアモルファスであることが好ましい。
　ここで、導電膜２表面の平滑性に優れることが求められるのは、導電膜付基板を静電チャックで吸着保持した際に、静電チャックと導電膜２との擦れによるパーティクルの発生を防止するうえで好ましいからである。
　さらにまた、後述する理由に導電膜２の表面をなす上層２２表面は、表面硬度が高いことが好ましい。
　ここで、導電膜２表面の表面硬度が高いことが求められるのは、導電膜付基板を静電チャックに固定してＥＵＶマスクブランクの製造に使用した際に、静電チャックと導電膜との擦れによるパーティクルの発生を防止するうえで好ましいからである。
　また、後述するように、３００～９００ＭＰａの圧縮応力を有する導電膜２とするためには、上層２２が圧縮応力を有することが好ましい。なお、導電膜２全体を低抵抗化させるために、二層構造の導電膜２のうち、上層２２の厚さが下層２１の厚さよりも厚くなる。よって、上層２２が圧縮応力を有することが好ましいのは、下層２１よりも厚いので、導電膜２(全体)の膜応力を圧縮応力に調整しやすいからである。
　上記を満たすため、上層２２は、クロム（Ｃｒ）、窒素（Ｎ）および水素（Ｈ）を含有する。
　上層２２におけるＣｒおよびＮの合計含有率が８５～９９．９ａｔ％であり、Ｈの含有率が０．１～１５ａｔ％であることが好ましい。
　Ｈの含有率が０．１ａｔ％未満であると、上層２２の結晶状態がアモルファスとならず、導電膜２の表面をなす上層２２表面の平滑性が低下し、表面粗さが大きくなるおそれがある。また、上層２２におけるＣｒおよびＮの合計含有率が８５ａｔ％未満であると、表面粗さが大きくなるおそれがある。
　一方、Ｈの含有率が１５ａｔ％より高い場合も、上層２２の結晶状態がアモルファスとならず、導電膜２の表面をなす上層２２表面の平滑性が低下し、表面粗さが大きくなるおそれがある。
　なお、上層２２におけるＣｒとＮの組成比がＣｒ：Ｎ＝９．５：０．５～３：７であることが好ましい。Ｃｒが前記組成比よりも多いと、応力が圧縮応力とならず、適正な反り量を実現できず、一方、Ｎが前記組成比よりも多いと、欠点が増加するおそれがある。
　上層２２におけるＨの含有率は、０．１～１３ａｔ％であることがより好ましく、０．１～１０ａｔ％であることがさらに好ましく、０．１～８ａｔ％であることが特に好ましい。また、ＣｒとＮの合計含有率は、８７～９９．９ａｔ％であることがより好ましく、９０～９９．９ａｔ％であることがさらに好ましく、９２～９９．９ａｔ％であることが特に好ましい。またＣｒとＮの組成比は、成膜時における欠点の抑制という観点では、９．５：０．５～６：４であることが好ましく、９．５：０．５～６．５：３．５であることがさらに好ましく、９．５：０．５～７：３であることが特に好ましい。
　上層２２は上記の構成であることにより、その結晶状態がアモルファスとなり、その表面が平滑性に優れている。上層２２の結晶状態がアモルファスであることはＸＲＤ法によって確認できる。上層２２の結晶状態がアモルファスであれば、ＸＲＤ測定により得られる回折ピークにシャープなピークが見られない。
　平滑性に関して、上層２２の表面粗さ（ｒｍｓ）は０．５ｎｍ以下であることが好ましい。導電膜２の表面をなす上層２２の表面粗さ（ｒｍｓ）が０．５ｎｍ以下であれば、静電チャックとの密着性が向上し、静電チャックと導電膜２との擦れによるパーティクルの発生が防止される。上層２２の表面粗さは原子間力顕微鏡を用いて測定できる。
　上層２２の表面粗さ（ｒｍｓ）は０．４ｎｍ以下であることがより好ましく、０．３ｎｍ以下であることがさらに好ましい。
　上層２２の膜厚は、５０～３００ｎｍであることが好ましい。導電膜２全体を低抵抗化させる機能を担う上層２２の膜厚が５０ｎｍ未満だと、導電膜２のシート抵抗を低くできないおそれがある。一方、上層２２の膜厚が３００ｎｍより大きいと、膜厚の増加は上層２２の機能の向上にはもはや寄与せず、上層２２の形成に要する時間が増加し、上層２２、ひいては導電膜２の形成に要するコストが増加する。また、上層２２、ひいては導電膜２の膜厚が必要以上に大きくなるため、膜剥れが発生するおそれが増加する。
　上層２２の膜厚は、１００～２５０ｎｍであることがより好ましく、１５０～２２０ｎｍであることがさらに好ましい。
　後述する導電膜２に対する要求特性、特に導電膜２の膜応力特性に悪影響を及ぼすおそれがあるため、導電膜２を構成する下層２１および上層２２は、不純物となる成分（下層２１の場合、Ｃｒ，Ｏ，Ｈ以外の成分、上層２２の場合、Ｃｒ，Ｎ，Ｈ以外の成分）の含有率が低いことが好ましく、実質的含有しないことがより好ましい。なお、不純物となる成分を含む場合、その含有率は、圧縮応力の制御という面から３％以下が好ましい。
　導電膜２の下層２１および上層２２は、公知の成膜方法、例えば、マグネトロンスパッタリング法、イオンビームスパッタリング法といったスパッタリング法により形成できる。スパッタリング法によって、下層２１および上層２２を形成する場合、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、ネオン（Ｎｅ）、クリプトン（Ｋｒ）、およびキセノン（Ｘｅ）からなる群から選ばれる少なくとも１種を含む不活性ガスと、酸素（Ｏ2）および窒素（Ｎ2）のいずれか一方と、水素（Ｈ2）と、を含む雰囲気中でＣｒターゲットを用いたスパッタリング法を実施すればよい。マグネトロンスパッタリング法を用いる場合、具体的には以下の成膜条件で実施すればよい。
［下層２１の成膜条件］
　　　スパッタガス：ＡｒとＯ2とＨ2の混合ガス（Ｈ2ガス濃度１～５０ｖｏｌ％、好ましくは１～３０ｖｏｌ％、Ｏ2ガス濃度１～８０ｖｏｌ％、好ましくは５～７５ｖｏｌ％、Ａｒガス濃度５～９５ｖｏｌ％、好ましくは１０～９４ｖｏｌ％、ガス圧１．０×１０-1Ｐａ～５０×１０-1Ｐａ、好ましくは１．０×１０-1Ｐａ～４０×１０-1Ｐａ、より好ましくは１．０×１０-1Ｐａ～３０×１０-1Ｐａ。）
　　　投入電力：３０～３０００Ｗ、好ましくは１００～３０００Ｗ、より好ましくは５００～３０００Ｗ
　　　成膜速度：０．５～６０ｎｍ／ｍｉｎ、好ましくは１．０～４５ｎｍ／ｍｉｎ、より好ましくは１．５～３０ｎｍ／ｍｉｎ
［上層２２の成膜方法］
　　　スパッタガス：ＡｒとＮ2とＨ2の混合ガス（Ｈ2ガス濃度１～５０ｖｏｌ％、好ましくは１～３０ｖｏｌ％、Ｎ2ガス濃度１～８０ｖｏｌ％、好ましくは５～７５ｖｏｌ％、Ａｒガス濃度５～９５ｖｏｌ％、好ましくは１０～９４ｖｏｌ％、ガス圧１．０×１０-1Ｐａ～５０×１０-1Ｐａ、好ましくは１．０×１０-1Ｐａ～４０×１０-1Ｐａ、より好ましくは１．０×１０-1Ｐａ～３０×１０-1Ｐａ。）
　　　投入電力：３０～３０００Ｗ、好ましくは１００～３０００Ｗ、より好ましくは５００～３０００Ｗ
　　　成膜速度：０．５～６０ｎｍ／ｍｉｎ、好ましくは１．０～４５ｎｍ／ｍｉｎ、より好ましくは１．５～３０ｎｍ／ｍｉｎ
　なお、Ａｒ以外の不活性ガスを使用する場合、その不活性ガスの濃度が上記したＡｒガス濃度と同じ濃度範囲にすることが好ましい。また、複数種類の不活性ガスを使用する場合、不活性ガスの合計濃度を上記したＡｒガス濃度と同じ濃度範囲にすることが好ましい。
　ここで、下層２１および上層２２のいずれの場合においても、スパッタ中の雰囲気温度が６０～１２０℃であることが、成膜装置の内壁に着膜した成膜材料の堆積物の膜剥がれが抑制され、形成する導電膜２の欠点を低減できることから好ましい。
　スパッタリング法によって下層２１および上層２２を形成した場合、両者の間に拡散層が形成される場合がある。このような拡散層が形成されたものも、本発明における二層構造の導電膜２（すなわち、下層２１および上層２２を有する導電膜２）である。
　さらに、本発明における導電膜２は、下層２１および上層２２以外の層を有していてもよい。
　導電膜２は、シート抵抗値が２０Ω／□以下であることが好ましい。導電膜２のシート抵抗値が２０Ω／□以下であれば、静電チャックによるチャック力が高められることにより、静電チャックとの密着性が向上する。この結果、静電チャックと導電膜２との擦れによるパーティクルの発生が防止される。
　導電膜２のシート抵抗値は１５Ω／□以下であることがより好ましく、１０Ω／□以下であることがさらに好ましい。
　導電膜２は、３００ＭＰａ～９００ＭＰａの圧縮応力を有することが好ましい。
　上述したように、ＥＵＶマスクブランクでは、基板上に成膜した薄膜（すなわち、反射層や吸収層）に発生した膜応力によって基板が変形することが問題となっている。基板の成膜面側で発生する膜応力は、個々の膜で膜の組成や膜厚、あるいは膜の成膜条件によって異なるが、導電膜２は、３００ＭＰａ～９００ＭＰａの圧縮応力を有していれば、基板の成膜面側で発生する応力と、基板の裏面側で発生する応力と、が打ち消し合う結果、応力が加わることによって生じる基板の変形を抑制できる。具体的には、ＥＵＶマスクブランクの製造に通常使用される１５２ｍｍ角の基板を含む、１５０ｍｍ～１５４ｍｍの範囲の矩形状の基板を使用した多層反射膜付基板、および当該多層反射膜付基板の多層反射膜上に吸収層を形成してなるＥＵＶリソグラフィ用反射型マスクブランクの場合、応力が加わることによって生じる前記基板の反り量を０．８μｍ以下、より好ましくは０．７μｍ以下、さらに好ましくは０．６μｍ以下に抑制できる。
　これにより、ＥＵＶマスクブランクをパターニングする際にパターンの位置精度が低下するおそれが解消される。また、該ＥＵＶマスクブランクから作製した反射型マスクを用いてパターン転写する際に、パターン位置ずれやパターン欠陥が発生するおそれが解消される。なお、基板の反り量は、レーザ干渉計で形状を測定し、測定領域の基板面の全データの最小二乗法によって算出した仮想平面を基準面として、測定領域での正の最大値と負の最小値の差により算出できる。
　ＥＵＶマスクブランクの製造段階では、基板の裏面側のみに膜応力が発生することになるが、この段階では基板を静電チャックで吸着保持しているので、膜応力が加わることによって基板が変形するおそれはない。
　上層２２について記載したように、導電膜２の表面粗さ（ｒｍｓ）は０．５ｎｍ以下であることが好ましい。導電膜２の表面粗さ（ｒｍｓ）が０．５ｎｍ以下であれば、静電チャックとの密着性が向上し、静電チャックと導電膜２との擦れによるパーティクルの発生が防止される。
　導電膜２の表面粗さ（ｒｍｓ）は０．４ｎｍ以下であることがより好ましく、０．３ｎｍ以下であることがさらに好ましい。
　導電膜２は、表面硬度が１２ＧＰａ以上であることが好ましい。導電膜２の表面硬度が１２ＧＰａ以上であれば、導電膜２が表面硬度に優れており、導電膜付基板を静電チャックに固定してＥＵＶマスクブランクの製造に使用した際に、静電チャックと導電膜との擦れによってパーティクルが発生することを防止する効果に優れている。ここで、導電膜２の表面硬度の測定方法は特に限定されず、公知の方法、具体的には例えば、ビッカース硬さ試験、ロックウェル硬さ試験、ブリネル硬さ試験、ナノインデンテーション試験等を使用できる。これらの中でも、ナノインデンテーション試験は、薄膜の表面硬度を測定する際に広く使用される。
　本発明の導電膜付基板において、成膜用の基板１は、ＥＵＶマスクブランク用の基板としての特性を満たすことが要求される。そのため、基板１は、低熱膨張係数であることが要求され、具体的には、２０℃における熱膨張係数が０±０．０５×１０-7／℃であることが好ましく、特に、０±０．０３×１０-7／℃であることが好ましい。また、基板は、平滑性、平坦度、およびマスクブランクまたはパターニング後のフォトマスクの洗浄等に用いる洗浄液への耐性に優れたものが好ましい。
　基板１としては、具体的には低熱膨張係数を有するガラス、例えばＳｉＯ2－ＴｉＯ2系ガラス等を用いるが、これに限定されず、β石英固溶体を析出した結晶化ガラスや石英ガラスやシリコンや金属などの基板を使用できる。
　基板１は、表面粗さ（ｒｍｓ）が０．１５ｎｍ以下の平滑な表面と１００ｎｍ以下の平坦度を有していることがパターニング後のフォトマスクにおいて高反射率および転写精度が得られるために好ましい。
　基板１１の大きさや厚さなどはマスクの設計値等により適宜決定されるものである。後で示す実施例では外形６インチ（１５２ｍｍ）角で、厚さ０．２５インチ（６．３ｍｍ）のＳｉＯ2－ＴｉＯ2系ガラスを用いた。
　次に、本発明の多層反射膜付基板について説明する。図２は、本発明の多層反射膜付基板の模式図である。図２において、基板１の導電膜２が形成された面に対して反対側に多層反射膜３が形成されている。ここで、基板１および導電膜２は、図１に示したもの（本発明の導電膜付基板）である。本発明の多層反射膜付基板は、本発明の導電膜付基板を静電チャックに固定した後、マグネトロンスパッタリング法やイオンビームスパッタリング法といったスパッタリング法を用いて、基板１の成膜面に多層反射膜３を成膜することによって得られる。
　基板１上に形成される多層反射膜３は、ＥＵＶマスクブランクの反射層として所望の特性を有するものである限り特に限定されない。ここで、多層反射膜３に特に要求される特性は、高ＥＵＶ光線反射率である。具体的には、ＥＵＶ光の波長領域の光線を入射角６度で多層反射膜３表面に照射した際に、波長１３．５ｎｍ付近の光線反射率の最大値が、６０％以上が好ましく、６５％以上であるとより好ましい。
　上記の特性を満たす多層反射膜３としては、Ｓｉ膜とＭｏ膜とを交互に複数回、積層させたＭｏ／Ｓｉ多層反射膜、Ｂｅ膜とＭｏ膜とを交互に積層させたＢｅ／Ｍｏ多層反射膜、Ｓｉ化合物膜とＭｏ化合物膜とを交互に積層させたＳｉ化合物／Ｍｏ化合物多層反射膜、Ｓｉ膜、Ｍｏ膜およびＲｕ膜をこの順番に積層させたＳｉ／Ｍｏ／Ｒｕ多層反射膜、Ｓｉ膜、Ｒｕ膜、Ｍｏ膜およびＲｕ膜をこの順番に積層させたＳｉ／Ｒｕ／Ｍｏ／Ｒｕ多層反射膜等も挙げられる。
　基板１の成膜面に多層反射膜３を成膜する手順は、スパッタリング法を用いて多層反射膜を成膜する際に通常実施される手順であってよい。例えば、イオンビームスパッタリング法を用いてＭｏ／Ｓｉ多層反射膜を形成する場合、ターゲットとしてＳｉターゲットを用い、スパッタガスとしてＡｒガス（ガス圧１．３×１０-2Ｐａ～２．７×１０-2Ｐａ）を使用して、イオン加速電圧３００～１５００Ｖ、成膜速度０．０３～０．３０ｎｍ／ｓｅｃで厚さ４．５ｎｍとなるようにＳｉ膜を成膜し、次に、ターゲットとしてＭｏターゲットを用い、スパッタガスとしてＡｒガス（ガス圧１．３×１０-2Ｐａ～２．７×１０-2Ｐａ）を使用して、イオン加速電圧３００～１５００Ｖ、成膜速度０．０３～０．３０ｎｍ／ｓｅｃで厚さ２．３ｎｍとなるようにＭｏ膜を成膜することが好ましい。これを１周期として、Ｓｉ膜およびＭｏ膜を４０～５０周期積層させることによりＭｏ／Ｓｉ多層反射膜が成膜される。多層反射膜３を成膜する際、均一な成膜を得るために、回転体を用いて基板１を回転させながら成膜することが好ましい。
　本発明の多層反射膜付基板は、多層反射膜３表面が酸化されるのを防止するため、多層反射膜３の最上層は酸化されにくい材料の層とすることが好ましい。酸化されにくい材料の層は多層反射膜３のキャップ層として機能する。キャップ層として機能する酸化されにくい材料の層の具体例としては、Ｓｉ層を例示できる。多層反射膜がＭｏ／Ｓｉ多層反射膜である場合、最上層をＳｉ層とすることによって、該最上層をキャップ層として機能させることができる。その場合キャップ層の膜厚は、１１±２ｎｍであることが好ましい。
　本発明の多層反射膜付基板は、本発明の導電膜付基板を用いているため、導電膜付基板を静電チャックに固定して多層反射膜を成膜する際に、静電チャックと導電膜２との擦れによるパーティクルの発生が防止されている。このため、パーティクルによる表面欠陥が極めて少ない優れた多層反射膜付基板である。
　また、本発明の多層反射膜付基板では、基板の成膜面側で発生する応力と、基板の裏面側で発生する応力と、が打ち消し合う結果、応力が加わることによって生じる基板の変形を抑制できる。具体的には、ＥＵＶマスクブランクの製造に通常使用される１５２ｍｍ角の基板の場合、応力が加わることによって生じる基板の反り量を０．８μｍ以下、より好ましくは０．７μｍ以下、さらに好ましくは０．６μｍ以下に抑制できる。
　応力が加わることによって生じる基板の反り量が上記のように抑制されることにより、本発明の多層反射膜付基板を用いてＥＵＶマスクブランクを作製する際に、多層反射膜上に形成される吸収層の成膜精度が向上する効果が期待される。
　次に、本発明のＥＵＶマスクブランクについて説明する。図３は、本発明のＥＵＶマスクブランクの模式図である。図３において、多層反射膜３上には吸収層４が設けられている。ここで、基板１、導電膜２および多層反射膜３は、図２に示したもの（本発明の多層反射膜付基板）である。本発明のＥＵＶマスクブランクは、本発明の多層反射膜付基板を静電チャックに固定した後、マグネトロンスパッタリング法やイオンビームスパッタリング法といったスパッタリング法を用いて、多層反射膜３上に吸収層４を成膜することによって得られる。
　本発明のＥＵＶマスクブランクにおいて、多層反射膜３上に成膜される吸収層４の構成材料としては、ＥＵＶ光に対する吸収係数の高い材料、具体的には、Ｃｒ、Ｔａ、Ｐｄおよびこれらの窒化物などが挙げられる。中でも、ＴａおよびＰｄのうち少なくとも一方を主成分とする材料が、吸収層４の結晶状態がアモルファスになりやすく、該吸収層４表面の平滑性に優れる、表面粗さが小さいという理由で好ましい。本明細書において、ＴａおよびＰｄのうち少なくとも一方を主成分とする材料と言った場合、当該材料中ＴａあるいはＰｄのうち少なくとも一方を４０ａｔ％以上、好ましくは５０ａｔ％以上、より好ましくは５５ａｔ％以上含有する材料を意味する。ここで、当該材料はＴａおよびＰｄの両方を含有してもよく、ＴａＰｄが例示される。
　吸収層４に用いるＴａおよびＰｄのうち少なくとも一方を主成分とする材料は、ＴａあるいはＰｄ以外にＨｆ、Ｓｉ、Ｚｒ、Ｇｅ、Ｂ、ＮおよびＨからなる群から選ばれる少なくとも１種類の元素を含んでも良い。ＴａあるいはＰｄ以外に上記の元素を含有する材料の具体例としては、例えば、ＴａＮ、ＴａＮＨ、ＰｄＮ、ＰｄＮＨ、ＴａＰｄＮ、ＴａＰｄＮＨ、ＴａＨｆ、ＴａＨｆＮ、ＴａＢＳｉ、ＴａＢＳｉＨ、ＴａＢＳｉＮ、ＴａＢＳｉＮＨ、ＴａＢ、ＴａＢＨ、ＴａＢＮ、ＴａＢＮＨ、ＴａＳｉ、ＴａＳｉＮ、ＴａＧｅ、ＴａＧｅＮ、ＴａＺｒ、ＴａＺｒＮなどが挙げられる。
　吸収層４の厚さは、５０～１００ｎｍであることが好ましい。吸収層４の成膜方法は、スパッタリング法である限り特に限定されず、マグネトロンスパッタリング法またはイオンビームスパッタリング法のいずれであってもよい。
　イオンビームスパッタリング法を用いて、吸収層としてＴａＮ層を成膜する場合、ターゲットとしてＴａターゲットを用い、スパッタガスとしてＮ2ガス（ガス圧１．３×１０-2Ｐａ～２．７×１０-2Ｐａ）を使用して、電圧３００～１５００Ｖ、成膜速度０．０１～０．１ｎｍ／ｓｅｃで厚さ５０～１００ｎｍとなるように成膜することが好ましい。
　スパッタリング法を用いて、吸収層４を成膜する際、均一な成膜を得るために、回転体を用いて基板１を回転させながら成膜することが好ましい。
　本発明のＥＵＶマスクブランクにおいて、多層反射膜３と、吸収層４との間にバッファ層が存在してもよい。
　バッファ層を構成する材料としては、たとえば、Ｃｒ、Ａｌ、Ｒｕ、Ｔａおよびこれらの窒化物、ならびにＳｉＯ2、Ｓｉ3Ｎ4、Ａｌ2Ｏ3などが挙げられる。バッファ層は厚さ１０～６０ｎｍであることが好ましい。
　本発明のＥＵＶマスクブランクは、本発明の多層反射膜付基板を使用するため、多層反射膜にパーティクルによる表面欠陥が極めて少ない。しかも、該多層反射膜付基板を静電チャックに固定して吸収層を成膜する際に、静電チャックと導電膜２との擦れによるパーティクルの発生が防止されている。このため、吸収層もパーティクルによる表面欠陥が極めて少ない。
　このようなＥＵＶマスクブランクをパターニングすることで、表面欠陥の少ないＥＵＶマスクを形成できる。欠陥を減少させることで、欠点の少ない露光ができ、生産性にも優れる。
　さらに、本発明のＥＵＶマスクブランクでは、基板の成膜面側で発生する応力と、基板の裏面側で発生する応力とが打ち消し合う結果、応力が加わることによって生じる基板の変形を抑制できる。具体的には、ＥＵＶマスクブランクの製造に通常使用される１５２ｍｍ角の基板の場合、応力が加わることによって生じる基板の反り量を０．８μｍ以下、より好ましくは０．７μｍ以下、さらに好ましくは０．６μｍ以下に抑制できる。これにより、ＥＵＶマスクブランクをパターニングする際にパターンの位置精度が低下するおそれが解消される。また、該ＥＵＶマスクブランクから作製した反射型マスクを用いてパターン転写する際に、パターン位置ずれやパターン欠陥が発生するおそれが解消される。
　以下、実施例を用いて本発明をさらに説明するが、これらに限定して解釈されるものではない。
（実施例１）
　本実施例では、図１に示す導電膜付基板、すなわち、基板１の一方の面に二層構造の導電膜２（下層２１、上層２２）が形成された導電膜付基板を作製した。
　成膜用の基板１として、ＳｉＯ2－ＴｉＯ2系のガラス基板（外形６インチ（１５２．４ｍｍ）角、厚さが６．３ｍｍ）を使用した。このガラス基板の熱膨張係数は０．０２×１０-7／℃（２０℃における値。以下同じ。）であり、ヤング率は６７ＧＰａである。このガラス基板を研磨により、表面粗さ（ｒｍｓ）が０．１５ｎｍ以下の平滑な表面と１００ｎｍ以下の平坦度に形成した。
［下層２１の形成］
　基板１の表面上に、マグネトロンスパッタリング法を用いて、下層２１としてＣｒＯＨ膜を成膜した。具体的には、成膜チャンバー内を１×１０-4Ｐａ以下の真空にした後、Ｃｒターゲットを用いて、ＡｒとＯ2とＨ2の混合ガス雰囲気中でマグネトロンスパッタリングを行い、厚さ１０ｎｍの下層２１（ＣｒＯＨ膜）を形成した。下層２１（ＣｒＯＨ膜）の成膜条件は以下の通りである。
　　　ターゲット：Ｃｒターゲット
　　　スパッタガス：ＡｒとＯ2とＨ2の混合ガス（Ａｒ：２９.１ｖｏｌ％、Ｏ2：７０ｖｏｌ％、Ｈ2：０．９ｖｏｌ％、ガス圧：０．１Ｐａ）
　　　投入電力：１５００Ｗ
　　　成膜速度：０．２３ｎｍ／ｓｅｃ
　　　膜厚：１０ｎｍ
［下層２１（ＣｒＯＨ膜）の組成分析］
　下層２１の組成を、Ｘ線光電子分光装置（Ｘ－ｒａｙ　Ｐｈｏｔｏｅｌｅｃｔｒｏｎ　Ｓｐｅｃｔｒｏｍｅｔｅｒ）（ＰＥＲＫＩＮ　ＥＬＥＭＥＲ－ＰＨＩ社製）、ラザフォード後方散乱分光装置（Ｒｕｔｈｅｒｆｏｒｄ　Ｂａｃｋ　Ｓｃａｔｔｅｒｉｎｇ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）（神戸製鋼社製）を用いて測定した。下層２１の組成比（ａｔ％）は、Ｃｒ：Ｏ：Ｈ＝７１．８：２７．９：０．３であった。また、ＣｒとＯの組成比（ａｔ％）は、Ｃｒ：Ｏ＝２．４：１であった。
［下層２１の結晶状態］
　下層２１の結晶状態を、Ｘ線回折装置（Ｘ－Ｒａｙ　Ｄｉｆｆｒａｃｔｍｅｔｅｒ）（ＲＩＧＡＫＵ社製）で確認した。得られる回折ピークにはシャープなピークが見られないことから、下層２１の結晶状態がアモルファス構造または微結晶構造であることを確認した。
［上層２２の形成］
　次に、下層２１上に、マグネトロンスパッタリング法を用いて、上層２２としてＣｒＮＨ膜を成膜した。具体的には、成膜チャンバー内を１×１０-4Ｐａ以下の真空にした後、Ｃｒターゲットを用いて、ＡｒとＮ2とＨ2の混合ガス雰囲気中でマグネトロンスパッタリングを行い、厚さ１４０ｎｍの上層２２（ＣｒＮＨ膜）を形成した。上層２２（ＣｒＮＨ膜）の成膜条件は以下の通りである。
　　　ターゲット：Ｃｒターゲット
　　　スパッタガス：ＡｒとＮ2とＨ2の混合ガス（Ａｒ：５８．２ｖｏｌ％、Ｎ2：４０ｖｏｌ％、Ｈ2：１．８ｖｏｌ％、ガス圧：０．１Ｐａ）
　　　投入電力：１５００Ｗ
　　　成膜速度：０．１８ｎｍ／ｓｅｃ
　　　膜厚：１４０ｎｍ
［上層２２（ＣｒＮＨ膜）の組成分析］
　下層２１と同様の手順で上層２２の組成を、Ｘ線電子分光装置を用いて測定した。上層２２の組成比（ａｔ％）は、Ｃｒ：Ｎ：Ｈ＝８６．０：１３．７：０．３であった。また、ＣｒとＮの組成比（ａｔ％）は、Ｃｒ：Ｎ＝３．１：０．５であった。
［上層２２の結晶状態］
　下層２１と同様の手順で上層２２の結晶状態をＸ線回折装置で確認した。得られる回折ピークにはシャープなピークが見られないことから、上層２２の結晶状態がアモルファス構造または微結晶構造であることを確認した。
［導電膜２のシート抵抗］
　上記の手順で形成した二層構造の導電膜２のシート抵抗を、四探針測定器を用いて測定した。導電膜２のシート抵抗値は７．５Ω／□であった。
［導電膜２の表面粗さ（ｒｍｓ）］
　上記の手順で形成した二層構造の導電膜２の表面粗さを、原子間力顕微鏡（ＳＩＩ社製、ＳＰＩ－３８００）を用いて、ｄｙｎａｍｉｃ　ｆｏｒｃｅ　ｍｏｄｅで測定した。表面粗さの測定領域は１μｍ×１μｍであり、カンチレバーには、ＳＩ－ＤＦ４０（ＳＩＩ社製）を用いた。導電膜２の表面粗さ（ｒｍｓ）は、０．２ｎｍであった。
［導電膜２表面の欠陥評価］
　上記手順で形成した二層構造の導電膜２表面におけるパーティクル個数を、欠陥検査装置（Ｍ１３５０、レーザーテック社製）を用いて測定した。その結果、パーティクル個数は０．０２５個／ｃｍ2であり、パーティクルによる欠点の少ない導電膜であることが確認された。なおパーティクル個数は、大きさが０．５μｍ以上のものとして測定した。
［導電膜２の密着性］
　上記手順で形成した二層構造の導電膜２表面に、ＪＩＳ Ｋ５４００に記載されている碁盤目試験の方法に準じて、碁盤目をつけて試験片を作製した。次に、粘着テープ（ニチバン（株）製、セロハンテープ）を、試験片の碁盤目上に貼り付けた後、速やかに９０゜の方向に引っ張って剥離させ、１００個のマス目に剥離が起こるかどうか試験した。その結果、マス目の剥離は起こらなかった。
［導電膜２の膜応力］
　上記手順で形成した二層構造の導電膜２の膜応力を以下の手順で測定した。
　レーザー干渉計を用いて導電膜付基板の曲率半径を算出し、基板１のヤング率、ポアソン比と、導電膜２の膜厚と、を用いて内部応力を算出した。その結果、導電膜２に６００ＭＰａの圧縮応力が生じていることを確認した。
　次に、上記に記載の手順で得られた導電膜付基板を用いて、以下の手順で多層反射膜（Ｍｏ／Ｓｉ多層反射膜）を形成することによって、図２に示す多層反射膜付基板を作製した。
［多層反射膜の形成］
　上記手順で形成した導電膜２を静電チャックで吸着保持した状態で、該導電膜２に対して基板１の反対側（成膜面）に、イオンビームスパッタリング法を用いて多層反射膜３（Ｍｏ／Ｓｉ多層反射膜）を形成した。具体的には、Ｓｉ膜およびＭｏ膜を交互に成膜することを４０周期繰り返すことにより、合計膜厚２７２ｎｍ（（４．５ｎｍ（Ｓｉ膜）＋２．３ｎｍ（Ｍｏ膜）×４０）のＭｏ／Ｓｉ多層反射膜を形成した。最後にキャップ層として膜厚１１．０ｎｍになるようにＳｉ層を形成した。
　なお、Ｓｉ膜およびＭｏ膜の成膜条件は以下の通りである。
［Ｓｉ膜の成膜条件］
　　　ターゲット：Ｓｉターゲット（ホウ素ドープ）
　　　スパッタガス：Ａｒガス（ガス圧０．０２Ｐａ）
　　　電圧：７００Ｖ
　　　成膜速度：０．０７７ｎｍ／ｓｅｃ
　　　膜厚：４．５ｎｍ
［Ｍｏ膜の成膜条件］
　　　ターゲット：Ｍｏターゲット
　　　スパッタガス：Ａｒガス（ガス圧０．０２Ｐａ）
　　　電圧：７００Ｖ
　　　成膜速度：０．０６４ｎｍ／ｓｅｃ
　　　膜厚：２．３ｎｍ
［表面欠陥の評価］
　上記手順で形成された多層反射膜のパーティクル個数を、欠陥検査装置を用いて測定した。その結果、パーティクル個数は０．５個／ｃｍ2であり、多層反射膜の形成時にパーティクルがほとんど発生せず、パーティクルによる表面欠陥が少ない多層反射膜であることが確認された。なお、パーティクル個数は、大きさが０．１５μｍ以上のものとして測定した。
　次に、上記に記載の手順で得られた多層反射膜付基板を用いて、以下の手順で吸収層４を形成することによって、図３に示すＥＵＶマスクブランクを作製した。
［吸収層の形成］
　上記手順で形成された多層反射膜３（Ｍｏ／Ｓｉ多層反射膜）上に、ＥＵＶ光に対する吸収層４として、ＴａＮ層を、イオンビームスパッタリング法を用いて成膜して、ＥＵＶマスクブランクを得た。成膜条件は以下の通りであった。
［ＴａＮ層の成膜条件］
　　　ターゲット：Ｔａターゲット
　　　スパッタガス：Ｎ2ガス（ガス圧０．０２Ｐａ）
　　　電圧：７００Ｖ
　　　成膜速度：０．０１５ｎｍ／ｓｅｃ
　　　膜厚：７０ｎｍ
［表面欠陥の評価］
　上記手順で作製したＥＵＶマスクブランクの吸収層表面のパーティクル個数についても上記と同様の手順で測定すると、２．０個／ｃｍ2であり、パーティクルによる表面欠陥が少ないＥＵＶマスクブランクであることが確認された。
［基板反り量測定］
　上記手順で作製したＥＵＶマスクブランクにおける基板の反り量を測定した。その結果、基板の反り量は０．５５μｍであった。
　なお、基板の反り量は、レーザ干渉計で形状を測定し、測定領域の基板面の全データの最小二乗法によって算出した仮想平面を基準面として、測定領域での正の最大値と負の最小値の差により算出した。
（実施例２）
　本実施例では、実施例１における、二層構造の導電膜２（下層２１、上層２２）の各層の膜厚のみを変え、それ以外は実施例１と同じ条件、同じ手順で導電膜付基板、多層反射膜付基板、そしてＥＵＶマスクブランクを作製した。
　［下層２１の形成］
　実施例１と同じＳｉＯ2－ＴｉＯ2系のガラス基板（基板１）の表面上に、マグネトロンスパッタリング法を用いて、下層２１としてＣｒＯＨ膜を成膜した。具体的には、成膜チャンバー内を１×１０-4Ｐａ以下の真空にした後、Ｃｒターゲットを用いて、ＡｒとＯ2とＨ2の混合ガス雰囲気中でマグネトロンスパッタリングを行い、厚さ２０ｎｍの下層２１（ＣｒＯＨ膜）を形成した。下層２１（ＣｒＯＨ膜）の成膜条件は以下の通りである。
　　　ターゲット：Ｃｒターゲット
　　　スパッタガス：ＡｒとＯ2とＨ2の混合ガス（Ａｒ：２９.１ｖｏｌ％、Ｏ2：７０ｖｏｌ％、Ｈ2：０．９ｖｏｌ％、ガス圧：０．１Ｐａ）
　　　投入電力：１５００Ｗ
　　　成膜速度：０．２３ｎｍ／ｓｅｃ
　　　膜厚：２０ｎｍ
［下層２１（ＣｒＯＨ膜）組成分析および結晶状態］
　実施例１と同じ装置、条件で測定したところ、下層２１の組成比（ａｔ％）は、Ｃｒ：Ｏ：Ｈ＝７１．８：２７．９：０．３であり、下層２１の結晶状態がアモルファス構造または微結晶構造であることを確認した。
［上層２２の形成］
　次に、下層２１上に、マグネトロンスパッタリング法を用いて、上層２２としてＣｒＮＨ膜を成膜した。具体的には、成膜チャンバー内を１×１０-4Ｐａ以下の真空にした後、Ｃｒターゲットを用いて、ＡｒとＮ2とＨ2の混合ガス雰囲気中でマグネトロンスパッタリングを行い、厚さ１８０ｎｍの上層２２（ＣｒＮＨ膜）を形成した。上層２２（ＣｒＮＨ膜）の成膜条件は以下の通りである。
　　　ターゲット：Ｃｒターゲット
　　　スパッタガス：ＡｒとＮ2とＨ2の混合ガス（Ａｒ：５８．２ｖｏｌ％、Ｎ2：４０ｖｏｌ％、Ｈ2：１．８ｖｏｌ％、ガス圧：０．１Ｐａ）
　　　投入電力：１５００Ｗ
　　　成膜速度：０．１８ｎｍ／ｓｅｃ
　　　膜厚：１８０ｎｍ
［下層２２（ＣｒＮＨ膜）組成分析および結晶状態］
　実施例１と同じ装置、条件で測定したところ、上層２２の組成比（ａｔ％）は、Ｃｒ：Ｎ：Ｈ＝８６．０：１３．７：０．３であり、上層２２の結晶状態がアモルファス構造または微結晶構造であることを確認した。
［導電膜２のシート抵抗］
　上記の手順で形成した二層構造の導電膜２のシート抵抗を、四探針測定器を用いて測定した。導電膜２のシート抵抗値は５．４Ω／□であった。
［導電膜２の表面粗さ（ｒｍｓ）］
　上記の手順で形成した二層構造の導電膜２の表面粗さを、実施例１と同じ装置、条件で測定したところ、導電膜２の表面粗さ（ｒｍｓ）は、０．２ｎｍであった。
［導電膜２表面の欠陥評価］
　上記手順で形成した二層構造の導電膜２表面におけるパーティクル個数を、実施例１と同じ装置、条件で測定したところ、パーティクル個数は０．０２０個／ｃｍ2であり、パーティクルによる欠点の少ない導電膜であることが確認された。
［導電膜２の密着性］
　上記手順で形成した二層構造の導電膜２表面の密着性について、実施例１と同じ条件で調べたところ、１００個のマス目に剥離は起こらなかった。
［導電膜２の膜応力］
　上記手順で形成した二層構造の導電膜２の膜応力を実施例１と同じ条件で調べたところ、導電膜２に５９０ＭＰａの圧縮応力が生じていることを確認した。
［多層反射膜の形成および表面欠陥の評価］
　次に、上記に記載の手順で得られた導電膜付基板を用いて、実施例１と同じ条件で多層反射膜（Ｍｏ／Ｓｉ多層反射膜）を形成することによって、図２に示す多層反射膜付基板を作製した。上記手順で形成された多層反射膜のパーティクル個数を、欠陥検査装置を用いて測定した。その結果、パーティクル個数は０．３個／ｃｍ2であり、多層反射膜の形成時にパーティクルがほとんど発生せず、パーティクルによる表面欠陥が少ない多層反射膜であることが確認された。
［吸収層の形成および表面欠陥の評価］
　次に、上記に記載の手順で得られた多層反射膜付基板を用いて、実施例１と同じ条件で吸収層４を形成することによって、図３に示すＥＵＶマスクブランクを作製した。上記手順で作製したＥＵＶマスクブランクの吸収層表面のパーティクル個数についても上記と同様の手順で測定すると、０．７個／ｃｍ2であり、パーティクルによる表面欠陥が少ないＥＵＶマスクブランクであることが確認された。
［基板反り量測定］
　上記手順で作製したＥＵＶマスクブランクにおける基板の反り量を測定した。その結果、基板の反り量は０．４７μｍであった。
（比較例１）
　比較例１では、基板上に導電膜としてＣｒＮ膜を、マグネトロンスパッタリング法を用いて形成した導電膜付基板を作製した。ＣｒＮ膜の成膜条件は以下の通りである。
　　　ターゲット：Ｃｒターゲット
　　　スパッタガス：ＡｒとＮ2の混合ガス（Ａｒ：３０ｖｏｌ％、Ｎ2：７０ｖｏｌ％、ガス圧：０．１Ｐａ）
　　　投入電力：１５００Ｗ
　　　成膜速度：０．１０ｎｍ／ｓｅｃ
　　　膜厚：１４０ｎｍ
　実施例１と同様の手順で導電膜中の組成分析を行ったところ、導電膜の組成比（ａｔ％）は、Ｃｒ：Ｎ：Ｏ＝５５．４：４２．５：２．１であった。
　また、導電膜の結晶状態を、Ｘ線回折装置を用いて確認すると、得られる回折ピークにシャープなピークが見られることから、導電膜が結晶構造であることが確認された。
　また、実施例１と同様の方法で導電膜のシート抵抗値を測定すると７５Ω／□であった。
　また、実施例１と同様の方法で導電膜の表面粗さ（ｒｍｓ）を測定すると、０．５２ｎｍであった。
　また、実施例１と同様の方法で、導電膜表面の欠陥評価を実施したところ、パーティクル数は１．０個/ｃｍ2以上でありパーティクルによる欠点の多い導電膜であることが確認された。
　また、実施例１と同様の方法で、導電膜の密着性を評価した結果、膜剥がれが発生することが確認された。
　また、実施例１と同様の方法で導電膜の膜応力を測定したところ、導電膜に５５０ＭＰａの圧縮応力が生じていることを確認した。
　また、実施例１と同様の手順で基板の成膜面にＭｏ／Ｓｉ多層反射膜を成膜して多層反射膜付基板を作製し、多層反射膜のパーティクル個数を欠陥検査装置を用いて測定した。その結果、パーティクル個数は１０個／ｃｍ2以上であり、パーティクルによる表面欠陥が非常に多い多層反射膜であることが確認された。
　上記の手順で作製した多層反射膜付基板に、実施例１と同様の手順で吸収層を形成してＥＵＶマスクブランクを作製した。作製したＥＵＶマスクブランクの吸収層表面のパーティクル個数を欠陥検査装置を用いて測定した。その結果、パーティクル個数は１０個／ｃｍ2以上であり、パーティクルによる表面欠陥が非常に多いＥＵＶマスクブランクであることが確認された。
　また、上記手順で作製したＥＵＶマスクブランクにおける基板の反り量を測定したところ基板の反り量は０．６μｍであった。
（比較例２）
　比較例２では、基板上に導電膜としてＣｒＮ膜をマグネトロンスパッタリング法を用いて形成した導電膜付基板を作製した。ＣｒＮ膜の成膜条件は以下の通りである。
　　　ターゲット：Ｃｒターゲット
　　　スパッタガス：ＡｒとＮ2の混合ガス（Ａｒ：６０ｖｏｌ％、Ｎ2：４０ｖｏｌ％、ガス圧：０．１Ｐａ）
　　　投入電力：１５００Ｗ
　　　成膜速度：０．１５ｎｍ／ｓｅｃ
　　　膜厚：１４０ｎｍ
　実施例１と同様の手順で導電膜の組成分析を行ったところ、導電膜の組成比（ａｔ％）は、Ｃｒ：Ｎ＝８５．０：１５．０であった。
　また、導電膜の結晶状態をＸ線回折装置を用いて確認すると、得られる回折ピークにはシャープなピークが見られないことから、導電膜の結晶状態がアモルファス構造または微結晶構造であることを確認した。
　また、実施例１と同様の方法で導電膜のシート抵抗値を測定すると６．８Ω／□であった。
　また、実施例１と同様の方法で導電膜の表面粗さ（ｒｍｓ）を測定すると、０．２１ｎｍであった。
　また、実施例１と同様の方法で導電膜表面の欠陥評価を実施したところ、パーティクル数は０．０２５個/ｃｍ2以下であり、パーティクルによる欠点の非常に少ない導電膜であることが確認された。
　また、実施例１と同様の方法で、導電膜の密着性を評価した結果、膜剥がれが発生することが確認された。
　また、実施例１と同様の方法で導電膜の膜応力を測定したところ、導電膜に５５ＭＰａの引っ張り応力が生じていることを確認した。
　また、実施例１と同様の手順で基板の成膜面にＭｏ／Ｓｉ多層反射膜を成膜して多層反射膜付基板を作製し、多層反射膜のパーティクル個数を欠陥検査装置を用いて測定した。
　その結果、パーティクル個数は１０個／ｃｍ2以上であり、パーティクルによる表面欠陥が非常に多い多層反射膜であることが確認された。
　上記の手順で作製した多層反射膜付基板に、実施例１と同様の手順で吸収層を形成してＥＵＶマスクブランクを作製した。作製したＥＵＶマスクブランクの吸収層表面のパーティクル個数を欠陥検査装置を用いて測定した。その結果、パーティクル個数は１０個／ｃｍ2以上であり、パーティクルによる表面欠陥が非常に多いＥＵＶマスクブランクであることが確認された。
　また、上記手順で作製したＥＵＶマスクブランクにおける基板の反り量を測定したところ基板の反り量は１．１μｍであり、基板の反り量が大きいことが確認された。
（比較例３）
　比較例３では、基板上に導電膜としてＣｒＮＨ膜をマグネトロンスパッタリング法を用いて形成した導電膜付基板を作製した。ＣｒＮＨ膜の成膜条件は以下の通りである。
　　　ターゲット：Ｃｒターゲット
　　　スパッタガス：ＡｒとＨ2とＮ2の混合ガス（Ａｒ：５８．２ｖｏｌ％、Ｈ2：１．８ｖｏｌ％、Ｎ2：４０ｖｏｌ％、ガス圧：０．１Ｐａ）
　　　投入電力：１５００Ｗ
　　　成膜速度：０．１５ｎｍ／ｓｅｃ
　　　膜厚：１４０ｎｍ
　実施例１と同様の手順で導電膜の組成分析を行ったところ、導電膜の組成比（ａｔ％）は、Ｃｒ：Ｎ：Ｈ＝８５．２：１３．９：０．９であった。
　また、導電膜の結晶状態をＸ線回折装置を用いて確認すると、得られる回折ピークにはシャープなピークが見られないことから、導電膜の結晶状態がアモルファス構造または微結晶構造であることを確認した。
　また、実施例１と同様の方法で導電膜のシート抵抗値を測定すると７．１Ω／□であった。
　また、実施例１と同様の方法で導電膜の表面粗さ（ｒｍｓ）を測定すると、０．２２ｎｍであった。
　また、実施例１と同様の方法で導電膜表面の欠陥評価を実施したところ、パーティクル数は０．０２５個/ｃｍ2以下であり、パーティクルによる欠点の非常に少ない導電膜であることが確認された。
　また、実施例１と同様の方法で、導電膜の密着性を評価した結果、膜剥がれが発生することが確認された。
　また、実施例１と同様の方法で導電膜の膜応力を測定したところ、導電膜に５６７ＭＰａの圧縮応力が生じていることを確認した。
　また、実施例１と同様の手順で基板の成膜面にＭｏ／Ｓｉ多層反射膜を成膜して多層反射膜付基板を作製し、多層反射膜のパーティクル個数を欠陥検査装置を用いて測定した。その結果、パーティクル個数は１０個/ｃｍ2以上であり、パーティクルによる表面欠陥の多い多層反射膜であることが確認された。
　上記の手順で作製した多層反射膜付基板に、実施例１と同様の手順で吸収層を形成してＥＵＶマスクブランクを作製した。作製したＥＵＶマスクブランクの吸収層表面のパーティクル個数を欠陥検査装置を用いて測定した。その結果、パーティクル個数は１０個/ｃｍ2以上であり、パーティクルによる表面欠陥の多いＥＵＶマスクブランクであることが確認された。
　また、上記手順で作製したＥＵＶマスクブランクにおける基板の反り量を測定したところ基板の反り量は０．６３μｍであった。
（比較例４） 
　比較例４では、基板上に二層構造の導電膜の下層としてＣｒＯ膜、上層としてＣｒＮ膜をマグネトロンスパッタリング法を用いて形成した導電膜付基板を作製した。ＣｒＯ膜、ＣｒＮ膜の成膜条件はそれぞれ以下の通りである。
ＣｒＯ膜の成膜条件
　　　ターゲット：Ｃｒターゲット
　　　スパッタガス：ＡｒとＯ2の混合ガス（Ａｒ：３０ｖｏｌ％、Ｏ2：７０ｖｏｌ％、ガス圧：０．１Ｐａ）
　　　投入電力：１５００Ｗ
　　　成膜速度：０．２４ｎｍ／ｓｅｃ
　　　膜厚：１０ｎｍ
ＣｒＮ膜の成膜条件
　　　ターゲット：Ｃｒターゲット
　　　スパッタガス：ＡｒとＮ2の混合ガス（Ａｒ：６０ｖｏｌ％、Ｎ2：４０ｖｏｌ％、ガス圧：０．１Ｐａ）
　　　投入電力：１５００Ｗ
　　　成膜速度：０．１８ｎｍ／ｓｅｃ
　　　膜厚：１４０ｎｍ
　実施例１と同様の手順で導電膜の下層（ＣｒＯ膜）の組成分析を行ったところ、導電膜の下層の組成比（ａｔ％）は、Ｃｒ：Ｏ＝８５．８：１４．２であった。
　導電膜の上層（ＣｒＮ膜）の組成分析を行ったところ、導電膜の上層（ＣｒＮ膜）の組成比（ａｔ％）は、Ｃｒ：Ｎ＝８６．０：１４．０であった。
　また、導電膜の下層（ＣｒＯ膜）の結晶状態をＸ線回折装置を用いて確認すると、得られる回折ピークにはシャープなピークが見られないことから、導電膜の結晶状態がアモルファス構造または微結晶構造であることを確認した。
　また、導電膜の上層（ＣｒＮ膜）の結晶状態をＸ線回折装置を用いて確認すると、得られる回折ピークにはシャープなピークが見られないことから、導電膜の結晶状態がアモルファス構造または微結晶構造であることを確認した。
　また、実施例１と同様の方法で導電膜のシート抵抗値を測定すると７．８Ω／□であった。
　また、実施例１と同様の方法で導電膜の表面粗さ（ｒｍｓ）を測定すると、０．２０ｎｍであった。
　また、実施例１と同様に導電膜表面の欠陥評価をしたところ、パーティクル数は０．０２５個/ｃｍ2以下であり、パーティクルによる欠点の非常に少ない導電膜であることが確認された。
　また、実施例１と同様の方法で、導電膜の密着性を評価した結果、膜剥がれは発生せず密着性が高いことが確認された。
　また、実施例１と同様の方法で導電膜の膜応力を測定したところ、導電膜に６５ＭＰａの引っ張り応力が生じていることを確認した。
　また、実施例１と同様の手順で基板の成膜面にＭｏ／Ｓｉ多層反射膜を成膜して多層反射膜付基板を作製し、多層反射膜のパーティクル個数を欠陥検査装置を用いて測定した。その結果、パーティクル個数は０．０２５個/ｃｍ2以下であり、パーティクルによる表面欠陥の非常に少ない多層反射膜であることが確認された。
　上記の手順で作製した多層反射膜付基板に、実施例１と同様の手順で吸収層を形成してＥＵＶマスクブランクを作製した。作製したＥＵＶマスクブランクの吸収層表面のパーティクル個数を欠陥検査装置を用いて測定した。その結果、パーティクル個数は０．０２５個/ｃｍ2以下であり、パーティクルによる表面欠陥の非常に少ないＥＵＶマスクブランクであることが確認された。
　また、上記手順で作製したＥＵＶマスクブランクにおける基板の反り量を測定したところ基板の反り量は１．１μｍであり、基板の反り量が大きいことが確認された。
　本発明の導電膜付基板によれば、導電膜のシート抵抗を低くしつつ、基板からの導電膜の剥離の発生を抑制できるとともに、導電膜表面の表面粗さが小さいことにより、導電膜付基板と静電チャックとの密着性が向上し、また静電チャックによるチャック力を向上する。この結果、静電チャックとの密着性が向上することにより、静電チャックと基板との擦れによるパーティクルの発生が防止され、導電膜付基板を静電チャックに固定してＥＵＶマスクブランクを製造する際、特に有用である。
　なお、２０１１年２月４日に出願された日本特許出願２０１１－０２２７６９号の明細書、特許請求の範囲、図面及び要約書の全内容をここに引用し、本発明の開示として取り入れるものである。
　　１：基板
　　２：導電膜
　　２１：下層
　　２２：上層
　　３：多層反射膜
　　４：吸収層

Claims (19)

  1. 　基板上に導電膜が形成された、ＥＵＶリソグラフィ用反射型マスクブランクの製造に使用される導電膜付基板であって、
    　前記導電膜が、基板側に形成される層（下層）と、前記下層の上に形成される層（上層）の少なくとも二層を有し、
    　前記導電膜の下層が、クロム（Ｃｒ）、酸素（Ｏ）および水素（Ｈ）を含有し、前記導電膜の上層が、クロム（Ｃｒ）、窒素（Ｎ）および水素（Ｈ）を含有することを特徴とする導電膜付基板。
  2. 　前記導電膜の下層におけるＣｒおよびＯの合計含有率が８５～９９．９ａｔ％であり、Ｈの含有率が０．１～１５ａｔ％である請求項１に記載の導電膜付基板。
  3. 　前記導電膜の下層におけるＣｒとＯの組成比（原子比）がＣｒ：Ｏ＝９：１～３：７である請求項２に記載の導電膜付基板。
  4. 　前記導電膜の上層におけるＣｒおよびＮの合計含有率が８５～９９．９ａｔ％であり、Ｈの含有率が０．１～１５ａｔ％である請求項１～３のいずれか１項に記載の導電膜付基板。
  5. 　前記導電膜の上層におけるＣｒとＮの組成比（原子比）がＣｒ：Ｎ＝９．５：０．５～３：７である請求項４に記載の導電膜付基板。
  6. 　前記導電膜の下層の膜厚が、１～３０ｎｍである請求項１～５のいずれか１項に記載の導電膜付基板。
  7. 　前記導電膜の上層の膜厚が、５０～３００ｎｍである請求項１～６のいずれか１項に記載の導電膜付基板。
  8. 　前記導電膜のシート抵抗値が、２０Ω／□以下である請求項１～７のいずれか１項に記載の導電膜付基板。
  9. 　前記導電膜が、３００ＭＰａ～９００ＭＰａの圧縮応力を有する請求項１～８のいずれか１項に記載の導電膜付基板。
  10. 　前記導電膜の下層の結晶状態が、アモルファスである請求項１～９のいずれか１項に記載の導電膜付基板。
  11. 　前記導電膜の上層の結晶状態が、アモルファスである請求項１～１０のいずれか１項に記載の導電膜付基板。
  12. 　前記導電膜の表面粗さ（ｒｍｓ）が０．５ｎｍ以下である請求項１～１１のいずれか１項に記載の導電膜付基板。
  13. 　前記導電膜の下層が、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、ネオン（Ｎｅ）、クリプトン（Ｋｒ）、およびキセノン（Ｘｅ）からなる群から選ばれる少なくとも１種を含む不活性ガスと、酸素（Ｏ2）と、水素（Ｈ2）と、を含む雰囲気中でＣｒターゲットを用いたスパッタリング法を行うことにより形成され、スパッタ中の雰囲気温度が６０～１２０℃である請求項１～１２のいずれか１項に記載の導電膜付基板。
  14. 　前記導電膜の上層が、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、ネオン（Ｎｅ）、クリプトン（Ｋｒ）、およびキセノン（Ｘｅ）からなる群から選ばれる少なくとも１種を含む不活性ガスと、窒素（Ｎ2）と、水素（Ｈ2）と、を含む雰囲気中でＣｒターゲットを用いたスパッタリング法を行うことにより形成され、スパッタ中の雰囲気温度が６０～１２０℃である請求項１～１３のいずれか１項に記載の導電膜付基板。
  15. 　請求項１～１４のいずれか１項に記載の導電膜付基板の前記導電膜が設けられた面に対して、反対側に多層反射膜を形成してなるＥＵＶリソグラフィ用反射型マスクブランクの多層反射膜付基板。
  16. 　請求項１５に記載の多層反射膜付基板において、当該基板の反り量が０．８μｍ以下である多層反射膜付基板。
  17. 　請求項１５または１６に記載の多層反射膜付基板の多層反射膜上に吸収層を形成してなるＥＵＶリソグラフィ用反射型マスクブランク。
  18. 　請求項１７に記載の多層反射膜付基板の多層反射膜上に吸収層を形成してなるＥＵＶリソグラフィ用反射型マスクブランクにおいて、前記基板の反り量が０．８μｍ以下であるＥＵＶリソグラフィ用反射型マスクブランク。
  19. 　請求項１７または１８に記載のＥＵＶリソグラフィ用反射型マスクブランクをパターニングしたＥＵＶリソグラフィ用反射型マスク。
PCT/JP2012/052542 2011-02-04 2012-02-03 導電膜付基板、多層反射膜付基板、およびｅｕｖリソグラフィ用反射型マスクブランク WO2012105698A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112012000658T DE112012000658T5 (de) 2011-02-04 2012-02-03 Substrat mit leitendem Film, Substrat mit Mehrschicht-Reflexionsfilm und Reflexionsmaskenrohling für eine EUV-Lithographie
KR1020137020119A KR101857844B1 (ko) 2011-02-04 2012-02-03 도전막이 형성된 기판, 다층 반사막이 형성된 기판, 및 ｅｕｖ 리소그래피용 반사형 마스크 블랭크
JP2012555995A JP5888247B2 (ja) 2011-02-04 2012-02-03 導電膜付基板、多層反射膜付基板、およびｅｕｖリソグラフィ用反射型マスクブランク
US13/956,898 US9086629B2 (en) 2011-02-04 2013-08-01 Substrate with conductive film, substrate with multilayer reflective film and reflective mask blank for EUV lithography

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-022769 2011-02-04
JP2011022769 2011-02-04

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/956,898 Continuation US9086629B2 (en) 2011-02-04 2013-08-01 Substrate with conductive film, substrate with multilayer reflective film and reflective mask blank for EUV lithography

Publications (1)

Publication Number Publication Date
WO2012105698A1 true WO2012105698A1 (ja) 2012-08-09

Family

ID=46602898

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/052542 WO2012105698A1 (ja) 2011-02-04 2012-02-03 導電膜付基板、多層反射膜付基板、およびｅｕｖリソグラフィ用反射型マスクブランク

Country Status (5)

Country Link
US (1) US9086629B2 (ja)
JP (1) JP5888247B2 (ja)
KR (1) KR101857844B1 (ja)
DE (1) DE112012000658T5 (ja)
WO (1) WO2012105698A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150122066A (ko) * 2014-04-22 2015-10-30 아사히 가라스 가부시키가이샤 Euv 리소그래피용 반사형 마스크 블랭크, 그 마스크 블랭크용 기능막이 형성된 기판 및 그들의 제조 방법
WO2016043147A1 (ja) * 2014-09-17 2016-03-24 Hoya株式会社 反射型マスクブランク及びその製造方法、反射型マスク及びその製造方法、並びに半導体装置の製造方法
JP2016063020A (ja) * 2014-09-17 2016-04-25 Hoya株式会社 反射型マスクブランク及びその製造方法、反射型マスクの製造方法、並びに半導体装置の製造方法
KR20160061913A (ko) 2013-09-27 2016-06-01 호야 가부시키가이샤 도전막 부착 기판, 다층 반사막 부착 기판, 반사형 마스크 블랭크 및 반사형 마스크, 그리고 반도체 장치의 제조방법
JP2017102475A (ja) * 2017-02-06 2017-06-08 旭硝子株式会社 Ｅｕｖリソグラフィ用反射型マスクブランク、および、ｅｕｖリソグラフィ用反射型マスク
JP2018106183A (ja) * 2018-02-07 2018-07-05 旭硝子株式会社 Ｅｕｖリソグラフィ用反射型マスクブランク、および、ｅｕｖリソグラフィ用反射型マスク
WO2018135468A1 (ja) * 2017-01-17 2018-07-26 Hoya株式会社 導電膜付き基板、多層反射膜付き基板、反射型マスクブランク、反射型マスク及び半導体装置の製造方法
CN108463747A (zh) * 2016-01-12 2018-08-28 Asml荷兰有限公司 具有针对氢输运的阻挡层的euv元件
JP2019035848A (ja) * 2017-08-15 2019-03-07 Ａｇｃ株式会社 反射型マスクブランク、および反射型マスク
WO2021039163A1 (ja) * 2019-08-30 2021-03-04 Hoya株式会社 導電膜付基板、反射型マスクブランク及び反射型マスク、並びに半導体デバイスの製造方法
US11249385B2 (en) 2017-01-17 2022-02-15 Hoya Corporation Reflective mask blank, reflective mask, method of manufacturing same, and method of manufacturing semiconductor device
TWI855125B (zh) 2019-08-30 2024-09-11 日商Ｈｏｙａ股份有限公司 附導電膜之基板、反射型光罩基底及反射型光罩、以及半導體裝置之製造方法
US12105411B2 (en) 2019-09-04 2024-10-01 Hoya Corporation Substrate with multilayer reflective film, reflective mask blank, reflective mask, and method for manufacturing semiconductor device

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013077430A1 (ja) 2011-11-25 2013-05-30 旭硝子株式会社 Ｅｕｖリソグラフィ用反射型マスクブランクおよびその製造方法
JP6287099B2 (ja) 2013-05-31 2018-03-07 旭硝子株式会社 Ｅｕｖリソグラフィ用反射型マスクブランク
JP6451561B2 (ja) * 2015-09-03 2019-01-16 信越化学工業株式会社 フォトマスクブランク
US10775693B2 (en) * 2016-12-07 2020-09-15 Fundacio Institut De Ciencies Fotoniques Transparent and electrically conductive coatings containing nitrides, borides or carbides
JP6900872B2 (ja) * 2016-12-26 2021-07-07 信越化学工業株式会社 フォトマスクブランク及びその製造方法
CN108315712B (zh) * 2018-02-05 2019-12-31 京东方科技集团股份有限公司 掩膜版
KR20200013567A (ko) 2018-11-19 2020-02-07 부경호 극자외선(euv) 노광에 사용되는 마스크 및 극자외선 노광방법
DE102019100839A1 (de) * 2019-01-14 2020-07-16 Advanced Mask Technology Center Gmbh & Co. Kg Fotomaskenanordnung mit reflektierender fotomaske und verfahren zum herstellen einer reflektierenden fotomaske
KR102329959B1 (ko) 2020-07-28 2021-11-22 서광석 파이프 랙에 안착되는 파이프의 리프팅 시스템 및 이를 위한 리프팅 장치
KR102464780B1 (ko) * 2020-09-02 2022-11-09 주식회사 에스앤에스텍 도전막을 구비하는 블랭크마스크 및 이를 이용하여 제작된 포토마스크
US11852965B2 (en) 2020-10-30 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Extreme ultraviolet mask with tantalum base alloy absorber
WO2023054037A1 (ja) * 2021-09-28 2023-04-06 Ａｇｃ株式会社 Ｅｕｖリソグラフィ用反射型マスクブランクおよび導電膜付き基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210093A (ja) * 2003-12-25 2005-08-04 Hoya Corp 多層反射膜付き基板、露光用反射型マスクブランクス及び露光用反射型マスク、並びにそれらの製造方法
WO2007069417A1 (ja) * 2005-12-12 2007-06-21 Asahi Glass Company, Limited Ｅｕｖリソグラフィ用反射型マスクブランク、および該マスクブランク用の導電膜付基板
WO2008072706A1 (ja) * 2006-12-15 2008-06-19 Asahi Glass Company, Limited Ｅｕｖリソグラフィ用反射型マスクブランク、および該マスクブランク用の機能膜付基板
JP2010045317A (ja) * 2008-08-18 2010-02-25 Toppan Printing Co Ltd 反射型フォトマスク、把持装置、露光装置及び露光方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4959080B2 (ja) 1999-06-07 2012-06-20 エクストリーム、ウルトラバイオレット、リミテッド、ライアビリティ、カンパニー 反射マスク基板のコーティング
US20050238922A1 (en) 2003-12-25 2005-10-27 Hoya Corporation Substrate with a multilayer reflection film, reflection type mask blank for exposure, reflection type mask for exposure and methods of manufacturing them
JP5036544B2 (ja) * 2005-09-09 2012-09-26 Ｈｏｙａ株式会社 フォトマスクブランク、及びフォトマスクとその製造方法、並びに半導体装置の製造方法
US7678511B2 (en) 2006-01-12 2010-03-16 Asahi Glass Company, Limited Reflective-type mask blank for EUV lithography
GB2440981A (en) 2006-08-18 2008-02-20 Fujitsu Ltd Wireless multi-hop communication system
TW201035675A (en) 2009-01-28 2010-10-01 Asahi Glass Co Ltd Method of manufacturing reflective mask blanks for euv lithography
JP2011022769A (ja) 2009-07-15 2011-02-03 Toshiba Corp 電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210093A (ja) * 2003-12-25 2005-08-04 Hoya Corp 多層反射膜付き基板、露光用反射型マスクブランクス及び露光用反射型マスク、並びにそれらの製造方法
WO2007069417A1 (ja) * 2005-12-12 2007-06-21 Asahi Glass Company, Limited Ｅｕｖリソグラフィ用反射型マスクブランク、および該マスクブランク用の導電膜付基板
WO2008072706A1 (ja) * 2006-12-15 2008-06-19 Asahi Glass Company, Limited Ｅｕｖリソグラフィ用反射型マスクブランク、および該マスクブランク用の機能膜付基板
JP2010045317A (ja) * 2008-08-18 2010-02-25 Toppan Printing Co Ltd 反射型フォトマスク、把持装置、露光装置及び露光方法

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10209614B2 (en) 2013-09-27 2019-02-19 Hoya Corporation Conductive film coated substrate, multilayer reflective film coated substrate, reflective mask blank, reflective mask, and semiconductor device manufacturing method
KR20160061913A (ko) 2013-09-27 2016-06-01 호야 가부시키가이샤 도전막 부착 기판, 다층 반사막 부착 기판, 반사형 마스크 블랭크 및 반사형 마스크, 그리고 반도체 장치의 제조방법
KR20200047800A (ko) 2013-09-27 2020-05-07 호야 가부시키가이샤 도전막 부착 기판, 다층 반사막 부착 기판, 반사형 마스크 블랭크 및 반사형 마스크, 그리고 반도체 장치의 제조방법
US9746762B2 (en) 2013-09-27 2017-08-29 Hoya Corporation Conductive film coated substrate, multilayer reflective film coated substrate, reflective mask blank, reflective mask, and semiconductor device manufacturing method
US10527927B2 (en) 2013-09-27 2020-01-07 Hoya Corporation Conductive film coated substrate, multilayer reflective film coated substrate, reflective mask blank, reflective mask, and semiconductor device manufacturing method
KR20170120718A (ko) 2013-09-27 2017-10-31 호야 가부시키가이샤 도전막 부착 기판, 다층 반사막 부착 기판, 반사형 마스크 블랭크 및 반사형 마스크, 그리고 반도체 장치의 제조방법
JP2015215602A (ja) * 2014-04-22 2015-12-03 旭硝子株式会社 Ｅｕｖリソグラフィ用反射型マスクブランク、該マスクブランク用の機能膜付基板および、それらの製造方法
KR20150122066A (ko) * 2014-04-22 2015-10-30 아사히 가라스 가부시키가이샤 Euv 리소그래피용 반사형 마스크 블랭크, 그 마스크 블랭크용 기능막이 형성된 기판 및 그들의 제조 방법
KR102303884B1 (ko) 2014-04-22 2021-09-17 에이지씨 가부시키가이샤 Euv 리소그래피용 반사형 마스크 블랭크, 그 마스크 블랭크용 기능막이 형성된 기판 및 그들의 제조 방법
WO2016043147A1 (ja) * 2014-09-17 2016-03-24 Hoya株式会社 反射型マスクブランク及びその製造方法、反射型マスク及びその製造方法、並びに半導体装置の製造方法
US10347485B2 (en) 2014-09-17 2019-07-09 Hoya Corporation Reflective mask blank, method for manufacturing same, reflective mask, method for manufacturing same, and method for manufacturing semiconductor device
TWI664489B (zh) * 2014-09-17 2019-07-01 日商Ｈｏｙａ股份有限公司 反射型光罩基底及其製造方法、反射型光罩及其製造方法、以及半導體裝置之製造方法
US20170263444A1 (en) * 2014-09-17 2017-09-14 Hoya Corporation Reflective mask blank, method for manufacturing same, reflective mask, method for manufacturing same, and method for manufacturing semiconductor device
JP2016063020A (ja) * 2014-09-17 2016-04-25 Hoya株式会社 反射型マスクブランク及びその製造方法、反射型マスクの製造方法、並びに半導体装置の製造方法
CN108463747A (zh) * 2016-01-12 2018-08-28 Asml荷兰有限公司 具有针对氢输运的阻挡层的euv元件
US11249385B2 (en) 2017-01-17 2022-02-15 Hoya Corporation Reflective mask blank, reflective mask, method of manufacturing same, and method of manufacturing semiconductor device
JPWO2018135468A1 (ja) * 2017-01-17 2019-11-07 Ｈｏｙａ株式会社 導電膜付き基板、多層反射膜付き基板、反射型マスクブランク、反射型マスク及び半導体装置の製造方法
WO2018135468A1 (ja) * 2017-01-17 2018-07-26 Hoya株式会社 導電膜付き基板、多層反射膜付き基板、反射型マスクブランク、反射型マスク及び半導体装置の製造方法
JP2017102475A (ja) * 2017-02-06 2017-06-08 旭硝子株式会社 Ｅｕｖリソグラフィ用反射型マスクブランク、および、ｅｕｖリソグラフィ用反射型マスク
JP2019035848A (ja) * 2017-08-15 2019-03-07 Ａｇｃ株式会社 反射型マスクブランク、および反射型マスク
JP2018106183A (ja) * 2018-02-07 2018-07-05 旭硝子株式会社 Ｅｕｖリソグラフィ用反射型マスクブランク、および、ｅｕｖリソグラフィ用反射型マスク
WO2021039163A1 (ja) * 2019-08-30 2021-03-04 Hoya株式会社 導電膜付基板、反射型マスクブランク及び反射型マスク、並びに半導体デバイスの製造方法
JP2021039144A (ja) * 2019-08-30 2021-03-11 Hoya株式会社 導電膜付基板、反射型マスクブランク及び反射型マスク、並びに半導体デバイスの製造方法
JP7350571B2 (ja) 2019-08-30 2023-09-26 Hoya株式会社 導電膜付基板、反射型マスクブランク及び反射型マスク、並びに半導体デバイスの製造方法
TWI855125B (zh) 2019-08-30 2024-09-11 日商Ｈｏｙａ股份有限公司 附導電膜之基板、反射型光罩基底及反射型光罩、以及半導體裝置之製造方法
US12105411B2 (en) 2019-09-04 2024-10-01 Hoya Corporation Substrate with multilayer reflective film, reflective mask blank, reflective mask, and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
DE112012000658T5 (de) 2013-11-07
JPWO2012105698A1 (ja) 2014-07-03
US20130323630A1 (en) 2013-12-05
US9086629B2 (en) 2015-07-21
KR20140004157A (ko) 2014-01-10
JP5888247B2 (ja) 2016-03-16
KR101857844B1 (ko) 2018-05-14

Similar Documents

Publication Publication Date Title
JP5888247B2 (ja) 導電膜付基板、多層反射膜付基板、およびｅｕｖリソグラフィ用反射型マスクブランク
JP4978626B2 (ja) Ｅｕｖリソグラフィ用反射型マスクブランク、および該マスクブランク用の機能膜付基板
JP5082857B2 (ja) Ｅｕｖリソグラフィ用反射型マスクブランク、および該マスクブランク用の導電膜付基板
KR102407902B1 (ko) Euv 리소그래피용 반사형 마스크 블랭크, 그 마스크 블랭크용 기능막이 형성된 기판 및 그들의 제조 방법
US8288062B2 (en) Reflective mask blank for EUV lithography
TWI471902B (zh) A reflective mask base used in EUV microfilm
KR101317981B1 (ko) Ｅｕｖ 리소그래피용 반사형 마스크 블랭크 제조에 사용되는 스퍼터링 타겟
JP5971122B2 (ja) Ｅｕｖリソグラフィ用反射型マスクブランク
JP5533718B2 (ja) Ｅｕｖリソグラフィ用反射型マスクブランク、該マスクブランク用の機能膜付基板
WO2012026463A1 (ja) Ｅｕｖリソグラフィ用反射型マスクブランク
JP6186962B2 (ja) Ｅｕｖリソグラフィ用反射型マスクブランク、および、ｅｕｖリソグラフィ用反射型マスク
JP6186996B2 (ja) Ｅｕｖリソグラフィ用反射型マスクブランク、および、ｅｕｖリソグラフィ用反射型マスク
JP5333016B2 (ja) Ｅｕｖリソグラフィ用反射型マスクブランク
JP6288327B2 (ja) Ｅｕｖリソグラフィ用反射型マスクブランク、および、ｅｕｖリソグラフィ用反射型マスク
JP2009252788A (ja) Ｅｕｖリソグラフィ用反射型マスクブランク

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12741682

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2012555995

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20137020119

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112012000658

Country of ref document: DE

Ref document number: 1120120006585

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12741682

Country of ref document: EP

Kind code of ref document: A1