JP2016063020A - 反射型マスクブランク及びその製造方法、反射型マスクの製造方法、並びに半導体装置の製造方法 - Google Patents
反射型マスクブランク及びその製造方法、反射型マスクの製造方法、並びに半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2016063020A JP2016063020A JP2014188680A JP2014188680A JP2016063020A JP 2016063020 A JP2016063020 A JP 2016063020A JP 2014188680 A JP2014188680 A JP 2014188680A JP 2014188680 A JP2014188680 A JP 2014188680A JP 2016063020 A JP2016063020 A JP 2016063020A
- Authority
- JP
- Japan
- Prior art keywords
- film
- reflective
- conductive base
- reflective mask
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Physical Vapour Deposition (AREA)
Abstract
Description
EUVリソグラフィ用反射型マスクの代表的な遮光帯は、遮光帯部分の多層反射膜をエッチングする掘り込み型の遮光帯(以下、適宜「多層反射膜掘り込み遮光帯」という)である。この方法は、転写パターン用の吸収体膜上にさらに遮光帯用の吸収膜を積層させた吸収体積層型の遮光帯よりも、高精度転写用パターンの形成、欠陥発生の低減、及び積層遮光帯膜によるシャドーイング効果の防止という観点で有利である。
EUVリソグラフィ用の反射型マスクの欠陥は、吸収体パターンや位相シフトパターンのパターン欠陥(以下、適宜「マスクパターン欠陥」という)と、多層反射膜の欠陥に大別される。
極めて小さいサイズのマスクパターン欠陥を低減するためには、超微細パターンに対して極めて高い検査感度を有する電子線(EB)によるパターン欠陥検査(以下、適宜「マスクパターンEB欠陥検査」という)が必要になってきている。マスクパターンEB欠陥検査では、チャージアップを起こすと検査感度の低下や誤検出を起こすおそれがあるので、チャージアップを防止することが重要となる。しかしながら、多層反射膜掘り込み遮光帯型のEUVリソグラフィ用反射型マスクでは、導電体である吸収体膜や多層反射膜が遮光帯によって分断され、回路パターン形成部が電気的に孤立してしまいアースを確保できなくなるため、マスクパターンEB欠陥検査時の電子線照射によってチャージアップを起こすおそれがある。
基板上に導電性下地膜と、露光光を反射する多層反射膜と、露光光を吸収する吸収体膜が積層された反射型マスクブランクであって、
前記導電性下地膜は、前記多層反射膜と隣接して設けられ、膜厚が1nm以上10nm以下のルテニウム系材料からなることを特徴とする反射型マスクブランク。
前記導電性下地膜と前記基板との間に、前記基板表面の欠陥又は粗さから生じる前記多層反射膜表面への悪影響を緩和する緩衝膜を備えることを特徴とする構成1記載の反射型マスクブランク。
前記多層反射膜上に保護膜が形成されており、該保護膜がルテニウム系材料からなることを特徴とする構成1又は2記載の反射型マスクブランク。
前記ルテニウム系材料は、チタンを含むことを特徴とする構成3記載の反射型マスクブランク。
基板上にスパッタリング法によって導電性下地膜を形成する導電性下地膜形成工程と、
前記導電性下地膜と隣接して、露光光を反射する多層反射膜を形成する多層反射膜形成工程と、
露光光を吸収する吸収体膜を形成する吸収体膜形成工程とを順次行って製造する反射型マスクブランクの製造方法であって、
前記導電性下地膜は、膜厚が1nm以上10nm以下のルテニウム系材料からなることを特徴とする反射型マスクブランクの製造方法。
前記導電性下地膜は、イオンビームスパッタリング法によって形成されることを特徴とする構成5記載の反射型マスクブランクの製造方法。
前記導電性下地膜は、該導電性下地膜を構成する材料のスパッタ粒子を基板主表面の法線に対して45度以下の角度で入射させることによって形成されることを特徴とする構成5又は6記載の反射型マスクブランクの製造方法。
前記導電性下地膜形成工程と前記多層反射膜形成工程は、減圧真空下において連続して実施されることを特徴とする構成5及至構成7のいずれか一つに記載の反射型マスクブランクの製造方法。
前記多層反射膜形成工程の後に、該多層反射膜上に保護膜を形成する工程を有し、該保護膜がルテニウム系材料からなることを特徴とする構成5及至構成8のいずれか一つに記載の反射型マスクブランクの製造方法。
前記ルテニウム系材料は、チタンを含むことを特徴とする構成9記載の反射型マスクブランクの製造方法。
前記多層反射膜上に保護膜が形成された状態で、100℃以上300℃以下でアニール処理することを特徴とする構成9又は10記載の反射型マスクブランクの製造方法。
構成1及至構成4のいずれか一つに記載の反射型マスクブランクを準備する工程と、
前記吸収体膜上にレジストパターンを形成し、該レジストパターンをマスクにしてエッチングにより吸収体パターンを形成する工程、又は前記吸収体膜上にエッチング用ハードマスク膜を形成した後にレジストパターンを形成し、該ハードマスクを介して該レジストパターンをエッチングにより吸収体膜に転写して吸収体パターンを形成する工程と、
前記多層反射膜の一部をエッチングする工程と、
を含むことを特徴とする反射型マスクの製造方法。
前記多層反射膜の一部をエッチングする場所は、回路パターン領域を取り囲むように設けられた遮光帯領域であることを特徴とする構成12記載の反射型マスクの製造方法。
構成12又は13記載の反射型マスクの製造方法によって製造された反射型マスクを用いて、該反射型マスク上に形成されているパターンを、半導体基板上に形成されたレジスト膜に露光転写する工程を備えることを特徴とする半導体装置の製造方法。
本発明の反射型マスクの製造方法によれば、マスクパターンも多層反射膜も高い感度で欠陥検査を行うことができ、且つ多層反射膜の位相欠陥が少ないため、欠陥の少ないマスクを製造することができる。又、この反射型マスクを用いてEUVリソグラフィを行えば、転写欠陥の少ない半導体装置の製造方法を提供することが可能になる。
図1は、本発明に係る第1のEUVリソグラフィ用反射型マスクブランクの構成を説明するための要部断面図である。同図に示されるように、反射型マスクブランク100は、基板1と、第1主面(表面)側に形成された導電性下地膜4と、露光光であるEUV光を反射する多層反射膜5と、当該多層反射膜5を保護するためのルテニウム(Ru)を主成分とした材料で形成される保護膜6と、EUV光を吸収する吸収体膜7と、を有し、これらがこの順で積層されるものである。ここで、導電性下地膜4は、膜厚が1nm以上10nm以下のルテニウム系材料からなっている。又、基板1の第2主面(裏面)側には、静電チャック用の裏面導電膜2が形成される。
基板1は、EUV露光時の熱による吸収体パターン歪みの発生を防止するため、0±5ppb/℃の範囲内の低熱膨張係数を有するものが好ましく用いられる。この範囲の低熱膨張係数を有する素材としては、例えば、SiO2−TiO2系ガラス、多成分系ガラスセラミックス等を用いることができる。
導電性下地膜4は、基板1と多層反射膜5の間に、多層反射膜5と接触するように形成された膜であり、図1のマスクブランク100に示すように、基板1上に直に形成される場合と、図2のマスクブランク101に示すように、基板1上の緩衝膜3の直上に形成される場合がある。緩衝膜3が導電性を有する場合、緩衝膜3と導電性下地膜4を合わせて多層反射膜5にとっての導電性を有する下地膜となるが、ここでの導電性下地膜4は、多層反射膜5に接するように成膜された緩衝膜3上の膜として説明を行う。
Ruは塩素系ガスによるドライエッチングに対して極めて高いドライエッチング耐性を示す。このため、多層反射膜5の一部を塩素系ガスによりエッチングして遮光帯部11を形成する時にRu系材料からなる導電性下地膜4は殆どエッチングされず、その膜厚の減少は無視できるレベルにある。この導電性下地膜4の高いエッチング耐性と、Ruの導電性から、Ru系材料からなる導電性下地膜4の膜厚が1nm以上で、チャージアップ防止に必要な導電性が得られる。参考までに、Ruのシート抵抗の膜厚依存性を図5に示す。膜厚が1nm未満になると急激に抵抗が増加する。
又、Ru系材料からなる導電性下地膜4の膜厚が10nm以下であるとグレインが小さいため、Ru系材料表面の平滑性は十分に高く、その上に形成される多層反射膜5の位相欠陥発生を抑制できる。
緩衝膜3は、その表面平滑性が極めて高い膜であり、その代表的な材料としては、ケイ素(Si)、多層膜、TaBN等がある。多層膜としては、多層反射膜5として用いられているMoとSiの積層膜が設備利用効率やその品質管理の面から好ましく用いられる。即ち、緩衝膜3として多層反射膜5と共用の材料を用いると、途中での大気開放工程を経ずに減圧真空下で、緩衝膜3、導電性下地膜4、多層反射膜5、及び保護膜6を続けて成膜できることから、真空処理の時間短縮効果とともに、異物付着防止及び各膜表面の酸化防止といった品質面でも効果がある。酸化膜が形成されると、塩素系ガスでエッチングする時にエッチング阻害(エッチングレートの低下)が起こる。
多層反射膜5は、EUVリソグラフィ用反射型マスクにおいて、EUV光を反射する機能を付与するものであり、屈折率の異なる元素を主成分とする各層が周期的に積層された多層膜の構成となっている。
導電性下地膜4の上に形成する多層反射膜5の最初の層が、Moであると、導電性下地膜4の間に拡散層が形成されにくいため、電気抵抗は変化しにくい。一方、導電性下地膜4の上に形成する多層反射膜5の最初の層がSiであると、導電性下地膜4の間にRuSiの拡散層が形成されやすい。そのため、遮光帯部11形成時にRuSiの拡散層がエッチング時に完全に除去できず、電気抵抗を悪化させるので導電性下地膜4の膜厚を考慮する必要がある。導電性下地膜4の上に形成する多層反射膜5の最初の層がSiの場合、Moを最初の層とする場合より、0.5nm程度厚くする必要がある。
例えば、ルテニウム(Ru)を含む材料からなる保護膜6は、後述するEUVリソグラフィ用反射型マスクの製造工程におけるドライエッチングや洗浄から多層反射膜5を保護するために、多層反射膜5の上に形成される。又、電子線(EB)を用いたマスクパターンの黒欠陥修正の際の多層反射膜5の保護も兼ね備える。ここで、図1及び図2では保護膜6が1層の場合を示しているが、3層以上の積層構造とし、例えば、最下層と最上層を、上記Ruを含有する物質からなる層とし、最下層と最上層との間に、Ru以外の金属、若しくは合金を介在させたものとしても構わない。保護膜6は、例えば、ルテニウムを主成分として含む材料により構成され、Ru金属単体でもよいし、Ruにチタン(Ti)、ニオブ(Nb)、モリブデン(Mo)、ジルコニウム(Zr)、イットリウム(Y)、ホウ素(B)、ランタン(La)、コバルト(Co)、レニウム(Re)などの金属を含有したRu合金であっても良く、窒素を含んでいても構わない。この中でも特にTiを含有したRu系材料からなる保護膜6を用いると、多層反射膜構成元素であるケイ素の多層反射膜表面から保護膜6への拡散が小さくなる。このため、マスク洗浄時の表面荒れが少なくなり、又、膜はがれも起こしにくくなる。表面荒れの低減は、EUV露光光に対する反射率低下防止に直結するので、EUV露光の露光効率改善、スループット向上のために重要である。
<<吸収体膜>>
基板1の第2主面(裏面)側(多層反射膜5形成面の反対側)には、静電チャック用の裏面導電膜2が形成される。静電チャック用の裏面導電膜2に求められる電気的特性はシート抵抗で言って通常100Ω/□以下である。裏面導電膜2の形成方法は、例えばマグネトロンスパッタリング法やイオンビームスパッタ法により、クロム、タンタル等の金属や合金のターゲットを使用して形成することができる。代表的な材料は、透過型光マスクブランクなどのマスクブランク製造でよく用いられるCrNやCrである。裏面導電膜2の厚さは、静電チャック用としての機能を満足する限り特に限定されないが、通常10nmから200nmである。又、この裏面導電膜2はマスクブランク100の第2主面側の応力調整も兼ね備えていて、第1主面側に形成された各種膜からの応力とバランスをとって、平坦な反射型マスクブランクが得られるように調整される。
反射型マスクブランクとしては吸収体膜7上にエッチング用ハードマスク膜やレジスト膜を備えているものであってもよい。エッチング用ハードマスク膜の代表的な材料としては、ケイ素(Si)やケイ素に酸素(O)、窒素(N)、炭素(C)、水素(H)を加えた材料等がある。具体的には、SiO2、SiON、SiN、SiO、Si、SiC、SiCO、SiCN、SiCONなどが挙げられる。但し、吸収体膜7が酸素を含む化合物の場合、エッチング用ハードマスク膜として酸素を含む材料、例えばSiO2はエッチング耐性の観点から避けたほうが良い。エッチング用ハードマスク膜を形成した場合には、レジスト膜の厚さを薄くすることが可能となり、パターンの微細化に対して有利である。
本実施形態の反射型マスクブランク100あるいは101を使用して、反射型マスクを製造する。ここでは概要説明のみを行い、後に実施例において図面を参照しながら詳細に説明する。
その後、アッシングやレジスト剥離液によりレジストパターンを除去し、所望の回路パターンが形成された吸収体パターンを作成する。
その後、アッシングやレジスト剥離液によりレジストパターンを除去し、所望の遮光帯パターンを作成する。その後、酸性やアルカリ性の水溶液を用いたウェット洗浄とマスクパターンEB欠陥検査を行い、マスク欠陥修正を適宜行う。
なお、ここでは多層反射膜掘り込み遮光帯構造の場合を説明したが、本発明の構造と製法により、マスクブランクの導電性が上がり、又、欠陥の少ない多層反射膜5となることから、多層膜掘り込み部がない場合にも同上の効果がある。
上記本実施形態の反射型マスクを使用してEUV露光を行うことにより、半導体基板上に所望の転写パターンを形成することができる。多層反射膜5の欠陥やマスクパターン欠陥が少ないため、転写欠陥も少ない。このリソグラフィ工程に加え、被加工膜のエッチングや絶縁膜、導電膜の形成、ドーパントの導入、あるいはアニールなど種々の工程を経ることで、所望の電子回路が形成された半導体装置を高い歩留まりで製造することができる。
(((基板)))
第1主面及び第2主面の両表面が研磨された6025サイズ(約152mm×152mm×6.35mm)の低熱膨張ガラス基板であるSiO2−TiO2系ガラス基板を準備し基板1とした。平坦で平滑な主表面となるように、粗研磨加工工程、精密研磨加工工程、局所加工工程、及びタッチ研磨加工工程よりなる研磨を行った。
SiO2−TiO2系ガラス基板1の第2主面(裏面)にCrNからなる裏面導電膜2をマグネトロンスパッタリング(反応性スパッタリング)法により下記の条件にて形成した。
裏面導電膜形成条件:Crターゲット、ArとN2の混合ガス雰囲気(Ar:90原子%、N:10原子%)、膜厚20nm。
次に、Arガス雰囲気中でRuターゲットを使用したイオンビームスパッタリングを行って、裏面導電膜2が形成された側と反対側の基板1の主表面(第1主面)上に、膜厚3nmのRu膜からなる導電性下地膜4を形成した。ここで、Ruのスパッタ粒子は、基板1の主表面の法線に対して30度の角度で入射させた。同様の方法で導電性下地膜4まで作成した試料を用いてシート抵抗を測定したところ、導電性下地膜4のシート抵抗は500Ω/□であり、マスクパターンEB欠陥検査のチャージアップ防止に対して十分低いシート抵抗であった。
次に、酸化を防止すべく途中で大気開放を行わないようにして、導電性下地膜4上に、多層反射膜5を形成した。即ち、多層反射膜5を導電性下地膜4工程から減圧真空下で連続的に形成した。この多層反射膜5は、波長13.5nmのEUV光に適した多層反射膜とするために、MoとSiからなる周期多層反射膜とした。多層反射膜5は、MoターゲットとSiターゲットを使用し、Arガス雰囲気中でイオンビームスパッタリングにより導電性下地膜4上にMo層及びSi層を交互に積層して形成した。ここで、Mo及びSiのスパッタ粒子は、基板1の主表面の法線に対して30度の角度で入射させた。まず、Si膜を4.2nmの厚みで成膜し、続いて、Mo膜を2.8nmの厚みで成膜した。これを1周期とし、同様にして40周期積層し、最後にSi膜を4.0nmの厚みで成膜し、多層反射膜5を形成した。ここでは40周期としたが、それに限るものではなく、例えば60周期でも良い。60周期とした場合、40周期より工程数は増えるが、EUV光に対する反射率を高めることができる。
引き続き、Arガス雰囲気中で、Ruターゲットを使用したイオンビームスパッタリングによりRuからなる保護膜6を2.5nmの厚みで成膜した。ここで、Ruのスパッタ粒子は、基板1の主表面の法線に対して30度の角度で入射させた。その後、大気中で130℃のアニールを行った。
この段階の保護膜6が形成された多層反射膜付き基板に対して、EUV光に対する反射率、多層反射膜5及び保護膜6が形成された側の基板平坦度、及び欠陥数を調べた。又、この段階まで同じ工程で作成した試料について、表面粗さ(表面平滑性)を測定した。その結果、反射率は64%、基板平坦度は500nm、そして欠陥数は5個であり、表面粗さは0.14nm(Rms)であった。ここで、欠陥数は、基板1の周辺領域を除外した132mm×132mmの領域に対して、欠陥検査装置(レーザーテック社製 マスク・サブストレート/ブランクス欠陥検査装置 M1350)を用いて測定した。又、表面粗さは、基板中心の1μm×1μm領域に対して、原子間力顕微鏡(AFM)を用いて測定した。なお、多層反射膜付き基板について、SEVD(Spherical Equivalent Volume Diameter)で20nmサイズの欠陥検査が可能な高感度欠陥検査装置(KLA−Tencor社製 Teron6xx)を用いた欠陥検査においては、疑似欠陥の検出が抑えられ、欠陥検査が可能なレベルの表面状態であった。
次に、DCスパッタリング法により、下層吸収体膜71として膜厚56nmのTaBN膜を、上層吸収体膜72として膜厚14nmのTaBO膜を積層して、この2層膜よりなる吸収体膜7を形成した。TaBN膜は、TaBをターゲットに用いて、ArガスとN2ガスの混合ガス雰囲気にて反応性スパッタリング法で形成した。TaBO膜は、TaBをターゲットに用いて、ArガスとO2ガスの混合ガス雰囲気にて反応性スパッタリング法により形成した。TaBO膜は経時変化の少ない膜であると共に、この膜厚のTaBO膜は光を用いたマスクパターン検査の時に反射防止層として働き、検査感度を向上させる。EBでマスクパターン検査を行う場合でも、スループットの関係で、光によるマスクパターン検査を併用する方法が多用されている。即ち、メモリセル部のような微細パターンが用いられている領域に対しては検査感度の高いEBでマスクパターン検査を行い、間接周辺回路部のような比較的大きなパターンで構成されている領域に対してはスループットの高い光でマスクパターン検査を行う。
次に、上記反射型マスクブランク100を用いて、反射型マスク200を製造した。
まず、図3(b)に示されるように、反射型マスクブランク100の上層吸収体膜72の上に、レジスト膜8を形成した。そして、このレジスト膜8に回路パターン等の所望のパターンを描画(露光)し、さらに現像、リンスすることによって所定のレジストパターン8aを形成した(図3(c))。次に、レジストパターン8aをマスクにしてTaBO膜(上層吸収体膜72)をCF4ガスを用いてドライエッチングし、引き続き、TaBN膜(下層吸収体膜71)をCl2ガスを用いてドライエッチングすることで、第1の吸収体パターン7aを形成した(図3(d))。Ruからなる保護膜6はCl2ガスに対するドライエッチング耐性が極めて高く、十分なエッチングストッパとなる。その後、レジストパターン8aをアッシングやレジスト剥離液などで除去した(図3(e))。
ここでは、多層反射膜5まで掘り込む場所が遮光帯部11の場合を示したが、その場合だけに限られない。反射型マスク200の上面図である図4(b)に示すように、デバイス領域12内に多層反射膜5まで掘り込まれた溝部14によってパターン的に隔離された領域(孤立された回路パターン領域)12bがある場合でも、電気的には領域12bは外周部領域13と繋がってアースを取ることができる。
((半導体装置の製造))
実施例1で作成した反射型マスクは、多層反射膜5の位相欠陥も少なく、高感度なマスクパターンEB欠陥検査も行われた欠陥に対する品質の高いマスクであるため、転写形成されたウエハ上のレジストパターンの欠陥も少なかった。
この緩衝膜3の上にRuからなる導電性下地膜4を実施例1と同じ方法で形成した。実施例1との違いは膜厚のみで、実施例1では導電性下地膜4の膜厚を3nmとしたが、実施例3では2nmとした。したがって、この導電性下地膜4は、Arガス雰囲気中でRuターゲットを使用したイオンビームスパッタリング法で成膜し、Ruからなるスパッタ粒子は、基板1の主表面の法線に対して30度の角度で入射させた。同様の工程で導電性下地膜4まで作成した試料を用いてシート抵抗を測定したところ、緩衝膜3と導電性下地膜4からなる積層膜のシート抵抗は800Ω/□であり、マスクパターンEB欠陥検査のチャージアップ防止に対して必要なシート抵抗を確保した。
この多層膜からなる緩衝膜3の上にRuからなる導電性下地膜4を実施例1と同じ方法で形成した。実施例1との違いは膜厚のみで、実施例1では導電性下地膜4の膜厚を3nmとしたが、実施例4では2nmとした。したがって、この導電性下地膜4は、Arガス雰囲気中でRuターゲットを使用したイオンビームスパッタリング法で成膜し、Ruからなるスパッタ粒子は、基板1の主表面の法線に対して30度の角度で入射させた。同様の工程で導電性下地膜4まで作成した試料を用いてシート抵抗を測定したところ、多層膜からなる緩衝膜3と導電性下地膜4からなる積層膜のシート抵抗は100Ω/□であり、マスクパターンEB欠陥検査のチャージアップ防止に対して十分小さなシート抵抗となった。
比較例では、導電性下地膜4として膜厚が30nmのTa膜を用いた以外、実施例1と同様の構造と方法で、反射型マスクブランク、反射型マスクを製造し、又、実施例1と同様の方法で半導体装置を製造した。
なお、上述の実施例2において、保護膜6を形成した後のアニール温度をさらに高温(180℃、200℃、250℃、300℃(アニール処理時間は適宜調整))に設定して反射型マスクブランクを作製したところ、実施例2に比べて基板平坦度はさらに改善して高平坦度の反射型マスクブランクが得られた。
Claims (14)
- 基板上に導電性下地膜と、露光光を反射する多層反射膜と、露光光を吸収する吸収体膜が積層された反射型マスクブランクであって、
前記導電性下地膜は、前記多層反射膜と隣接して設けられ、膜厚が1nm以上10nm以下のルテニウム系材料からなることを特徴とする反射型マスクブランク。 - 前記導電性下地膜と前記基板との間に、前記基板表面の欠陥又は粗さから生じる前記多層反射膜表面への悪影響を緩和する緩衝膜を備えることを特徴とする請求項1記載の反射型マスクブランク。
- 前記多層反射膜上に保護膜が形成されており、該保護膜がルテニウム系材料からなることを特徴とする請求項1又は2記載の反射型マスクブランク。
- 前記ルテニウム系材料は、チタンを含むことを特徴とする請求項3記載の反射型マスクブランク。
- 基板上にスパッタリング法によって導電性下地膜を形成する導電性下地膜形成工程と、
前記導電性下地膜と隣接して、露光光を反射する多層反射膜を形成する多層反射膜形成工程と、
露光光を吸収する吸収体膜を形成する吸収体膜形成工程とを順次行って製造する反射型マスクブランクの製造方法であって、
前記導電性下地膜は、膜厚が1nm以上10nm以下のルテニウム系材料からなることを特徴とする反射型マスクブランクの製造方法。 - 前記導電性下地膜は、イオンビームスパッタリング法によって形成されることを特徴とする請求項5記載の反射型マスクブランクの製造方法。
- 前記導電性下地膜は、該導電性下地膜を構成する材料のスパッタ粒子を基板主表面の法線に対して45度以下の角度で入射させることによって形成されることを特徴とする請求項5又は6記載の反射型マスクブランクの製造方法。
- 前記導電性下地膜形成工程と前記多層反射膜形成工程は、減圧真空下において連続して実施されることを特徴とする請求項5及至請求項7のいずれか一つに記載の反射型マスクブランクの製造方法。
- 前記多層反射膜形成工程の後に、該多層反射膜上に保護膜を形成する工程を有し、該保護膜がルテニウム系材料からなることを特徴とする請求項5及至請求項8のいずれか一つに記載の反射型マスクブランクの製造方法。
- 前記ルテニウム系材料は、チタンを含むことを特徴とする請求項9記載の反射型マスクブランクの製造方法。
- 前記多層反射膜上に保護膜が形成された状態で、100℃以上300℃以下でアニール処理することを特徴とする請求項9又は10記載の反射型マスクブランクの製造方法。
- 請求項1及至請求項4のいずれか一つに記載の反射型マスクブランクを準備する工程と、
前記吸収体膜上にレジストパターンを形成し、該レジストパターンをマスクにしてエッチングにより吸収体パターンを形成する工程、又は前記吸収体膜上にエッチング用ハードマスク膜を形成した後にレジストパターンを形成し、該ハードマスクを介して該レジストパターンをエッチングにより吸収体膜に転写して吸収体パターンを形成する工程と、
前記多層反射膜の一部をエッチングする工程と、
を含むことを特徴とする反射型マスクの製造方法。 - 前記多層反射膜の一部をエッチングする場所は、回路パターン領域を取り囲むように設けられた遮光帯領域であることを特徴とする請求項12記載の反射型マスクの製造方法。
- 請求項12又は13記載の反射型マスクの製造方法によって製造された反射型マスクを用いて、該反射型マスク上に形成されているパターンを、半導体基板上に形成されたレジスト膜に露光転写する工程を備えることを特徴とする半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014188680A JP6425951B2 (ja) | 2014-09-17 | 2014-09-17 | 反射型マスクブランク及びその製造方法、反射型マスクの製造方法、並びに半導体装置の製造方法 |
PCT/JP2015/075970 WO2016043147A1 (ja) | 2014-09-17 | 2015-09-14 | 反射型マスクブランク及びその製造方法、反射型マスク及びその製造方法、並びに半導体装置の製造方法 |
KR1020177004859A KR102499220B1 (ko) | 2014-09-17 | 2015-09-14 | 반사형 마스크 블랭크 및 그 제조 방법, 반사형 마스크 및 그 제조 방법, 및 반도체 장치의 제조 방법 |
US15/508,544 US10347485B2 (en) | 2014-09-17 | 2015-09-14 | Reflective mask blank, method for manufacturing same, reflective mask, method for manufacturing same, and method for manufacturing semiconductor device |
TW104130654A TWI664489B (zh) | 2014-09-17 | 2015-09-16 | 反射型光罩基底及其製造方法、反射型光罩及其製造方法、以及半導體裝置之製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014188680A JP6425951B2 (ja) | 2014-09-17 | 2014-09-17 | 反射型マスクブランク及びその製造方法、反射型マスクの製造方法、並びに半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016063020A true JP2016063020A (ja) | 2016-04-25 |
JP6425951B2 JP6425951B2 (ja) | 2018-11-21 |
Family
ID=55798116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014188680A Active JP6425951B2 (ja) | 2014-09-17 | 2014-09-17 | 反射型マスクブランク及びその製造方法、反射型マスクの製造方法、並びに半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6425951B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2018074512A1 (ja) * | 2016-10-21 | 2019-08-29 | Hoya株式会社 | 反射型マスクブランク、反射型マスクの製造方法、及び半導体装置の製造方法 |
WO2020175354A1 (ja) * | 2019-02-28 | 2020-09-03 | Hoya株式会社 | 反射型マスクブランク、反射型マスク及びその製造方法、並びに半導体装置の製造方法 |
CN111986990A (zh) * | 2019-05-23 | 2020-11-24 | 东京毅力科创株式会社 | 硬掩模、基板处理方法以及基板处理装置 |
US10915015B2 (en) | 2017-12-21 | 2021-02-09 | Samsung Electronics Co., Ltd. | EUV mask blank, photomask manufactured by using the EUV mask blank, lithography apparatus using the photomask and method of fabricating semiconductor device using the photomask |
CN113126423A (zh) * | 2019-12-30 | 2021-07-16 | 台湾积体电路制造股份有限公司 | 反射式光罩坯体及其制造方法 |
KR20220030116A (ko) * | 2020-09-02 | 2022-03-10 | 주식회사 에스앤에스텍 | 극자외선용 반사형 블랭크 마스크 및 그의 결함 검사 방법 |
Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08293450A (ja) * | 1995-04-24 | 1996-11-05 | Nikon Corp | X線反射型マスク |
US20030194615A1 (en) * | 2002-04-12 | 2003-10-16 | Krauth Anthony C. | Use of a planarizing layer to improve multilayer performance in extreme ultra-violet masks |
US20040151988A1 (en) * | 2003-02-05 | 2004-08-05 | Silverman Peter J. | EUV mask blank defect mitigation |
JP2004289110A (ja) * | 2003-03-03 | 2004-10-14 | Hoya Corp | 擬似欠陥を有する反射型マスクブランクス及びその製造方法、擬似欠陥を有する反射型マスク及びその製造方法、並びに擬似欠陥を有する反射型マスクブランクス又は反射型マスクの製造用基板 |
JP2005268750A (ja) * | 2004-02-19 | 2005-09-29 | Hoya Corp | 反射型マスクブランクス及び反射型マスク並びに半導体装置の製造方法 |
US6984475B1 (en) * | 2003-11-03 | 2006-01-10 | Advanced Micro Devices, Inc. | Extreme ultraviolet (EUV) lithography masks |
JP2009510711A (ja) * | 2005-10-03 | 2009-03-12 | 旭硝子株式会社 | Euvリソグラフィ用マスクブランクの多層膜の成膜方法、およびeuvリソグラフィ用マスクブランクの製造方法 |
JP2009212220A (ja) * | 2008-03-03 | 2009-09-17 | Toshiba Corp | 反射型マスク及びその作製方法 |
WO2009136564A1 (ja) * | 2008-05-09 | 2009-11-12 | Hoya株式会社 | 反射型マスク、反射型マスクブランク及びその製造方法 |
JP2010503980A (ja) * | 2006-09-19 | 2010-02-04 | カール・ツァイス・エスエムティー・アーゲー | 光学装置、特にeuvリソグラフィ用投影露光装置並びに汚れの少ない反射光学素子 |
JP2011192693A (ja) * | 2010-03-12 | 2011-09-29 | Hoya Corp | 多層反射膜付基板、反射型マスクブランク及びそれらの製造方法 |
WO2012105698A1 (ja) * | 2011-02-04 | 2012-08-09 | 旭硝子株式会社 | 導電膜付基板、多層反射膜付基板、およびeuvリソグラフィ用反射型マスクブランク |
WO2012121159A1 (ja) * | 2011-03-07 | 2012-09-13 | 旭硝子株式会社 | 多層基板、多層基板の製造方法、多層基板の品質管理方法 |
JP2012204708A (ja) * | 2011-03-28 | 2012-10-22 | Toppan Printing Co Ltd | 反射型マスクブランク及び反射型マスク |
JP2013225662A (ja) * | 2012-03-19 | 2013-10-31 | Hoya Corp | Euvリソグラフィー用多層反射膜付き基板及びeuvリソグラフィー用反射型マスクブランク、並びにeuvリソグラフィー用反射型マスク及び半導体装置の製造方法 |
JP2014096484A (ja) * | 2012-11-09 | 2014-05-22 | Toppan Printing Co Ltd | Euvlマスク用ブランクス及びその製造方法、euvlマスク及びその更新方法 |
-
2014
- 2014-09-17 JP JP2014188680A patent/JP6425951B2/ja active Active
Patent Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08293450A (ja) * | 1995-04-24 | 1996-11-05 | Nikon Corp | X線反射型マスク |
US20030194615A1 (en) * | 2002-04-12 | 2003-10-16 | Krauth Anthony C. | Use of a planarizing layer to improve multilayer performance in extreme ultra-violet masks |
US20040151988A1 (en) * | 2003-02-05 | 2004-08-05 | Silverman Peter J. | EUV mask blank defect mitigation |
JP2004289110A (ja) * | 2003-03-03 | 2004-10-14 | Hoya Corp | 擬似欠陥を有する反射型マスクブランクス及びその製造方法、擬似欠陥を有する反射型マスク及びその製造方法、並びに擬似欠陥を有する反射型マスクブランクス又は反射型マスクの製造用基板 |
US6984475B1 (en) * | 2003-11-03 | 2006-01-10 | Advanced Micro Devices, Inc. | Extreme ultraviolet (EUV) lithography masks |
JP2005268750A (ja) * | 2004-02-19 | 2005-09-29 | Hoya Corp | 反射型マスクブランクス及び反射型マスク並びに半導体装置の製造方法 |
JP2009510711A (ja) * | 2005-10-03 | 2009-03-12 | 旭硝子株式会社 | Euvリソグラフィ用マスクブランクの多層膜の成膜方法、およびeuvリソグラフィ用マスクブランクの製造方法 |
JP2010503980A (ja) * | 2006-09-19 | 2010-02-04 | カール・ツァイス・エスエムティー・アーゲー | 光学装置、特にeuvリソグラフィ用投影露光装置並びに汚れの少ない反射光学素子 |
JP2009212220A (ja) * | 2008-03-03 | 2009-09-17 | Toshiba Corp | 反射型マスク及びその作製方法 |
WO2009136564A1 (ja) * | 2008-05-09 | 2009-11-12 | Hoya株式会社 | 反射型マスク、反射型マスクブランク及びその製造方法 |
JP2011192693A (ja) * | 2010-03-12 | 2011-09-29 | Hoya Corp | 多層反射膜付基板、反射型マスクブランク及びそれらの製造方法 |
WO2012105698A1 (ja) * | 2011-02-04 | 2012-08-09 | 旭硝子株式会社 | 導電膜付基板、多層反射膜付基板、およびeuvリソグラフィ用反射型マスクブランク |
WO2012121159A1 (ja) * | 2011-03-07 | 2012-09-13 | 旭硝子株式会社 | 多層基板、多層基板の製造方法、多層基板の品質管理方法 |
JP2012204708A (ja) * | 2011-03-28 | 2012-10-22 | Toppan Printing Co Ltd | 反射型マスクブランク及び反射型マスク |
JP2013225662A (ja) * | 2012-03-19 | 2013-10-31 | Hoya Corp | Euvリソグラフィー用多層反射膜付き基板及びeuvリソグラフィー用反射型マスクブランク、並びにeuvリソグラフィー用反射型マスク及び半導体装置の製造方法 |
JP2014096484A (ja) * | 2012-11-09 | 2014-05-22 | Toppan Printing Co Ltd | Euvlマスク用ブランクス及びその製造方法、euvlマスク及びその更新方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2018074512A1 (ja) * | 2016-10-21 | 2019-08-29 | Hoya株式会社 | 反射型マスクブランク、反射型マスクの製造方法、及び半導体装置の製造方法 |
US11187972B2 (en) | 2016-10-21 | 2021-11-30 | Hoya Corporation | Reflective mask blank, method of manufacturing reflective mask and method of manufacturing semiconductor device |
JP2022009220A (ja) * | 2016-10-21 | 2022-01-14 | Hoya株式会社 | 反射型マスクブランク、反射型マスクの製造方法、及び半導体装置の製造方法 |
US10915015B2 (en) | 2017-12-21 | 2021-02-09 | Samsung Electronics Co., Ltd. | EUV mask blank, photomask manufactured by using the EUV mask blank, lithography apparatus using the photomask and method of fabricating semiconductor device using the photomask |
US11372322B2 (en) | 2017-12-21 | 2022-06-28 | Samsung Electronics Co., Ltd. | EUV mask blank, photomask manufactured by using the EUV mask blank, lithography apparatus using the photomask and method of fabricating semiconductor device using the photomask |
WO2020175354A1 (ja) * | 2019-02-28 | 2020-09-03 | Hoya株式会社 | 反射型マスクブランク、反射型マスク及びその製造方法、並びに半導体装置の製造方法 |
JPWO2020175354A1 (ja) * | 2019-02-28 | 2021-12-23 | Hoya株式会社 | 反射型マスクブランク、反射型マスク及びその製造方法、並びに半導体装置の製造方法 |
CN111986990A (zh) * | 2019-05-23 | 2020-11-24 | 东京毅力科创株式会社 | 硬掩模、基板处理方法以及基板处理装置 |
CN113126423A (zh) * | 2019-12-30 | 2021-07-16 | 台湾积体电路制造股份有限公司 | 反射式光罩坯体及其制造方法 |
KR20220030116A (ko) * | 2020-09-02 | 2022-03-10 | 주식회사 에스앤에스텍 | 극자외선용 반사형 블랭크 마스크 및 그의 결함 검사 방법 |
KR102522952B1 (ko) * | 2020-09-02 | 2023-04-19 | 주식회사 에스앤에스텍 | 극자외선용 반사형 블랭크 마스크 및 그의 결함 검사 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP6425951B2 (ja) | 2018-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7047046B2 (ja) | マスクブランク用基板、多層反射膜付き基板、反射型マスクブランク及び反射型マスク、並びに半導体装置の製造方法 | |
WO2016043147A1 (ja) | 反射型マスクブランク及びその製造方法、反射型マスク及びその製造方法、並びに半導体装置の製造方法 | |
TWI810176B (zh) | 反射型光罩基底、反射型光罩及其製造方法、與半導體裝置之製造方法 | |
WO2018135468A1 (ja) | 導電膜付き基板、多層反射膜付き基板、反射型マスクブランク、反射型マスク及び半導体装置の製造方法 | |
KR102631779B1 (ko) | 반사형 마스크 블랭크, 반사형 마스크의 제조 방법, 및 반도체 장치의 제조 방법 | |
JP6425951B2 (ja) | 反射型マスクブランク及びその製造方法、反射型マスクの製造方法、並びに半導体装置の製造方法 | |
JP7401356B2 (ja) | 多層反射膜付き基板、反射型マスクブランク及び反射型マスク、並びに半導体装置の製造方法 | |
JPWO2015037564A1 (ja) | 多層反射膜付き基板、euvリソグラフィー用反射型マスクブランク、euvリソグラフィー用反射型マスク及びその製造方法、並びに半導体装置の製造方法 | |
JP6651314B2 (ja) | 反射型マスクブランク、反射型マスク及びその製造方法、並びに半導体装置の製造方法 | |
US20220342293A1 (en) | Substrate with multilayer reflective film, reflective mask blank, reflective mask, and method for manufacturing semiconductor device | |
JP6475400B2 (ja) | 反射型マスクブランク、反射型マスク及びその製造方法、並びに半導体装置の製造方法 | |
JP6440996B2 (ja) | 反射型マスクブランク及びその製造方法、反射型マスクの製造方法、並びに半導体装置の製造方法 | |
JP2016046370A5 (ja) | ||
KR20200125586A (ko) | 마스크 블랭크, 위상 시프트 마스크 및 반도체 디바이스의 제조 방법 | |
JP7288782B2 (ja) | 多層反射膜付き基板、反射型マスクブランク及び反射型マスク、並びに半導体装置の製造方法 | |
JP2018031982A (ja) | 反射型マスク、並びに反射型マスクブランク及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180522 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180720 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181024 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6425951 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |