TWI664489B - 反射型光罩基底及其製造方法、反射型光罩及其製造方法、以及半導體裝置之製造方法 - Google Patents

反射型光罩基底及其製造方法、反射型光罩及其製造方法、以及半導體裝置之製造方法 Download PDF

Info

Publication number
TWI664489B
TWI664489B TW104130654A TW104130654A TWI664489B TW I664489 B TWI664489 B TW I664489B TW 104130654 A TW104130654 A TW 104130654A TW 104130654 A TW104130654 A TW 104130654A TW I664489 B TWI664489 B TW I664489B
Authority
TW
Taiwan
Prior art keywords
film
reflective
substrate
conductive base
multilayer reflective
Prior art date
Application number
TW104130654A
Other languages
English (en)
Other versions
TW201614362A (en
Inventor
笑喜勉
淺川竜男
小坂井弘文
Original Assignee
日商Hoya股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2014188680A external-priority patent/JP6425951B2/ja
Application filed by 日商Hoya股份有限公司 filed Critical 日商Hoya股份有限公司
Publication of TW201614362A publication Critical patent/TW201614362A/zh
Application granted granted Critical
Publication of TWI664489B publication Critical patent/TWI664489B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • C23C14/18Metallic material, boron or silicon on other inorganic substrates
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • C23C14/18Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/46Sputtering by ion beam produced by an external ion source
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58After-treatment
    • C23C14/5806Thermal treatment
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G03F1/24Reflection masks; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/48Protective coatings
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/54Absorbers, e.g. of opaque materials
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/76Patterning of masks by imaging
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80Etching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82Auxiliary processes, e.g. cleaning or inspecting
    • G03F1/84Inspecting
    • G03F1/86Inspecting by charged particle beam [CPB]
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • G03F7/2002Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image

Landscapes

  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本發明提供一種防止利用電子束檢查光罩缺陷時之電荷累積並且具有平滑性較高之多層反射膜的低缺陷之反射型光罩基底、以及反射型光罩及其製造方法。
一種反射型光罩基底及使用該光罩基底所製造之反射型光罩,該反射型光罩基底係於基板上積層有導電性基底膜、反射曝光之光之多層反射膜及吸收曝光之光之吸收體膜的EUV微影用反射型光罩基底,並且上述導電性基底膜包含:與上述多層反射膜鄰接而設置之膜厚為1nm以上且10nm以下之鉭系材料或釕系材料之單層膜、或具有與上述多層反射膜鄰接而設置之膜厚為1nm以上且10nm以下之鉭系材料層及設置於該鉭系材料層與上述基板之間之導電性材料層的積層膜。又,使用該反射型光罩而製造半導體裝置。

Description

反射型光罩基底及其製造方法、反射型光罩及其製造方法、以及半導體裝置之製造方法
本發明係關於一種用以製造半導體裝置之製造等中所使用之曝光用光罩之底版即反射型光罩基底及其製造方法、使用該反射型光罩基底所製造之反射型光罩及其製造方法、以及半導體裝置之製造方法。
半導體製造中之曝光裝置之光源之種類包括波長436nm之g射線、波長365nm之i射線、波長248nm之KrF雷射、波長193nm之ArF雷射,一面逐步縮短波長一面發展,為了實現更微細之圖案轉印,業界開發出使用波長13.5nm附近之極紫外線(EUV:Extreme Ultra Violet)之EUV微影。關於EUV微影,由於對於EUV光透明之材料較少,故而使用反射型光罩而不使用透過型光罩。該反射型光罩係將於低熱膨脹基板上形成有反射曝光之光之多層反射膜並在用於保護該多層反射膜之保護膜上形成有所需之轉印用圖案的光罩結構作為基本結構。
轉印用圖案有反射一定量EUV光之相位偏移膜型(半色調相位偏移型)及相對較強地吸收EUV光之吸收體膜型(二元型),即便EUV光之吸收量較大而反射光相對較小之吸收體膜型,亦僅反射0.5%左右之EUV光。因此,關於EUV用反射型光罩,相位偏移膜型自不待言,即便吸收體膜型,亦需要設置專用之遮光帶,該遮光帶係用於充分地減 少源自鄰接進行之曝光的曝光之光之反射之影響。此處,所謂遮光帶,係指以包圍光罩之電路圖案區域之方式設置之遮光框(區域),係用於使曝光之光不洩漏至晶圓上之鄰接於圖案轉印之區塊之區域、例如鄰接進行轉印形成之電路圖案區域者。於該遮光帶部無法充分地減少反射光之情形時,曝光之光會洩漏至鄰接區域,引起存在於該鄰接區域內之圖案之解像度下降或轉印尺寸精度下降等問題,而導致良率下降。關於EUV用反射型光罩,若單純以相位偏移膜或吸收體膜本身直接形成遮光帶,則反射光較多,會引起該等問題,因此使用具有充分之遮光性(充分之反射減少功能)的遮光帶。
EUV微影用反射型光罩之代表性遮光帶係對遮光帶部分之多層反射膜進行蝕刻之刻蝕型遮光帶(以下,適當稱為「多層反射膜刻蝕遮光帶」)。與於轉印圖案用吸收體膜上進而積層有遮光帶用吸收膜之吸收體積層型遮光帶相比,就高精度轉印用圖案之形成、缺陷產生之減少及因積層遮光帶膜引起之陰影效果之防止之觀點而言,該方法較有利。
於專利文獻1至專利文獻4中揭示有與上述EUV微影用反射型光罩及用以製作其之光罩基底相關之技術。又,於專利文獻1中亦對遮光帶及陰影效果有所揭示。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2009-212220號公報
[專利文獻2]日本專利特開2010-080659號公報
[專利文獻3]日本專利特開2004-39884號公報
[專利文獻4]日本專利特開2005-268750號公報
關於波長13.5nm之EUV微影,其所使用之光之波長約為ArF微影所使用之光之波長之1/15,因此其解像度極高。相應地,EUV微影用反射型光罩之致命缺陷之尺寸極小。
EUV微影用反射型光罩之缺陷大致分為吸收體圖案或相位偏移圖案之圖案缺陷(以下,適當稱為「光罩圖案缺陷」)、與多層反射膜之缺陷。
為了減少極小尺寸之光罩圖案缺陷,變得需要利用對於超微細圖案具有極高檢查感度之電子束(EB)進行圖案缺陷檢查(以下,適當稱為「光罩圖案EB缺陷檢查」)。關於光罩圖案EB缺陷檢查,若引起電荷累積(charge up),則有引起檢查感度之下降或誤檢查之虞,因此防止電荷累積變得重要。然而,關於多層反射膜刻蝕遮光帶型EUV微影用反射型光罩,作為導電體之吸收體膜或多層反射膜因遮光帶而斷離,電路圖案形成部電性孤立而變得無法確保接地,故而有因檢查光罩圖案EB缺陷時之電子束照射而引起電荷累積之虞。
另一方面,為了減少多層反射膜之缺陷,需要使多層反射膜正下方之基底表面之平滑性變得極高。其原因在於,EUV微影用反射型光罩存在稱為相位缺陷之透過型光罩所不具有之問題。若於多層反射膜正下方之基底表面存在微小之凹凸,則以此為起源,其上所形成之多層反射膜層上會產生紊亂(起伏),而局部產生相位差。其原因在於,有伴隨於此而EUV光之反射率局部改變而成為致命缺陷源之虞。又,為了減少多層反射膜之缺陷,需要以極高之感度檢查多層反射膜之缺陷。因此,需要減少檢查時之雜訊或偽缺陷,而要求多層反射膜表面之平滑性亦較高者。
又,已知於使用EUV光作為曝光源之情形時,產生稱為帶外(OoB:Out Of Band)光之真空紫外光及紫外光(波長:130~400nm)。關於上述多層反射膜刻蝕遮光帶型EUV微影用反射型光罩,由於基板 在遮光帶區域露出,故而帶外光會發生在基板面上之反射、或透過基板而因設置於基板背面之導電膜引起之反射。由於對鄰接之電路圖案區域進行複數次曝光,故而產生如下問題:反射之帶外光之光量積算值達到無法忽視之程度,而對配線圖案之尺寸產生影響。
本發明鑒於上述方面而提供一種反射型光罩基底及其製造方法,該反射型光罩基底係防止利用電子束(EB)之光罩圖案缺陷檢查時之電荷累積,並且相位缺陷較少,具備具有較高之表面平滑性的多層反射膜,又,自多層反射膜刻蝕部反射之帶外光較少,結果適合於製造光罩圖案之轉印精度變高之反射型光罩。又,本發明之目的在於提供一種使用該光罩基底之反射型光罩及其製造方法、以及半導體裝置之製造方法。
為了解決上述問題,本發明具有以下之構成。
(構成1)
一種反射型光罩基底,其特徵在於:其係於基板上積層有導電性基底膜、反射曝光之光之多層反射膜及吸收曝光之光之吸收體膜者,並且上述導電性基底膜包含與上述多層反射膜鄰接而設置且膜厚為1nm以上且10nm以下之鉭系材料。
(構成2)
一種反射型光罩基底,其特徵在於:其係於基板上積層有導電性基底膜、反射曝光之光之多層反射膜及吸收曝光之光之吸收體膜者,並且上述導電性基底膜包含具有與上述多層反射膜鄰接而設置之膜厚為1nm以上且10nm以下之鉭系材料層及設置於該鉭系材料層與上述基板之間之導電性材料層的積層膜。
(構成3)
如構成1或2之反射型光罩基底,其中上述鉭系材料包含氮及氧中之至少一者。
(構成4)
如構成1至3中任一項之反射型光罩基底,其中於上述多層反射膜上形成有保護膜,該保護膜包含釕系材料。
(構成5)
如構成1至4中任一項之反射型光罩基底,其中上述多層反射膜係將含有矽之第1層與含有鉬之第2層交替積層而成,與上述導電性基底膜相接之多層反射膜之最下層為上述第1層。
(構成6)
如構成1至4中任一項之反射型光罩基底,其中上述多層反射膜係將含有矽之第1層與含有鉬之第2層交替積層而成,與上述導電性基底膜相接之多層反射膜之最下層為上述第2層。
(構成7)
一種反射型光罩,其特徵在於:其係利用如構成1至6中任一項之反射型光罩基底而製作。
(構成8)
一種反射型光罩之製造方法,其特徵在於包括:準備如構成1至6中任一項之反射型光罩基底之步驟;於上述吸收體膜上形成抗蝕劑圖案,將該抗蝕劑圖案作為掩膜並藉由蝕刻而形成吸收體圖案之步驟,或者於上述吸收體膜上形成蝕刻用硬質掩膜後形成抗蝕劑圖案,經由該硬質掩膜而藉由蝕刻將該抗蝕劑圖案轉印至吸收體膜上,而形成吸收體圖案之步驟;及利用包含氧氣之氯系氣體對上述多層反射膜之一部分進行乾式蝕刻之步驟。
(構成9)
如構成8之反射型光罩之製造方法,其中對上述多層反射膜之一部分進行蝕刻之部位係以包圍電路圖案區域之方式設置之遮光帶區域。
(構成10)
如構成8或9之反射型光罩之製造方法,其中於上述多層反射膜上形成有包含釕系材料之保護膜,對該保護膜及多層反射膜連續進行乾式蝕刻。
(構成11)
一種半導體裝置之製造方法,其特徵在於具備:使用藉由如構成7之反射型光罩或如構成8至10中任一項之反射型光罩之製造方法所製造之反射型光罩,將形成於該反射型光罩上之圖案曝光轉印至形成於半導體基板上之抗蝕劑膜上的步驟。
(構成12)
一種反射型光罩基底,其特徵在於:其係於基板上積層有導電性基底膜、反射曝光之光之多層反射膜及吸收曝光之光之吸收體膜者,並且上述導電性基底膜包含與上述多層反射膜鄰接而設置且膜厚為1nm以上且10nm以下之釕系材料。
(構成13)
如構成12之反射型光罩基底,其中於上述導電性基底膜與上述基板之間具備緩和因上述基板表面之缺陷或粗糙而產生之對上述多層反射膜表面之不良影響之緩衝膜。
(構成14)
如構成12或13之反射型光罩基底,其中於上述多層反射膜上形成有保護膜,該保護膜包含釕系材料。
(構成15)
如構成14之反射型光罩基底,其中上述釕系材料包含鈦。
(構成16)
一種反射型光罩基底之製造方法,其特徵在於:其係依序進行藉由濺鍍法於基板上形成導電性基底膜之導電性基底膜形成步驟、以與上述導電性基底膜鄰接之方式形成反射曝光之光之多層反射膜的多層反射膜形成步驟、及形成吸收曝光之光之吸收體膜之吸收體膜形成步驟而製造的反射型光罩基底之製造方法,並且上述導電性基底膜包含膜厚為1nm以上且10nm以下之釕系材料。
(構成17)
如構成16之反射型光罩基底之製造方法,其中上述導電性基底膜係藉由離子束濺鍍法而形成。
(構成18)
如構成16或17之反射型光罩基底之製造方法,其中上述導電性基底膜係藉由使構成該導電性基底膜之材料之濺鍍粒子相對於基板主表面之法線以45度以下之角度入射而形成。
(構成19)
如構成16至構成18中任一項之反射型光罩基底之製造方法,其中上述導電性基底膜形成步驟與上述多層反射膜形成步驟係於減壓真空下連續實施。
(構成20)
如構成16至構成19中任一項之反射型光罩基底之製造方法,其於上述多層反射膜形成步驟後,具有在該多層反射膜上形成保護膜之步驟,該保護膜包含釕系材料。
(構成21)
如構成20之反射型光罩基底之製造方法,其中上述釕系材料包含鈦。
(構成22)
如構成20或21之反射型光罩基底之製造方法,其中於上述多層反射膜上形成有保護膜之狀態下以100℃以上且300℃以下進行退火處理。
(構成23)
一種反射型光罩之製造方法,其特徵在於包括:準備如構成12至構成15中任一項之反射型光罩基底之步驟;於上述吸收體膜上形成抗蝕劑圖案,將該抗蝕劑圖案作為掩膜並藉由蝕刻而形成吸收體圖案之步驟,或者於上述吸收體膜上形成蝕刻用硬質掩膜後形成抗蝕劑圖案,經由該硬質掩膜而藉由蝕刻將該抗蝕劑圖案轉印至吸收體膜上,而形成吸收體圖案之步驟;及對上述多層反射膜之一部分進行蝕刻之步驟。
(構成24)
如構成23之反射型光罩之製造方法,其中對上述多層反射膜之一部分進行蝕刻之部位係以包圍電路圖案區域之方式設置之遮光帶區域。
(構成25)
一種半導體裝置之製造方法,其特徵在於具備:使用藉由如構成23或24之反射型光罩之製造方法所製造之反射型光罩,將形成於該反射型光罩上之圖案曝光轉印至形成於半導體基板上之抗蝕劑膜上的步驟。
根據本發明之反射型光罩基底,藉由具備包括鄰接於多層反射 膜而於基板上形成之包含膜厚為1nm以上之鉭系材料或釕系材料之導電性基底膜或鄰接於多層反射膜而形成之包含鉭系材料之鉭系材料膜(層)、以及形成於該鉭系材料膜與基板之間的導電膜(層)之導電性積層基底膜,而能夠於電路圖案形成區域不電性孤立之情況下確保接地,能夠防止利用電子束(EB)檢查光罩圖案缺陷時之電荷累積。因此,能夠以高感度進行穩定之光罩圖案EB缺陷檢查。
此處,鉭系材料對於利用多層反射膜之蝕刻中所使用之包含氧氣之氯系氣體所進行之乾式蝕刻具有較高之乾式蝕刻耐性。於利用包含氧氣之氯系氣體對多層反射膜之一部分進行蝕刻而形成遮光帶部時,幾乎不蝕刻鉭系材料,因此能夠利用膜厚為1nm以上之鉭系材料確保光罩圖案EB缺陷檢查所需之導電率。
又,由於將上述導電性基底膜或導電性積層基底膜中之鉭系材料膜或釕系材料之膜厚設為10nm以下而構成,故而能夠減小晶粒,能夠具有較高之平滑性,因此其上所形成之多層反射膜成為相位缺陷較少者。並且,成為多層反射膜表面之平滑性亦較高者,因此於檢查多層反射膜之缺陷時,偽缺陷亦較少,能夠以較高之感度進行多層反射膜之缺陷檢查。
並且,於為鉭系材料膜之情形時,藉由將其膜厚設為10nm以下,遮光帶部等蝕刻去除多層反射膜而使該鉭系材料膜露出之區域對於帶外光之反射率成為不對曝光轉印產生不良影響之充分小者。
根據本發明之反射型光罩之製造方法,能夠對光罩圖案及多層反射膜均以較高之感度進行缺陷檢查,並且多層反射膜之相位缺陷較少,故而能夠製造缺陷較少之光罩。又,能夠提供若使用該反射型光罩進行EUV微影,則轉印缺陷較少之半導體裝置之製造方法。
1‧‧‧基板
2‧‧‧導電膜
3‧‧‧積層型導電性基底膜
4‧‧‧導電性基底膜
5‧‧‧多層反射膜
5b‧‧‧多層反射膜圖案
6‧‧‧保護膜
6b‧‧‧保護膜圖案
7‧‧‧吸收體膜
7a‧‧‧第1吸收體圖案
7b‧‧‧第2吸收體圖案
8‧‧‧抗蝕劑膜
8a‧‧‧抗蝕劑圖案
9‧‧‧抗蝕劑膜
9a‧‧‧遮光帶抗蝕劑圖案
10‧‧‧緩衝膜
11‧‧‧遮光帶部
12‧‧‧電路圖案區域
12b‧‧‧孤立之電路圖案區域
13‧‧‧周邊區域
14‧‧‧槽部
31‧‧‧導電膜
32‧‧‧最上層
71‧‧‧TaBN吸收體膜(下層吸收體膜)
71a‧‧‧TaBN膜圖案(下層吸收體圖案)
71b‧‧‧TaBN膜圖案(下層吸收體圖案)
72‧‧‧TaBO膜(上層吸收體膜)
72a‧‧‧TaBO膜圖案(上層吸收體圖案)
72b‧‧‧TaBO膜圖案(上層吸收體圖案)
100‧‧‧反射型光罩基底(第1 EUV微影用反射型光罩基底)
101‧‧‧反射型光罩基底(第2 EUV微影用反射型光罩基底)
102‧‧‧反射型光罩基底(第4 EUV微影用反射型光罩基底)
200‧‧‧反射型光罩
圖1係用於對本發明之第1 EUV微影用反射型光罩基底之概略構 成進行說明之主要部位剖面構成圖。
圖2係用於對本發明之第2 EUV微影用反射型光罩基底之概略構成進行說明之主要部位剖面構成圖。
圖3係用於對本發明之第4 EUV微影用反射型光罩基底之概略構成進行說明之主要部位剖面構成圖。
圖4(a)~(i)係以主要部位剖面圖表示由本發明之第1 EUV微影用反射型光罩基底製作EUV微影用反射型光罩之步驟的步驟圖。
圖5(a)、(b)係用於對本發明之EUV微影用反射型光罩之概要結構進行說明之主要部位俯視圖。
圖6係由膜厚與薄片電阻之關係表示Ru導電膜之電氣特性之特性圖。
以下,一面參照圖式一面對本發明之實施形態進行具體地說明。再者,以下之實施形態係使本發明具體化時之一形態,並非將本發明限定於該範圍內。再者,圖中,有時對同一或相當之部分賦予同一符號並簡化或省略其說明。
<反射型光罩基底之構成及其製造方法>
圖1係用於對本發明之第1 EUV微影用反射型光罩基底之構成進行說明之主要部位剖面圖。如該圖所示,反射型光罩基底100係具有基板1、形成於第1主面(表面)側之包含膜厚為1nm以上且10nm以下之鉭系材料之導電性基底膜4、反射作為曝光之光之EUV光的多層反射膜5、利用以用於保護該多層反射膜5之釕(Ru)作為主成分之材料所形成之保護膜6、及吸收EUV光之吸收體膜7,並依序積層該等而成者。又,於基板1之第2主面(背面)側形成靜電吸盤用背面導電膜2。
圖2係用於對本發明之第2 EUV微影用反射型光罩基底之構成進行說明之主要部位剖面圖。關於與第1 EUV微影用反射型光罩基底之 構成之差異,於第2構成中,代替第1構成之包含膜厚為1nm以上且10nm以下之鉭系材料的單層之導電性基底膜4,而形成包含複數層(圖2中,作為代表而對2層之情形進行圖示)之積層型導電性基底膜3,此外與第1反射型光罩基底之構成相同。此處,積層型導電性基底膜3之最上層32、即與多層反射膜5相接之層包含膜厚為1nm以上且10nm以下之鉭系材料,形成於最上層32與基板1之間之膜為導電性材料層(導電膜31)。最上層32只要對於多層反射膜5之蝕刻具有耐性即可,亦可具有導電性。導電膜31可為單層之導電膜,亦可為包含複數層之導電膜。
關於第2 EUV微影用反射型光罩基底101,藉由使最上層32具有多層反射膜5加工時之蝕刻終止功能,能夠製成於導電功能方面使導電膜31特化之積層型導電性基底膜3。藉此,導電率之調整範圍較第1 EUV微影用反射型光罩基底擴大,能夠獲得較高之導電率,因此於利用電流值較高之電子束(EB)的光罩圖案缺陷檢查中亦能夠游刃有餘地防止電荷累積。因此,適合於檢查感度之進一步提昇或光罩圖案缺陷檢查之處理量之提昇。另一方面,關於第1 EUV微影用反射型光罩基底100,由於導電性基底膜4為單層膜,故而具有使製程簡化,而生產性較高之特徵。
本發明之第3 EUV微影用反射型光罩基底為如下構成:相對於第1 EUV微影用反射型光罩基底(圖1),在導電性基底膜4包含膜厚為1nm以上且10nm以下之釕系材料之方面不同,此外與第1 EUV微影用反射型光罩基底相同。
圖3係用於對本發明之第4 EUV微影用反射型光罩基底之構成進行說明之主要部位剖面圖。關於與第3 EUV微影用反射型光罩基底之構成之差異,於第4構成中,在基板1與導電性基底膜4之間形成有用以提高表面平滑性之緩衝膜10,此外與第3反射型光罩基底之構成相 同。關於第4 EUV微影用反射型光罩基底102,由於能夠利用緩衝膜10在較高平滑性之面上進行多層反射膜5之形成,故而能夠形成相位缺陷較少之多層反射膜5。
以下,對各層逐一說明。
<<基板>>
基板1由於防止因EUV曝光時之熱引起之吸收體圖案變形之產生,故而較佳為使用具有0±5ppb/℃之範圍內之低熱膨脹係數者。作為具有該範圍之低熱膨脹係數之素材,例如可使用SiO2-TiO2系玻璃、多成分系玻璃陶瓷等。
對於基板1之欲形成轉印圖案(其由下述吸收體膜7構成)之側之第1主面,基於至少獲得圖案轉印精度、位置精度之觀點而以成為高平坦度之方式接受表面加工。於EUV曝光之情形時,在基板1之欲形成轉印圖案之側之主表面之132mm×132mm之區域,平坦度較佳為0.1μm以下,進而較佳為0.05μm以下,尤佳為0.03μm以下。又,與欲形成吸收體膜7之側相反側之第2主面係設置於曝光裝置時被靜電吸附之面,於132mm×132mm之區域,平坦度較佳為0.1μm以下,進而較佳為0.05μm以下,尤佳為0.03μm以下。再者,關於反射型光罩基底之第2主面之平坦度,於142mm×142mm之區域,平坦度較佳為1μm以下,進而較佳為0.5μm以下,尤佳為0.3μm以下。
又,基板1之表面平滑性之程度亦為極重要之項目,欲形成轉印用吸收體圖案之第1主面之表面粗糙度較佳為以均方根粗糙度(Rms)計為0.15nm以下,進而較佳為以Rms計為0.10nm以下。再者,表面平滑性可利用原子力顯微鏡進行測定。
進而,關於基板1,為了防止因形成於其上之膜(多層反射膜5等)之膜應力引起之變形,較佳為具有較高之剛性者。尤佳為具有65GPa以上之較高楊氏模數者。
<<導電性基底膜>>
導電性基底膜係於基板1與多層反射膜5之間以與多層反射膜5接觸之方式形成之膜。
<<<導電性基底膜包含鉭系材料之情形>>>
存在如圖1之反射型光罩基底100所示為單層之導電性基底膜4之情形、與如圖2之反射型光罩基底101所示包含複數層之積層型導電性基底膜3之情形。此處,於單層之導電性基底膜4之情形時,包含複數層之積層型導電性基底膜3之情形時,與多層反射膜5相接之膜(層)均包含膜厚為1nm以上且10nm以下之鉭系材料。膜厚為1nm以上且10nm以下之鉭系材料具有必要之導電性,此外應力亦充分小。
雖然重複,但導電性基底膜4及積層型導電性基底膜3之最上層32係以與多層反射膜5鄰接之方式設置,包含鉭(Ta)系材料,其膜厚為1nm以上且10nm以下。
Ta對於利用包含氧氣之氯系氣體所進行之乾式蝕刻顯示出極高之乾式蝕刻耐性。因此,於利用包含氧氣之氯系氣體對多層反射膜5之一部分進行蝕刻而形成遮光帶部11時,幾乎不蝕刻包含Ta系材料之導電性基底膜4及積層型導電性基底膜3之最上層32,其膜厚之減少處於能夠忽略之水準。獲得該導電性基底膜4及積層型導電性基底膜3之最上層32之較高之蝕刻耐性,並且就Ta之導電性而言,以Ta系材料之膜厚1nm以上獲得對於防止電荷累積而言所需之導電性。於為導電性基底膜4之情形時,為了利用單層膜獲得充分之導電性,較佳為3nm以上,更佳為4nm以上。
又,若包含Ta系材料之導電性基底膜4及積層型導電性基底膜3之最上層32之膜厚為10nm以下,則晶粒較小,故而Ta系材料表面之平滑性充分高,形成於其上之多層反射膜5之平滑性亦提昇,能夠抑制相位缺陷產生。該多層反射膜5之平滑性對於多層反射膜5之缺陷檢查 中之偽缺陷之抑制亦有效果。並且,關於對於帶外光之反射率,藉由將鉭系材料膜之膜厚設為10nm以下,成為不會對曝光轉印產生不良影響之充分小者。為了儘可能抑制帶外光,較佳為5nm以下,更佳為3nm以下。例如於鉭膜之膜厚為3nm之情形時,對於波長130nm至400nm之光的反射率成為17%。
作為導電性基底膜4及積層型導電性基底膜3之最上層32之形成方法,使用濺鍍法。尤其是若使用離子束濺鍍法,則能夠提昇導電性基底膜4之表面平滑性,故而較佳。進而,若使構成導電性基底膜4及積層型導電性基底膜3之最上層32之材料(於該情形時為Ta)之濺鍍粒子相對於基板1之主表面之法線以45度以下之角度入射,則能夠進一步提昇表面平滑性,故而更佳。
導電性基底膜4及積層型導電性基底膜3之最上層32係藉由包含鉭作為主成分之材料而構成,可為Ta金屬單質,亦可為於Ta中含有鈦(Ti)、鈮(Nb)、鉬(Mo)、鋯(Zr)、釔(Y)、硼(B)、鑭(La)、鈷(Co)、錸(Re)等金屬之Ta合金。
該Ta合金之Ta含有比率為50原子%以上且未達100原子%,較佳為80原子%以上且未達100原子%,進而較佳為95原子%以上且未達100原子%。尤其是若為95原子%以上且未達100原子%,洗淨光罩耐性或對多層反射膜5進行蝕刻加工時之蝕刻終止功能優異。
導電性基底膜4及積層型導電性基底膜3之最上層32較佳為包含氮(N)之鉭化合物。作為鉭化合物,除Ta金屬單質或上述Ta合金及N以外,亦可添加O、B。氮之含量較佳為10原子%以上且30原子%以下。若含有氮,則成為微晶膜,因此能夠減小導電性基底膜4及積層型導電性基底膜3之最上層32之表面粗糙度,能夠提昇表面平滑性。另一方面,若氮之含有比率過高,則成為表面粗糙度較大之多結晶膜。又,Ta為易氧化之元素,故而藉由含有氮而與Ta單質相比,洗淨光罩 耐性提昇。進而,與Ta單質相比,能夠減少帶外光之反射率。
為了進一步減少帶外光,積層型導電性基底膜3之最上層32較佳為設為包含氧(O)之鉭化合物(TaO、TaON等)。氧之含量較佳為50原子%以上。又,關於不透過基板1之280nm以下之波長之帶外光,積層型導電性基底膜3之膜厚越薄,越能夠減小反射率,因此膜厚更佳為1~6nm。另一方面,關於透過基板1並被背面導電膜2反射之超過280nm之波長之帶外光,例如於為TaO之情形時,有積層型導電性基底膜3之膜厚越厚,越能夠減小反射率之傾向,因此膜厚更佳為4nm~10nm。
關於積層型導電性基底膜3之最上層32,於具有蝕刻終止功能之方面得到特化之情形時,與導電性基底膜4之材料或下述積層型導電性基底膜3之導電膜31之材料相比,能夠使用包含導電性較低之含有氧(O)、氮(N)之鉭化合物的材料。
構成積層型導電性基底膜3之導電膜31(導電性材料層)只要為該膜之表面平滑且導電性較高之膜,則無特別限定。例如可為鉭(Ta)、釕(Ru)、鈦(Ti)、鎢(W)、鉻(Cr)、鉬(Mo)、銠(Rh)、鉑(Pt)、鋯(Zr)、鈮(Nb)、釔(Y)、硼(B)、鑭(La)、鈷(Co)、錸(Re)等金屬單質,亦可為於Ta中含有鈦(Ti)、鈮(Nb)、鉬(Mo)、鋯(Zr)、釔(Y)、硼(B)、鑭(La)、鈷(Co)、錸(Re)等金屬之Ta合金,亦可為於Ru中含有鈦(Ti)、鈮(Nb)、鉬(Mo)、鋯(Zr)、釔(Y)、硼(B)、鑭(La)、鈷(Co)、錸(Re)等之Ru合金等合金。又,就減少導電膜31之表面粗糙度並提高平滑性之方面而言,亦較佳為於該等金屬或合金中添加氮。再者,形成於導電膜31上之最上層32成為對多層反射膜5進行蝕刻時之蝕刻終止層,因此對於導電膜31無需特別顧及蝕刻特性。
構成積層型導電性基底膜3之導電膜31之膜厚係以與最上層32一起之導電率滿足要求值且滿足表面平滑性之容許值之方式設定。於藉 由離子束濺鍍法等粒徑較細之成膜法而形成導電膜31之情形時,通常膜厚之下限根據導電率之要求值而決定,膜厚之上限值根據表面平滑性而決定。例如於將導電膜31設為利用離子束濺鍍法所形成之Ru之情形時,導電膜31之膜厚較佳為1nm至5nm。
構成積層型導電性基底膜3之導電膜31之形成方法係於該技術領域中公知者,例如可藉由利用離子束濺鍍法進行成膜而形成。又,為了提昇導電膜31之平滑性,有效的是進行精密研磨。又,於導電膜31之膜應力較大之情形時,有效的是以光罩基底之平坦化效果為目的對導電膜31進行退火處理而調整膜應力。
<<<導電性基底膜包含釕系材料之情形>>>
存在如圖1之反射型光罩基底100所示直接形成於基板1上之情形、與如圖3之反射型光罩基底102所示形成於基板1上之緩衝膜10之正上方之情形。於緩衝膜10具有導電性之情形時,組合緩衝膜10與導電性基底膜4而成為對於多層反射膜5具有導電性之基底膜,此處之導電性基底膜4係作為以與多層反射膜5相接之方式成膜之緩衝膜10上之膜而進行說明。
導電性基底膜4係以與多層反射膜5鄰接之方式設置,包含釕(Ru)系材料,其膜厚為1nm以上且10nm以下。
Ru對於利用氯系氣體所進行之乾式蝕刻顯示出極高之乾式蝕刻耐性。因此,利用氯系氣體對多層反射膜5之一部分進行蝕刻而形成遮光帶部11時,幾乎不蝕刻包含Ru系材料之導電性基底膜4,其膜厚之減少處於能夠忽略之水準。由該導電性基底膜4之較高之蝕刻耐性及Ru之導電性,以包含Ru系材料之導電性基底膜4之膜厚1nm以上能獲得對於防止電荷累積而言所需之導電性。作為參考,將Ru之薄片電阻之膜厚依存性示於圖6。若膜厚未達1nm,則電阻急遽增加。
又,若包含Ru系材料之導電性基底膜4之膜厚為10nm以下,則 晶粒較小,故而Ru系材料表面之平滑性充分高,能夠抑制形成於其上之多層反射膜5之相位缺陷產生。
作為導電性基底膜4之形成方法,使用濺鍍法。尤其是若使用離子束濺鍍法,則能夠提昇導電性基底膜4之表面平滑性,故而較佳。進而,若使構成導電性基底膜4之材料(於該情形時為Ru)之濺鍍粒子相對於基板1之主表面之法線以45度以下之角度入射,則能夠進一步提昇表面平滑性,故而更佳。例如於使Ru濺鍍粒子相對於基板1之主表面之法線以50度之角度入射之情形時,Ru膜(2.5nm)之表面平滑性成為0.15nm(Rms),但於以25度之角度入射之情形時改善至0.12nm。
導電性基底膜4係藉由包含釕作為主成分之材料而構成,可為Ru金屬單質,亦可為於Ru中含有鈦(Ti)、鈮(Nb)、鉬(Mo)、鋯(Zr)、釔(Y)、硼(B)、鑭(La)、鈷(Co)、錸(Re)等金屬之Ru合金,亦可含有氮。
該Ru合金之Ru含有比率為50原子%以上且未達100原子%,較佳為80原子%以上且未達100原子%,進而較佳為95原子%以上且未達100原子%。尤其是若為95原子%以上且未達100原子%,則洗淨光罩耐性或對多層反射膜5進行蝕刻加工時之蝕刻終止功能優異。
<<緩衝膜>>
緩衝膜10為其表面平滑性極高之膜,作為其代表性之材料,有矽(Si)、多層膜、TaBN等。作為多層膜,就設備利用效率或其品質管理之方面而言,較佳為使用用作多層反射膜5之Mo與Si之積層膜。即,若使用與多層反射膜5共用之材料作為緩衝膜10,則能夠不經由中途之大氣開放步驟而在減壓真空下連續成膜緩衝膜10、導電性基底膜4、多層反射膜5及保護膜6,因此在真空處理之時間縮短效果以及防止異物附著及防止各膜表面之氧化等品質方面亦較佳。若形成氧化膜,則於利用氯系氣體進行蝕刻時,會引起蝕刻抑制(蝕刻率之下 降)。
於包含Si及Mo之多層膜之緩衝膜10上,自多層膜之緩衝膜10至導電性基底膜4連續於減壓真空下成膜之情形時,若以自基板1側起依序積層Si及Mo之Si/Mo之積層結構作為1週期而積層複數週期,則與導電性基底膜4相接之最上層成為電阻較低之Mo,故而與導電性基底膜4相互作用而電荷累積防止效果提高,故而較佳。相反,於以自基板1側起依序積層Mo及Si之Mo/Si之積層結構作為1週期而積層複數週期之情形時,與導電性基底膜4相接之最上層成為電阻相對較高之Si,故而較佳為設為於最上層之Si上進而形成Mo之緩衝膜10。
另一方面,於成膜多層膜之緩衝膜10後,暫時大氣開放,其後成膜導電性基底膜4之情形時,多層膜之緩衝膜10之最表面形成氧化膜,因此理想為將氧化膜相對較薄之Si設為最上面。因此,於該情形時,於自基板1側起依序積層有Si及Mo之Si/Mo之積層結構中,最上層成為Mo,較佳為設為最上層之Mo上進而形成有Si的多層膜之緩衝膜10。
作為上述多層膜,對Mo與Si之積層膜進行說明,亦可代替Mo而使用選自釕(Ru)、銠(Rh)及鉑(Pt)中之金屬單質或該等之合金。又,除Si單質以外,亦可為於Si中包含硼(B)、碳(C)、氮(N)、氧(O)之Si化合物。
緩衝膜10之形成方法係於該技術領域中公知者,例如可藉由利用離子束濺鍍法進行成膜而形成。又,為了提昇緩衝膜表面之平滑性,有效的是進行退火或進行精密研磨。再者,退火處理亦具有因調整膜應力所產生之光罩基底之平坦化效果。
又,於上述導電性基底膜包含鉭系材料之情形時,亦可使用緩衝膜10。
<<多層反射膜>>
多層反射膜5係對EUV微影用反射型光罩賦予反射EUV光之功能者,成為使以折射率不同之元素作為主成分之各層週期性地積層而成之多層膜之構成。
一般而言,使用將作為高折射率材料之輕元素或其化合物之薄膜(高折射率層)與作為低折射率材料之重元素或其化合物之薄膜(低折射率層)交替積層40至60週期左右而成之多層膜作為多層反射膜5。
多層膜可以自導電性基底膜4或積層型導電性基底膜3之最上層32側起依序積層高折射率層與低折射率層之高折射率層/低折射率層之積層結構作為1週期而積層複數週期,亦可以自導電性基底膜4側或積層型導電性基底膜3之最上層32側起依序積層低折射率層與高折射率層而成之低折射率層/高折射率層之積層結構作為1週期而積層複數週期。再者,多層反射膜5之最表面之層、即與導電性基底膜4側或積層型導電性基底膜3之最上層32側相反側之多層反射膜5之表面層較佳為設為高折射率層。於上述多層膜中,以自導電性基底膜4側或積層型導電性基底膜3之最上層32側起依序積層高折射率層與低折射率層而成之高折射率層/低折射率層之積層結構作為1週期而積層複數週期之情形時,最上層成為低折射率層,於該情形時,若低折射率層構成多層反射膜5之最表面,則容易氧化,反射型光罩之反射率減少,因此較佳為於最上層之低折射率層上進而形成高折射率層,而製成多層反射膜5。另一方面,於上述多層膜中,以自導電性基底膜4側或積層型導電性基底膜3之最上層32側起依序積層低折射率層與高折射率層而成之低折射率層/高折射率層之積層結構作為1週期而積層複數週期之情形時,由於最上層成為高折射率層,故而如此即可。
本實施形態中,作為高折射率層,採用包含矽(Si)之層。作為包含Si之材料,除Si單質以外,亦可為於Si中包含硼(B)、碳(C)、氮(N)、氧(O)之Si化合物。藉由使用包含Si之層作為高折射率層,而獲 得EUV光之反射率優異之EUV微影用反射型光罩。又,作為低折射率層,使用選自鉬(Mo)、釕(Ru)、銠(Rh)及鉑(Pt)中之金屬單質或該等之合金。例如作為針對波長13nm至14nm之EUV光之多層反射膜5,較佳為使用將Mo膜與Si膜交替積層40至60週期左右之Mo/Si週期積層膜。再者,亦可利用矽(Si)形成作為多層反射膜5之最上層之高折射率層,且於該最上層(Si)與保護膜6之間形成包含矽及氧之矽氧化物層。藉此,能夠提昇洗淨光罩耐性。
上述多層反射膜5單獨之反射率通常為65%以上,上限通常為73%。再者,多層反射膜5之各構成層之厚度、週期只要根據曝光波長而適當選擇即可,以滿足布勒格反射之法則之方式選擇。於多層反射膜5中分別存在複數層高折射率層及低折射率層,高折射率層彼此、並且低折射率層彼此之厚度亦可不同。又,多層反射膜5最表面之Si層之膜厚可於不降低反射率之範圍內進行調整。最表面之Si(高折射率層)之膜厚可設為3nm至10nm。
若形成於導電性基底膜4或積層型導電性基底膜3之最上層32上之多層反射膜5之最初之層為Mo,則在導電性基底膜4之間難以形成擴散層,故而電阻難以變化。另一方面,若形成於導電性基底膜4或積層型導電性基底膜3之最上層32上之多層反射膜5之最初之層為Si,則於導電性基底膜4之間容易形成TaSi(導電性基底膜包含鉭系材料之情形)或RuSi(導電性基底膜包含釕系材料之情形)之擴散層。於導電性基底膜包含鉭系材料之情形時,在形成遮光帶部11時導電性基底膜4或最上層32之表面露出,若形成TaSi之擴散層,則能夠防止導電性基底膜4或最上層32表面之氧化,故而較佳。於導電性基底膜包含釕系材料之情形時,在形成遮光帶部11時,RuSi之擴散層在蝕刻時無法完全去除,使電阻惡化,因此需考慮導電性基底膜4之膜厚。於形成於導電性基底膜4或積層型導電性基底膜3之最上層32上之多層反射膜5 之最下層為Si之情形時,與以Mo作為最初之層之情形相比,需要增厚0.5nm左右。擴散層之厚度較佳為0.5nm至1nm。
藉由控制自形成導電性基底膜4或積層型導電性基底膜3之最上層32時之離子束產生裝置所發出之離子束之功率,能夠控制擴散層之膜厚。若提高離子束之功率,則能夠增大擴散層之膜厚。又,調整藉由自離子束產生裝置所發出之離子束入射至靶上而產生之濺鍍粒子之入射角度(基板1之主表面相對於法線之入射角度),藉此亦可控制擴散層之膜厚。入射角度越接近0°,越能夠增大擴散層之膜厚。
多層反射膜5之形成方法係於該技術領域中公知者,例如可藉由利用離子束濺鍍法成膜各層而形成。於為上述Mo/Si週期多層膜之情形時,例如藉由離子束濺鍍法,首先使用Si靶於導電性基底膜4或積層型導電性基底膜3上成膜厚度4nm左右之Si膜,其後使用Mo靶成膜厚度3nm左右之Mo膜,以此作為1週期而積層40至60週期,從而形成多層反射膜5(最表面之層設為Si層)。
於導電性基底膜4或積層型導電性基底膜3與多層反射膜5之成膜時,理想為於減壓真空下連續進行。若於中途暴露於大氣或氧氣中,則會於構成導電性基底膜4之鉭系材料或釕系材料或構成積層型導電性基底膜3之最上層32之鉭系材料表面形成氧化層,導電率下降,並且其表面平滑性亦下降。又,於導電性基底膜包含釕系材料之情形時,作為使用氯系氣體於多層反射膜5上形成遮光帶部11時之蝕刻終止之功能(蝕刻耐性)因氧化而下降。若進行抽真空、大氣開放、抽真空步驟,則異物缺陷率提高,而藉由在減壓真空下連續成膜,能夠減少異物缺陷。另一方面,鑒於設備之有效率之應用,於導電性基底膜4或積層型導電性基底膜3及多層反射膜5之成膜時,亦可暫時進行大氣開放並利用另一裝置進行成膜。
<<保護膜>>
例如,包含含有釕(Ru)之材料之保護膜6係為了保護多層反射膜5不受下述EUV微影用反射型光罩之製造步驟中之乾式蝕刻或洗淨所影響,而形成於多層反射膜5上。又,亦兼具使用電子束(EB)之光罩圖案之黑點缺陷修正時之多層反射膜5之保護。此處,圖1~圖3中表示保護膜6為1層之情形,但作為3層以上之積層結構,例如亦可將最下層及最上層設為包含含有上述Ru之物質之層,使除Ru以外之金屬或合金介於最下層與最上層之間。保護膜6例如係藉由含有釕作為主成分之材料而構成,亦可為Ru金屬單質,亦可為於Ru中含有鈦(Ti)、鈮(Nb)、鉬(Mo)、鋯(Zr)、釔(Y)、硼(B)、鑭(La)、鈷(Co)、錸(Re)等金屬之Ru合金,亦可包含氮。若其中尤其是使用包含含有Ti之Ru系材料之保護膜6,則作為多層反射膜構成元素之矽自多層反射膜表面向保護膜6之擴散變小。因此,洗淨光罩時之表面粗糙變小,又,膜難以產生傾斜。由於表面粗糙之減少直接關係到防止對於EUV曝光之光之反射率下降,故而對於改善EUV曝光之曝光效率、提昇處理量而言重要。
該Ru合金之Ru含有比率為50原子%以上且未達100原子%,較佳為80原子%以上且未達100原子%,進而較佳為95原子%以上且未達100原子%。尤其是若為95原子%以上且未達100原子%,則能夠抑制多層反射膜構成元素(矽)向保護膜6之擴散,且充分確保EUV光之反射率,並且兼具洗淨光罩耐性、對吸收體膜7進行蝕刻加工時之蝕刻終止功能、及多層反射膜經時變化防止之保護膜功能。
於EUV微影中,由於對曝光之光透明之物質較少,故而防止異物向光罩圖案面之附著之EUV光罩護膜在技術上並不簡單。因此,不使用光罩護膜之無光罩護膜之應用成為主流。又,於EUV微影中,因EUV曝光而引起碳膜堆積於光罩上或氧化膜成長等曝光污染。因此,於將光罩用於半導體裝置之製造之階段,需要反覆進行洗淨而去除光 罩上之異物或污染。由此,對於EUV反射型光罩,要求與光微影用透過型光罩相比差別較大之洗淨光罩耐性。若使用包含含有Ti之Ru系材料之保護膜6,則對於硫酸、硫酸過氧化氫混合物(SPM)、銨、銨水過氧化氫混合物(APM)、OH自由基洗淨水或濃度10ppm以下之臭氧水等洗淨液之洗淨耐性尤其較高,能夠滿足洗淨光罩耐性之要求。
上述保護膜6之厚度只要能夠發揮作為該保護膜6之功能,則無特別限定,就EUV光之反射率之觀點而言,較佳為1.0nm至8.0nm,更佳為1.5nm至6.0nm。
作為保護膜6之形成方法,可無特別限制地採用與公知之膜形成方法相同者。作為具體例,可列舉濺鍍法及離子束濺鍍法。
於多層反射膜5上形成有保護膜6之狀態下,較佳為於100℃以上且300℃以下、理想為120℃以上且250℃以下、更理想為150℃以上且200℃以下進行熱處理(退火)。藉由該退火使應力緩和,能夠防止因光罩基底應力應變引起之平坦度下降,並且能夠防止多層反射膜5之EUV光反射率之經時變化。尤其於保護膜6為包含Ti之RuTi合金之情形時,較強地抑制因該退火引起之自多層反射膜5之Si之擴散,能夠防止對於EUV光之反射率下降。
<<吸收體膜>>
於保護膜6上形成吸收EUV光之吸收體膜7。吸收體膜7可為以EUV光之吸收為目的之吸收體膜7,亦可為具有考慮到EUV光之相位差的相位偏移功能之吸收體膜7。所謂具有相位偏移功能之吸收體膜7,係指吸收EUV光並且使一部分反射而使相位偏移者。即,於使具有相位偏移功能之吸收體膜7圖案化之反射型光罩中,在形成有吸收體膜7之部分,吸收EUV光而消光並且以對圖案轉印無不良影響之水準使一部分光反射,形成經由保護膜6而自多層反射膜5反射之來自畦部之反射光及所需之相位差。具有相位偏移功能之吸收體膜7係以來 自吸收體膜7之反射光與來自多層反射膜5之反射光之相位差成為170度至190度之方式形成。藉由反轉180度左右之相位差之光彼此於圖案邊緣部相互干渉,投影光學像之像對比度提昇。隨著該像對比度之提昇,解像度提高,曝光量裕度、焦點裕度等與曝光相關之各種裕度擴大。
吸收體膜7可為單層膜,亦可為包含複數層膜之多層膜。於為單層膜之情形時,具有如下特徵:能夠減少製造光罩基底時之步驟數,而提昇生產效率。於為多層膜之情形時,上層膜係以成為使用光檢查光罩圖案時之抗反射膜之方式適當設定其光學常數及膜厚。藉此,使用光檢查光罩圖案時之檢查感度提昇。又,若對上層使用抗氧化性提昇之添加有氧(O)或氮(N)等之膜,則經時穩定性提昇。如此,能夠藉由設為多層膜而附加各種功能。於吸收體膜7為具有相位偏移功能之吸收體膜7之情形時,藉由設為多層膜而於光學方面之調整範圍擴大,容易獲得所需之反射率。
作為吸收體膜7,只要具有吸收EUV光之功能,且能夠藉由蝕刻等進行加工(較佳為能夠藉由氯(Cl)或氟(F)系氣體之乾式蝕刻進行蝕刻),則吸收體膜7之材料並無特別限定。作為具有上述功能者,可較佳地使用包含鉭(Ta)單質或Ta作為主成分之鉭化合物。
由上述鉭或鉭化合物所構成之吸收體膜7可藉由DC濺鍍法(Direct-Current Sputtering,直流濺鍍法)或RF濺鍍法(Radio Frequency Sputtering,射頻濺鍍法)等磁控濺鍍法等公知方法而形成。例如可使用包含鉭及硼之靶,藉由使用添加有氧或氮之氬氣之反應性濺鍍法,而於保護膜6上成膜吸收體膜7。
上述鉭化合物包含Ta之合金。關於上述吸收體膜7之結晶狀態,就平滑性及平坦性之方面而言,較佳為非晶狀或微晶之結構。若吸收體膜7表面不平滑、平坦,則有時吸收體圖案之邊緣粗糙度變大,圖 案之尺寸精度變差。吸收體膜7之較佳之表面粗糙度以均方根粗糙度(Rms)計為0.5nm以下,進而較佳為0.4nm以下,更佳為0.3nm以下。
作為上述鉭化合物,可使用包含Ta及B之化合物、包含Ta及N之化合物、包含Ta、O及N之化合物、包含Ta及B且進而包含O及N中之至少任一者之化合物、包含Ta及Si之化合物、包含Ta、Si及N之化合物、包含Ta及Ge之化合物、包含Ta、Ge及N之化合物等。
Ta由於為EUV光之吸收係數較大,而且能夠利用氯系氣體或氟系氣體容易地進行乾式蝕刻之材料,故而為加工性優異之吸收體膜材料。藉由進而於Ta中添加B、Si或Ge等,能夠容易地獲得非晶狀材料,提昇吸收體膜7之平滑性。又,若於Ta中添加N或O,則吸收體膜7對於氧化之耐性提昇,故而獲得能夠提昇經時穩定性之效果。
對於吸收體膜7,若將TaBN設為下層膜,將TaBO設為上層膜,將上層之TaBO之膜厚設為約14nm,則於使用光而檢查光罩圖案缺陷時,該上層膜成為抗反射膜,而檢查感度提高。
又,作為構成吸收體膜7之材料,除鉭或鉭化合物以外,亦可列舉Cr、CrN、CrCON、CrCO、CrCOH、CrCONH等鉻或鉻化合物、或者WN、TiN、Ti等材料。
<<背面導電膜>>
於基板1之第2主面(背面)側(多層反射膜5形成面之相反側)形成靜電吸盤用背面導電膜2。關於靜電吸盤用背面導電膜2所要求之電氣特性,就薄片電阻而言,通常為100Ω/□以下。背面導電膜2之形成方法例如可藉由磁控濺鍍法或離子束濺鍍法並使用鉻、鉭等金屬或合金之靶而形成。代表性之材料係透過型光罩基底等光罩基底製造中較佳地使用之CrN或Cr。背面導電膜2之厚度只要滿足作為靜電吸盤用途之功能,則無特別限定,通常為10nm至200nm。又,該背面導電膜2亦兼具反射型光罩基底100之第2主面側之應力調整,以與來自形成於第 1主面側之各種膜之應力取得平衡,而獲得平坦之反射型光罩基底之方式進行調整。
<<蝕刻掩膜>>
作為反射型光罩基底,亦可為於吸收體膜7上具備蝕刻用硬質掩膜或抗蝕劑膜者。作為蝕刻用硬質掩膜之代表性材料,有矽(Si)或對矽加入氧(O)、氮(N)、碳(C)、氫(H)之材料等。具體而言,可列舉SiO2、SiON、SiN、SiO、Si、SiC、SiCO、SiCN、SiCON等。但是,於吸收體膜7為包含氧之化合物之情形時,作為蝕刻用硬質掩膜,就蝕刻耐性之觀點而言,較佳為避免包含氧之材料、例如SiO2。於形成蝕刻用硬質掩膜之情形時,能夠使抗蝕劑膜之厚度變薄,對於圖案之微細化有利。
<反射型光罩及其製造方法>
使用本實施形態之反射型光罩基底100或101、102而製造反射型光罩。此處,僅進行概要說明,其後於實施例中一面參照圖式一面詳細說明。
準備反射型光罩基底100或101、102,於其第1主面之最表面(如以下之實施例中所說明般,於吸收體膜7上),形成抗蝕劑膜(於具備抗蝕劑膜作為反射型光罩基底100或101、102之情形時不需要),於該抗蝕劑膜上描繪(曝光)電路圖案等所需圖案,進而進行顯影、沖洗,藉此形成特定之抗蝕劑圖案。
使用該抗蝕劑圖案作為掩膜,對吸收體膜7進行乾式蝕刻,藉此形成吸收體圖案。再者,作為蝕刻氣體,可使用Cl2、SiCl4、CHCl3等氯系氣體、以特定比率包含該等氯系氣體及O2之混合氣體、以特定比率包含氯系氣體及He之混合氣體、以特定比率包含氯系氣體及Ar之混合氣體、CF4、CHF3、C2F6、C3F6、C4F6、C4F8、CH2F2、CH3F、C3F8、SF6、F2等氟系氣體、以特定比率包含該等氟系氣體及O2之混 合氣體等。此處,若於蝕刻之最終階段在蝕刻氣體中包含氧,則Ru系保護膜6上會產生表面粗糙。因此,於將Ru系保護膜6暴露於蝕刻之過蝕刻階段,較佳為使用不包含氧之蝕刻氣體。
其後,藉由灰化或抗蝕劑剝離液去除抗蝕劑圖案,而製作形成有所需電路圖案之吸收體圖案。
再者,此處表示將抗蝕劑作為蝕刻掩膜時之情形,但亦可使用蝕刻用硬質掩膜而製作形成有所需電路圖案之吸收體圖案。於該情形時,在吸收體膜7上形成蝕刻用硬質掩膜,進而於其上形成抗蝕劑膜。作為蝕刻用硬質掩膜,選擇與吸收體膜7具有蝕刻選擇性之膜。於該抗蝕劑膜上描繪(曝光)電路圖案等所需圖案,進而進行顯影、沖洗,藉此形成特定之抗蝕劑圖案。將該抗蝕劑圖案作為掩膜對蝕刻用硬質掩膜進行乾式蝕刻,而形成硬質掩膜圖案,藉由灰化或抗蝕劑剝離液等而去除抗蝕劑圖案。其後,將該硬質掩膜圖案設為掩膜而對吸收體膜7進行乾式蝕刻,藉此製作形成有所需電路圖案之吸收體圖案。其後,藉由濕式蝕刻或乾式蝕刻而去除硬質掩膜圖案。
又,亦有於形成硬質掩膜圖案後不去除抗蝕劑圖案,利用附抗蝕劑圖案之硬質掩膜圖案對吸收體膜7進行蝕刻之方法。於該情形時,具有如下特徵:對吸收體膜7進行蝕刻時自動地去除抗蝕劑圖案,而簡化步驟。另一方面,於將去除抗蝕劑圖案之硬質掩膜圖案設為掩膜而對吸收體膜7進行蝕刻之方法中,具有如下特徵:不會有來自蝕刻中途消失之抗蝕劑之有機產物(外部氣體)之變化,能夠進行穩定之蝕刻。
其次,形成抗蝕劑膜,將遮光帶圖案描繪(曝光)於該抗蝕劑膜上,進而進行顯影、沖洗,藉此形成遮光帶形成用抗蝕劑圖案。使用該遮光帶形成用抗蝕劑圖案作為掩膜,利用上述方法對吸收體膜7進行乾式蝕刻後,亦對保護膜6及多層反射膜5進行乾式蝕刻。此處,於 導電性基底膜包含鉭系材料之情形時,作為保護膜6及多層反射膜5之蝕刻氣體,使用於Cl2、SiCl4、CHCl3等氯系氣體中包含O2之混合氣體。就被加工膜之蝕刻率與對於構成成為蝕刻終止層之導電性基底膜4或積層型導電性基底膜3之最上層32的鉭系材料之蝕刻率比之關係而言,能夠適當設定氯系氣體與氧氣之混合比率。於保護膜6為Ru系材料之情形時,具有如下特徵:藉由利用於氯系氣體中包含O2之混合氣體之乾式蝕刻,能夠對保護膜6及多層反射膜5一起進行蝕刻,因此製造效率較高。
再者,對於保護膜及多層反射膜,亦可不一起進行乾式蝕刻,而使用另一蝕刻氣體進行乾式蝕刻。又,亦可於多層反射膜之乾式蝕刻之中途改變蝕刻氣體,例如亦可使用氯系氣體對多層反射膜之上部進行蝕刻,自中途導入氧氣而利用氯系氣體與氧氣之混合氣體對多層反射膜之下部進行乾式蝕刻。
於導電性基底膜4包含釕系材料之情形時,可適當使用氯系氣體或氟系氣體等作為蝕刻氣體,若於蝕刻之最終階段在蝕刻氣體中包含氧,則於導電性基底膜4上產生表面粗糙。導電性基底膜4由於為薄膜,故而若該表面粗糙與表面氧化加遽,則薄片電阻增大,防止檢查光罩圖案EB缺陷時之電荷累積的效果減弱。因此,於將導電性基底膜4暴露於蝕刻之過蝕刻階段,較佳為使用不含氧之蝕刻氣體。
其後,藉由灰化或抗蝕劑剝離液去除抗蝕劑圖案,而製作所需遮光帶圖案。其後,進行使用酸性或鹼性水溶液之濕式洗淨及光罩圖案EB缺陷檢查,適當進行光罩缺陷修正。
藉由以上之步驟,電路圖案形成區域係經由導電性基底膜4或積層型導電性基底膜3而以較低之薄片電阻與設置於遮光帶部11之外側之接地部電性連接。因此,能夠防止光罩圖案EB缺陷檢查時之電荷累積,能夠以較高之感度進行圖案缺陷檢查。又,由於在具有極平滑 之表面之導電性基底膜4或積層型導電性基底膜3上形成多層反射膜5,或者藉由介存表面極平滑之緩衝膜10而於極平滑之膜上形成多層反射膜5,故而多層反射膜5之相位缺陷亦較少。進而,由於多層反射膜5表面之平滑性亦變高,故而例如使用193nm之光檢查多層膜缺陷時之背景雜訊減少,偽缺陷減少,多層反射膜5之缺陷檢查感度亦提昇。藉由該較高之感度下之光罩圖案及多層反射膜5之缺陷檢查及相位缺陷較少之多層反射膜5,獲得缺陷較少之多層反射膜刻蝕遮光帶型反射光罩(EUV微影用反射型光罩)。
再者,在此對多層反射膜刻蝕遮光帶結構之情形進行了說明,根據本發明之結構與製法,光罩基底之導電性提高,又,成為缺陷較少之多層反射膜5,因此於不存在多層反射膜刻蝕部之情形時亦具有同上之效果。
<半導體裝置之製造方法>
藉由使用上述本實施形態之反射型光罩進行EUV曝光,能夠於半導體基板上形成所需轉印圖案。由於多層反射膜5之缺陷或光罩圖案缺陷較少,故而轉印缺陷亦較少。除該微影步驟以外,亦經過被加工膜之蝕刻、絕緣膜、導電膜之形成、摻雜劑之導入或退火等各種步驟,藉此能夠以較高之良率製造形成有所需電路之半導體裝置。
[實施例]
以下,參照圖式對各實施例進行說明。再者,於各實施例中,對於相同之構成要素使用同一符號,並簡化或省略說明。
[實施例1]
圖4係表示由EUV微影用反射型光罩基底100而製作EUV微影用反射型光罩200之步驟之主要部位剖面模式圖。
實施例1之反射型光罩基底100如圖4(a)所示具有背面導電膜2、基板1、單層之導電性基底膜4、多層反射膜5、保護膜6及吸收體膜 7。吸收體膜7包括包含TaBN之下層吸收體膜71與包含TaBO之上層吸收體膜72之2層膜。先對該反射型光罩基底進行說明。
((反射型光罩基底)) (((基板)))
準備第1主面及第2主面之兩表面經研磨之6025尺寸(約152mm×152mm×6.35mm)之作為低熱膨脹玻璃基板之SiO2-TiO2系玻璃基板作為基板1。以成為平坦且平滑之主表面之方式進行包括粗研磨加工步驟、精密研磨加工步驟、局部加工步驟及觸控研磨加工步驟之研磨。
(((背面導電膜)))
於SiO2-TiO2系玻璃基板1之第2主面(背面),藉由磁控濺鍍(反應性濺鍍)法於下述條件下形成包含CrN之背面導電膜2。
背面導電膜形成條件:Cr靶、Ar與N2之混合氣體環境(Ar:90原子%、N:10原子%)、膜厚20nm。
(((導電性基底膜)))
其次,於氬氣環境下進行使用Ta靶之離子束濺鍍,而於與形成有背面導電膜2之側相反側之基板1之主表面(第1主面)上,形成包含膜厚4nm之Ta膜的導電性基底膜4。此處,Ta之濺鍍粒子係相對於基板1之主表面之法線以30度之角度入射。對藉由相同方法製作至導電性基底膜4為止之試樣測定薄片電阻,結果導電性基底膜4之薄片電阻為600Ω/□,對於防止光罩圖案EB缺陷檢查之電荷累積而言為充分低之薄片電阻。表面粗糙度為0.13nm(Rms)。此處,表面粗糙度係對於基板中心之1μm×1μm區域使用原子力顯微鏡(AFM)進行測定。
(((多層反射膜)))
其次,為了防止氧化而於中途不進行大氣開放,從而於導電性基底膜4上形成多層反射膜5。即,導電性基底膜4步驟後於減壓真空 下連續形成多層反射膜5。該多層反射膜5由於設為適合於波長13.5nm之EUV光之多層反射膜,故而製成包含Si及Mo之週期多層反射膜。多層反射膜5係使用Si靶及Mo靶,於氬氣環境下藉由離子束濺鍍在導電性基底膜4上交替積層Si層及Mo層而形成。此處,Si及Mo之濺鍍粒子係相對於基板1之主表面之法線以30度之角度入射。首先,以4.2nm之厚度成膜Si膜,繼而以2.8nm之厚度成膜Mo膜。將此作為1週期,以相同之方式積層40週期,最後以4.0nm之厚度成膜Si膜,形成多層反射膜5。因此,多層反射膜5之最下層、即與導電性基底膜4相接之多層反射膜5之材料為Si,且多層反射膜5之最上層、即與保護膜6相接之多層反射膜之材料亦為Si。於多層反射膜5之最下層之Si與導電性基底膜4之間形成有0.5nm之TaSi之擴散層。再者,此處,設為40週期,但並不限定於此,例如亦可為60週期。於設為60週期之情形時,雖然自40週期開始步驟數增加,但能夠提高對於EUV光之反射率。
(((保護膜)))
繼而,於氬氣環境下,藉由使用Ru靶之離子束濺鍍以2.5nm之厚度成膜包含Ru之保護膜6。此處,Ru之濺鍍粒子係相對於基板1之主表面之法線以30度之角度入射。其後,於大氣中進行130℃之退火。
對於該階段之形成有保護膜6之附多層反射膜之基板,調查對於EUV光之反射率、形成有多層反射膜5及保護膜6之側的基板平坦度及缺陷數。又,對於藉由至該階段為止相同之步驟所製作之試樣,測定表面粗糙度(表面平滑性)。其結果為,反射率為64%,基板平坦度為500nm,並且缺陷數為5個,表面粗糙度為0.14nm(Rms)。此處,缺陷數係對於除基板1之周邊區域以外之132mm×132mm之區域使用缺陷檢查裝置(Lasertec公司製造之光罩、基板/基底缺陷檢查裝置M1350)進行測定。又,表面粗糙度係對於基板中心之1μm×1μm區域 使用原子力顯微鏡(AFM)進行測定。再者,關於附多層反射膜之基板,係於使用能夠利用SEVD(Spherical Equivalent Volume Diameter,球面等效體積直徑)進行20nm尺寸之缺陷檢查之高感度缺陷檢查裝置(KLA-Tencor公司製造之Teron6xx)之缺陷檢查中,係檢查到偽缺陷之情況被抑制,而能夠進行缺陷檢查之水準之表面狀態。
(((吸收體膜)))
其次,藉由DC濺鍍法,積層膜厚56nm之TaBN膜作為下層吸收體膜71,且積層膜厚14nm之TaBO膜作為上層吸收體膜72,而形成包含該2層膜之吸收體膜7。TaBN膜係將TaB用於靶,於包含氬氣與氮氣之混合氣體環境下藉由反應性濺鍍法而形成。TaBO膜係將TaB用於靶,於氬氣與氧氣之混合氣體環境下利用反應性濺鍍法而形成。TaBO膜係經時變化較少之膜,並且該膜厚之TaBO膜係於使用光檢查光罩圖案時作為抗反射層而發揮作用,使檢查感度提高。即便於藉由EB進行光罩圖案檢查之情形時,就處理量之關係而言,亦多數使用併用利用光之光罩圖案檢查的方法。即,對於記憶胞部之類的使用微細圖案之區域,利用檢查感度較高之EB進行光罩圖案檢查,對於間接周邊電路部之類的由相對較大之圖案構成之區域,利用處理量較高之光進行光罩圖案檢查。
((反射型光罩))
其次,使用上述反射型光罩基底100而製造反射型光罩200。
首先,如圖4(b)所示,於反射型光罩基底100之上層吸收體膜72上形成抗蝕劑膜8。然後,於該抗蝕劑膜8上描繪(曝光)電路圖案等所需圖案,進而進行顯影、沖洗,藉此形成特定之抗蝕劑圖案8a(圖4(c))。其次,將抗蝕劑圖案8a作為掩膜,使用CF4氣體對TaBO膜(上層吸收體膜72)進行乾式蝕刻,繼而使用Cl2氣體對TaBN膜(下層吸收體膜71)進行乾式蝕刻,藉此形成第1吸收體圖案7a(圖4(d))。包含Ru 之保護膜6對於Cl2氣體之乾式蝕刻耐性極高,成為充分之蝕刻終止層。其後,利用灰化或抗蝕劑剝離液等去除抗蝕劑圖案8a(圖4(e))。
其後,於形成有第1吸收體圖案7a之反射型光罩基底上形成抗蝕劑膜9(圖4(f))。然後,於該抗蝕劑膜9上描繪(曝光)遮光帶圖案,進而進行顯影、沖洗,藉此形成特定之遮光帶抗蝕劑圖案9a(圖4(g))。其次,將遮光帶抗蝕劑圖案9a作為掩膜,使用CF4氣體對TaBO膜進行乾式蝕刻,使用Cl2氣體對TaBN膜進行乾式蝕刻,使用Cl2與O2之混合氣體對保護膜6及多層反射膜5進行乾式蝕刻,藉此製成形成有遮光帶部11之第2圖案(圖4(h))。該第2圖案係如圖4(h)所示包括包含上層吸收體圖案72b及下層吸收體圖案71b之2層圖案之第2吸收體圖案7b、保護膜圖案6b、及多層反射膜圖案5b。導電性基底膜4係如上所述般為膜厚4nm之Ta薄膜,其材料對於Cl2與O2之混合氣體具有極高之蝕刻終止功能,膜厚之減少亦極小而確保充分之導電性。其後,利用灰化或抗蝕劑剝離液等去除遮光帶抗蝕劑圖案9a,進行硫酸過氧化氫混合物(SPM)洗淨與使用鹼性水溶液之濕式洗淨,而製造反射型光罩200(圖4(i))。其後,進行光罩圖案EB缺陷檢查,視需要適當進行光罩缺陷修正。
將藉由上述方法所製造之反射型光罩200之俯視圖示於圖5。如圖5(a)所示,形成有電路等之裝置區域(電路圖案區域)12係利用遮光帶部11而處於自外周部區域(周邊區域)13圖案孤立之隔離狀態,但利用包含膜厚4nm之Ta薄膜之導電性基底膜4,裝置區域12與外周部區域13電性連接。為了防止異物對光罩上之裝置區域之附著,於外周部區域13實現接地,藉由介存導電性基底膜4而實現裝置區域之接地,而能夠防止檢查光罩圖案EB缺陷時之電荷累積。其結果為,能夠於光罩上進行20nm之圖案缺陷之檢查。
此處,揭示了刻蝕至多層反射膜5之位置為遮光帶部11之情形, 但並不僅限定於該情形。如作為反射型光罩200之俯視圖之圖5(b)所示,即便於在裝置區域12內存在因刻蝕至多層反射膜5之槽部14而圖案隔離之區域(孤立之電路圖案區域)12b之情形時,亦能夠使區域12b與外周部區域13電性連接而實現接地。
於本實施例之反射型光罩200上形成有多層反射膜刻蝕型遮光帶部11,電路圖案形成區域係經由包含膜厚4nm之Ta薄膜之導電性基底膜4而以較低之薄片電阻與設置於遮光帶部11之外側之接地部電性連接,不會產生電荷累積所伴隨之圖案描繪缺陷、光罩圖案EB缺陷檢查感度之下降及偽缺陷之產生等問題。其結果為,能夠於光罩上檢查20nm之圖案缺陷。又,由於利用具有平滑表面之導電性基底膜4而於極平滑之膜上形成有多層反射膜5,故而附保護膜之多層反射膜5之缺陷亦為5個而較少,就缺陷之觀點而言,製造出具有較高品質之反射型光罩。
((半導體裝置之製造))
將實施例1中所製作之反射型光罩設置於EUV掃描儀,對於半導體基板上形成有被加工膜及抗蝕劑膜之晶圓進行EUV曝光。然後,藉由將該曝光成之抗蝕劑膜進行顯影,而於形成有被加工膜之半導體基板上形成抗蝕劑圖案。
實施例1中所製作之反射型光罩由於為多層反射膜5之相位缺陷較少,亦進行高感度之光罩圖案EB缺陷檢查的對缺陷之品質較高之光罩,故而轉印形成之晶圓上之抗蝕劑圖案之缺陷亦較少。又,遮光帶部11對於波長130nm至400nm之光之反射率為19%,來自遮光帶部11之帶外反射光充分少,轉印精度亦較高。
藉由蝕刻將該抗蝕劑圖案轉印至被加工膜上,又,經過絕緣膜、導電膜之形成、摻雜劑之導入或退火等各種步驟,藉此以較高之良率製造出具有所需特性之半導體裝置。
[實施例2]
實施例2係將單層之導電性基底膜4之材料自實施例1之Ta變更為TaN,又,將保護膜6之材料自實施例1之Ru變更為RuTi,且將形成保護膜6後之退火溫度自實施例1之130℃變更為150℃而製成反射型光罩基底之例,除此以外,包括反射型光罩之製造方法及半導體裝置之製造方法在內,全部與實施例1相同。
於實施例2中,使用膜厚5nm之TaN(Ta:90原子%、N:10原子%)作為導電性基底膜4。該膜係使用Ta靶於氬氣與氮氣之混合氣體環境下藉由DC濺鍍而形成。使用製作至導電性基底膜4為止之試樣測定薄片電阻,結果導電性基底膜4之薄片電阻為550Ω/□,確保了對於防止光罩圖案EB缺陷檢查之電荷累積而言所需之薄片電阻。表面粗糙度為0.13nm(Rms)。此處,表面粗糙度係對於基板中心之1μm×1μm區域使用原子力顯微鏡(AFM)而測定。
實施例2中之保護膜6為膜厚2.5nm之RuTi。對於該膜,為了防止氧化,而於中途不進行大氣開放,於將Si膜與Mo膜交替積層40層而成之多層反射膜5上繼續全部於減壓真空下連續成膜。此處,與實施例1同樣地,多層反射膜5之最下層、即與導電性基底膜4相接之多層反射膜5之材料為Si,且多層反射膜5之最上層、即與保護膜6相接之多層反射膜之材料亦設為Si。於多層反射膜5之最下層之Si與導電性基底膜4之間,形成有0.5nm之TaN與Si之擴散層。保護膜6之成膜方法係於氬氣環境下使用RuTi(Ru:95原子%、Ti:5原子%)靶之離子束濺鍍法。此處,包含Ru與Ti之濺鍍粒子係相對於基板1之主表面之法線以30度之角度入射。其後,於在多層反射膜5上形成有保護膜6之狀態下進行150℃之退火。
對於該階段之形成有保護膜6之多層反射膜基板,調查對於EUV光之反射率、基板平坦度、及利用Lasertec公司製光罩、基板/基底缺 陷檢查裝置(M1350)之缺陷數。又,對於藉由至該階段為止相同之步驟所製作之試樣,測定表面粗糙度。其結果為,反射率為65%,基板平坦度為350nm,並且缺陷數為5個,表面粗糙度為0.13nm(Rms)。此處,缺陷數或表面粗糙度之檢查方法係與實施例1相同。藉由使用RuTi(Ru:95原子%、Ti:5原子%)作為保護膜6,即便150℃及更高溫度下之退火,亦能夠抑制Si自多層反射膜5向保護膜之擴散。因此,獲得對於EUV光之反射率65%,並且藉由150℃之退火而實現應力調整,基板平坦度成為350nm之良好值。又,關於附多層反射膜之基板,於使用能夠利用SEVD進行20nm尺寸之缺陷檢查之高感度缺陷檢查裝置(KLA-Tencor公司製造之Teron6xx)之缺陷檢查中,係檢查到偽缺陷之情況被抑制,而能夠進行缺陷檢查之水準之表面狀態。
實施例2之方法中所製造之反射型光罩係與實施例1同樣地,不產生電荷累積所伴隨之圖案描繪缺陷、光罩圖案EB缺陷檢查感度之下降及偽缺陷之產生等問題。其結果為,於光罩上檢查到20nm之圖案缺陷。又,由於利用具有平滑表面之導電性基底膜4,而於極平滑之膜上形成有多層反射膜5,故而附保護膜之多層反射膜之缺陷亦為5個而較少,就缺陷之觀點而言,製造出具有較高品質之反射型光罩。
又,實施例2中所製作之反射型光罩由於為多層反射膜5之相位缺陷較少,亦進行高感度之光罩圖案EB缺陷檢查的低缺陷之光罩,故而轉印形成之晶圓上之抗蝕劑圖案之缺陷亦較少。又,遮光帶部11對於波長130nm至400nm之光之反射率為25%,來自遮光帶部11之帶外反射光充分少,轉印精度亦較高。因此,以較高之良率製造出具有所需特性之半導體裝置。
[實施例3]
實施例3係改變多層反射膜5之Si與Mo之成膜順序,而變更為自Mo起成膜,除此以外,藉由與實施例2完全相同之結構及方法而製造 反射型光罩基底、反射型光罩及半導體裝置。
因此,於實施例3中,與實施例2同樣地,於導電性基底膜4上形成有多層反射膜5。此時,多層反射膜5係設為包含Mo及Si之週期多層反射膜。多層反射膜5係使用Mo靶及Si靶,於氬氣環境下藉由離子束濺鍍於導電性基底膜4上交替積層Mo層及Si層而形成。此處,Mo及Si之濺鍍粒子係相對於基板1之主表面之法線以30度之角度入射。首先,以2.8nm之厚度成膜Mo膜,繼而以4.2nm之厚度成膜Si膜。將此設為1週期,以相同之方式積層40週期而形成多層反射膜5。因此,多層反射膜5之最下層、即與導電性基底膜4相接之多層反射膜5之材料為Mo,且多層反射膜5之最上層、即與保護膜6相接之多層反射膜5之材料為Si。與導電性基底膜4相接之多層反射膜5之材料為Mo,因此於導電性基底膜4與多層反射膜5之界面難以形成擴散層,故而為導電率之變化較小而穩定者。
其後,藉由與實施例2相同之材料及方法而形成保護膜6,對於該階段之形成有保護膜6之多層反射膜基板,調查對於EUV光之反射率、基板平坦度、及利用Lasertec公司製光罩、基板/基底缺陷檢查裝置(M1350)之缺陷數。又,對於藉由至該階段為止相同之步驟所製作之試樣,測定表面粗糙度。形成保護膜6後之退火溫度與實施例2相同而為150℃。其結果為,反射率為65%,基板平坦度為350nm,並且缺陷數為5個,表面粗糙度為0.13nm(Rms),獲得與實施例2大致相同之結果。此處,缺陷數或表面粗糙度之檢查方法係與實施例1或2相同。又,關於附多層反射膜之基板,於使用能夠利用SEVD進行20nm尺寸之缺陷檢查之高感度缺陷檢查裝置(KLA-Tencor公司製造之Teron6xx)之缺陷檢查中,係檢查到偽缺陷之情況被抑制,而能夠進行缺陷檢查之水準之表面狀態。
實施例3之方法中所製造之反射型光罩係與實施例2同樣地,不 產生電荷累積所伴隨之圖案描繪缺陷、光罩圖案EB缺陷檢查感度之下降及偽缺陷之產生等問題。其結果為,於光罩上檢查到20nm之圖案缺陷。又,由於利用具有平滑表面之導電性基底膜4,而於極平滑之膜上形成有多層反射膜5,故而附保護膜之多層反射膜之缺陷亦為5個而較少,就缺陷之觀點而言,製造出具有較高品質之反射型光罩。
又,實施例3中所製作之反射型光罩由於為多層反射膜5之相位缺陷較少,亦進行高感度之光罩圖案EB缺陷檢查的低缺陷之光罩,故而轉印形成之晶圓上之抗蝕劑圖案之缺陷亦較少。又,遮光帶部11對於波長130nm至400nm之光之反射率為26%,來自遮光帶部11之帶外反射光充分少,轉印精度亦較高。因此,以較高之良率製造出具有所需特性之半導體裝置。
[實施例4]
實施例4係代替單層之導電性基底膜4而使用積層型導電性基底膜3之情形,除此以外,藉由與實施例2完全相同之結構及方法而製造反射型光罩基底、反射型光罩及半導體裝置。此處,實施例4之積層型導電性基底膜3包含2層膜,將最上層32設為膜厚2nm之TaN,將下層之導電膜31設為膜厚2nm之Ru。
積層型導電性基底膜3之形成方法如下所述。最初,作為導電膜31,於基板1之主表面(第1主面)上,在氬氣環境下藉由使用Ru靶之離子束濺鍍法而形成膜厚2nm之Ru膜。此處,Ru濺鍍粒子係相對於基板1之主表面之法線以30度之角度入射。其後,作為最上層32,於導電膜31上使用Ta靶,在氬氣與氧氣之混合氣體環境下藉由DC濺鍍而形成膜厚2nm之TaN膜(Ta:90原子%、N:10原子%)。
使用以相同之步驟製作至包含下層之導電膜31與最上層32之積層型導電性基底膜3為止之試樣,測定薄片電阻,結果積層型導電性基底膜3之薄片電阻為850Ω/□,係對於防止光罩圖案EB缺陷檢查之 電荷累積而言充分小之薄片電阻。又,表面粗糙度為0.13nm(Rms)。此處,表面粗糙度係對於基板中心之1μm×1μm區域使用原子力顯微鏡(AFM)而測定。
其後,藉由與實施例2相同之材料及方法而形成多層反射膜5及保護膜6,對於該階段之形成有保護膜6之多層反射膜基板,調查對於EUV光之反射率、基板平坦度、及利用Lasertec公司製光罩、基板/基底缺陷檢查裝置(M1350)之缺陷數。又,對於藉由至該階段為止相同之步驟所製作之試樣,測定表面粗糙度。形成保護膜6後之退火溫度與實施例2相同而為150℃。其結果為,反射率為65%,基板平坦度為350nm,並且缺陷數為5個。表面粗糙度為0.14nm(Rms),獲得與實施例2大致相同之結果。此處,缺陷數或表面粗糙度之檢查方法係與實施例1相同。又,關於附多層反射膜之基板,於使用能夠利用SEVD進行20nm尺寸之缺陷檢查之高感度缺陷檢查裝置(KLA-Tencor公司製造之Teron6xx)之缺陷檢查中,係檢查到偽缺陷之情況被抑制,而能夠進行缺陷檢查之水準之表面狀態。
實施例4之方法中所製造之反射型光罩係與實施例1同樣地,並未產生電荷累積所伴隨之圖案描繪缺陷、光罩圖案EB缺陷檢查感度之下降及偽缺陷之產生等問題。其結果為,於光罩上檢查到20nm之圖案缺陷。又,由於利用具有平滑表面之積層型導電性基底膜3而於極平滑之膜上形成多層反射膜5,故而附保護膜之多層反射膜之缺陷亦少至5個,就缺陷之觀點而言,製造出具有較高品質之反射型光罩。
又,實施例4中所製作之反射型光罩由於為多層反射膜5之相位缺陷亦少,且高感度之光罩圖案EB缺陷檢查亦進行過的低缺陷之光罩,故而轉印形成之晶圓上之抗蝕劑圖案之缺陷亦少。又,遮光帶部11對於波長130nm至400nm之光之反射率為22%,來自遮光帶部11之 帶外反射光充分少,轉印精度亦高。因此,可以較高之良率製造出具有所需特性之半導體裝置。
[實施例5]
實施例5係將單層之導電性基底膜4之膜厚變更為實施例2之5nm至10nm,除此以外,藉由與實施例2完全相同之結構及方法而製造反射型光罩基底、反射型光罩及半導體裝置。
於實施例5中,使用膜厚10nm之TaN(Ta:90原子%、N:10原子%)作為導電性基底膜4。以與實施例2相同之方式測定薄片電阻,結果導電性基底膜4之薄片電阻為240Ω/□,確保了對於防止光罩圖案EB缺陷檢查之電荷累積而言所需之薄片電阻。以與實施例2相同之方式測得之表面粗糙度為0.14nm(Rms)。
對於形成有保護膜6之多層反射膜基板,藉由與實施例1相同之檢查方法測定對於EUV光之反射率、缺陷數及表面粗糙度。其結果為,反射率為65%,缺陷數為6個,表面粗糙度為0.15nm(Rms)。又,關於附多層反射膜之基板,於使用能夠利用SEVD進行20nm尺寸之缺陷檢查之高感度缺陷檢查裝置(KLA-Tencor公司製造之Teron6xx)之缺陷檢查中,係檢查到偽缺陷之情況被抑制,而能夠進行缺陷檢查之水準之表面狀態。
實施例5之方法中所製造之反射型光罩係與實施例1同樣地,不產生電荷累積所伴隨之圖案描繪缺陷、光罩圖案EB缺陷檢查感度之下降及偽缺陷之產生等問題。其結果為,於光罩上檢查到20nm之圖案缺陷。又,由於利用具有平滑表面之導電性基底膜4,而於極平滑之膜上形成有多層反射膜5,故而附保護膜之多層反射膜之缺陷亦為6個而較少,就缺陷之觀點而言,製造出具有較高品質之反射型光罩。
又,實施例5中所製作之反射型光罩由於為多層反射膜5之相位缺陷較少,亦進行高感度之光罩圖案EB缺陷檢查的低缺陷之光罩, 故而轉印形成之晶圓上之抗蝕劑圖案之缺陷亦較少。又,遮光帶部11對於波長130nm至400nm之光之反射率為39%,來自遮光帶部11之帶外反射光得到若干抑制。
[實施例6]
實施例6係將積層型導電性基底膜3之最上層32之材料自實施例4之TaN變更為TaO,且改變其膜厚,除此以外,藉由與實施例4完全相同之結構及方法而製造反射型光罩基底、反射型光罩及半導體裝置。
於實施例6中,使用TaO(Ta:42原子%、O:58原子%)作為最上層32,將膜厚變更為1nm、4nm、6nm、8nm及10nm而製作。該等膜係使用Ta靶於氬氣與氧氣之混合氣體環境下藉由DC濺鍍而形成。以與實施例2相同之方式測定薄片電阻,結果積層型導電性基底膜3之薄片電阻均為2000Ω/□以下,確保了對於防止光罩圖案EB缺陷檢查之電荷累積而言所需之薄片電阻。以與實施例2相同之方式測得之表面粗糙度為0.15nm(Rms)以下。
對於形成有保護膜6之各多層反射膜基板,藉由與實施例1相同之檢查方法測定對於EUV光之反射率、缺陷數及表面粗糙度。其結果為,反射率為65%以上,缺陷數為6個以下,表面粗糙度為0.16nm(Rms)以下。又,關於附多層反射膜之基板,於使用能夠利用SEVD進行20nm尺寸之缺陷檢查之高感度缺陷檢查裝置(KLA-Tencor公司製造之Teron6xx)之缺陷檢查中,係檢查到偽缺陷之情況被抑制,而能夠進行缺陷檢查之水準之表面狀態。
實施例6之方法中所製造之反射型光罩係與實施例1同樣地,不產生電荷累積所伴隨之圖案描繪缺陷、光罩圖案EB缺陷檢查感度之下降及偽缺陷之產生等問題。其結果為,於光罩上檢查到20nm之圖案缺陷。又,由於利用具有平滑表面之導電性基底膜4,而於極平滑之膜上形成有多層反射膜5,故而附保護膜之多層反射膜之缺陷亦為6 個以下而較少,就缺陷之觀點而言,製造出具有較高品質之反射型光罩。
又,實施例6中所製作之反射型光罩由於為多層反射膜5之相位缺陷較少,亦進行高感度之光罩圖案EB缺陷檢查的低缺陷之光罩,故而轉印形成之晶圓上之抗蝕劑圖案之缺陷亦較少。
又,帶外反射光係藉由不透過基板1之190nm至280nm之波長範圍的反射率之最大值及透過基板1之281nm至320nm之波長範圍的反射率之最大值而進行評價。最上層32之膜厚為1nm、4nm、6nm、8nm及10nm之情形時之遮光帶部11對於波長190nm至280nm之光的反射率分別為13%、19%、22%、25%及28%,對於波長281nm至320nm之光之反射率分別為26%、24%、23%、23%及22%,來自遮光帶部11之帶外反射光充分少,轉印精度亦較高。因此,以較高之良率製造出具有所需特性之半導體裝置。
[實施例7]
實施例7係將積層型導電性基底膜3之最上層32之材料自實施例4之TaN變更為TaON,且改變其膜厚,除此以外,藉由與實施例4完全相同之結構及方法而製造反射型光罩基底、反射型光罩及半導體裝置。
於實施例7中,使用TaON(Ta:38原子%、O:52原子%、N:10原子%)作為最上層32,將膜厚變更為1nm、4nm、6nm、8nm、10nm而製作。該膜係使用Ta靶於氬氣、氧氣與氮氣之混合氣體環境下藉由DC濺鍍而形成。以與實施例2相同之方式測定薄片電阻,結果積層型導電性基底膜3之薄片電阻均為2000Ω/□以下,確保了對於防止光罩圖案EB缺陷檢查之電荷累積而言所需之薄片電阻。以與實施例2相同之方式測得之表面粗糙度為0.15nm(Rms)以下。
對於形成有保護膜6之各多層反射膜基板,藉由與實施例1相同 之檢查方法測定對於EUV光之反射率、缺陷數及表面粗糙度。其結果為,反射率為65%以上,缺陷數為6個以下,表面粗糙度為0.16nm(Rms)以下。又,關於附多層反射膜之基板,於使用能夠利用SEVD進行20nm尺寸之缺陷檢查之高感度缺陷檢查裝置(KLA-Tencor公司製造之Teron6xx)之缺陷檢查中,係檢查到偽缺陷之情況被抑制,而能夠進行缺陷檢查之水準之表面狀態。
實施例7之方法中所製造之反射型光罩係與實施例1同樣地,不產生電荷累積所伴隨之圖案描繪缺陷、光罩圖案EB缺陷檢查感度之下降及偽缺陷之產生等問題。其結果為,於光罩上檢查到20nm之圖案缺陷。又,由於利用具有平滑表面之導電性基底膜4,而於極平滑之膜上形成有多層反射膜5,故而附保護膜之多層反射膜之缺陷亦為6個以下而較少,就缺陷之觀點而言,製造出具有較高品質之反射型光罩。
又,實施例7中所製作之反射型光罩由於為多層反射膜5之相位缺陷較少,亦進行高感度之光罩圖案EB缺陷檢查的低缺陷之光罩,故而轉印形成之晶圓上之抗蝕劑圖案之缺陷亦較少。
又,以與實施例6相同之方式進行帶外反射光之評價,結果最上層32之膜厚為1nm、4nm、6nm、8nm及10nm之情形時之遮光帶部11對於波長190nm至280nm之光的反射率分別為14%、19%、23%、26%及28%,對於波長281nm至320nm之光之反射率分別為26%、24%、25%、26%及27%,來自遮光帶部11之帶外反射光充分少,轉印精度亦較高。因此,以較高之良率製造出具有所需特性之半導體裝置。
[實施例8]
實施例8係由膜厚3nm之Ru膜構成單層之導電性基底膜4的反射型光罩基底。除導電性基底膜4以外,為與實施例1相同之構成。
實施例8中之導電性基底膜4之形成係以如下方式進行:於氬氣環境下進行使用Ru靶之離子束濺鍍,於與形成有背面導電膜2之側相反側的基板1之主表面(第1主面)上形成膜厚3nm之Ru膜。此處,Ru之濺鍍粒子係相對於基板1之主表面之法線以30度之角度入射。藉由相同之方法,使用製作至直至導電性基底膜4為止之試樣測定薄片電阻,結果導電性基底膜4之薄片電阻為500Ω/□,係對於防止光罩圖案EB缺陷檢查之電荷累積而言充分低之薄片電阻。
對於形成有保護膜6(2.5nm之Ru膜)之多層反射膜基板,調查對於EUV光之反射率、形成有多層反射膜5及保護膜6之側的基板平坦度及缺陷數。又,對於至該階段為止相同之步驟中所製作之試樣,測定表面粗糙度(表面平滑性)。其結果為,反射率為64%,基板平坦度為500nm,並且缺陷數為5個,表面粗糙度為0.14nm(Rms)。此處,缺陷數係對於除基板1之周邊區域以外之132mm×132mm之區域使用缺陷檢查裝置(Lasertec公司製光罩、基板/基底缺陷檢查裝置M1350)進行測定。又,表面粗糙度係對於基板中心之1μm×1μm區域使用原子力顯微鏡(AFM)進行測定。再者,關於附多層反射膜之基板,於使用能夠利用SEVD(Spherical Equivalent Volume Diameter)進行20nm尺寸之缺陷檢查之高感度缺陷檢查裝置(KLA-Tencor公司製造之Teron6xx)之缺陷檢查中,係檢查到偽缺陷之情況被抑制,而能夠進行缺陷檢查之水準之表面狀態。
使用實施例8之反射型光罩基底之反射型光罩之製造係與實施例1之製造方法相同,但以遮光帶抗蝕劑圖案9a作為掩膜之遮光帶部11之形成(圖4(g)~(f))係如下所述。
使用CF4氣體對TaBO膜進行乾式蝕刻,使用Cl2氣體對TaBN膜乾式蝕刻,使用O2及Cl2之混合氣體或O2及Br系混合氣體對保護膜6進行乾式蝕刻,並且使用Cl2氣體對多層反射膜5進行乾式蝕刻,藉此製成 形成有遮光帶部11之第2圖案(圖4(h))。該第2圖案係如圖4(h)所示,包括包含上層吸收體圖案72b及下層吸收體圖案71b之2層圖案之第2吸收體圖案7b、保護膜圖案6b及多層反射膜圖案5b。導電性基底膜4係如上所述般為膜厚3nm之Ru薄膜,但該材料對於Cl2氣體具有極高之蝕刻終止功能,膜厚之減少亦極小而確保充分之導電性。
其後,利用灰化或抗蝕劑剝離液等去除遮光帶抗蝕劑圖案9a,進行硫酸過氧化氫混合物(SPM)洗淨與使用鹼性水溶液之濕式洗淨,於製造反射型光罩之方面或半導體裝置之製造方法等與實施例1相同。
實施例8之方法中所製造之反射型光罩係與實施例1同樣地,不產生電荷累積所伴隨之圖案描繪缺陷、光罩圖案EB缺陷檢查感度之下降及偽缺陷之產生等問題。其結果為,於光罩上檢查到20nm之圖案缺陷。又,由於利用具有平滑表面之導電性基底膜4,而於極平滑之膜上形成有多層反射膜5,故而附保護膜之多層反射膜之缺陷亦為5個而較少,就缺陷之觀點而言,製造出具有較高品質之反射型光罩。
[實施例9]
實施例9係將導電性基底膜4與保護膜6之材料自實施例8之Ru變更為RuTi,且將形成保護膜6後之退火溫度自實施例1之130℃變更為150℃之反射型光罩基底之例,除此以外,包括反射型光罩之製造方法及半導體裝置之製造方法在內,全部與實施例8相同。
於實施例9中,使用膜厚2nm之RuTi作為導電性基底膜4。該膜係於氬氣環境下藉由使用RuTi(Ru:95原子%、Ti:5原子%)靶之離子束濺鍍法而進行成膜。此處,包含Ru與Ti之濺鍍粒子係相對於基板1之主表面之法線以30度之角度入射。藉由相同之步驟,使用製作至導電性基底膜4為止之試樣測定薄片電阻,結果導電性基底膜4之薄片電阻為1200Ω/□,確保了對於防止光罩圖案EB缺陷檢查之電荷累積而言所需之薄片電阻。
實施例9中之保護膜6為膜厚2.5nm之RuTi。該膜係為了防止氧化而於中途不進行大氣開放,對將包含RuTi之導電性基底膜4、Mo膜及Si膜交替積層40層而成之多層反射膜5繼續全部於減壓真空下連續成膜。成膜方法係於氬氣環境下使用RuTi(Ru:95原子%、Ti:5原子%)靶之離子束濺鍍法。此處,包含Ru與Ti之濺鍍粒子係相對於基板1之主表面之法線以30度之角度入射。其後,於在多層反射膜5上形成有保護膜6之狀態下進行150℃之退火。
對於該階段之形成有保護膜6之多層反射膜基板,調查對於EUV光之反射率、基板平坦度、及利用Lasertec公司製光罩、基板/基底缺陷檢查裝置(M1350)之缺陷數。又,對於藉由至該階段為止相同之步驟所製作之試樣,測定表面粗糙度。其結果為,反射率為65%,基板平坦度為350nm,並且缺陷數為4個,表面粗糙度為0.14nm(Rms)。此處,缺陷數或表面粗糙度之檢查方法係與實施例1相同。藉由使用RuTi(Ru:95原子%、Ti:5原子%)作為保護膜6,即便150℃及更高溫度下之退火,亦能夠抑制Si自多層反射膜5向保護膜之擴散。因此,獲得對於EUV光之反射率65%,藉由150℃之退火而謀求應力調整,基板平坦度為350nm而成為良好之值。又,關於附多層反射膜之基板,於使用能夠利用SEVD進行20nm尺寸之缺陷檢查之高感度缺陷檢查裝置(KLA-Tencor公司製造之Teron6xx)之缺陷檢查中,係檢查到偽缺陷之情況被抑制,而能夠進行缺陷檢查之水準之表面狀態。
實施例9之方法中所製造之反射型光罩係與實施例1同樣地,不產生電荷累積所伴隨之圖案描繪缺陷、光罩圖案EB缺陷檢查感度之下降及偽缺陷之產生等問題。其結果為,於光罩上檢查到20nm之圖案缺陷。又,由於利用具有平滑表面之導電性基底膜4,而於極平滑之膜上形成有多層反射膜5,故而附保護膜之多層反射膜之缺陷亦為4個而較少,就缺陷之觀點而言,製造出具有較高品質之反射型光罩。
又,實施例9中所製作之反射型光罩由於為多層反射膜5之相位缺陷較少,亦進行高感度之光罩圖案EB缺陷檢查的低缺陷之光罩,故而轉印形成之晶圓上之抗蝕劑圖案之缺陷亦較少。因此,以較高之良率製造出具有所需特性之半導體裝置。
[實施例10]
實施例10係將包含Si之緩衝膜10形成於基板1與導電性基底膜4之間,並且將包含Ru之導電性基底膜4之膜厚變更為2nm,除此以外,藉由與實施例8完全相同之結構及方法而製造反射型光罩基底、反射型光罩及半導體裝置。
實施例10係於基板1之第1主面上形成有緩衝膜10之光罩基底。該緩衝膜10之膜厚為30nm,於氬氣中藉由使用Si靶之離子束濺鍍法而進行成膜。此處,Si濺鍍粒子係相對於基板1之主表面之法線以30度之角度入射。
於該緩衝膜10上,藉由與實施例8相同之方法而形成包含Ru之導電性基底膜4。與實施例8之差異僅為膜厚,實施例8係將導電性基底膜4之膜厚設為3nm,但實施例10係設為2nm。因此,該導電性基底膜4係於氬氣環境下藉由使用Ru靶之離子束濺鍍法而成膜,包含Ru之濺鍍粒子係相對於基板1之主表面之法線以30度之角度入射。藉由相同之步驟,使用製作至導電性基底膜4為止之試樣測定薄片電阻,結果包含緩衝膜10與導電性基底膜4之積層膜之薄片電阻為800Ω/□,確保了對於防止光罩圖案EB缺陷檢查之電荷累積而言所需之薄片電阻。
其後,藉由與實施例1相同之材料及方法而形成多層反射膜5及保護膜6,對於該階段之形成有保護膜6之多層反射膜基板,調查對於EUV光之反射率、基板平坦度及利用Lasertec公司製光罩、基板/基底缺陷檢查裝置(M1350)之缺陷數。又,對於藉由至該階段為止相同之 步驟所製作之試樣,測定表面粗糙度。形成保護膜6後之退火溫度與實施例1相同,為130℃。其結果為,反射率為64%,基板平坦度為500nm,並且缺陷數為6個,表面粗糙度為0.14nm(Rms),獲得與實施例8大致相同之結果。此處,缺陷數或表面粗糙度之檢查方法係與實施例1相同。又,關於附多層反射膜之基板,於使用能夠利用SEVD進行20nm尺寸之缺陷檢查之高感度缺陷檢查裝置(KLA-Tencor公司製造之Teron6xx)之缺陷檢查中,係檢查到偽缺陷之情況被抑制,而能夠進行缺陷檢查之水準之表面狀態。
實施例10之方法中所製造之反射型光罩係與實施例1同樣地,不產生電荷累積所伴隨之圖案描繪缺陷、光罩圖案EB缺陷檢查感度之下降及偽缺陷之產生等問題。其結果為,於光罩上檢查到20nm之圖案缺陷。又,由於利用具有平滑表面之導電性基底膜4,而於極平滑之膜上形成有多層反射膜5,故而附保護膜之多層反射膜之缺陷亦為6個而較少,就缺陷之觀點而言,製造出具有較高品質之反射型光罩。
又,實施例10中所製作之反射型光罩由於為多層反射膜5之相位缺陷較少,亦進行高感度之光罩圖案EB缺陷檢查的低缺陷之光罩,故而轉印形成之晶圓上之抗蝕劑圖案之缺陷亦較少。因此,以較高之良率製造出具有所需特性之半導體裝置。
[實施例11]
實施例11係將包含由Si及Mo所構成之多層膜的緩衝膜10形成於基板1與導電性基底膜4之間,並且將包含Ru之導電性基底膜4之膜厚變更為2nm,除此以外,藉由與實施例8完全相同之結構及方法而製造反射型光罩基底、反射型光罩及半導體裝置。
實施例11係於基板1之第1主面上形成有包含由Si及Mo所構成之多層膜的緩衝膜10之光罩基底。該緩衝膜10係使用Si靶及Mo靶於氬氣環境下藉由離子束濺鍍於基板1上交替積層Si層及Mo層而形成。此 處,Si及Mo之濺鍍粒子係相對於基板1之主表面之法線以30度之角度入射。首先,以4nm之厚度成膜Si膜,繼而以3nm之厚度成膜Mo膜。將此作為1週期,以相同之方式積層10週期。
於包含該多層膜之緩衝膜10上,藉由與實施例8相同之方法而形成包含Ru之導電性基底膜4。與實施例8之差異僅為膜厚,實施例8係將導電性基底膜4之膜厚設為3nm,但實施例11係設為2nm。因此,該導電性基底膜4係於氬氣環境下藉由使用Ru靶之離子束濺鍍法而成膜,包含Ru之濺鍍粒子係相對於基板1之主表面之法線以30度之角度入射。藉由相同之步驟,使用製作至導電性基底膜4為止之試樣測定薄片電阻,結果包括包含多層膜之緩衝膜10及導電性基底膜4的積層膜之薄片電阻為100Ω/□,成為對於防止光罩圖案EB缺陷檢查之電荷累積而言充分小之薄片電阻。
其後,藉由與實施例1相同之材料及方法而形成多層反射膜5及保護膜6,對於該階段之形成有保護膜6之多層反射膜基板,調查對於EUV光之反射率、基板平坦度、及利用Lasertec公司製光罩、基板/基底缺陷檢查裝置(M1350)之缺陷數。又,對於藉由至該階段為止相同之步驟所製作之試樣,測定表面粗糙度。形成保護膜6後之退火溫度與實施例1相同,為130℃。其結果為,反射率為64%,基板平坦度為550nm,並且缺陷數為7個,表面粗糙度為0.14nm(Rms),獲得與實施例8大致相同之結果。此處,缺陷數或表面粗糙度之檢查方法係與實施例1相同。又,關於附多層反射膜之基板,於使用能夠利用SEVD進行20nm尺寸之缺陷檢查之高感度缺陷檢查裝置(KLA-Tencor公司製造之Teron6xx)之缺陷檢查中,係檢查到偽缺陷之情況被抑制,而能夠進行缺陷檢查之水準之表面狀態。
實施例11之方法中所製造之反射型光罩係與實施例1同樣地,不產生電荷累積所伴隨之圖案描繪缺陷、光罩圖案EB缺陷檢查感度之 下降及偽缺陷之產生等問題。其結果為,於光罩上檢查到20nm之圖案缺陷。又,由於利用具有平滑表面之導電性基底膜4,而於極平滑之膜上形成有多層反射膜5,故而附保護膜之多層反射膜之缺陷亦為7個而較少,就缺陷之觀點而言,製造出具有較高品質之反射型光罩。
又,實施例11中所製作之反射型光罩由於為多層反射膜5之相位缺陷較少,亦進行高感度之光罩圖案EB缺陷檢查的低缺陷之光罩,故而轉印形成之晶圓上之抗蝕劑圖案之缺陷亦較少。因此,以較高之良率製造出具有所需特性之半導體裝置。
(比較例)
於比較例中,使用膜厚30nm之Ta膜作為導電性基底膜4,除此以外,藉由與實施例1相同之結構及方法而製造反射型光罩基底、反射型光罩,又,藉由與實施例1相同之方法而製造半導體裝置。
於比較例中,使用膜厚30nm之Ta膜作為導電性基底膜4。該膜係於氬氣環境下藉由使用Ta靶之濺鍍法而成膜。藉由相同之步驟,使用製作至導電性基底膜4為止之試樣測定薄片電阻,結果導電性基底膜4之薄片電阻為70Ω/□,確保了對於防止EB光罩檢查之電荷累積而言所需之薄片電阻。
其後,藉由與實施例1相同之材料及方法而形成多層反射膜5及保護膜6,對於該階段之形成有保護膜6之多層反射膜基板,調查對於EUV光之反射率、基板平坦度、及利用Lasertec公司製光罩、基板/基底缺陷檢查裝置(M1350)之缺陷數。又,對於藉由至該階段為止相同之步驟所製作之試樣,測定表面粗糙度。形成保護膜6後之退火溫度與實施例1相同,為130℃。其結果為,反射率為60%,基板平坦度為800nm。缺陷數為10個。但是,於使用能夠利用SEVD進行20nm尺寸之缺陷檢查之高感度缺陷檢查裝置(KLA-Tencor公司製造之Teron6xx)之缺陷檢查中,大量產生偽缺陷,超過100000個而無法測定。表面粗 糙度為0.60nm(Rms),為實施例1之4.6倍以上之粗糙度。此處,缺陷數或表面粗糙度之檢查方法係與實施例1相同。
比較例之方法中所製造之反射型光罩係與實施例1同樣地,不產生伴隨於EB電荷累積之圖案描繪缺陷或吸收體圖案檢查之感度下降等問題。但另一方面,附保護膜之多層反射膜之表面粗糙,多層反射膜5之缺陷檢查結果因擬似缺陷而飽和,係無法判定相位缺陷或振幅缺陷之有無之狀態。又,使用該反射型光罩進行轉印評價,結果觀測到多個轉印缺陷。因此,比較例之方法中所製造之反射型光罩為無法保證缺陷品質之光罩。又,遮光帶部11對於波長130nm至400nm之光之反射率為40%,可見來自遮光帶部11之帶外反射光,基於此影響,導致圖案轉印精度較低。因此,使用比較例中所製作之反射型光罩所製造之半導體裝置之良率較低。
再者,於上述實施例2中,將形成保護膜6後之退火溫度進而設定為高溫(180℃、200℃、250℃、300℃(適當調整退火處理時間)),而製作反射型光罩基底,結果與實施例2相比,基板平坦度進一步得到改善,而獲得高平坦度之反射型光罩基底。

Claims (28)

  1. 一種反射型光罩基底,其特徵在於:其係於基板上積層有導電性基底膜、反射曝光之光之多層反射膜及吸收曝光之光之吸收體膜者,並且上述導電性基底膜係設置於上述基板與上述多層反射膜之間而與上述多層反射膜鄰接,且包含膜厚為1nm以上且10nm以下之鉭系材料。
  2. 一種反射型光罩基底,其特徵在於:其係於基板上積層有導電性基底膜、反射曝光之光之多層反射膜及吸收曝光之光之吸收體膜者,並且上述導電性基底膜包含具有與上述多層反射膜鄰接而設置之膜厚為1nm以上且10nm以下之鉭系材料層及設置於該鉭系材料層與上述基板之間之導電性材料層的積層膜。
  3. 如請求項1或2之反射型光罩基底,其中上述導電性基底膜對於波長130nm至400nm之光的反射率為39%以下。
  4. 如請求項1或2之反射型光罩基底,其中上述鉭系材料層包含氮及氧中之至少一者。
  5. 如請求項1或2之反射型光罩基底,其中於上述多層反射膜上形成有保護膜,該保護膜包含釕系材料。
  6. 如請求項1或2之反射型光罩基底,其中上述多層反射膜係將含有矽之第1層與含有鉬之第2層交替積層而成,與上述導電性基底膜相接之多層反射膜之最下層為上述第1層。
  7. 如請求項1或2之反射型光罩基底,其中上述多層反射膜係將含有矽之第1層與含有鉬之第2層交替積層而成,與上述導電性基底膜相接之多層反射膜之最下層為上述第2層。
  8. 一種反射型光罩,其特徵在於:其係利用如請求項1至7中任一項之反射型光罩基底而製作。
  9. 一種反射型光罩之製造方法,其特徵在於包括:準備如請求項1至7中任一項之反射型光罩基底之步驟;於上述吸收體膜上形成抗蝕劑圖案,將該抗蝕劑圖案作為掩膜並藉由蝕刻而形成吸收體圖案之步驟,或者於上述吸收體膜上形成蝕刻用硬質掩膜後形成抗蝕劑圖案,經由該硬質掩膜而藉由蝕刻將該抗蝕劑圖案轉印至吸收體膜上,而形成吸收體圖案之步驟;及利用包含氧氣之氯系氣體對上述多層反射膜之一部分進行乾式蝕刻之步驟。
  10. 如請求項9之反射型光罩之製造方法,其中對上述多層反射膜之一部分進行蝕刻之部位係以包圍電路圖案區域之方式設置之遮光帶區域。
  11. 如請求項9之反射型光罩之製造方法,其中於上述多層反射膜上形成有包含釕系材料之保護膜,對該保護膜及多層反射膜連續進行乾式蝕刻。
  12. 一種半導體裝置之製造方法,其特徵在於具備:使用如請求項8之反射型光罩、或由如請求項9至11中任一項之反射型光罩之製造方法所製造之反射型光罩,將形成於該反射型光罩上之圖案曝光轉印至形成於半導體基板上之抗蝕劑膜上的步驟。
  13. 一種反射型光罩基底,其特徵在於:其係於基板上積層有導電性基底膜、反射曝光之光之多層反射膜及吸收曝光之光之吸收體膜者,並且上述導電性基底膜係設置於上述基板與上述多層反射膜之間而與上述多層反射膜鄰接,且包含膜厚為1nm以上且10nm以下之釕系材料。
  14. 如請求項13之反射型光罩基底,其中上述導電性基底膜對於波長130nm至400nm之光的反射率為39%以下。
  15. 如請求項13或14之反射型光罩基底,其中於上述導電性基底膜與上述基板之間具備用以緩和因上述基板表面之缺陷或粗糙度而產生之對上述多層反射膜表面之不良影響的緩衝膜,該緩衝膜係以矽、多層膜、或TaBN作為材料。
  16. 如請求項13或14之反射型光罩基底,其中於上述多層反射膜上形成有保護膜,該保護膜包含釕系材料。
  17. 如請求項16之反射型光罩基底,其中上述釕系材料包含鈦。
  18. 一種反射型光罩基底之製造方法,其特徵在於:其係依序進行如下步驟而製造的反射型光罩基底之製造方法,即:藉由濺鍍法而於基板上形成導電性基底膜之導電性基底膜形成步驟;以與上述導電性基底膜鄰接之方式形成反射曝光之光之多層反射膜的多層反射膜形成步驟;及形成吸收曝光之光之吸收體膜之吸收體膜形成步驟;並且上述導電性基底膜包含膜厚為1nm以上且10nm以下之釕系材料。
  19. 如請求項18之反射型光罩基底之製造方法,其中上述導電性基底膜對於波長130nm至400nm之光的反射率為39%以下。
  20. 如請求項18或19之反射型光罩基底之製造方法,其中上述導電性基底膜係藉由離子束濺鍍法而形成。
  21. 如請求項18或19之反射型光罩基底之製造方法,其中上述導電性基底膜係藉由使構成該導電性基底膜之材料之濺鍍粒子相對於基板主表面之法線以45度以下之角度入射而形成。
  22. 如請求項18或19之反射型光罩基底之製造方法,其中上述導電性基底膜形成步驟與上述多層反射膜形成步驟係於減壓真空下連續實施。
  23. 如請求項18或19之反射型光罩基底之製造方法,其於上述多層反射膜形成步驟後,具有在該多層反射膜上形成保護膜之步驟,該保護膜包含釕系材料。
  24. 如請求項23之反射型光罩基底之製造方法,其中上述釕系材料包含鈦。
  25. 如請求項23之反射型光罩基底之製造方法,其中於上述多層反射膜上形成有保護膜之狀態下以100℃以上且300℃以下進行退火處理。
  26. 一種反射型光罩之製造方法,其特徵在於包括:準備如請求項13至17中任一項之反射型光罩基底之步驟;於上述吸收體膜上形成抗蝕劑圖案,將該抗蝕劑圖案作為掩膜並藉由蝕刻而形成吸收體圖案之步驟,或者於上述吸收體膜上形成蝕刻用硬質掩膜後形成抗蝕劑圖案,經由該硬質掩膜而藉由蝕刻將該抗蝕劑圖案轉印至吸收體膜上,而形成吸收體圖案之步驟;及對上述多層反射膜之一部分進行蝕刻之步驟。
  27. 如請求項26之反射型光罩之製造方法,其中對上述多層反射膜之一部分進行蝕刻之部位係以包圍電路圖案區域之方式設置之遮光帶區域。
  28. 一種半導體裝置之製造方法,其特徵在於具備:使用藉由如請求項26或27之反射型光罩之製造方法所製造之反射型光罩,將形成於該反射型光罩上之圖案曝光轉印至形成於半導體基板上之抗蝕劑膜的步驟。
TW104130654A 2014-09-17 2015-09-16 反射型光罩基底及其製造方法、反射型光罩及其製造方法、以及半導體裝置之製造方法 TWI664489B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014-188680 2014-09-17
JP2014188680A JP6425951B2 (ja) 2014-09-17 2014-09-17 反射型マスクブランク及びその製造方法、反射型マスクの製造方法、並びに半導体装置の製造方法
JP2014-265214 2014-12-26
JP2014265214 2014-12-26

Publications (2)

Publication Number Publication Date
TW201614362A TW201614362A (en) 2016-04-16
TWI664489B true TWI664489B (zh) 2019-07-01

Family

ID=55533184

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104130654A TWI664489B (zh) 2014-09-17 2015-09-16 反射型光罩基底及其製造方法、反射型光罩及其製造方法、以及半導體裝置之製造方法

Country Status (4)

Country Link
US (1) US10347485B2 (zh)
KR (1) KR102499220B1 (zh)
TW (1) TWI664489B (zh)
WO (1) WO2016043147A1 (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI774375B (zh) 2016-07-27 2022-08-11 美商應用材料股份有限公司 具多層吸收劑的極紫外遮罩坯料及製造方法
SG11201903409SA (en) 2016-10-21 2019-05-30 Hoya Corp Reflective mask blank, method of manufacturing reflective mask and method of manufacturing semiconductor device
SG11201906153SA (en) * 2017-01-17 2019-08-27 Hoya Corp Reflective mask blank, reflective mask, method of manufacturing same, and method of manufacturing semiconductor device
JP6229807B1 (ja) * 2017-02-22 2017-11-15 旭硝子株式会社 マスクブランク
WO2018235721A1 (ja) * 2017-06-21 2018-12-27 Hoya株式会社 多層反射膜付き基板、反射型マスクブランク及び反射型マスク、並びに半導体装置の製造方法
US11150550B2 (en) * 2017-08-10 2021-10-19 AGC Inc. Reflective mask blank and reflective mask
US10962873B2 (en) * 2017-09-29 2021-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Extreme ultraviolet mask and method of manufacturing the same
KR102402767B1 (ko) 2017-12-21 2022-05-26 삼성전자주식회사 극자외선 마스크 블랭크, 극자외선 마스크 블랭크를 이용하여 제조된 포토마스크, 포토마스크를 이용한 리소그래피 장치 및 포토마스크를 이용한 반도체 장치 제조 방법
US10866504B2 (en) 2017-12-22 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Lithography mask with a black border region and method of fabricating the same
JP2019191209A (ja) * 2018-04-18 2019-10-31 Hoya株式会社 導電膜付き基板、多層反射膜付き基板、反射型マスクブランク、反射型マスク及び半導体装置の製造方法
US10845698B2 (en) * 2018-05-30 2020-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Mask, method of forming the same and method of manufacturing a semiconductor device using the same
JP6988697B2 (ja) * 2018-05-31 2022-01-05 信越化学工業株式会社 フォトマスクブランク、フォトマスクの製造方法及びフォトマスク
US12001132B2 (en) * 2018-08-17 2024-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Protection layer on low thermal expansion material (LTEM) substrate of extreme ultraviolet (EUV) mask
TW202026770A (zh) 2018-10-26 2020-07-16 美商應用材料股份有限公司 用於極紫外線掩模吸收劑的ta-cu合金材料
US11194244B2 (en) 2018-12-21 2021-12-07 Applied Materials, Inc. Extreme ultraviolet mask absorber and processes for manufacture
US11249390B2 (en) 2019-01-31 2022-02-15 Applied Materials, Inc. Extreme ultraviolet mask absorber materials
TW202035792A (zh) 2019-01-31 2020-10-01 美商應用材料股份有限公司 極紫外光遮罩吸收體材料
TWI828843B (zh) 2019-01-31 2024-01-11 美商應用材料股份有限公司 極紫外線(euv)遮罩素材及其製造方法
US11275304B2 (en) 2019-05-22 2022-03-15 Applied Materials Inc. Extreme ultraviolet mask absorber matertals
TWI836072B (zh) 2019-05-22 2024-03-21 美商應用材料股份有限公司 具有嵌入吸收層之極紫外光遮罩
TW202104667A (zh) 2019-05-22 2021-02-01 美商應用材料股份有限公司 極紫外光遮罩吸收材料
TW202104666A (zh) 2019-05-22 2021-02-01 美商應用材料股份有限公司 極紫外光遮罩吸收劑材料
TWI836073B (zh) 2019-05-22 2024-03-21 美商應用材料股份有限公司 極紫外光遮罩坯體及其製造方法
US11385536B2 (en) 2019-08-08 2022-07-12 Applied Materials, Inc. EUV mask blanks and methods of manufacture
US11480869B2 (en) * 2019-08-29 2022-10-25 Taiwan Semiconductor Manufacturing Company Ltd. Photomask with enhanced contamination control and method of forming the same
US11630385B2 (en) 2020-01-24 2023-04-18 Applied Materials, Inc. Extreme ultraviolet mask absorber materials
TW202131087A (zh) 2020-01-27 2021-08-16 美商應用材料股份有限公司 極紫外光遮罩吸收劑材料
TWI817073B (zh) 2020-01-27 2023-10-01 美商應用材料股份有限公司 極紫外光遮罩坯體硬遮罩材料
TW202129401A (zh) 2020-01-27 2021-08-01 美商應用材料股份有限公司 極紫外線遮罩坯體硬遮罩材料
TW202141165A (zh) 2020-03-27 2021-11-01 美商應用材料股份有限公司 極紫外光遮罩吸收材料
TWI836207B (zh) 2020-04-17 2024-03-21 美商應用材料股份有限公司 極紫外光遮罩吸收材料
US20210333717A1 (en) * 2020-04-23 2021-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Extreme ultraviolet mask and method of manufacturing the same
US11300871B2 (en) 2020-04-29 2022-04-12 Applied Materials, Inc. Extreme ultraviolet mask absorber materials
KR20210156461A (ko) * 2020-06-18 2021-12-27 삼성전자주식회사 극자외선 노광 장치의 노광 마스크
TW202202641A (zh) 2020-07-13 2022-01-16 美商應用材料股份有限公司 極紫外線遮罩吸收劑材料
KR102522952B1 (ko) * 2020-09-02 2023-04-19 주식회사 에스앤에스텍 극자외선용 반사형 블랭크 마스크 및 그의 결함 검사 방법
US11609490B2 (en) 2020-10-06 2023-03-21 Applied Materials, Inc. Extreme ultraviolet mask absorber materials
US11513437B2 (en) 2021-01-11 2022-11-29 Applied Materials, Inc. Extreme ultraviolet mask absorber materials
US11592738B2 (en) 2021-01-28 2023-02-28 Applied Materials, Inc. Extreme ultraviolet mask absorber materials
JP2024089128A (ja) * 2022-12-21 2024-07-03 信越化学工業株式会社 反射型マスクブランク、反射型マスク及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009212220A (ja) * 2008-03-03 2009-09-17 Toshiba Corp 反射型マスク及びその作製方法
WO2012105698A1 (ja) * 2011-02-04 2012-08-09 旭硝子株式会社 導電膜付基板、多層反射膜付基板、およびeuvリソグラフィ用反射型マスクブランク
WO2012121159A1 (ja) * 2011-03-07 2012-09-13 旭硝子株式会社 多層基板、多層基板の製造方法、多層基板の品質管理方法
JP2013225662A (ja) * 2012-03-19 2013-10-31 Hoya Corp Euvリソグラフィー用多層反射膜付き基板及びeuvリソグラフィー用反射型マスクブランク、並びにeuvリソグラフィー用反射型マスク及び半導体装置の製造方法
JP2014096484A (ja) * 2012-11-09 2014-05-22 Toppan Printing Co Ltd Euvlマスク用ブランクス及びその製造方法、euvlマスク及びその更新方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05113656A (ja) 1991-10-23 1993-05-07 Toppan Printing Co Ltd 位相シフトマスクおよびその製造方法並びにそれに用いる位相シフトマスク用ブランク
JP3463406B2 (ja) * 1995-04-24 2003-11-05 株式会社ニコン X線反射型マスク
US6835503B2 (en) 2002-04-12 2004-12-28 Micron Technology, Inc. Use of a planarizing layer to improve multilayer performance in extreme ultra-violet masks
JP4212025B2 (ja) 2002-07-04 2009-01-21 Hoya株式会社 反射型マスクブランクス及び反射型マスク並びに反射型マスクの製造方法
US6908713B2 (en) 2003-02-05 2005-06-21 Intel Corporation EUV mask blank defect mitigation
JP3683261B2 (ja) 2003-03-03 2005-08-17 Hoya株式会社 擬似欠陥を有する反射型マスクブランクス及びその製造方法、擬似欠陥を有する反射型マスク及びその製造方法、並びに擬似欠陥を有する反射型マスクブランクス又は反射型マスクの製造用基板
US6984475B1 (en) 2003-11-03 2006-01-10 Advanced Micro Devices, Inc. Extreme ultraviolet (EUV) lithography masks
JP4693395B2 (ja) 2004-02-19 2011-06-01 Hoya株式会社 反射型マスクブランクス及び反射型マスク並びに半導体装置の製造方法
US7504185B2 (en) * 2005-10-03 2009-03-17 Asahi Glass Company, Limited Method for depositing multi-layer film of mask blank for EUV lithography and method for producing mask blank for EUV lithography
DE102006044591A1 (de) 2006-09-19 2008-04-03 Carl Zeiss Smt Ag Optische Anordnung, insbesondere Projektionsbelichtungsanlage für die EUV-Lithographie, sowie reflektives optisches Element mit verminderter Kontamination
KR101678228B1 (ko) * 2008-05-09 2016-11-21 호야 가부시키가이샤 반사형 마스크, 반사형 마스크 블랭크 및 그 제조 방법
JP5282507B2 (ja) 2008-09-25 2013-09-04 凸版印刷株式会社 ハーフトーン型euvマスク、ハーフトーン型euvマスクの製造方法、ハーフトーン型euvマスクブランク及びパターン転写方法
JP5559948B2 (ja) * 2010-03-12 2014-07-23 Hoya株式会社 多層反射膜付基板の製造方法および反射型マスクブランクの製造方法
US8562794B2 (en) 2010-12-14 2013-10-22 Asahi Glass Company, Limited Process for producing reflective mask blank for EUV lithography and process for producing substrate with functional film for the mask blank
JP5772135B2 (ja) 2011-03-28 2015-09-02 凸版印刷株式会社 反射型マスクブランク及び反射型マスク
JP6226517B2 (ja) 2012-09-11 2017-11-08 芝浦メカトロニクス株式会社 反射型マスクの製造方法、および反射型マスクの製造装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009212220A (ja) * 2008-03-03 2009-09-17 Toshiba Corp 反射型マスク及びその作製方法
WO2012105698A1 (ja) * 2011-02-04 2012-08-09 旭硝子株式会社 導電膜付基板、多層反射膜付基板、およびeuvリソグラフィ用反射型マスクブランク
WO2012121159A1 (ja) * 2011-03-07 2012-09-13 旭硝子株式会社 多層基板、多層基板の製造方法、多層基板の品質管理方法
JP2013225662A (ja) * 2012-03-19 2013-10-31 Hoya Corp Euvリソグラフィー用多層反射膜付き基板及びeuvリソグラフィー用反射型マスクブランク、並びにeuvリソグラフィー用反射型マスク及び半導体装置の製造方法
JP2014096484A (ja) * 2012-11-09 2014-05-22 Toppan Printing Co Ltd Euvlマスク用ブランクス及びその製造方法、euvlマスク及びその更新方法

Also Published As

Publication number Publication date
KR102499220B1 (ko) 2023-02-13
US10347485B2 (en) 2019-07-09
WO2016043147A1 (ja) 2016-03-24
US20170263444A1 (en) 2017-09-14
KR20170051419A (ko) 2017-05-11
TW201614362A (en) 2016-04-16

Similar Documents

Publication Publication Date Title
TWI664489B (zh) 反射型光罩基底及其製造方法、反射型光罩及其製造方法、以及半導體裝置之製造方法
JP7047046B2 (ja) マスクブランク用基板、多層反射膜付き基板、反射型マスクブランク及び反射型マスク、並びに半導体装置の製造方法
TWI810176B (zh) 反射型光罩基底、反射型光罩及其製造方法、與半導體裝置之製造方法
TWI764948B (zh) 反射型光罩基底、反射型光罩之製造方法及半導體裝置之製造方法
TW201842395A (zh) 附導電膜之基板、附多層反射膜之基板、反射型光罩基底、反射型光罩及半導體裝置之製造方法
TWI827823B (zh) 附多層反射膜之基板、反射型光罩基底及反射型光罩、與半導體裝置之製造方法
JP6425951B2 (ja) 反射型マスクブランク及びその製造方法、反射型マスクの製造方法、並びに半導体装置の製造方法
JP6651314B2 (ja) 反射型マスクブランク、反射型マスク及びその製造方法、並びに半導体装置の製造方法
TW202038001A (zh) 反射型光罩基底、反射型光罩及其製造方法、與半導體裝置之製造方法
JP6475400B2 (ja) 反射型マスクブランク、反射型マスク及びその製造方法、並びに半導体装置の製造方法
TW202113462A (zh) 反射型遮罩基底、反射型遮罩、以及反射型遮罩及半導體裝置之製造方法
TWI784012B (zh) 附有多層反射膜之基板、反射型光罩基底及反射型光罩、及半導體裝置之製造方法
JP7288782B2 (ja) 多層反射膜付き基板、反射型マスクブランク及び反射型マスク、並びに半導体装置の製造方法
TW202223529A (zh) 反射型光罩基底、反射型光罩及半導體裝置之製造方法
TW202219625A (zh) 附多層反射膜之基板、反射型光罩基底、反射型光罩之製造方法及半導體裝置之製造方法
TW202122907A (zh) 附導電膜之基板、反射型光罩基底及反射型光罩、以及半導體裝置之製造方法