JP6425951B2 - 反射型マスクブランク及びその製造方法、反射型マスクの製造方法、並びに半導体装置の製造方法 - Google Patents

Description

本発明は、半導体装置の製造などに使用される露光用マスクを製造するための原版である反射型マスクブランク及びその製造方法、この反射型マスクブランクを用いて製造される反射型マスクの製造方法、並びに半導体装置の製造方法に関する。

半導体製造における露光装置の光源の種類は、波長４３６ｎｍのｇ線、同３６５ｎｍのｉ線、同２４８ｎｍのＫｒＦレーザ、同１９３ｎｍのＡｒＦレーザと、波長を徐々に短くしながら進化してきており、より微細なパターン転写を実現するため、波長が１３．５ｎｍ近傍の極端紫外線 (ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａ Ｖｉｏｌｅｔ)を用いたＥＵＶリソグラフィが開発されている。ＥＵＶリソグラフィでは、ＥＵＶ光に対して透明な材料が少ないことから、透過型マスクではなく、反射型のマスクが用いられる。この反射型マスクでは、低熱膨張基板上に露光光を反射する多層反射膜が形成され、当該多層反射膜を保護するための保護膜の上に、所望の転写用パターンが形成されたマスク構造を基本構造としている。

転写用パターンには、ＥＵＶ光を一定量反射させる位相シフト膜型（ハーフトーン位相シフト型）とＥＵＶ光を比較的強く吸収する吸収体膜型（バイナリー型）とがあるが、ＥＵＶ光の吸収量が大きく、相対的に反射光が小さな吸収体膜型でも０．５％程度のＥＵＶ光を反射する。このため、ＥＵＶ用反射型マスクでは、位相シフト膜型はもとより吸収体膜型でも、隣接して行われる露光からの露光光の反射の影響を十分低減するための専用の遮光帯を設ける必要がある。ここで、遮光帯とは、マスクの回路パターン領域を囲むように設けられた遮光枠（領域）であり、露光光が、ウエハ上のパターン転写されるブロックに隣接する領域、例えば隣に転写形成される回路パターン領域に漏れないようにするためのものである。この遮光帯部で十分に反射光を低減できない場合には、隣接領域に露光光が被り、その隣接領域内にあるパターンの解像度低下や、転写寸法精度の低下といった問題を引き起こして、歩留まり低下の原因となる。ＥＵＶ用反射型マスクでは、単純に位相シフト膜や吸収体膜そのものだけで遮光帯を形成すると反射光が大きく、これらの問題を引き起こすので、十分な遮光性（十分な反射低減機能）を持った遮光帯が用いられる。
ＥＵＶリソグラフィ用反射型マスクの代表的な遮光帯は、遮光帯部分の多層反射膜をエッチングする掘り込み型の遮光帯（以下、適宜「多層反射膜掘り込み遮光帯」という）である。この方法は、転写パターン用の吸収体膜上にさらに遮光帯用の吸収膜を積層させた吸収体積層型の遮光帯よりも、高精度転写用パターンの形成、欠陥発生の低減、及び積層遮光帯膜によるシャドーイング効果の防止という観点で有利である。

このようなＥＵＶリソグラフィ用の反射型マスク及びこれを作製するためのマスクブランクスに関連する技術は、特許文献１から特許文献４に開示されている。又、特許文献１には、遮光帯及びシャドーイング効果についても、開示されている。

特開２００９−２１２２２０号公報 特開２０１０−０８０６５９号公報 特開２００５−２６８７５０号公報 特開２００４−３９８８４号公報

波長１３．５ｎｍのＥＵＶリソグラフィはＡｒＦリソグラフィよりも、使用する光の波長が約１／１５と桁違いに短いので、その解像度は極めて高い。その分、ＥＵＶリソグラフィ用の反射型マスクの致命欠陥のサイズは極めて小さい。
ＥＵＶリソグラフィ用の反射型マスクの欠陥は、吸収体パターンや位相シフトパターンのパターン欠陥（以下、適宜「マスクパターン欠陥」という）と、多層反射膜の欠陥に大別される。
極めて小さいサイズのマスクパターン欠陥を低減するためには、超微細パターンに対して極めて高い検査感度を有する電子線（ＥＢ）によるパターン欠陥検査（以下、適宜「マスクパターンＥＢ欠陥検査」という）が必要になってきている。マスクパターンＥＢ欠陥検査では、チャージアップを起こすと検査感度の低下や誤検出を起こすおそれがあるので、チャージアップを防止することが重要となる。しかしながら、多層反射膜掘り込み遮光帯型のＥＵＶリソグラフィ用反射型マスクでは、導電体である吸収体膜や多層反射膜が遮光帯によって分断され、回路パターン形成部が電気的に孤立してしまいアースを確保できなくなるため、マスクパターンＥＢ欠陥検査時の電子線照射によってチャージアップを起こすおそれがある。

一方、多層反射膜の欠陥を低減するためには、多層反射膜直下の下地表面の平滑性を極めて高くする必要がある。その理由は、ＥＵＶリソグラフィ用反射型マスクには位相欠陥という透過型光マスクにはなかった問題があるためである。多層反射膜直下の下地表面に微小な凹凸があると、それが源になってその上に形成される多層反射膜層に乱れ（うねり）が生じ、部分的に位相差が発生する。それに伴ってＥＵＶ光の反射率が部分的に変わって致命欠陥源となるおそれがあるからである。又、多層反射膜の欠陥低減のためには、多層反射膜の欠陥を極めて高い感度で検査する必要がある。このためには、検査時のノイズや疑似欠陥を低減する必要があり、多層反射膜表面の平滑性も高いものが要求される。

本発明は、上記の点に鑑み、電子線（ＥＢ）によるマスクパターン欠陥検査時のチャージアップを防止するとともに、位相欠陥が少なく、高い表面平滑性を有する多層反射膜を持つ反射型マスクブランクとその製造方法、及びこのマスクブランクを用いた反射型マスク製造方法、並びに半導体装置の製造方法を提供することを目的とする。

上記課題を解決するため、本発明は以下の構成を有する。

（構成１）
基板上に導電性下地膜と、露光光を反射する多層反射膜と、露光光を吸収する吸収体膜が積層された反射型マスクブランクであって、
前記導電性下地膜は、前記多層反射膜と隣接して設けられ、膜厚が１ｎｍ以上１０ｎｍ以下のルテニウム系材料からなることを特徴とする反射型マスクブランク。

（構成２）
前記導電性下地膜と前記基板との間に、前記基板表面の欠陥又は粗さから生じる前記多層反射膜表面への悪影響を緩和する緩衝膜を備えることを特徴とする構成１記載の反射型マスクブランク。

（構成３）
前記多層反射膜上に保護膜が形成されており、該保護膜がルテニウム系材料からなることを特徴とする構成１又は２記載の反射型マスクブランク。

（構成４）
前記ルテニウム系材料は、チタンを含むことを特徴とする構成３記載の反射型マスクブランク。

（構成５）
基板上にスパッタリング法によって導電性下地膜を形成する導電性下地膜形成工程と、
前記導電性下地膜と隣接して、露光光を反射する多層反射膜を形成する多層反射膜形成工程と、
露光光を吸収する吸収体膜を形成する吸収体膜形成工程とを順次行って製造する反射型マスクブランクの製造方法であって、
前記導電性下地膜は、膜厚が１ｎｍ以上１０ｎｍ以下のルテニウム系材料からなることを特徴とする反射型マスクブランクの製造方法。

（構成６）
前記導電性下地膜は、イオンビームスパッタリング法によって形成されることを特徴とする構成５記載の反射型マスクブランクの製造方法。

（構成７）
前記導電性下地膜は、該導電性下地膜を構成する材料のスパッタ粒子を基板主表面の法線に対して４５度以下の角度で入射させることによって形成されることを特徴とする構成５又は６記載の反射型マスクブランクの製造方法。

（構成８）
前記導電性下地膜形成工程と前記多層反射膜形成工程は、減圧真空下において連続して実施されることを特徴とする構成５及至構成７のいずれか一つに記載の反射型マスクブランクの製造方法。

（構成９）
前記多層反射膜形成工程の後に、該多層反射膜上に保護膜を形成する工程を有し、該保護膜がルテニウム系材料からなることを特徴とする構成５及至構成８のいずれか一つに記載の反射型マスクブランクの製造方法。

（構成１０）
前記ルテニウム系材料は、チタンを含むことを特徴とする構成９記載の反射型マスクブランクの製造方法。

（構成１１）
前記多層反射膜上に保護膜が形成された状態で、１００℃以上３００℃以下でアニール処理することを特徴とする構成９又は１０記載の反射型マスクブランクの製造方法。

（構成１２）
構成１及至構成４のいずれか一つに記載の反射型マスクブランクを準備する工程と、
前記吸収体膜上にレジストパターンを形成し、該レジストパターンをマスクにしてエッチングにより吸収体パターンを形成する工程、又は前記吸収体膜上にエッチング用ハードマスク膜を形成した後にレジストパターンを形成し、該ハードマスクを介して該レジストパターンをエッチングにより吸収体膜に転写して吸収体パターンを形成する工程と、
前記多層反射膜の一部をエッチングする工程と、
を含むことを特徴とする反射型マスクの製造方法。

（構成１３）
前記多層反射膜の一部をエッチングする場所は、回路パターン領域を取り囲むように設けられた遮光帯領域であることを特徴とする構成１２記載の反射型マスクの製造方法。

（構成１４）
構成１２又は１３記載の反射型マスクの製造方法によって製造された反射型マスクを用いて、該反射型マスク上に形成されているパターンを、半導体基板上に形成されたレジスト膜に露光転写する工程を備えることを特徴とする半導体装置の製造方法。

本発明の反射型マスクブランク及びその製造方法によれば、基板上に膜厚が１ｎｍ以上のルテニウム系材料からなる導電性下地膜を備えることにより、回路パターン形成領域は電気的に孤立することなくアースを確保することができて、電子線（ＥＢ）によるマスクパターン欠陥検査時のチャージアップを防止できる。このため、高感度で安定的なマスクパターンＥＢ欠陥検査を行うことが可能となる。又、ルテニウム系材料からなる導電性下地膜の膜厚を１０ｎｍ以下で構成したので、グレインを小さくすることができ、高い平滑性を持たせることができるため、その上に形成される多層反射膜は位相欠陥の少ないものとなる。加えて、多層反射膜表面の平滑性も高いものとなるため、多層反射膜の欠陥を検査する際にも疑似欠陥が少なく、高い感度で多層反射膜の欠陥検査を行うことができる。
本発明の反射型マスクの製造方法によれば、マスクパターンも多層反射膜も高い感度で欠陥検査を行うことができ、且つ多層反射膜の位相欠陥が少ないため、欠陥の少ないマスクを製造することができる。又、この反射型マスクを用いてＥＵＶリソグラフィを行えば、転写欠陥の少ない半導体装置の製造方法を提供することが可能になる。

本発明に係る第１のＥＵＶリソグラフィ用反射型マスクブランクの概略構成を説明するための要部断面構成図である。 本発明に係る第２のＥＵＶリソグラフィ用反射型マスクブランクの概略構成を説明するための要部断面構成図である。 本発明に係る第１のＥＵＶリソグラフィ用反射型マスクブランクから、ＥＵＶリソグラフィ用反射型マスクを作製する工程を要部断面図にて示した工程図である。 本発明に係るＥＵＶリソグラフィ用反射型マスクの概要構造を説明するための要部平面図である。 Ｒｕ導電性下地膜の電気特性を膜厚とシート抵抗の関係から示す特性図である。

以下、本発明の実施形態について、図面を参照しながら具体的に説明する。なお、以下の実施形態は、本発明を具体化する際の一形態であって、本発明をその範囲内に限定するものではない。なお、図中、同一又は相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。

＜反射型マスクブランクの構成及びその製造方法＞
図１は、本発明に係る第１のＥＵＶリソグラフィ用反射型マスクブランクの構成を説明するための要部断面図である。同図に示されるように、反射型マスクブランク１００は、基板１と、第１主面（表面）側に形成された導電性下地膜４と、露光光であるＥＵＶ光を反射する多層反射膜５と、当該多層反射膜５を保護するためのルテニウム（Ｒｕ）を主成分とした材料で形成される保護膜６と、ＥＵＶ光を吸収する吸収体膜７と、を有し、これらがこの順で積層されるものである。ここで、導電性下地膜４は、膜厚が１ｎｍ以上１０ｎｍ以下のルテニウム系材料からなっている。又、基板１の第２主面（裏面）側には、静電チャック用の裏面導電膜２が形成される。

図２は、本発明に係る第２のＥＵＶリソグラフィ用反射型マスクブランクの構成を説明するための要部断面図である。第１のＥＵＶリソグラフィ用反射型マスクブランクの構成との違いは、第２の構成では基板１と導電性下地膜４の間に表面平滑性を上げるための緩衝膜３が形成されていることで、その他は第１の反射型マスクブランクの構成と同じである。第２のＥＵＶリソグラフィ用反射型マスクブランク１０１では、緩衝膜３により、高い平滑性の面上で多層反射膜５の形成を行うことができるので、位相欠陥の少ない多層反射膜５を形成することが可能となる。

以下、各層ごとに説明をする。

＜＜基板＞＞
基板１は、ＥＵＶ露光時の熱による吸収体パターン歪みの発生を防止するため、０±５ｐｐｂ／℃の範囲内の低熱膨張係数を有するものが好ましく用いられる。この範囲の低熱膨張係数を有する素材としては、例えば、ＳｉＯ_２−ＴｉＯ_２系ガラス、多成分系ガラスセラミックス等を用いることができる。

基板１の転写パターン（後述の吸収体膜７がこれを構成する）が形成される側の第１主面は、少なくともパターン転写精度、位置精度を得る観点から高平坦度となるように表面加工されている。ＥＵＶ露光の場合、基板１の転写パターンが形成される側の主表面の１３２ｍｍ×１３２ｍｍの領域において、平坦度が０．１μｍ以下であることが好ましく、更に好ましくは０．０５μｍ以下、特に好ましくは０．０３μｍ以下である。又、吸収体膜７が形成される側と反対側の第２主面は、露光装置にセットするときに静電チャックされる面であって、１３２ｍｍ×１３２ｍｍの領域において、平坦度が０．１μｍ以下であることが好ましく、更に好ましくは０．０５μｍ以下、特に好ましくは０．０３μｍ以下である。なお、反射型マスクブランクにおける第２主面の平坦度は、１４２ｍｍ×１４２ｍｍの領域において、平坦度が１μｍ以下であることが好ましく、更に好ましくは０．５μｍ以下、特に好ましくは０．３μｍ以下である。

又、基板１の表面平滑性の高さも極めて重要な項目であり、転写用吸収体パターンが形成される第１主面の表面粗さは、二乗平均平方根粗さ（Ｒｍｓ）で０．１５ｎｍ以下、さらに好ましくはＲｍｓで０．１０ｎｍ以下であることが好ましい。なお、表面平滑性は、原子間力顕微鏡で測定することができる。

さらに、基板１は、その上に形成される膜（多層反射膜５など）の膜応力による変形を防止するために、高い剛性を有しているものが好ましい。特に、６５ＧＰａ以上の高いヤング率を有しているものが好ましい。

＜＜導電性下地膜＞＞
導電性下地膜４は、基板１と多層反射膜５の間に、多層反射膜５と接触するように形成された膜であり、図１のマスクブランク１００に示すように、基板１上に直に形成される場合と、図２のマスクブランク１０１に示すように、基板１上の緩衝膜３の直上に形成される場合がある。緩衝膜３が導電性を有する場合、緩衝膜３と導電性下地膜４を合わせて多層反射膜５にとっての導電性を有する下地膜となるが、ここでの導電性下地膜４は、多層反射膜５に接するように成膜された緩衝膜３上の膜として説明を行う。

導電性下地膜４は、多層反射膜５と隣接して設けられ、ルテニウム（Ｒｕ）系材料からなっており、その膜厚は１ｎｍ以上１０ｎｍ以下である。
Ｒｕは塩素系ガスによるドライエッチングに対して極めて高いドライエッチング耐性を示す。このため、多層反射膜５の一部を塩素系ガスによりエッチングして遮光帯部１１を形成する時にＲｕ系材料からなる導電性下地膜４は殆どエッチングされず、その膜厚の減少は無視できるレベルにある。この導電性下地膜４の高いエッチング耐性と、Ｒｕの導電性から、Ｒｕ系材料からなる導電性下地膜４の膜厚が１ｎｍ以上で、チャージアップ防止に必要な導電性が得られる。参考までに、Ｒｕのシート抵抗の膜厚依存性を図５に示す。膜厚が１ｎｍ未満になると急激に抵抗が増加する。
又、Ｒｕ系材料からなる導電性下地膜４の膜厚が１０ｎｍ以下であるとグレインが小さいため、Ｒｕ系材料表面の平滑性は十分に高く、その上に形成される多層反射膜５の位相欠陥発生を抑制できる。

導電性下地膜４の形成方法としては、スパッタリング法が用いられる。特に、イオンビームスパッタ法を用いると、導電性下地膜４の表面平滑性を向上できるため好ましい。さらに、導電性下地膜４を構成する材料（この場合はＲｕ）のスパッタ粒子を、基板１の主表面の法線に対して４５度以下の角度で入射させると、表面平滑性をさらに一層向上できるためより好ましい。例えば、Ｒｕスパッタ粒子を基板１の主表面の法線に対して５０度の角度で入射させた場合には、Ｒｕ膜（２.５ｎｍ）の表面平滑性は０．１５ｎｍ（Ｒｍｓ）となるが、２５度の角度で入射させた場合には０．１２ｎｍに改善される。

導電性下地膜４は、ルテニウムを主成分として含む材料により構成され、Ｒｕ金属単体でもよいし、Ｒｕにチタン（Ｔｉ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、イットリウム（Ｙ）、ホウ素（Ｂ）、ランタン（Ｌａ）、コバルト（Ｃｏ）、レニウム（Ｒｅ）などの金属を含有したＲｕ合金であってよく、窒素を含んでいても構わない。

このＲｕ合金のＲｕ含有比率は５０原子％以上１００原子％未満、好ましくは８０原子％以上１００原子％未満、さらに好ましくは９５原子％以上１００原子％未満である。特に、９５原子％以上１００原子％未満では、マスク洗浄耐性や多層反射膜５をエッチング加工した時のエッチングストッパ機能が優れる。

＜＜緩衝膜＞＞
緩衝膜３は、その表面平滑性が極めて高い膜であり、その代表的な材料としては、ケイ素（Ｓｉ）、多層膜、ＴａＢＮ等がある。多層膜としては、多層反射膜５として用いられているＭｏとＳｉの積層膜が設備利用効率やその品質管理の面から好ましく用いられる。即ち、緩衝膜３として多層反射膜５と共用の材料を用いると、途中での大気開放工程を経ずに減圧真空下で、緩衝膜３、導電性下地膜４、多層反射膜５、及び保護膜６を続けて成膜できることから、真空処理の時間短縮効果とともに、異物付着防止及び各膜表面の酸化防止といった品質面でも効果がある。酸化膜が形成されると、塩素系ガスでエッチングする時にエッチング阻害（エッチングレートの低下）が起こる。

ＳｉとＭｏからなる多層膜の緩衝膜３において、多層膜の緩衝膜３から導電性下地膜４を続けて減圧真空下で成膜した場合は、基板１側からＳｉとＭｏをこの順に積層したＳｉ／Ｍｏの積層構造を１周期として複数周期積層すると、導電性下地膜４と接する最上層が電気抵抗の低いＭｏとなるため、導電性下地膜４と相まってチャージアップ防止効果が高まって好ましい。逆に、基板１側からＭｏとＳｉをこの順に積層したＭｏ／Ｓｉの積層構造を１周期として複数周期積層する場合は、導電性下地膜４と接する最上層が電気抵抗の比較的高いＳｉとなるため、最上層のＳｉの上にＭｏをさらに形成した緩衝膜３とすることが好ましい。

一方、多層膜の緩衝膜３を成膜後、一旦大気開放してその後に導電性下地膜４を成膜した場合には、多層膜の緩衝膜３の最表面に酸化膜が形成されるので、比較的酸化膜の薄いＳｉを最上面とすることが望ましい。したがって、この場合、基板１側からＳｉとＭｏをこの順に積層したＳｉ／Ｍｏの積層構造では最上層がＭｏとなるが、最上層のＭｏの上にＳｉをさらに形成した多層膜の緩衝膜３とすることが好ましい。

上記多層膜として、ＭｏとＳｉの積層膜について述べたが、Ｍｏに代えてルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、及び白金（Ｐｔ）から選ばれる金属単体や、これらの合金を用いることもできる。又、Ｓｉ単体の他に、Ｓｉに、ボロン（Ｂ）、炭素（Ｃ）、窒素（Ｎ）、酸素（Ｏ）を含むＳｉ化合物でもよい。

緩衝膜３の形成方法は当該技術分野において公知であるが、例えばイオンビームスパッタ法により成膜することで形成できる。又、緩衝膜表面の平滑性向上のために、アニールを行ったり、精密研磨を行ったりすることも有効である。なお、アニール処理は、膜応力調整によるマスクブランクの平坦化効果もある。

＜＜多層反射膜＞＞
多層反射膜５は、ＥＵＶリソグラフィ用反射型マスクにおいて、ＥＵＶ光を反射する機能を付与するものであり、屈折率の異なる元素を主成分とする各層が周期的に積層された多層膜の構成となっている。

一般的には、高屈折率材料である軽元素又はその化合物の薄膜（高屈折率層）と、低屈折率材料である重元素又はその化合物の薄膜（低屈折率層）とが交互に４０から６０周期程度積層された多層膜が、多層反射膜５として用いられる。多層膜は、導電性下地膜４側から高屈折率層と低屈折率層をこの順に積層した高屈折率層／低屈折率層の積層構造を１周期として複数周期積層しても良いし、導電性下地膜４側から低屈折率層と高屈折率層をこの順に積層した低屈折率層／高屈折率層の積層構造を１周期として複数周期積層しても良い。なお、多層反射膜５の最表面の層、即ち、導電性下地膜４側と反対側の多層反射膜５の表面層は、高屈折率層とすることが好ましい。上述の多層膜において、下地膜４側から高屈折率層と低屈折率層をこの順に積層した高屈折率層／低屈折率層の積層構造を１周期として複数周期積層する場合は最上層が低屈折率層となるが、この場合、低屈折率層が多層反射膜５の最表面を構成すると容易に酸化されてしまい反射型マスクの反射率が減少するので、最上層の低屈折率層上に高屈折率層をさらに形成して多層反射膜５とすることが好ましい。一方、上述の多層膜において、導電性下地膜４側から低屈折率層と高屈折率層をこの順に積層した低屈折率層／高屈折率層の積層構造を１周期として複数周期積層する場合は、最上層が高屈折率層となるので、そのままで良い。
導電性下地膜４の上に形成する多層反射膜５の最初の層が、Ｍｏであると、導電性下地膜４の間に拡散層が形成されにくいため、電気抵抗は変化しにくい。一方、導電性下地膜４の上に形成する多層反射膜５の最初の層がＳｉであると、導電性下地膜４の間にＲｕＳｉの拡散層が形成されやすい。そのため、遮光帯部１１形成時にＲｕＳｉの拡散層がエッチング時に完全に除去できず、電気抵抗を悪化させるので導電性下地膜４の膜厚を考慮する必要がある。導電性下地膜４の上に形成する多層反射膜５の最初の層がＳｉの場合、Ｍｏを最初の層とする場合より、０．５ｎｍ程度厚くする必要がある。

本実施形態において、高屈折率層としては、ケイ素（Ｓｉ）を含む層が採用される。Ｓｉを含む材料としては、Ｓｉ単体の他に、Ｓｉに、ボロン（Ｂ）、炭素（Ｃ）、窒素（Ｎ）、酸素（Ｏ）を含むＳｉ化合物でも良い。Ｓｉを含む層を高屈折率層として使用することによって、ＥＵＶ光の反射率に優れたＥＵＶリソグラフィ用反射型マスクが得られる。又、低屈折率層としては、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、及び白金（Ｐｔ）から選ばれる金属単体や、これらの合金が用いられる。例えば波長１３ｎｍから１４ｎｍのＥＵＶ光に対する多層反射膜５としては、好ましくはＭｏ膜とＳｉ膜を交互に４０から６０周期程度積層したＭｏ／Ｓｉ周期積層膜が用いられる。なお、多層反射膜５の最上層である高屈折率層をケイ素（Ｓｉ）で形成し、当該最上層（Ｓｉ）と保護膜６との間に、ケイ素と酸素とを含むケイ素酸化物層を形成するようにしてもよい。これにより、マスク洗浄耐性を向上させることができる。

このような多層反射膜５の単独での反射率は通常６５％以上であり、上限は通常７３％である。なお、多層反射膜５の各構成層の厚み、周期は、露光波長により適宜選択すれば良く、ブラッグ反射の法則を満たすように選択される。多層反射膜５において高屈折率層及び低屈折率層はそれぞれ複数存在するが、高屈折率層同士、そして低屈折率層同士の厚みが同じでなくても良い。又、多層反射膜５の最表面のＳｉ層の膜厚は、反射率を低下させない範囲で調整することができる。最表面のＳｉ（高屈折率層）の膜厚は、３ｎｍから１０ｎｍとすることができる。

多層反射膜５の形成方法は当該技術分野において公知であるが、例えばイオンビームスパッタ法により、各層を成膜することで形成できる。上述したＭｏ／Ｓｉ周期多層膜の場合、例えばイオンビームスパッタ法により、先ずＳｉターゲットを用いて厚さ４ｎｍ程度のＳｉ膜を導電性下地膜４上に成膜し、その後Ｍｏターゲットを用いて厚さ３ｎｍ程度のＭｏ膜を成膜し、これを１周期として、４０から６０周期積層して、多層反射膜５を形成する（最表面の層はＳｉ層とする）。

導電性下地膜４と多層反射膜５の成膜に際しては、減圧真空下において連続して行われることが望ましい。途中で大気や酸素に曝されると、導電性下地膜４であるルテニウム系材料の表面に酸化層が形成されて導電率が下がるとともに、その表面平滑性も低下する。又、塩素系ガスを用いて多層反射膜５に遮光帯部１１を形成する時のエッチングストッパとしての機能（エッチング耐性）が酸化により下がる。加えて、真空引き、大気開放、真空引き工程を行うと、異物欠陥率が高まるが、減圧真空下において連続して成膜することにより、異物欠陥を低減できる。

＜＜保護膜＞＞
例えば、ルテニウム（Ｒｕ）を含む材料からなる保護膜６は、後述するＥＵＶリソグラフィ用反射型マスクの製造工程におけるドライエッチングや洗浄から多層反射膜５を保護するために、多層反射膜５の上に形成される。又、電子線（ＥＢ）を用いたマスクパターンの黒欠陥修正の際の多層反射膜５の保護も兼ね備える。ここで、図１及び図２では保護膜６が１層の場合を示しているが、３層以上の積層構造とし、例えば、最下層と最上層を、上記Ｒｕを含有する物質からなる層とし、最下層と最上層との間に、Ｒｕ以外の金属、若しくは合金を介在させたものとしても構わない。保護膜６は、例えば、ルテニウムを主成分として含む材料により構成され、Ｒｕ金属単体でもよいし、Ｒｕにチタン（Ｔｉ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、イットリウム（Ｙ）、ホウ素（Ｂ）、ランタン（Ｌａ）、コバルト（Ｃｏ）、レニウム（Ｒｅ）などの金属を含有したＲｕ合金であっても良く、窒素を含んでいても構わない。この中でも特にＴｉを含有したＲｕ系材料からなる保護膜６を用いると、多層反射膜構成元素であるケイ素の多層反射膜表面から保護膜６への拡散が小さくなる。このため、マスク洗浄時の表面荒れが少なくなり、又、膜はがれも起こしにくくなる。表面荒れの低減は、ＥＵＶ露光光に対する反射率低下防止に直結するので、ＥＵＶ露光の露光効率改善、スループット向上のために重要である。

このＲｕ合金のＲｕ含有比率は５０原子％以上１００原子％未満、好ましくは８０原子％以上１００原子％未満、さらに好ましくは９５原子％以上１００原子％未満である。特に、９５原子％以上１００原子％未満では、保護膜６への多層反射膜構成元素（ケイ素）の拡散を抑えつつ、ＥＵＶ光の反射率を十分確保しながら、マスク洗浄耐性、吸収体膜７をエッチング加工した時のエッチングストッパ機能、及び多層反射膜経時変化防止の保護膜機能を兼ね備えることが可能となる。

ＥＵＶリソグラフィでは、露光光に対して透明な物質が少ないので、マスクパターン面への異物付着を防止するＥＵＶペリクルが技術的に簡単ではない。このことから、ペリクルを用いないペリクルレス運用が主流となっている。又、ＥＵＶリソグラフィでは、ＥＵＶ露光によってマスクにカーボン膜が堆積したり酸化膜が成長するといった露光コンタミが起こる。このため、マスクを半導体装置の製造に使用している段階で、度々洗浄を行ってマスク上の異物やコンタミを除去する必要がある。このことから、ＥＵＶ反射型マスクでは、光リソグラフィ用の透過型マスクに比べて桁違いのマスク洗浄耐性が要求されている。Ｔｉを含有したＲｕ系材料からなる保護膜６を用いると、硫酸、硫酸過水（ＳＰＭ）、アンモニア、アンモニア過水（ＡＰＭ）、ＯＨラジカル洗浄水、あるいは濃度が１０ｐｐｍ以下のオゾン水などの洗浄液に対する洗浄耐性が特に高く、マスク洗浄耐性の要求を満たすことが可能となる。

このような保護膜６の厚みは、その保護膜６としての機能を果たすことができる限り特に制限されないが、ＥＵＶ光の反射率の観点から、好ましくは、１．０ｎｍから８．０ｎｍ、より好ましくは、１．５ｎｍから６．０ｎｍである。

保護膜６の形成方法としては、公知の膜形成方法と同様のものを特に制限なく採用することができる。具体例としては、スパッタリング法及びイオンビームスパッタリング法が挙げられる。

多層反射膜５上に保護膜６が形成された状態で、１００℃以上３００℃以下、望ましくは１２０℃以上２５０℃以下、さらにいっそう望ましくは１５０℃以上２００℃以下で熱処理（アニール）することが望ましい。このアニールにより、応力が緩和して、マスクブランク応力歪による平坦度の低下を防止できるとともに、多層反射膜５のＥＵＶ光反射率経時変化を防止できる。特に、保護膜６がＴｉを含むＲｕＴｉ合金である場合は、このアニールによる多層反射膜５からのＳｉの拡散が強く抑制され、ＥＵＶ光に対する反射率低下を防止できる。
＜＜吸収体膜＞＞

保護膜６の上に、ＥＵＶ光を吸収する吸収体膜７が形成される。吸収体膜７は、ＥＵＶ光の吸収を目的とした吸収体膜７であっても良いし、ＥＵＶ光の位相差も考慮した位相シフト機能を有する吸収体膜７であっても良い。位相シフト機能を有する吸収体膜７とは、ＥＵＶ光を吸収するとともに一部を反射させて位相をシフトさせるものである。即ち、位相シフト機能を有する吸収体膜７がパターンニングされた反射型マスクにおいて、吸収体膜７が形成されている部分では、ＥＵＶ光を吸収して減光しつつパターン転写に悪影響がないレベルで一部の光を反射させて、保護膜６を介して多層反射膜５から反射してくるフィールド部からの反射光と所望の位相差を形成するものである。位相シフト機能を有する吸収体膜７は、吸収体膜７からの反射光と多層反射膜５からの反射光との位相差が１７０度から１９０度となるように形成される。１８０度近傍の反転した位相差の光同士がパターンエッジ部で干渉し合うことにより、投影光学像の像コントラストが向上する。その像コントラストの向上にともなって解像度が上がり、露光量裕度、焦点裕度等の露光に関する各種裕度が拡がる。

吸収体膜７は単層の膜であっても良いし、複数の膜からなる多層膜であっても良い。単層膜の場合は、マスクブランク製造時の工程数を削減できて生産効率が上がるという特徴がある。多層膜の場合には、上層膜が、光を用いたマスクパターン検査時の反射防止膜になるように、その光学定数と膜厚を適当に設定する。このことにより、光を用いたマスクパターン検査時の検査感度が向上する。又、上層に酸化耐性が向上する酸素（Ｏ）や窒素（Ｎ）等が添加された膜を用いると、経時安定性が向上する。このように、多層膜にすることによって様々な機能を付加させることが可能となる。吸収体膜７が位相シフト機能を有する吸収体膜７の場合には、多層膜にすることによって光学面での調整の範囲が拡がり、所望の反射率が得やすくなる。

吸収体膜７としては、ＥＵＶ光を吸収する機能を有し、エッチング等により加工が可能（好ましくは塩素（Ｃｌ）やフッ素（Ｆ）系ガスのドライエッチングでエッチング可能）である限り、吸収体膜７の材料は特に限定されない。そのような機能を有するものとして、タンタル（Ｔａ）単体又はＴａを主成分として含むタンタル化合物を好ましく用いることができる。

このようなタンタルやタンタル化合物により構成される吸収体膜７は、ＤＣスパッタリング法やＲＦスパッタリング法などのマグネトロンスパッタリング法といった公知の方法で形成することが出来る。例えば、タンタルとホウ素を含むターゲットを用い、酸素あるいは窒素を添加したアルゴンガスを用いた反応性スパッタリング法で吸収体膜７を保護膜６上に成膜することができる。

前記タンタル化合物は、通常Ｔａの合金である。このような吸収体膜７の結晶状態は、平滑性及び平坦性の点から、アモルファス状又は微結晶の構造であることが好ましい。吸収体膜７表面が平滑・平坦でないと、吸収体パターンのエッジラフネスが大きくなり、パターンの寸法精度が悪くなることがある。吸収体膜７の好ましい表面粗さは、二乗平均平方根粗さ（Ｒｍｓ）で、０．５ｎｍ以下であり、更に好ましくは０．４ｎｍ以下、０．３ｎｍ以下であれば更に好ましい。

前記タンタル化合物としては、ＴａとＢとを含む化合物、ＴａとＮとを含む化合物、ＴａとＯとＮとを含む化合物、ＴａとＢとを含み、更にＯとＮの少なくとも何れかを含む化合物、ＴａとＳｉとを含む化合物、ＴａとＳｉとＮとを含む化合物、ＴａとＧｅとを含む化合物、ＴａとＧｅとＮとを含む化合物、等を用いることが出来る。

ＴａはＥＵＶ光の吸収係数が大きく、又、塩素系ガスやフッ素系ガスで容易にドライエッチングすることが可能な材料であるため、加工性に優れた吸収体膜材料である。さらにＴａにＢやＳｉ、Ｇｅ等を加えることにより、アモルファス状の材料が容易に得られ、吸収体膜７の平滑性を向上させることができる。又、ＴａにＮやＯを加えれば、吸収体膜７の酸化に対する耐性が向上するため、経時的な安定性を向上させることが出来るという効果が得られる。

吸収体膜７を、ＴａＢＮを下層膜、ＴａＢＯを上層膜とし、上層のＴａＢＯの膜厚を約１４ｎｍとすると、光を用いたマスクパターン欠陥検査の際、この上層膜が反射防止膜となって検査感度が上がる。

又、吸収体膜７を構成する材料としては、タンタル又はタンタル化合物以外に、Ｃｒ、ＣｒＮ、ＣｒＣＯＮ、ＣｒＣＯ、ＣｒＣＯＨ、ＣｒＣＯＮＨ等のクロム又はクロム化合物や、ＷＮ、ＴｉＮ、Ｔｉ等の材料が挙げられる。

＜＜裏面導電膜＞＞
基板１の第２主面（裏面）側（多層反射膜５形成面の反対側）には、静電チャック用の裏面導電膜２が形成される。静電チャック用の裏面導電膜２に求められる電気的特性はシート抵抗で言って通常１００Ω／□以下である。裏面導電膜２の形成方法は、例えばマグネトロンスパッタリング法やイオンビームスパッタ法により、クロム、タンタル等の金属や合金のターゲットを使用して形成することができる。代表的な材料は、透過型光マスクブランクなどのマスクブランク製造でよく用いられるＣｒＮやＣｒである。裏面導電膜２の厚さは、静電チャック用としての機能を満足する限り特に限定されないが、通常１０ｎｍから２００ｎｍである。又、この裏面導電膜２はマスクブランク１００の第２主面側の応力調整も兼ね備えていて、第１主面側に形成された各種膜からの応力とバランスをとって、平坦な反射型マスクブランクが得られるように調整される。

＜＜エッチングマスク＞＞
反射型マスクブランクとしては吸収体膜７上にエッチング用ハードマスク膜やレジスト膜を備えているものであってもよい。エッチング用ハードマスク膜の代表的な材料としては、ケイ素（Ｓｉ）やケイ素に酸素（Ｏ）、窒素（Ｎ）、炭素（Ｃ）、水素（Ｈ）を加えた材料等がある。具体的には、ＳｉＯ_２、ＳｉＯＮ、ＳｉＮ、ＳｉＯ、Ｓｉ、ＳｉＣ、ＳｉＣＯ、ＳｉＣＮ、ＳｉＣＯＮなどが挙げられる。但し、吸収体膜７が酸素を含む化合物の場合、エッチング用ハードマスク膜として酸素を含む材料、例えばＳｉＯ_２はエッチング耐性の観点から避けたほうが良い。エッチング用ハードマスク膜を形成した場合には、レジスト膜の厚さを薄くすることが可能となり、パターンの微細化に対して有利である。

＜反射型マスク及びその製造方法＞
本実施形態の反射型マスクブランク１００あるいは１０１を使用して、反射型マスクを製造する。ここでは概要説明のみを行い、後に実施例において図面を参照しながら詳細に説明する。

反射型マスクブランク１００あるいは１０１を準備して、その第１主面の最表面（以下の実施例で説明するように、吸収体膜７上）に、レジスト膜を形成し（反射型マスクブランク１００あるいは１０１としてレジスト膜を備えている場合は不要）、このレジスト膜に回路パターン等の所望のパターンを描画（露光）し、さらに現像、リンスすることによって所定のレジストパターンを形成する。

このレジストパターンをマスクとして使用して、吸収体膜７をドライエッチングすることにより、吸収体パターンを形成する。なお、エッチングガスとしては、Ｃｌ_２、ＳｉＣｌ_４、ＣＨＣｌ_３等の塩素系のガス、これら塩素系ガス及びＯ_２を所定の割合で含む混合ガス、塩素系ガス及びＨｅを所定の割合で含む混合ガス、塩素系ガス及びＡｒを所定の割合で含む混合ガス、ＣＦ_４、ＣＨＦ_３、Ｃ_２Ｆ_６、Ｃ_３Ｆ_６、Ｃ_４Ｆ_６、Ｃ_４Ｆ_８、ＣＨ_２Ｆ_２、ＣＨ_３Ｆ、Ｃ_３Ｆ_８、ＳＦ_６、Ｆ_２等のフッ素系のガス、これらフッ素系ガス及びＯ_２を所定の割合で含む混合ガス等を用いることができる。ここで、エッチングの最終段階でエッチングガスに酸素が含まれていると、Ｒｕ系保護膜６に表面荒れが生じる。このため、Ｒｕ系保護膜６がエッチングに曝されるオーバーエッチング段階では、酸素が含まれていないエッチングガスを用いるのが好ましい。
その後、アッシングやレジスト剥離液によりレジストパターンを除去し、所望の回路パターンが形成された吸収体パターンを作成する。

なお、ここではレジストをエッチングマスクとした時の場合を示したが、エッチング用ハードマスクを用いて所望の回路パターンが形成された吸収体パターンを作成することもできる。この場合は、吸収体膜７の上にエッチング用ハードマスクを形成し、さらにその上にレジスト膜を形成する。エッチング用ハードマスクとしては、吸収体膜７とエッチング選択性が取れる膜が選択される。このレジスト膜に回路パターン等の所望のパターンを描画（露光）し、さらに現像、リンスすることによって所定のレジストパターンを形成する。このレジストパターンをマスクとしてエッチング用ハードマスク膜をドライエッチングしてハードマスクパターンを形成し、レジストパターンをアッシングやレジスト剥離液などで除去する。その後、このハードマスクパターンをマスクにして吸収体膜７をドライエッチングすることにより、所望の回路パターンが形成された吸収体パターンを作成する。その後、ハードマスクパターンをウェットエッチングあるいはドライエッチングによって除去する。

又、ハードマスクパターン形成直後にはレジストパターンを除去せず、レジストパターン付きハードマスクパターンで吸収体膜７をエッチングする方法もある。この場合は、吸収体膜７をエッチングする際にレジストパターンが自動的に除去され、工程が簡略化されるという特徴がある。一方、レジストパターンが除去されたハードマスクパターンをマスクにして吸収体膜７をエッチングする方法では、エッチング途中に消失するレジストからの有機生成物（アウトガス）の変化ということがなく、安定したエッチングができるという特徴がある。

次に、レジスト膜を形成し、このレジスト膜に遮光帯パターンを描画（露光）し、さらに現像、リンスすることによって遮光帯形成用のレジストパターンを形成する。この遮光帯形成用のレジストパターンをマスクとして使用して、吸収体膜７、保護膜６、及び多層反射膜５をドライエッチングする。なお、エッチングガスとしては、塩素系のガスやフッ素系のガス等を適宜用いる。ここで、エッチングの最終段階でエッチングガスに酸素が含まれていると、導電性下地膜４に表面荒れが生じる。導電性下地膜４は薄膜のため、この表面荒れと表面酸化が進むとシート抵抗が増大し、マスクパターンＥＢ欠陥検査の時のチャージアップ防止効果が薄れる。このため、導電性下地膜４がエッチングに曝されるオーバーエッチング段階では、酸素が含まれていないエッチングガスを用いるのが好ましい。
その後、アッシングやレジスト剥離液によりレジストパターンを除去し、所望の遮光帯パターンを作成する。その後、酸性やアルカリ性の水溶液を用いたウェット洗浄とマスクパターンＥＢ欠陥検査を行い、マスク欠陥修正を適宜行う。

以上の工程により、回路パターン形成領域は導電性下地膜４を介して遮光帯部１１の外側に設置されたアース部と低いシート抵抗で電気的に繋がる。このため、マスクパターンＥＢ欠陥検査時のチャージアップを防止でき、高い感度でパターン欠陥検査を行うことができる。又、平滑な表面を持つ１０ｎｍ以下の薄膜の導電性下地膜４や、表面が極めて平滑な緩衝膜３の介在によって、極めて平滑な膜上に多層反射膜５が形成されるため、多層反射膜５の位相欠陥も少ない。さらに、多層反射膜５の表面の平滑性も高くなるため、例えば１９３ｎｍの光を用いた多層膜欠陥検査時のバックグラウンドノイズが減って疑似欠陥が減り、多層反射膜５の欠陥検査感度も向上する。この高い感度でのマスクパターン及び多層反射膜５の欠陥検査と位相欠陥の少ない多層反射膜５により、欠陥の少ない多層反射膜掘り込み遮光帯型反射マスク（ＥＵＶリソグラフィ用反射型マスク）が得られる。
なお、ここでは多層反射膜掘り込み遮光帯構造の場合を説明したが、本発明の構造と製法により、マスクブランクの導電性が上がり、又、欠陥の少ない多層反射膜５となることから、多層膜掘り込み部がない場合にも同上の効果がある。

＜半導体装置の製造方法＞
上記本実施形態の反射型マスクを使用してＥＵＶ露光を行うことにより、半導体基板上に所望の転写パターンを形成することができる。多層反射膜５の欠陥やマスクパターン欠陥が少ないため、転写欠陥も少ない。このリソグラフィ工程に加え、被加工膜のエッチングや絶縁膜、導電膜の形成、ドーパントの導入、あるいはアニールなど種々の工程を経ることで、所望の電子回路が形成された半導体装置を高い歩留まりで製造することができる。

以下、各実施例について図面を参照しつつ説明する。なお、各実施例において同様の構成要素については同一の符号を使用し、説明を簡略化若しくは省略する。

図３は、ＥＵＶリソグラフィ用反射型マスクブランク１００から、ＥＵＶリソグラフィ用反射型マスク２００を作製する工程を示す要部断面模式図である。

実施例１の反射型マスクブランク１００は、図３（ａ）に示すように、裏面導電膜２と、基板１と、導電性下地膜４と、多層反射膜５と、保護膜６と、吸収体膜７を有する。吸収体膜７はＴａＢＮからなる下層吸収体膜７１とＴａＢＯからなる上層吸収体膜７２の２層膜からなる。最初に、この反射型マスクブランクについて説明する。

（（反射型マスクブランク））
（（（基板）））
第１主面及び第２主面の両表面が研磨された６０２５サイズ（約１５２ｍｍ×１５２ｍｍ×６．３５ｍｍ）の低熱膨張ガラス基板であるＳｉＯ_２−ＴｉＯ_２系ガラス基板を準備し基板１とした。平坦で平滑な主表面となるように、粗研磨加工工程、精密研磨加工工程、局所加工工程、及びタッチ研磨加工工程よりなる研磨を行った。

（（（裏面導電膜）））
ＳｉＯ_２−ＴｉＯ_２系ガラス基板１の第２主面（裏面）にＣｒＮからなる裏面導電膜２をマグネトロンスパッタリング（反応性スパッタリング）法により下記の条件にて形成した。
裏面導電膜形成条件：Ｃｒターゲット、ＡｒとＮ_２の混合ガス雰囲気（Ａｒ：９０原子％、Ｎ：１０原子％）、膜厚２０ｎｍ。

（（（導電性下地膜）））
次に、Ａｒガス雰囲気中でＲｕターゲットを使用したイオンビームスパッタリングを行って、裏面導電膜２が形成された側と反対側の基板１の主表面（第１主面）上に、膜厚３ｎｍのＲｕ膜からなる導電性下地膜４を形成した。ここで、Ｒｕのスパッタ粒子は、基板１の主表面の法線に対して３０度の角度で入射させた。同様の方法で導電性下地膜４まで作成した試料を用いてシート抵抗を測定したところ、導電性下地膜４のシート抵抗は５００Ω／□であり、マスクパターンＥＢ欠陥検査のチャージアップ防止に対して十分低いシート抵抗であった。

（（（多層反射膜）））
次に、酸化を防止すべく途中で大気開放を行わないようにして、導電性下地膜４上に、多層反射膜５を形成した。即ち、多層反射膜５を導電性下地膜４工程から減圧真空下で連続的に形成した。この多層反射膜５は、波長１３．５ｎｍのＥＵＶ光に適した多層反射膜とするために、ＭｏとＳｉからなる周期多層反射膜とした。多層反射膜５は、ＭｏターゲットとＳｉターゲットを使用し、Ａｒガス雰囲気中でイオンビームスパッタリングにより導電性下地膜４上にＭｏ層及びＳｉ層を交互に積層して形成した。ここで、Ｍｏ及びＳｉのスパッタ粒子は、基板１の主表面の法線に対して３０度の角度で入射させた。まず、Ｓｉ膜を４．２ｎｍの厚みで成膜し、続いて、Ｍｏ膜を２．８ｎｍの厚みで成膜した。これを１周期とし、同様にして４０周期積層し、最後にＳｉ膜を４．０ｎｍの厚みで成膜し、多層反射膜５を形成した。ここでは４０周期としたが、それに限るものではなく、例えば６０周期でも良い。６０周期とした場合、４０周期より工程数は増えるが、ＥＵＶ光に対する反射率を高めることができる。

（（（保護膜）））
引き続き、Ａｒガス雰囲気中で、Ｒｕターゲットを使用したイオンビームスパッタリングによりＲｕからなる保護膜６を２．５ｎｍの厚みで成膜した。ここで、Ｒｕのスパッタ粒子は、基板１の主表面の法線に対して３０度の角度で入射させた。その後、大気中で１３０℃のアニールを行った。
この段階の保護膜６が形成された多層反射膜付き基板に対して、ＥＵＶ光に対する反射率、多層反射膜５及び保護膜６が形成された側の基板平坦度、及び欠陥数を調べた。又、この段階まで同じ工程で作成した試料について、表面粗さ（表面平滑性）を測定した。その結果、反射率は６４％、基板平坦度は５００ｎｍ、そして欠陥数は５個であり、表面粗さは０．１４ｎｍ（Ｒｍｓ）であった。ここで、欠陥数は、基板１の周辺領域を除外した１３２ｍｍ×１３２ｍｍの領域に対して、欠陥検査装置（レーザーテック社製 マスク・サブストレート／ブランクス欠陥検査装置 Ｍ１３５０）を用いて測定した。又、表面粗さは、基板中心の１μｍ×１μｍ領域に対して、原子間力顕微鏡（ＡＦＭ）を用いて測定した。なお、多層反射膜付き基板について、ＳＥＶＤ（Ｓｐｈｅｒｉｃａｌ Ｅｑｕｉｖａｌｅｎｔ Ｖｏｌｕｍｅ Ｄｉａｍｅｔｅｒ）で２０ｎｍサイズの欠陥検査が可能な高感度欠陥検査装置（ＫＬＡ−Ｔｅｎｃｏｒ社製 Ｔｅｒｏｎ６ｘｘ）を用いた欠陥検査においては、疑似欠陥の検出が抑えられ、欠陥検査が可能なレベルの表面状態であった。

（（（吸収体膜）））
次に、ＤＣスパッタリング法により、下層吸収体膜７１として膜厚５６ｎｍのＴａＢＮ膜を、上層吸収体膜７２として膜厚１４ｎｍのＴａＢＯ膜を積層して、この２層膜よりなる吸収体膜７を形成した。ＴａＢＮ膜は、ＴａＢをターゲットに用いて、ＡｒガスとＮ_２ガスの混合ガス雰囲気にて反応性スパッタリング法で形成した。ＴａＢＯ膜は、ＴａＢをターゲットに用いて、ＡｒガスとＯ_２ガスの混合ガス雰囲気にて反応性スパッタリング法により形成した。ＴａＢＯ膜は経時変化の少ない膜であると共に、この膜厚のＴａＢＯ膜は光を用いたマスクパターン検査の時に反射防止層として働き、検査感度を向上させる。ＥＢでマスクパターン検査を行う場合でも、スループットの関係で、光によるマスクパターン検査を併用する方法が多用されている。即ち、メモリセル部のような微細パターンが用いられている領域に対しては検査感度の高いＥＢでマスクパターン検査を行い、間接周辺回路部のような比較的大きなパターンで構成されている領域に対してはスループットの高い光でマスクパターン検査を行う。

（（反射型マスク））
次に、上記反射型マスクブランク１００を用いて、反射型マスク２００を製造した。
まず、図３（ｂ）に示されるように、反射型マスクブランク１００の上層吸収体膜７２の上に、レジスト膜８を形成した。そして、このレジスト膜８に回路パターン等の所望のパターンを描画（露光）し、さらに現像、リンスすることによって所定のレジストパターン８ａを形成した（図３（ｃ））。次に、レジストパターン８ａをマスクにしてＴａＢＯ膜（上層吸収体膜７２）をＣＦ_４ガスを用いてドライエッチングし、引き続き、ＴａＢＮ膜（下層吸収体膜７１）をＣｌ_２ガスを用いてドライエッチングすることで、第１の吸収体パターン７ａを形成した（図３（ｄ））。Ｒｕからなる保護膜６はＣｌ_２ガスに対するドライエッチング耐性が極めて高く、十分なエッチングストッパとなる。その後、レジストパターン８ａをアッシングやレジスト剥離液などで除去した（図３（ｅ））。

その後、第１の吸収体パターン７ａが形成された反射型マスクブランクの上に、レジスト膜９を形成した（図３（ｆ））。そして、このレジスト膜９に遮光帯パターンを描画（露光）し、さらに現像、リンスすることによって所定の遮光帯レジストパターン９ａを形成した（図３（ｇ））。次に、レジストパターン９ａをマスクにして、ＣＦ_４ガスを用いてＴａＢＯ膜を、Ｃｌ_２ガスを用いてＴａＢＮ膜を、Ｏ_２とＣｌ_２の混合ガス、あるいはＯ_２とＢｒ系の混合ガスを用いて保護膜６を、及びＣｌ_２ガスを用いて多層反射膜５をドライエッチングすることで、遮光帯部１１が形成された第２のパターンを形成した（図３（ｈ））。この第２のパターンは、図３（ｈ）に示されているように、上層吸収体パターン７２ｂと下層吸収体パターン７１ｂの２層パターンからなる第２の吸収体パターン７ｂ、保護膜パターン６ｂ、及び多層反射膜パターン５ｂからなる。導電性下地膜４は上述のように膜厚３ｎｍのＲｕ薄膜であるが、この材料はＣｌ_２ガスに対して極めて高いエッチングストッパ機能を有しており、膜厚の減少もごく僅かで十分な導電性が確保される。その後、レジストパターン８ｂをアッシングやレジスト剥離液などで除去し、硫酸過水（ＳＰＭ）洗浄とアルカリ性の水溶液を用いたウェット洗浄を行って、反射型マスク２００を製造した（図３（ｉ））。その後マスクパターンＥＢ欠陥検査を行い、適宜必要に応じてマスク欠陥修正を行った。

上記方法によって製造された反射型マスク２００の上面図を図４に示す。図４（ａ）に示されるように、回路等が形成されたデバイス領域（回路パターン領域）１２は、遮光帯部１１によって外周部領域（周辺領域）１３からパターン的には孤立した隔離状態にあるが、膜厚３ｎｍのＲｕ薄膜からなる導電性下地膜４によって、電気的にはデバイス領域１２と外周部領域１３は繋がっている。マスク上のデバイス領域への異物付着を防止するため、アースは外周部領域１３で取るが、導電性下地膜４の介在によってデバイス領域のアースが取れて、マスクパターンＥＢ欠陥検査した時のチャージアップを防止することができる。この結果、マスク上で２０ｎｍのパターン欠陥の検出が可能となった。
ここでは、多層反射膜５まで掘り込む場所が遮光帯部１１の場合を示したが、その場合だけに限られない。反射型マスク２００の上面図である図４（ｂ）に示すように、デバイス領域１２内に多層反射膜５まで掘り込まれた溝部１４によってパターン的に隔離された領域（孤立された回路パターン領域）１２ｂがある場合でも、電気的には領域１２ｂは外周部領域１３と繋がってアースを取ることができる。

本実施例の反射型マスク２００では、多層反射膜掘り込み型の遮光帯部１１が形成されているが、回路パターン形成領域は膜厚３ｎｍのＲｕ薄膜からなる導電性下地膜４を介して遮光帯部１１の外側に設置されたアース部と低いシート抵抗で電気的に繋がっており、チャージアップに伴うパターン描画欠陥、マスクパターンＥＢ欠陥検査感度の低下、及び疑似欠陥の発生といった問題は生じなかった。その結果、マスク上で２０ｎｍのパターン欠陥を検出できた。又、平滑な表面を持つ導電性下地膜４によって、極めて平滑な膜上に多層反射膜５が形成されるため、保護膜付き多層反射膜５の欠陥も５個と少なく、欠陥の観点から高い品質を持つ反射型マスクを製造することができた。
（（半導体装置の製造））

実施例１で作成した反射型マスクをＥＵＶスキャナにセットし、半導体基板上に被加工膜とレジスト膜が形成されたウエハに対してＥＵＶ露光を行った。そして、この露光済レジスト膜を現像することによって、被加工膜が形成された半導体基板上にレジストパターンを形成した。
実施例１で作成した反射型マスクは、多層反射膜５の位相欠陥も少なく、高感度なマスクパターンＥＢ欠陥検査も行われた欠陥に対する品質の高いマスクであるため、転写形成されたウエハ上のレジストパターンの欠陥も少なかった。

このレジストパターンをエッチングにより被加工膜に転写し、又、絶縁膜、導電膜の形成、ドーパントの導入、あるいはアニールなど種々の工程を経ることで、所望の特性を有する半導体装置を高い歩留まりで製造することができた。

実施例２は、導電性下地膜４と保護膜６の材料を実施例１のＲｕからＲｕＴｉに代えて、且つ保護膜６を形成した後のアニール温度を実施例１の１３０℃から１５０℃に代えた反射型マスクブランクとした例であって、それ以外は、反射型マスクの製造方法及び半導体装置の製造方法を含め、全て実施例１と同じである。

実施例２では、導電性下地膜４として膜厚２ｎｍのＲｕＴｉを用いた。この膜は、Ａｒガス雰囲気中でＲｕＴｉ（Ｒｕ：９５原子％、Ｔｉ：５原子％）ターゲットを使用したイオンビームスパッタリング法で成膜した。ここで、ＲｕとＴｉからなるスパッタ粒子は、基板１の主表面の法線に対して３０度の角度で入射させた。同様の工程で導電性下地膜４まで作成した試料を用いてシート抵抗を測定したところ、導電性下地膜４のシート抵抗は１２００Ω／□であり、マスクパターンＥＢ欠陥検査のチャージアップ防止に対して必要なシート抵抗を確保した。

実施例２における保護膜６は膜厚２．５ｎｍのＲｕＴｉである。この膜は、酸化を防止するために途中で大気開放することなく、ＲｕＴｉからなる導電性下地膜４と、Ｍｏ膜とＳｉ膜を交互に４０層積層した多層反射膜５に引き続いて全て減圧真空下で連続して成膜した。成膜の方法は、Ａｒガス雰囲気中でＲｕＴｉ（Ｒｕ：９５原子％、Ｔｉ：５原子％）ターゲットを使用したイオンビームスパッタリング法である。ここで、ＲｕとＴｉからなるスパッタ粒子は、基板１の主表面の法線に対して３０度の角度で入射させた。その後、保護膜６が多層反射膜５上に形成された状態で１５０℃のアニールを行った。

この段階の保護膜６が形成された多層反射膜基板に対して、ＥＵＶ光に対する反射率、基板平坦度、及び、レーザーテック社製 マスク・サブストレート／ブランクス欠陥検査装置（Ｍ１３５０）による欠陥数を調べた。又、この段階まで同じ工程で作成した試料について、表面粗さを測定した。その結果、反射率は６５％、基板平坦度は３５０ｎｍ、そして欠陥数は４個であり、表面粗さは０．１４ｎｍ（Ｒｍｓ）であった。ここで、欠陥数や表面粗さの計測方法は実施例１と同じである。保護膜６としてＲｕＴｉ（Ｒｕ：９５原子％、Ｔｉ：５原子％）を用いたことにより、１５０℃と高めの温度でのアニールにもかかわらず多層反射膜５から保護膜へのＳｉの拡散が抑制できた。このため、ＥＵＶ光に対する反射率６５％が得られるとともに、１５０℃のアニールによって応力調整が図られ、基板平坦度は３５０ｎｍと良好な値になった。又、多層反射膜付き基板について、ＳＥＶＤで２０ｎｍサイズの欠陥検査が可能な高感度欠陥検査装置（ＫＬＡ−Ｔｅｎｃｏｒ社製 Ｔｅｒｏｎ６ｘｘ）を用いた欠陥検査においては、疑似欠陥の検出が抑えられ、欠陥検査が可能なレベルの表面状態であった。

実施例２の方法で製造された反射型マスクは、実施例１と同様に、チャージアップに伴うパターン描画欠陥、マスクパターンＥＢ欠陥検査感度の低下、及び疑似欠陥の発生といった問題は生じなかった。その結果、マスク上で２０ｎｍのパターン欠陥を検出できた。又、平滑な表面を持つ導電性下地膜４によって、極めて平滑な膜上に多層反射膜５が形成されるため、保護膜付き多層反射膜の欠陥も４個と少なく、欠陥の観点から高い品質を持つ反射型マスクを製造することができた。

又、実施例２で作成した反射型マスクは、多層反射膜５の位相欠陥も少なく、高感度なマスクパターンＥＢ欠陥検査も行われた低欠陥のマスクであるため、転写形成されたウエハ上のレジストパターンの欠陥も少なかった。このため、所望の特性を有する半導体装置を高い歩留まりで製造することができた。

実施例３は、Ｓｉからなる緩衝膜３を基板１と導電性下地膜４の間に形成したことと、Ｒｕからなる導電性下地膜４の膜厚を２ｎｍに変更した以外は実施例１と全て同じ構造と方法で、反射型マスクブランク、反射型マスク、及び半導体装置を製造した。

実施例３は、基板１の第１主面上に緩衝膜３が形成されたマスクブランクである。この緩衝膜３の膜厚は３０ｎｍであり、Ａｒガス中でＳｉターゲットを使用したイオンビームスパッタリング法で成膜した。ここで、Ｓｉスパッタ粒子は、基板１の主表面の法線に対して３０度の角度で入射させた。
この緩衝膜３の上にＲｕからなる導電性下地膜４を実施例１と同じ方法で形成した。実施例１との違いは膜厚のみで、実施例１では導電性下地膜４の膜厚を３ｎｍとしたが、実施例３では２ｎｍとした。したがって、この導電性下地膜４は、Ａｒガス雰囲気中でＲｕターゲットを使用したイオンビームスパッタリング法で成膜し、Ｒｕからなるスパッタ粒子は、基板１の主表面の法線に対して３０度の角度で入射させた。同様の工程で導電性下地膜４まで作成した試料を用いてシート抵抗を測定したところ、緩衝膜３と導電性下地膜４からなる積層膜のシート抵抗は８００Ω／□であり、マスクパターンＥＢ欠陥検査のチャージアップ防止に対して必要なシート抵抗を確保した。

その後、多層反射膜５及び保護膜６を実施例１と同じ材料と方法で形成し、この段階の保護膜６が形成された多層反射膜基板に対して、ＥＵＶ光に対する反射率、基板平坦度、及びレーザーテック社製 マスク・サブストレート／ブランクス欠陥検査装置（Ｍ１３５０）による欠陥数を調べた。又、この段階まで同じ工程で作成した試料について、表面粗さを測定した。保護膜６が形成された後のアニール温度は、実施例１と同じく、１３０℃である。その結果、反射率は６４％、基板平坦度は５００ｎｍ、そして欠陥数は６個であり、表面粗さは０．１４ｎｍ（Ｒｍｓ）であり、実施例１とほぼ同じ結果が得られた。ここで、欠陥数や表面粗さの計測方法は実施例１と同じである。又、多層反射膜付き基板について、ＳＥＶＤで２０ｎｍサイズの欠陥検査が可能な高感度欠陥検査装置（ＫＬＡ−Ｔｅｎｃｏｒ社製 Ｔｅｒｏｎ６ｘｘ）を用いた欠陥検査においては、疑似欠陥の検出が抑えられ、欠陥検査が可能なレベルの表面状態であった。

実施例３の方法で製造された反射型マスクは、実施例１と同様に、チャージアップに伴うパターン描画欠陥、マスクパターンＥＢ欠陥検査感度の低下、及び疑似欠陥の発生といった問題は生じなかった。その結果、マスク上で２０ｎｍのパターン欠陥を検出できた。又、平滑な表面を持つ導電性下地膜４によって、極めて平滑な膜上に多層反射膜５が形成されるため、保護膜付き多層反射膜の欠陥も６個と少なく、欠陥の観点から高い品質を持つ反射型マスクを製造することができた。

又、実施例３で作成した反射型マスクは、多層反射膜５の位相欠陥も少なく、高感度なマスクパターンＥＢ欠陥検査も行われた低欠陥なマスクであるため、転写形成されたウエハ上のレジストパターンの欠陥も少なかった。このため、所望の特性を有する半導体装置を高い歩留まりで製造することができた。

実施例４は、ＳｉとＭｏで構成される多層膜からなる緩衝膜３を基板１と導電性下地膜４の間に形成したことと、Ｒｕからなる導電性下地膜４の膜厚を２ｎｍに変更した以外は実施例１と全て同じ構造と方法で、反射型マスクブランク、反射型マスク、及び半導体装置を製造した。

実施例４は、基板１の第１主面上にＳｉとＭｏで構成される多層膜からなる緩衝膜３が形成されたマスクブランクである。この緩衝膜３は、ＳｉターゲットとＭｏターゲットを使用し、Ａｒガス雰囲気中でイオンビームスパッタリングにより基板１上にＳｉ層及びＭｏ層を交互に積層して形成した。ここで、Ｓｉ及びＭｏのスパッタ粒子は、基板１の主表面の法線に対して３０度の角度で入射させた。まず、Ｓｉ膜を４ｎｍの厚みで成膜し、続いて、Ｍｏ膜を３ｎｍの厚みで成膜した。これを１周期とし、同様にして１０周期積層した。
この多層膜からなる緩衝膜３の上にＲｕからなる導電性下地膜４を実施例１と同じ方法で形成した。実施例１との違いは膜厚のみで、実施例１では導電性下地膜４の膜厚を３ｎｍとしたが、実施例４では２ｎｍとした。したがって、この導電性下地膜４は、Ａｒガス雰囲気中でＲｕターゲットを使用したイオンビームスパッタリング法で成膜し、Ｒｕからなるスパッタ粒子は、基板１の主表面の法線に対して３０度の角度で入射させた。同様の工程で導電性下地膜４まで作成した試料を用いてシート抵抗を測定したところ、多層膜からなる緩衝膜３と導電性下地膜４からなる積層膜のシート抵抗は１００Ω／□であり、マスクパターンＥＢ欠陥検査のチャージアップ防止に対して十分小さなシート抵抗となった。

その後、多層反射膜５及び保護膜６を実施例１と同じ材料と方法で形成し、この段階の保護膜６が形成された多層反射膜基板に対して、ＥＵＶ光に対する反射率、基板平坦度、及びレーザーテック社製 マスク・サブストレート／ブランクス欠陥検査装置（Ｍ１３５０）による欠陥数を調べた。又、この段階まで同じ工程で作成した試料について、表面粗さを測定した。保護膜６が形成された後のアニール温度は、実施例１と同じく、１３０℃である。その結果、反射率は６４％、基板平坦度は５５０ｎｍ、そして欠陥数は７個であり、表面粗さは０．１４ｎｍ（Ｒｍｓ）であり、実施例１とほぼ同じ結果が得られた。ここで、欠陥数や表面粗さの計測方法は実施例１と同じである。又、多層反射膜付き基板について、ＳＥＶＤで２０ｎｍサイズの欠陥検査が可能な高感度欠陥検査装置（ＫＬＡ−Ｔｅｎｃｏｒ社製 Ｔｅｒｏｎ６ｘｘ）を用いた欠陥検査においては、疑似欠陥の検出が抑えられ、欠陥検査が可能なレベルの表面状態であった。

実施例４の方法で製造された反射型マスクは、実施例１と同様に、チャージアップに伴うパターン描画欠陥、マスクパターンＥＢ欠陥検査感度の低下、及び疑似欠陥の発生といった問題は生じなかった。その結果、マスク上で２０ｎｍのパターン欠陥を検出できた。又、平滑な表面を持つ導電性下地膜４によって、極めて平滑な膜上に多層反射膜５が形成されるため、保護膜付き多層反射膜の欠陥も７個と少なく、欠陥の観点から高い品質を持つ反射型マスクを製造することができた。

又、実施例４で作成した反射型マスクは、多層反射膜５の位相欠陥も少なく、高感度なマスクパターンＥＢ欠陥検査行われた低欠陥なマスクであるため、転写形成されたウエハ上のレジストパターンの欠陥も少なかった。このため、所望の特性を有する半導体装置を高い歩留まりで製造することができた。

（比較例）
比較例では、導電性下地膜４として膜厚が３０ｎｍのＴａ膜を用いた以外、実施例１と同様の構造と方法で、反射型マスクブランク、反射型マスクを製造し、又、実施例１と同様の方法で半導体装置を製造した。

比較例では、導電性下地膜４として膜厚３０ｎｍのＴａ膜を用いた。この膜は、Ａｒガス雰囲気中でＴａターゲットを使用したスパッタリング法で成膜した。同様の工程で導電性下地膜４まで作成した試料を用いてシート抵抗を測定したところ、導電性下地膜４のシート抵抗は７０Ω／□であり、ＥＢマスク検査のチャージアップ防止に対して必要なシート抵抗を確保した。

その後、多層反射膜５及び保護膜６を実施例１と同じ材料と方法で形成し、この段階の保護膜６が形成された多層反射膜基板に対して、ＥＵＶ光に対する反射率、基板平坦度、及びレーザーテック社製 マスク・サブストレート／ブランクス欠陥検査装置（Ｍ１３５０）による欠陥数を調べた。又、この段階まで同じ工程で作成した試料について、表面粗さを測定した。保護膜６が形成された後のアニール温度は、実施例１と同じく、１３０℃である。その結果、反射率は６０％、基板平坦度は８００ｎｍであった。欠陥数は１０個であった。しかし、ＳＥＶＤで２０ｎｍサイズの欠陥検査が可能な高感度欠陥検査装置（ＫＬＡ−Ｔｅｎｃｏｒ社製 Ｔｅｒｏｎ６ｘｘ）を用いた欠陥検査においては、疑似欠陥が多発したため、１０００００個を超えて測定不可能となった。表面粗さは０．６０ｎｍ（Ｒｍｓ）であり、実施例１の４倍以上の粗さであった。ここで、欠陥数や表面粗さの計測方法は実施例１と同じである。

比較例の方法で製造された反射型マスクは、実施例１と同様に、ＥＢチャージアップに伴うパターン描画欠陥や吸収体パターン検査の感度の低下といった問題は生じなかった。その反面、保護膜付きの多層反射膜の表面は荒れていて、多層反射膜５の欠陥検査結果は擬似欠陥で飽和され、位相欠陥や振幅欠陥の有無すら判別できない状態であった。又、この反射型マスクを用いて転写評価をしたところ、多数の転写欠陥が観測された。したがって、比較例の方法で製造された反射型マスクは欠陥品質が保証できないマスクであった。そのため、比較例で作成した反射型マスクを用いて製造された半導体装置の歩留まりは低かった。
なお、上述の実施例２において、保護膜６を形成した後のアニール温度をさらに高温（１８０℃、２００℃、２５０℃、３００℃（アニール処理時間は適宜調整））に設定して反射型マスクブランクを作製したところ、実施例２に比べて基板平坦度はさらに改善して高平坦度の反射型マスクブランクが得られた。

１…基板、２…導電膜、３…緩衝膜、４…導電性下地膜、５…多層反射膜、５ｂ…多層反射膜パターン、６…保護膜、６ｂ…保護膜パターン、７…吸収体膜、７ａ…第１の吸収体パターン、７ｂ…第２の吸収体パターン、８…レジスト膜、８ａ…レジストパターン、９…レジスト膜、９ａ…レジストパターン、１１…遮光帯部、１２…回路パターン領域、１２ｂ…孤立された回路パターン領域、１３…周辺領域、１４…溝部、７１…ＴａＢＮ吸収体膜、７１ａ…ＴａＢＮ膜パターン（下層吸収体パターン）、７１ｂ…ＴａＢＮ膜パターン（下層吸収体パターン）、７２…ＴａＢＯ膜、７２ａ…ＴａＢＯ膜パターン（上層吸収体パターン）、７２ｂ…ＴａＢＯ膜パターン（上層吸収体パターン）、１００…反射型マスクブランク、１０１…反射型マスクブランク、２００…反射型マスク

Claims (14)

1. 基板上に導電性下地膜と、露光光を反射する多層反射膜と、露光光を吸収する吸収体膜が積層された反射型マスクブランクであって、
   前記導電性下地膜は、前記多層反射膜と隣接して設けられ、膜厚が１ｎｍ以上３ｎｍ以下のルテニウム系材料からなることを特徴とする反射型マスクブランク。
2. 前記導電性下地膜と前記基板との間に、前記基板表面の欠陥又は粗さから生じる前記多層反射膜表面への悪影響を緩和する緩衝膜を備え、
   前記緩衝膜は、ＴａＢＮを含むことを特徴とする請求項１記載の反射型マスクブランク。
3. 前記導電性下地膜と前記基板との間に、前記基板表面の欠陥又は粗さから生じる前記多層反射膜表面への悪影響を緩和する緩衝膜を備え、
   前記緩衝膜は、ケイ素（Ｓｉ）を含み、膜厚が７０ｎｍ以下であることを特徴とすることを特徴とする請求項１記載の反射型マスクブランク。
4. 前記多層反射膜上に保護膜が形成されており、該保護膜がルテニウム系材料からなることを特徴とする請求項１及至請求項３のいずれか一つに記載の反射型マスクブランク。
5. 前記ルテニウム系材料は、チタンを含むことを特徴とする請求項４記載の反射型マスクブランク。
6. 基板上にイオンビームスパッタリング法によって導電性下地膜を形成する導電性下地膜形成工程と、
   前記導電性下地膜と隣接して、露光光を反射する多層反射膜を形成する多層反射膜形成工程と、
   露光光を吸収する吸収体膜を形成する吸収体膜形成工程とを順次行って製造する反射型マスクブランクの製造方法であって、
   前記導電性下地膜は、膜厚が１ｎｍ以上１０ｎｍ以下のルテニウム系材料からなり、
   前記導電性下地膜は、該導電性下地膜を構成する材料のスパッタ粒子を基板主表面の法線に対して３０度以下の角度で入射させることによって形成されることを特徴とする反射型マスクブランクの製造方法。
7. 前記導電性下地膜は、膜厚が１ｎｍ以上３ｎｍ以下であることを特徴とする請求項６記載の反射型マスクブランクの製造方法。
8. 前記導電性下地膜形成工程と前記多層反射膜形成工程は、減圧真空下において連続して実施されることを特徴とする請求項６又は７記載の反射型マスクブランクの製造方法。
9. 前記多層反射膜形成工程の後に、該多層反射膜上に保護膜を形成する工程を有し、該保護膜がルテニウム系材料からなることを特徴とする請求項６及至請求項８のいずれか一つに記載の反射型マスクブランクの製造方法。
10. 前記ルテニウム系材料は、チタンを含むことを特徴とする請求項９記載の反射型マスクブランクの製造方法。
11. 前記多層反射膜上に保護膜が形成された状態で、１００℃以上３００℃以下でアニール処理することを特徴とする請求項９又は１０記載の反射型マスクブランクの製造方法。
12. 請求項１及至請求項５のいずれか一つに記載の反射型マスクブランクを準備する工程と、
    前記吸収体膜上にレジストパターンを形成し、該レジストパターンをマスクにしてエッチングにより吸収体パターンを形成する工程、又は前記吸収体膜上にエッチング用ハードマスク膜を形成した後にレジストパターンを形成し、該ハードマスク膜に前記レジストパターンをマスクにしてハードマスクパターンを形成し、該ハードマスクパターンをマスクにしてエッチングにより吸収体膜に吸収体パターンを形成する工程と、
    前記多層反射膜の一部をエッチングする工程と、
    を含むことを特徴とする反射型マスクの製造方法。
13. 前記多層反射膜の一部をエッチングする場所は、回路パターン領域を取り囲むように設けられた遮光帯領域であることを特徴とする請求項１２記載の反射型マスクの製造方法。
14. 請求項１２又は１３記載の反射型マスクの製造方法によって製造された反射型マスクを用いて、該反射型マスク上に形成されているパターンを、半導体基板上に形成されたレジスト膜に露光転写する工程を備えることを特徴とする半導体装置の製造方法。

Images