JP5082857B2 - Ｅｕｖリソグラフィ用反射型マスクブランク、および該マスクブランク用の導電膜付基板 - Google Patents

Ｅｕｖリソグラフィ用反射型マスクブランク、および該マスクブランク用の導電膜付基板 Download PDF

Info

Publication number
JP5082857B2
JP5082857B2 JP2007550102A JP2007550102A JP5082857B2 JP 5082857 B2 JP5082857 B2 JP 5082857B2 JP 2007550102 A JP2007550102 A JP 2007550102A JP 2007550102 A JP2007550102 A JP 2007550102A JP 5082857 B2 JP5082857 B2 JP 5082857B2
Authority
JP
Japan
Prior art keywords
conductive film
substrate
film
mask blank
multilayer reflective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007550102A
Other languages
English (en)
Other versions
JPWO2007069417A1 (ja
Inventor
和幸 林
享司 杉山
正樹 三上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd filed Critical Asahi Glass Co Ltd
Priority to JP2007550102A priority Critical patent/JP5082857B2/ja
Publication of JPWO2007069417A1 publication Critical patent/JPWO2007069417A1/ja
Application granted granted Critical
Publication of JP5082857B2 publication Critical patent/JP5082857B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G03F1/24—Reflection masks; Preparation thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/60—Substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G21—NUCLEAR PHYSICS; NUCLEAR ENGINEERING
    • G21K—TECHNIQUES FOR HANDLING PARTICLES OR IONISING RADIATION NOT OTHERWISE PROVIDED FOR; IRRADIATION DEVICES; GAMMA RAY OR X-RAY MICROSCOPES
    • G21K2201/00—Arrangements for handling radiation or particles
    • G21K2201/06—Arrangements for handling radiation or particles using diffractive, refractive or reflecting elements
    • G21K2201/067—Construction details
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31551—Of polyamidoester [polyurethane, polyisocyanate, polycarbamate, etc.]
    • Y10T428/31616—Next to polyester [e.g., alkyd]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、半導体製造等に使用されるＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａ Ｖｉｏｌｅｔ：極端紫外）リソグラフィ用反射型マスクブランク（以下、本明細書において、「ＥＵＶマスクブランク」という。）、および該マスクブランクの製造に使用される導電膜付基板に関する。
従来、半導体産業において、Ｓｉ基板等に微細なパターンからなる集積回路を形成する上で必要な微細パターンの転写技術として、可視光や紫外光を用いたフォトリソグラフィ法が用いられてきた。しかし、半導体デバイスの微細化が加速している一方で、従来の光露光が露光限界に近づいてきた。光露光の場合、パターンの解像限界は露光波長の１／２程度であり、液浸法を用いても露光波長の１／４程度と言われており、ＡｒＦレーザ（１９３ｎｍ）の液浸法を用いても４５ｎｍ程度が限界と予想される。そこで４５ｎｍ以降の露光技術として、ＡｒＦレーザよりさらに短波長のＥＵＶ光を用いた露光技術であるＥＵＶリソグラフィが有望視されている。本明細書において、ＥＵＶ光とは、軟Ｘ線領域または真空紫外線領域の波長の光線をさし、具体的には波長１０〜２０ｎｍ程度、特に１３．５ｎｍ±０．３ｎｍ程度の光線を指す。
ＥＵＶ光は、あらゆる物質に対して吸収されやすく、かつその時の屈折率が１に近いため、従来の可視光または紫外光を用いたフォトリソグラフィのような屈折光学系を使用することができない。このため、ＥＵＶ光リソグラフィでは、反射光学系、すなわち反射型フォトマスクとミラーとが用いられる。
マスクブランクは、フォトマスク製造用のパターニング前の積層体である。反射型フォトマスク用のマスクブランクの場合、ガラス製等の基板上にＥＵＶ光を反射する反射層と、ＥＵＶ光を吸収する吸収層とがこの順で形成された構造を有している。反射層としては、高屈折層と低屈折層とを交互に積層することで、光線を層表面に照射した際の光線反射率、より具体的にはＥＵＶ光を層表面に照射した際の光線反射率が高められた多層反射膜が通常使用される。吸収層には、ＥＵＶ光に対する吸収係数の高い材料、具体的にはたとえば、ＣｒやＴａを主成分とする材料が用いられる。
多層反射膜および吸収層は、イオンビームスパッタリング法やマグネトロンスパッタリング法を用いて成膜される。多層反射膜および吸収層を成膜する際、基板は支持手段によって支持される。基板の支持手段として、機械的チャックおよび静電チャックがあるが、発塵性の問題から、静電チャックが好ましく用いられる。また、マスクパターニングプロセス時、あるいは露光時のマスクハンドリングの際にも、基板の支持手段として静電チャックが用いられる。しかし、ガラス基板のように、誘電率および導電率の低い基板の場合、例えばシリコンウエハの場合と同程度のチャック力を得るには、高電圧を印加する必要があるため、絶縁破壊を生じる危険性がある。
このような問題を解消するため、特許文献１には、基板の静電チャッキングを促進する層として、通常のＣｒ以外の材料、例えばＳｉ，Ｍｏ，オキシ窒化クロム（ＣｒＯＮ）、又はＴａＳｉのような、ガラス基板よりも高い誘電率および高い導電率の物質の裏面コーティング（導電膜）を有するマスク基板が記載されている。
しかしながら、特許文献１に記載のマスク基板は、ガラス基板に対するＣｒＯＮ膜の付着力が弱いので、多層反射膜や吸収層を成膜する際に、ガラス基板とＣｒＯＮ膜との間で膜剥れが生じてパーティクルが発生するという問題を有している。特に、静電チャックとＣｒＯＮ膜と、の境界近傍では、基板回転による静電チャックとの境界近傍に加わる力が原因で、膜剥れが発生しやすい。
また特許文献１に記載のマスク基板は、基板の面取面と側面を含む片面全面に導電膜が形成されているので、とりわけ基板の面取面と側面は、面取面と側面に導電膜が斜めに形成されることによる膜付着力が特に弱い状況において、静電チャック時の基板の反りなどにより、膜剥れが発生しやすい。
また特許文献１に記載のマスク基板では、ＣｒＯＮの導電膜の表面には酸素（Ｏ）が含まれているので、成膜条件によっては多層反射膜や吸収体膜の成膜時に異常放電が起きることがある。
このような静電チャック時（成膜時）に導電膜の膜剥れや、成膜時の異常放電によるパーティクルが発生すると、製品（多層反射膜付き基板、露光用反射型マスクブランク、露光用反射型マスク）における欠陥が多く、高品質の製品が得られない。従来の露光用透過型マスクを用いたパターン転写の場合には、露光光の波長が紫外域（１５７〜２４８ｎｍ程度）と比較的長いため、マスク面に凹凸欠陥が生じても、これが重大な欠陥とまではなりにくい。そのため従来では成膜時のパーティクルの発生は課題としては格別認識されていなかった。しかしながら、ＥＵＶ光のような短波長の光を露光光として用いる場合には、マスク面上の微細な凹凸欠陥があっても、転写像への影響が大きくなるため、パーティクルの発生は無視できない。
上記の問題点を解決するため、特許文献２は、導電膜を設けた基板の静電チャック時の導電膜の膜剥れや異常放電によるパーティクルの発生を抑制した多層反射膜付き基板、パーティクルによる表面欠陥の少ない高品質の露光用反射型マスクブランク、及びパーティクルによるパターン欠陥のない高品質の露光用反射型マスクを提供する。
特許文献２に記載の多層反射膜付き基板では、基板周縁部における導電膜の膜剥れによるパーティクルの発生を防止するため、基板の少なくとも周縁部を除く領域に導電膜が形成されている。また、特許文献２に記載の多層反射膜付き基板では、多層反射膜や吸収体膜の成膜の際、異常放電の発生を防止するため、静電チャック時に接触する導電膜表面を実質的に酸素（Ｏ）を含まない金属窒化膜としている。また、特許文献２に記載の多層反射膜付き基板では、基板に対する導電膜の密着力並びに静電チャックと基板との密着力の双方を向上させ、導電膜の膜剥れによるパーティクルの発生、或いは、静電チャックと基板との密着力不足により生じる静電チャックと基板との擦れによるパーティクルの発生を防止するため、導電膜を形成する材料を導電膜の膜厚方向で変えて組成が異なっている。すなわち、導電膜のうち基板側には、窒素（Ｎ）を含み、導電膜のうち表面側には、酸素（Ｏ）及び炭素（Ｃ）の少なくとも何れか一方を含む構成としている。
すなわち、特許文献２に記載の多層反射膜付き基板は、下記（１）〜（４）により成膜時のパーティクルの発生を防止している。
（１）基板周縁部に導電膜を形成しないことで、基板周縁部における導電膜の膜剥れを防止する。
（２）成膜時の異常放電の発生を防止することにより、成膜時のパーティクルの発生を防止する。
（３）基板に対する導電膜の密着力を向上させることにより、成膜時の導電膜の膜剥れによるパーティクルの発生を防止する。
（４）静電チャックと基板との密着力を向上させることにより、静電チャックと基板との密着力不足により生じる静電チャックと基板との擦れによるパーティクルの発生を防止する。
特表２００３−５０１８２３号公報 特開２００５−２１００９３号公報
本発明者らは、成膜時のパーティクルの発生、特に、静電チャックと基板との擦れによるパーティクルの発生を防止するには、導電膜の表面硬度を高めることが有効であることを見出した。本発明は、上記の知見に基づいてなされたものであり、導電膜としての特性を損なうことなしに、表面硬度が高められたＥＵＶマスクブランク用の導電膜付基板を提供することを目的とする。
また、本発明は、基板との密着性、および表面硬度の双方が高められた導電膜付基板を提供することを目的とする。
また、本発明は、ＥＵＶマスクブランクの製造の際、スパッタリング法で成膜された膜で発生する応力による基板の変形を防止できる導電膜付基板を提供することを目的とする。
また、本発明は、該導電膜付基板を用いたＥＵＶマスクブランクの多層反射膜付基板、およびＥＵＶマスクブランクを提供することを目的とする。
上記目的を達成するため、本発明は、ＥＵＶリソグラフィ用反射型マスクブランクの製造に使用される導電膜付基板であって、前記導電膜の主材料は、Ｃｒ、Ｔｉ、Ｚｒ、Ｎｂ、ＮｉおよびＶからなる群から選択される少なくとも１つよりなり、前記導電膜は平均濃度１〜７０ａｔ％でＢ（ホウ素）を含有することを特徴とする導電膜付基板（以下、本明細書において、「本発明の導電膜付基板」という。）を提供する。
本発明の導電膜付基板において、前記導電膜は、基板側におけるＢ平均濃度が低く、表面側におけるＢ平均濃度が高くなるように、導電膜中のＢの濃度が該導電膜の厚さ方向に沿って変化した傾斜組成膜であることが好ましい。
本発明の導電膜付基板において、前記傾斜組成膜は、前記基板側の面から膜厚５ｎｍまでの部分のＢ平均濃度が１５ａｔ％以下であり、表面から少なくとも膜厚５ｎｍまでの部分のＢ平均濃度が１〜７０ａｔ％であることが好ましい。
本発明の導電膜付基板において、前記導電膜は、さらに平均濃度１〜６０ａｔ％でＮを含有してもよい。
導電膜がＮを含有する場合、前記導電膜は、表面から少なくとも膜厚５ｎｍまでの部分のＮ平均濃度が１０ａｔ％以下であることが好ましい。
本発明の導電膜付基板において、前記導電膜は、シート抵抗値が０．１〜１００Ω／□であることが好ましい。
また、本発明は、本発明の導電膜付基板の前記導電膜が設けられた面に対して、反対側に多層反射膜を形成してなるＥＵＶマスクブランクの多層反射膜付基板（以下、本明細書において、「本発明の多層反射膜付基板」という。）を提供する。
また、本発明は、本発明の多層反射膜付基板の多層反射膜上に吸収層を形成してなるＥＵＶマスクブランク（以下、本明細書において、「本発明のＥＵＶマスクブランク」という。）を提供する。
本発明の導電膜付基板は、導電膜として要求される特性、具体的には、シート抵抗１００Ω以下でありながら、導電膜の表面硬度が高いという特性を有している。このため、該導電膜付基板を静電チャックに固定してＥＵＶマスクブランクの製造に使用した際に、静電チャックと導電膜との擦れによってパーティクルが発生することが防止されている。
また、本発明の導電膜付基板は、導電膜の結晶構造のアモルファス化によって、導電膜表面が平滑性に優れている。このこともまた、静電チャックと導電膜との擦れによるパーティクルの発生防止に寄与する。
さらに、この優れた平滑性により、静電チャックとの密着性が良好となり、静電チャックによるチャック力も向上する。
静電チャックとの密着性が良好であることにより、導電膜付基板から静電チャックへの熱伝導性が向上する。これにより、マスクパターニングプロセス時、あるいは露光時の基板冷却性能が向上する。
また、アモルファス化によって、導電膜が酸化されにくくなるため、導電膜中の応力の経時変化が小さい。その結果、パターン精度の悪化が起こりにくくなり、マスクとしての寿命が長くなることが期待される。
導電膜が傾斜組成膜である本発明の導電膜付基板は、導電膜の表面側におけるＢ平均濃度が高いため、導電膜の表面硬度が高く、導電膜表面が平滑性に優れている。このため、該導電膜付基板を静電チャックに固定してＥＵＶマスクブランクの製造に使用した際に、静電チャックと導電膜との擦れによってパーティクルが発生することが防止されている。一方、導電膜の基板側におけるＢ平均濃度が低いため、導電膜の基板との密着性が向上することが期待される。
導電膜にＮを含有された本発明の導電膜付基板を用いれば、ＥＵＶマスクブランクの製造時、スパッタリング法を用いて成膜された膜、具体的には多層反射膜、キャップ層、バッファ層または吸収層で発生した応力による基板の変形を防止することができる。
図１は、本発明の導電膜付基板の模式図である。 図２は、本発明の多層反射膜付基板の模式図である。 図３は、本発明のＥＵＶマスクブランクの模式図である。
符号の説明
１：基板
２：導電膜
３：多層反射膜
４：吸収層
以下、図面を参照して本発明を説明する。図１は、本発明の導電膜付基板の模式図である。図１において、成膜用の基板１の一方の面には導電膜２が形成されている。基板１に多層反射膜および吸収層を成膜する際、基板１は導電膜２を介して静電チャックに固定される。後で述べるように、多層反射膜および吸収層は、基板１の導電膜２が形成されている面に対して反対側（成膜面）に成膜される。要するに、導電膜２は、基板１の成膜面に対して裏面側に形成されている。
本発明の導電膜付基板において、導電膜２はＣｒ、Ｔｉ、Ｚｒ、Ｎｂ、ＮｉおよびＶからなる群から選択される少なくとも１つを主たる構成材料とする。以下、本明細書において、「導電膜２の構成材料」といった場合、Ｃｒ、Ｔｉ、Ｚｒ、Ｎｂ、ＮｉおよびＶのことを指す。Ｃｒ、Ｔｉ、Ｚｒ、Ｎｂ、ＮｉおよびＶは電気伝導率が高いため、導電膜２の構成材料として好適である。
導電膜２は、Ｃｒ、Ｔｉ、Ｚｒ、Ｎｂ、ＮｉおよびＶのうち、２つ以上を構成材料としてもよい。但し、通常は、Ｃｒ、Ｔｉ、Ｚｒ、Ｎｂ、ＮｉおよびＶのうち、いずれか１つを構成材料とする。
本発明の導電膜付基板において、導電膜２は平均濃度１〜７０ａｔ％でＢ（ホウ素）を含有する。よって、導電膜２は、導電膜２の構成材料と、Ｂと、からなる膜である。
導電膜２において、Ｂは導電膜２の構成材料であるＣｒ、Ｔｉ、Ｚｒ、Ｎｂ、ＮｉまたはＶと化合物（ＣｒＢ2、ＴｉＢ2、ＺｒＢ2、ＮｂＢ2、ＮｉＢ2またはＶＢ2）を形成する。但し、本発明の導電膜付基板において、導電膜２の構成材料（Ｃｒ、Ｔｉ、Ｚｒ、Ｎｂ、ＮｉまたはＶ）が全て、Ｂと化合物（ＣｒＢ2、ＴｉＢ2、ＺｒＢ2、ＮｂＢ2、ＮｉＢ2またはＶＢ2）を形成していることもあるが、導電膜２が、構成材料（Ｃｒ、Ｔｉ、Ｚｒ、Ｎｂ、ＮｉまたはＶ）と、構成材料とＢとの化合物（ＣｒＢ2、ＴｉＢ2、ＺｒＢ2、ＮｂＢ2、ＮｉＢ2またはＶＢ2）と、が混在した状態となっていることもある。本発明においては、混在した状態であることが好ましい。
本明細書において、導電膜２のＢの濃度といった場合、導電膜２中に存在するＢの原子濃度を意味する。導電膜２のＢの濃度は、例えば、Ｘ線光電子分光装置（Ｘ-ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｍｅｔｅｒ）によって測定することができる。
導電膜２が平均濃度１〜７０ａｔ％でＢを含有するといった場合、導電膜２全体としてみた場合に、平均濃度１〜７０ａｔ％でＢを含有していればよく、導電膜２の全ての部位でＢを１〜７０ａｔ％の濃度で含有していなくてもよい。例えば、導電膜２全体としてみた場合に、平均濃度１〜７０ａｔ％でＢを含有している限り、導電膜２にはＢの濃度が１ａｔ％未満の部分が存在してもよく、さらに導電膜２中にはＢを含まない部分が存在してもよい。
なお、導電膜２のＢの平均濃度はＸ線光電子分光装置によって、膜を表面からスパッタし、深さ方向のプロファイルを測定することで見積もることができる。
導電膜２が上記濃度でＢを含有することで以下の効果を生じる。
導電膜２の構成材料（Ｃｒ、Ｔｉ、Ｚｒ、Ｎｂ、ＮｉまたはＶ）と、Ｂと、が硬度の高い化合物（ＣｒＢ2、ＴｉＢ2、ＺｒＢ2、ＮｂＢ2、ＮｉＢ2またはＶＢ2）を形成することによって、導電膜２の硬度、特に表面硬度が高くなる。この結果、該導電膜付基板を静電チャックに固定してＥＵＶマスクブランクの製造に使用した際に、静電チャックと導電膜２との擦れによってパーティクルが発生することが防止される。また、構成材料（Ｃｒ、Ｔｉ、Ｚｒ、Ｎｂ、ＮｉまたはＶ）と、Ｂと、が化合物（ＣｒＢ2、ＴｉＢ2、ＺｒＢ2、ＮｂＢ2、ＮｉＢ2またはＶＢ2）を形成することによって、導電膜２の結晶構造がアモルファス化する。結晶構造のアモルファス化によって、導電膜２の表面の平滑性が高くなる。このこともまた、静電チャックと導電膜との擦れによるパーティクルの発生防止に寄与する。
導電膜２の結晶構造のアモルファス化により、さらに以下の効果が期待される。
導電膜２表面の平滑性が高くなることによって、静電チャックとの密着性が良好となる。この結果、静電チャックによるチャック力も向上する。
また、静電チャックとの密着性が良好となることにより、導電膜２から静電チャックへの熱伝導性、ひいては基板１から静電チャックへの熱伝導性が向上する。これにより、マスクパターニングプロセス時、あるいは露光時の基板冷却性能が向上する。
また、アモルファス化によって、導電膜２が酸化されにくくなるため、導電膜２中の応力の経時変化が小さい。その結果、パターン精度の悪化が起こりにくくなり、マスクとしての寿命が長くなることが期待される。
導電膜２のＢ平均濃度が１ａｔ％未満もしくは７０ａｔ％超である場合、上記の効果、すなわち、導電膜２の硬度（特に、導電膜２の表面硬度）を高める効果、および導電膜２表面の平滑性を高める効果を十分発揮することができない。
導電膜２でのＢ平均濃度は、３０〜７０ａｔ％であることがより好ましく、５０〜６８ａｔ％であることがさらに好ましい。
導電膜２は、Ｃｒ、Ｔｉ、Ｚｒ、Ｎｂ、ＮｉおよびＶの中でも、Ｃｒで構成されていることが、電気抵抗率が低いため、導電膜２のシート抵抗を１００Ω／□以下、特に５０Ω／□以下とするのに好適であること、安価であること、基板１との密着性に優れていること、およびマスク材料として広く使用されているため成膜に関する知見がかなり蓄積されていることから好ましい。なお、導電膜にＢを添加していくと抵抗値は上昇している方向となるが、ＥＵＶ用の静電チャックとして用いる場合においては、その精密性の点で、抵抗値よりも成膜時のパーティクルの発生を防止することが重要である。
上記したように、導電膜２全体としてみた場合に、平均濃度１〜７０ａｔ％でＢを含有している限り、導電膜２にはＢの濃度が１ａｔ％未満の部分が存在してもよく、Ｂを含まない部分が存在してもよい。すなわち、導電膜２において、Ｂは特定の部位に偏在していてもよい。例えば、導電膜２の基板１側にＢが偏在していてもよい。この場合、導電膜２の基板側におけるＢ平均濃度が高くなっており、表面側におけるＢ平均濃度が低くなっている。その反対に、導電膜２の表面側にＢが偏在していてもよい。この場合、導電膜２の基板１側におけるＢ平均濃度が低くなっており、表面側におけるＢ平均濃度が高くなっている。ここで、導電膜２の表面とは、図１における導電膜２の表面、すなわち、導電膜２の基板１と接する側の面（基板１側の面）とは裏面側にあって、導電膜付基板を静電チャックで固定する際に、静電チャックと接する側の面のことを指す。
但し、本発明の導電膜付基板において、導電膜２にＢを含有させることによって生じる効果、すなわち、導電膜２の表面硬度を高める効果、および導電膜２表面の平滑性を高める効果、をより効果的に発揮させるためには、導電膜２は、基板１側におけるＢ平均濃度が低く、表面側におけるＢ平均濃度が高くなるように、導電膜２中のＢの濃度が該導電膜２の厚さ方向に沿って変化した傾斜組成膜（以下、本明細書において、「傾斜組成膜」という。）であることが好ましい。
本明細書において、「傾斜組成膜」といった場合、基板１側におけるＢ平均濃度が低く、表面側におけるＢ平均濃度が高くなるように、導電膜２中のＢの濃度が該導電膜２の厚さ方向に沿って連続的に変化した構造の導電膜（以下、「狭義の傾斜組成膜」ともいう。）だけではなく、表面側にＢが偏在した構造の導電膜を広く含む。したがって、Ｂ平均濃度が異なる複数の層が積層した構造の導電膜（以下、「積層構造の導電膜」ともいう。）であってもよい。但し、この場合、基板側の層がＢ平均濃度の低い層、表面側の層がＢ平均濃度の高い層となるように積層されている。なお、積層構造の導電膜において、層数は特に限定されない。したがって、２層であってもよく、３層以上であってもよい。
なお、導電膜２全体としてみた場合に、平均濃度１〜７０ａｔ％でＢを含有している限り、傾斜組成膜は、基板１側にＢを含まない部分を有していてもよい。この場合、狭義の傾斜組成膜は、以下の構造となる。
・導電膜２の基板１付近の部分はＢを含有しない。
・導電膜２の基板１付近以外の部分はＢを含有する。
・導電膜２中のＢの濃度は、導電膜２の厚さ方向に沿って連続的に変化する。
・導電膜２全体としてみた場合、平均濃度１〜７０ａｔ％でＢを含有する。
一方、導電膜２が積層構造（２層）である場合、以下の構造となる。
・導電膜２の基板１側の層はＢを含有しない。
・導電膜２の表面側の層はＢを含有する。
・導電膜２全体としてみた場合、平均濃度１〜７０ａｔ％でＢを含有する。
また、導電膜２が３層以上の積層構造である場合、以下の構造となる。
・導電膜２の最も基板１側の層はＢを含有しない。
・導電膜２の最も基板１側の層以外の層はＢを含有する。
・Ｂを含有する層は、基板１側から表面側へとＢ平均濃度が高くなるように積層されている。
・導電膜２全体としてみた場合、平均濃度１〜７０ａｔ％でＢを含有する。
上記したように、本発明の導電膜付基板では、導電膜２がＢを含有することにより、導電膜２の硬度（特に、表面硬度）を高める効果および導電膜２表面の平滑性を高める効果が発揮される。傾斜組成膜では、導電膜２の表面側のＢ平均濃度が高いため、これらの効果がより効果的に発揮される。さらに、導電膜２の基板側のＢ平均濃度は低く、Ｃｒ濃度が高いため、基板１との密着性も良好である。
傾斜組成膜において、基板１側の面から膜厚５ｎｍまでの部分（以下、本明細書において、「基板近傍部分」という。）のＢ平均濃度が１５ａｔ％以下であることが好ましい。基板近傍部分のＢ平均濃度が１５ａｔ％以下であれば、基板１との密着性に優れている。基板近傍部分のＢ平均濃度が１０ａｔ％以下であることがより好ましく、５ａｔ％以下であることがさらに好ましく、基板近傍部分が実質的にＢを含有しないことが特に好ましい。
また、導電膜２の全膜厚をＬ（ｎｍ）とした場合、上記した基板近傍部分は基板１側の面から０．０５Ｌの部分であることが好ましい。
傾斜組成膜において、表面から少なくとも膜厚５ｎｍまでの部分（以下、本明細書において、「表面近傍部分」という。）のＢ平均濃度が１〜７０ａｔ％であることが好ましい。表面近傍部分のＢ平均濃度が１〜７０ａｔ％であれば、導電膜２が表面硬度に優れており、導電膜２表面が平滑性に優れている。表面近傍部分のＢ平均濃度が１０〜７０ａｔ％であることがより好ましく、３０〜６８ａｔ％であることがさらに好ましい。
傾斜組成膜において、表面近傍部分は表面から少なくとも膜厚５０ｎｍまでの部分であることが好ましく、少なくとも膜厚９０ｎｍまでの部分であることがさらに好ましい。
また、導電膜２の全膜厚をＬ（ｎｍ）とした場合、上記した表面近傍部分は表面から少なくとも０．０５Ｌの部分であることが好ましく、表面から少なくとも０．１Ｌの部分であることがさらに好ましい。
また、本発明の導電膜中に含まれる酸素濃度は、５ａｔ％以下であることが好ましい。酸素の含有量が多すぎると、反射多層膜や吸収層を成膜する場合に異常放電が起こる可能性があり、好ましくない。なお、導電膜の表面は、静電チャックの影響がないレベルで、膜表面から５ｎｍ程度は自然酸化されることにより酸素濃度が上昇する。よって、本願における酸素濃度は、膜表面から５ｎｍ程度の部分は除外して測定した値である。
本発明の導電膜付基板において、導電膜２の膜厚Ｌは、１０〜５００ｎｍであることが好ましい。導電膜２の膜厚Ｌが１０ｎｍ未満であると、導電膜２の膜厚が少ないため、導電膜付基板を静電チャックに固定した際にチャック力が不足するおそれがある。また、導電膜付基板を静電チャックに固定し、高電圧を引加した際に基板１が絶縁破壊するおそれがある。
導電膜２の膜厚Ｌが５００ｎｍ超である場合、チャック力の向上にはもはや寄与せず、導電膜２の形成に要する時間が増加し、導電膜２の形成に要するコストが増加する。また、導電膜２の膜厚が必要以上に大きくなるため、膜剥れが発生するおそれが増加する。
導電膜２の膜厚は、５０〜４００ｎｍであることがより好ましく、５０〜２００ｎｍであることがさらに好ましく、５０〜１００ｎｍであることが特に好ましい。
導電膜２は、表面硬度が１２ＧＰａ以上であることが好ましい。導電膜２の表面硬度が１２ＧＰａ以上であれば、導電膜２が表面硬度に優れており、導電膜付基板を静電チャックに固定してＥＵＶマスクブランクの製造に使用した際に、静電チャックと導電膜との擦れによってパーティクルが発生することを防止する効果に優れている。ここで、導電膜２の表面硬度の測定方法は特に限定されず、公知の方法、具体的には例えば、ビッカース硬さ試験、ロックウェル硬さ試験、ブリネル硬さ試験、ナノインデンテーション試験等を用いることができる。これらの中でも、ナノインデンテーション試験は、薄膜の表面硬度を測定する際に広く使用される。なお、後述する実施例では、ナノインデンテーション試験により導電膜２の表面硬度を測定した。
導電膜２の表面硬度は、２０ＧＰａ以上であることがより好ましい。
導電膜２表面は、平滑性に優れることが好ましい。具体的には、導電膜２表面の平滑性は、Ｒｍｓ（二乗平方根粗さ）で０．５ｎｍ以下であることが好ましい。導電膜２の表面の平滑性がＲｍｓで０．５ｎｍ以下であれば、導電膜付基板を静電チャックに固定してＥＵＶマスクブランクの製造に使用した際に、静電チャックと導電膜２との擦れによってパーティクルが発生することを防止する効果に優れている。
本発明の導電膜付基板では、導電膜２中にＮを含有させることによって、導電膜２で発生する応力（具体的には、圧縮応力）を高めることができる。
本発明の導電膜付基板では、導電膜２の構成材料（Ｃｒ、Ｔｉ、Ｚｒ、Ｎｂ、ＮｉまたはＶ）と、Ｂと、が化合物（ＣｒＢ2、ＴｉＢ2、ＺｒＢ2、ＮｂＢ2、ＮｉＢ2またはＶＢ2）を形成することによって、結晶構造がアモルファス化する。結晶構造がアモルファス化した場合、導電膜２で発生する応力が低下する。導電膜２で発生する応力の低下は、基板１に対する導電膜２の密着性を向上させるため、一般的には好ましい特性である。但し、本発明の導電膜付基板では、以下に述べるように、導電膜２で発生する応力を高めることが好ましい場合がある。
導電膜２の構成材料（Ｃｒ、Ｔｉ、Ｚｒ、Ｎｂ、ＮｉまたはＶ）と、Ｂと、が化合物（ＣｒＢ2、ＴｉＢ2、ＺｒＢ2、ＮｂＢ2、ＮｉＢ2またはＶＢ2）を形成することによって、結晶構造がアモルファス化した導電膜２にＮを含有させた場合、導電膜２中に結晶相（ＢＮ相、ＣｒＮ2相（導電膜２の構成材料がＣｒの場合））が生じ、導電膜２の体積が増加するため、導電膜２中の圧縮応力が高まる。
ＥＵＶマスクブランクの製造時、基板上には多層反射膜が成膜される。該多層反射膜上には吸収層が成膜される。多層反射膜と吸収層との間には、バッファ層が成膜される場合もある。これらの成膜には、通常マグネトロンスパッタリング法やイオンビームスパッタリング法といったスパッタリング法が使用される。スパッタリング法を用いて成膜された膜では、応力（通常は圧縮応力）が発生する場合がある。
例えば、基板上に多層反射膜として、Ｓｉ膜（低屈折率層、膜厚４．５ｎｍ）と、Ｍｏ膜（高屈折率層、膜厚２．３ｎｍ）と、を交互に４０〜５０層成膜して、Ｓｉ／Ｍｏ多層反射膜を成膜した場合、成膜後の多層反射膜では４００〜５００ＭＰａの圧縮応力が発生する。
スパッタリング法を用いて成膜する際、基板は静電チャックによって固定されている。
成膜された膜で応力が発生したとしても、静電チャックに固定されている状態ではこの応力によって基板は変形しない。しかしながら、基板を静電チャックから取り外すと、膜で発生している応力によって基板が変形するおそれがある。上記したように、多層反射膜で４００〜５００ＭＰａという大きな圧縮応力が発生した場合、高い剛性を有する石英ガラス基板であってもある程度変形する。例えば、ＥＵＶマスクブランク用の基板として、一般的に使用されるＳｉＯ2−ＴｉＯ2系のガラス基板（外形６インチ（１５２．４ｍｍ）角、厚さ６．３ｍｍ、熱膨張率０．２×１０-7／℃、ヤング率６７ＧＰａ、比剛性３．１×１０７ｍ2／ｓ2）に、成膜後の多層反射膜で発生した４００〜５００ＭＰａの圧縮応力が加わった場合、基板は成膜面側に２μｍ程度凸状に反った状態に変形する。
ＥＵＶマスクブランクにおいて、平坦度の許容限界値はマスクブランクの端から端までで１００ｎｍ以下である。基板が成膜面（多層膜面）側に２μｍ程度凸状に反った状態に変形した場合、基板の平坦度は少なくとも２μｍ程度になっているため、上記許容限界値を満たすことができない。
基板１の成膜面に対して裏面側に形成される導電膜２で発生する圧縮応力を高めておけば、基板１の成膜面にスパッタリング法を用いて成膜される膜で発生する応力によって、基板１が変形するのを防止することができる。すなわち、基板１の成膜面にスパッタリング法を用いて成膜される膜、すなわち、多層反射膜および吸収層、ならびに任意に形成されるバッファ層、で発生する応力は、通常圧縮応力である。このため、基板１の裏面側に形成される導電膜２で発生する圧縮応力を高めておけば、多層反射膜等で発生する圧縮応力を、導電膜２で発生する圧縮応力によって打ち消すことが可能であり、基板１の変形量を低減することが期待される。
本発明の導電膜付基板において、導電膜２には平均濃度１〜６０ａｔ％でＮを含有させることができる。ここで、導電膜２のＮの濃度といった場合、導電膜２中に存在するＮの原子濃度を意味する。導電膜２のＮの平均濃度はＸ線光電子分光装置によって、膜を表面からスパッタし、深さ方向のプロファイルを測定することで見積もることができる。導電膜２のＮ平均濃度が１ａｔ％未満である場合、導電膜２で発生する圧縮応力を十分高くすることができない。
導電膜２でのＮ平均濃度を高くすると、それに応じて導電膜２で発生する圧縮応力が増加する。しかしながら、導電膜２のＮ平均濃度が高くなると、それに応じて導電膜の硬度が低下する。導電膜２のＮ平均濃度が６０ａｔ％超であると、導電膜２の硬度（特に、表面硬度）が不十分となる。
一方、導電膜２が平均濃度１〜６０ａｔ％でＮを含有する場合、導電膜２で発生する圧縮応力が多層反射膜や吸収層で発生する圧縮応力を打ち消すことによって、基板１の変形量が低減され、基板１の変形量をゼロとすることも可能である。例えば、Ｂ平均濃度３０〜６６ａｔ％、Ｎ平均濃度５〜２０ａｔ％、膜厚１００〜１５０ｎｍの導電膜では２００〜４００ＧＰａの圧縮応力が発生する。上記したように、基板上に成膜された多層反射膜では、４００〜５００ＭＰａの圧縮応力が発生する場合がある。導電膜で２００〜４００ＧＰａの圧縮応力を発生させれば、多層反射膜で発生した圧縮応力を打ち消して、基板１の変形量をゼロにすることができると考えられる。
導電膜２が平均濃度１〜６０ａｔ％でＮを含有するとは、導電膜２全体としてみた場合に、平均濃度１〜６０ａｔ％でＮを含有していればよく、導電膜２の全ての部位でＮを１〜６０ａｔ％の濃度で含有していなくてもよい。例えば、導電膜２全体としてみた場合に、平均濃度１〜６０ａｔ％でＮを含有している限り、導電膜２にはＮの濃度が１ａｔ％未満の部分が存在してもよく、Ｎを含まない部分が存在してもよい。
上記したように、導電膜２にＮを含有させた場合、導電膜２で発生する圧縮応力が高くなるが、その一方で、導電膜２の硬度（特に、表面硬度）が低下する。このため、導電膜２の表面近傍部分（表面から少なくとも膜厚５ｎｍまでの部分）は、Ｎ平均濃度が１０ａｔ％以下であることが好ましい。導電膜２の表面近傍部分のＮ平均濃度を１０ａｔ％以下とすることにより、導電膜２の表面硬度の低下を軽減することができる。導電膜２の表面近傍部分は、実質的にＮを含有しないことが好ましい。
本発明の導電膜付基板において、導電膜２は、公知の成膜方法、例えば、マグネトロンスパッタリング法、イオンビームスパッタリングといったスパッタリング法、ＣＶＤ法、真空蒸着法、電解メッキ法を用いて形成することができる。例えば、構成材料がＣｒであって、Ｂを含有する導電膜を形成する場合、ターゲットをＣｒＢ2ターゲットとし、スパッタガスをＡｒガスとして、マグネトロンスパッタリング法を用いて導電膜を成膜すればよい。また、構成材料がＣｒであって、ＢおよびＮを含有する導電膜を形成する場合、ターゲットをＣｒＢ2ターゲットとし、スパッタガスをＡｒガスおよびＮ2ガスとして、マグネトロンスパッタリング法を実施して、導電膜を成膜すればよい。また、積層構造（２層構造、構成材料がＣｒであって、下層はＢを含有せず、上層はＢを含有する）の導電膜を形成する場合、ターゲットをＣｒターゲットとし、スパッタガスをＡｒガスとして、マグネトロンスパッタリング法を実施して、下層を成膜した後、ターゲットをＣｒＢ2ターゲットとし、スパッタガスをＡｒガスとして、マグネトロンスパッタリング法を実施して、上層を成膜すればよい。また、狭義の傾斜組成膜を形成する場合、ターゲットをＣｒターゲットおよびＣｒＢ2ターゲットとし、スパッタガスをＡｒガスとして、ＣｒターゲットおよびＣｒＢ2ターゲットの投入電力等を調節しながら、マグネトロンスパッタリング法を実施して、導電膜を成膜すればよい。
本発明の導電膜付基板において、基板１上に形成する導電膜２の形状および範囲は特に限定されない。但し、特開２００５−２１００９３号公報に記載されているように、基板の周縁部には導電膜を形成しないことが、導電膜での膜剥れを抑制できることから好ましい。
ＥＵＶマスクブランクにパターン形成する際、すなわち、マスクパターニングプロセスの際、微細なパターンを形成するために、通常は電子ビーム描画技術を用いてパターン形成を行う。
電子ビーム描画技術を用いたパターン形成をするためには、まず初めに、ＥＵＶマスクブランクの吸収層表面に電子ビーム描画用のレジストを塗布し、ベーキング処理、たとえば２００℃でベーキング処理を行う。次に、レジスト表面上に電子ビーム描画装置を用いて電子ビームを照射し、その後現像することでレジストパターンを形成する。上記手順でパターン形成されたマスクは、ＥＵＶ光を用いた露光プロセスに供される。これらの手順は、ＥＵＶマスクブランク（またはパターン形成されたマスク）を静電チャックに固定した状態で実施される。
上記のパターン形成やＥＵＶ光による露光の際、基板の温度が上昇する。基板の温度上昇はパターン精度に悪影響を及ぼすおそれがあることから好ましくない。このため、パターン形成の際に基板を冷却することが検討されている。基板の冷却方法としては、様々な方法が考えられるが、例えば、静電チャック内部に液体や気体を流通させて基板を冷却する方法、ピンチャックと基板との空隙部分に気体を流通させて基板を冷却する方法がある。これらの方法において、基板の冷却効率という点から、導電膜２と静電チャックとの密着性が高く、両者の接触部での熱伝導性が高いことが好ましい。
本発明の導電膜付基板において、成膜用の基板１は、ＥＵＶマスクブランク用の基板としての特性を満たすことが要求される。そのため、基板１は、低熱膨張係数（０±１．０×１０-7／℃であることが好ましく、より好ましくは０±０．３×１０-7／℃、さらに好ましくは０±０．２×１０-7／℃、さらに好ましくは０±０．１×１０-7／℃、特に好ましくは０±０．０５×１０-7／℃）を有し、平滑性、平坦度、およびマスクブランクまたはパターン形成後のフォトマスクの洗浄等に用いる洗浄液への耐性に優れたものが好ましい。基板１としては、具体的には低熱膨張係数を有するガラス、例えばＳｉＯ2−ＴｉＯ2系ガラス等を用いるが、これに限定されず、β石英固溶体を析出した結晶化ガラスや石英ガラスやシリコンや金属などの基板を用いることもできる。
基板１は、Ｒｍｓが０．１５ｎｍ以下の平滑な表面と１００ｎｍ以下の平坦度を有していることがパターン形成後のフォトマスクにおいて高反射率および転写精度が得られるために好ましい。
基板１の大きさや厚みなどはマスクの設計値等により適宜決定されるものである。後で示す実施例では外形６インチ（１５２．４ｍｍ）角で、厚さ０．２５インチ（６．３ｍｍ）のＳｉＯ2−ＴｉＯ2系ガラスを用いた。
次に、本発明の多層反射膜付基板について説明する。図２は、本発明の多層反射膜付基板の模式図である。図２において、基板１の導電膜２が形成された面に対して反対側に多層反射膜３が形成されている。ここで、基板１および導電膜２は、図１に示したもの（本発明の導電膜付基板）である。本発明の多層反射膜付基板は、本発明の導電膜付基板を静電チャックに固定した後、マグネトロンスパッタリング法やイオンビームスパッタリング法といったスパッタリング法を用いて、基板１の成膜面に多層反射膜３を成膜することによって得られる。
基板１の成膜面に成膜される多層反射膜３は、ＥＵＶマスクブランクの多層反射膜として所望の特性を有するものである限り特に限定されない。ここで、多層反射膜３に特に要求される特性は、高ＥＵＶ光線反射率の膜であることである。具体的には、ＥＵＶ光の波長領域の光線を多層反射膜表面に照射した際に、波長１３．５ｎｍ付近の光線反射率の最大値が６０％以上であることが好ましく、６５％以上であることがより好ましい
上記の特性を満たす多層反射膜３としては、Ｓｉ膜とＭｏ膜とを交互に積層させたＳｉ／Ｍｏ多層反射膜、Ｂｅ膜とＭｏ膜とを交互に積層させたＢｅ／Ｍｏ多層反射膜、Ｓｉ化合物膜とＭｏ化合物膜とを交互に積層させたＳｉ化合物／Ｍｏ化合物多層反射膜、Ｓｉ膜、Ｍｏ膜およびＲｕ膜をこの順番に積層させたＳｉ／Ｍｏ／Ｒｕ多層反射膜、Ｓｉ膜、Ｒｕ膜、Ｍｏ膜およびＲｕ膜をこの順番に積層させたＳｉ／Ｒｕ／Ｍｏ／Ｒｕ多層反射膜が挙げられる。
基板１の成膜面に多層反射膜３を成膜する手順は、スパッタリング法を用いて多層反射膜を成膜する際に通常実施される手順であってよい。例えば、イオンビームスパッタリング法を用いてＳｉ／Ｍｏ多層反射膜を形成する場合、ターゲットとしてＳｉターゲットを用い、スパッタガスとしてＡｒガス（ガス圧１．３×１０-2Ｐａ〜２．７×１０-2Ｐａ）を使用して、イオン加速電圧３００〜１５００Ｖ、成膜速度０．０３〜０．３０ｎｍ／ｓｅｃで厚さ４．５ｎｍとなるようにＳｉ膜を成膜し、次に、ターゲットとしてＭｏターゲットを用い、スパッタガスとしてＡｒガス（ガス圧１．３×１０-2Ｐａ〜２．７×１０-2Ｐａ）を使用して、イオン加速電圧３００〜１５００Ｖ、成膜速度０．０３〜０．３０ｎｍ／ｓｅｃで厚さ２．３ｎｍとなるようにＭｏ膜を成膜することが好ましい。これを１周期として、Ｓｉ膜およびＭｏ膜を４０〜５０周期積層させることによりＳｉ／Ｍｏ多層反射膜が成膜される。多層反射膜３を成膜する際、均一な成膜を得るために、回転体を用いて基板１を回転させながら成膜を行うことが好ましい。
本発明の多層反射膜付基板は、多層反射膜３の表面が酸化されるのを防止するため、多層反射膜３の最上層は酸化されにくい材料の層とすることが好ましい。酸化されにくい材料の層は多層反射膜３のキャップ層として機能する。キャップ層として機能する酸化されにくい材料の層の具体例としては、Ｓｉ層を例示することができる。多層反射膜がＳｉ／Ｍｏ膜である場合、最上層をＳｉ層とすることによって、該最上層をキャップ層として機能させることができる。その場合キャップ層の膜厚は、１１．０±１．０ｎｍであることが好ましい。
本発明の多層反射膜付基板は、本発明の導電膜付基板を用いているため、導電膜付基板を静電チャックに固定して多層反射膜を成膜する際に、静電チャックと導電膜との擦れによってパーティクルが発生することが防止されている。このため、本発明の多層反射膜付基板は、パーティクルによる表面欠陥が極めて少ない優れた多層反射膜付基板である。
次に、本発明のＥＵＶマスクブランクについて説明する。図３は、本発明のＥＵＶマスクブランクの模式図である。図３において、多層反射膜３上には吸収層４が設けられている。ここで、基板１、導電膜２および多層反射膜３は、図２に示したもの（本発明の多層反射膜付基板）である。本発明のＥＵＶマスクブランクは、本発明の多層反射膜付基板を静電チャックに固定した後、マグネトロンスパッタリング法やイオンビームスパッタリング法といったスパッタリング法を用いて、多層反射膜３上に吸収層４を成膜することによって得られる。
本発明のＥＵＶマスクブランクにおいて、多層反射膜３上に成膜される吸収層４の構成材料としては、ＥＵＶ光に対する吸収係数の高い材料、具体的には、Ｃｒ、Ｔａおよびこれらの窒化物などが挙げられる。中でも、ＴａＮがアモルファスになりやすく、表面形状が平滑であるという理由で好ましい。吸収層４の厚さは、５０〜１００ｎｍであることが好ましい。吸収層４の成膜方法は、スパッタリング法である限り特に限定されず、マグネトロンスパッタリング法またはイオンビームスパッタリング法のいずれであってもよい。
イオンビームスパッタリング法を用いて、吸収層としてＴａＮ層を成膜する場合、ターゲットとしてＴａターゲットを用い、スパッタガスとしてＮ2ガス（ガス圧１．３×１０-2Ｐａ〜２．７×１０-2Ｐａ）を使用して、電圧３００〜１５００Ｖ、成膜速度０．０１〜０．１ｎｍ／ｓｅｃで厚さ５０〜１００ｎｍとなるように成膜することが好ましい。
スパッタリング法を用いて、吸収層４を成膜する際、均一な成膜を得るために、回転体を用いて基板１を回転させながら成膜を行うことが好ましい。
本発明のＥＵＶマスクブランクにおいて、多層反射膜３と、吸収層４と、の間にバッファ層が存在してもよい。
バッファ層を構成する材料としては、たとえば、Ｃｒ、Ａｌ、Ｒｕ、Ｔａおよびこれらの窒化物、ならびにＳｉＯ2、Ｓｉ3Ｎ4、Ａｌ2Ｏ3などが挙げられる。バッファ層は厚さ１０〜６０ｎｍであることが好ましい。
本発明のＥＵＶマスクブランクは、本発明の多層反射膜付基板を用いているため、多層反射膜にパーティクルによる表面欠陥が極めて少ない。しかも、該多層反射膜付基板を静電チャックに固定して吸収層を成膜する際に、静電チャックと導電膜との擦れによってパーティクルが発生することが防止されている。このため、吸収層もパーティクルによる表面欠陥が極めて少ない。
さらに、上記ＥＵＶマスクブランクをパターニングすることで、表面欠陥の少ないＥＵＶマスクを形成することが可能である。欠陥を減少させることで、欠点の少ない露光を行うことができ、半導体の生産性にも優れる。
以下、実施例を用いて本発明をさらに説明する。
（実施例１）
導電膜の形成
本実施例では、成膜用の基板１（図１参照）として、ＳｉＯ2−ＴｉＯ2系のガラス基板（外形６インチ（１５２．４ｍｍ）角、厚さが６．３ｍｍ）を使用する。このガラス基板の熱膨張率は０．２×１０-7／℃、ヤング率は６７ＧＰａである。このガラス基板を研磨により、Ｒｍｓが０．１５ｎｍ以下の平滑な表面と１００ｎｍ以下の平坦度に形成する。
次に、基板１の表面上に、マグネトロンスパッタリング法を用いて、導電膜２（構成材料：Ｃｒ、Ｂ含有）を成膜する。具体的には、ＣｒＢ2ターゲットを用いて、アルゴンガス雰囲気中でマグネトロンスパッタリングを行い、厚さ１００ｎｍの導電膜２を形成する。導電膜２の成膜条件は以下の通りである。
ターゲット：ＣｒＢ2ターゲット
スパッタガス：Ａｒガス（ガス圧：０．３Ｐａ）
投入電力：２５０Ｗ
成膜速度：０．４５ｎｍ／ｓｅｃ
導電膜２のＢ平均濃度を、Ｘ線光電子分光装置を用いて測定すると６６ａｔ％であることが確認される。導電膜２のシート抵抗を四探針測定器を用いて測定すると２０Ω／□であることが確認される。導電膜２の表面の平滑度をＡＦＭ（原子間力顕微鏡）を用いて測定すると０．５ｎｍ以下であることが確認される。
表面硬度の評価
上記手順で成膜される導電膜２の表面硬度をナノインデンテーション試験により測定する。具体的には、ダイヤモンドチップからなる三角錐（バーコビッチ型）の圧子を導電膜２の表面に押し込み、荷重Ｐと圧子の下の射影面積Ａから表面硬度Ｈ（Ｈ＝Ｐ／Ａ）を算出する。その結果、表面硬度Ｈは２２．５ＧＰａであることが確認される。
多層反射膜の成膜
次に、基板１の導電膜２に対して反対側（成膜面）に、イオンビームスパッタリング法を用いて多層反射膜（Ｓｉ／Ｍｏ多層反射膜）を成膜する。具体的には、Ｓｉ膜およびＭｏ膜を交互に成膜することを４０周期繰り返すことにより、合計膜厚２７２ｎｍ（（４．５＋２．３）×４０）のＳｉ／Ｍｏ多層反射膜を成膜する。最後にキャップ層として膜厚１１．０ｎｍになるようにＳｉ層を成膜する。
なお、Ｓｉ膜およびＭｏ膜の成膜条件は以下の通りである。
Ｓｉ膜の成膜条件
ターゲット：Ｓｉターゲット（ホウ素ドープ）
スパッタガス：Ａｒガス（ガス圧０．０２Ｐａ）
電圧：７００Ｖ
成膜速度：０．０７７ｎｍ／ｓｅｃ
膜厚：４．５ｎｍ
Ｍｏ膜の成膜条件
ターゲット：Ｍｏターゲット
スパッタガス：Ａｒガス（ガス圧０．０２Ｐａ）
電圧：７００Ｖ
成膜速度：０．０６４ｎｍ／ｓｅｃ
膜厚：２．３ｎｍ
表面欠陥の評価
上記手順で成膜される多層反射膜のパーティクル個数を欠陥検査装置を用いて測定する。その結果、パーティクル個数は１．５個／ｃｍ2であり、多層反射膜の成膜時にパーティクルがほとんど発生しないことが確認される。なお、パーティクル個数は、大きさが０．１５μｍ以上のものとして測定する。
次に、上記手順で成膜される多層反射膜（Ｓｉ／Ｍｏ多層反射膜）上に、ＥＵＶ光に対する吸収層として、ＴａＮ層をイオンビームスパッタリング法を用いて成膜して、ＥＵＶマスクブランクを得る。成膜条件は以下の通りであった。
ＴａＮ層の成膜条件
ターゲット：Ｔａターゲット
スパッタガス：Ｎ2ガス（ガス圧０．０２Ｐａ）
電圧：７００Ｖ
成膜速度：０．０１５ｎｍ／ｓｅｃ
膜厚：７０ｎｍ
上記手順で得られるＥＵＶマスクブランクの吸収層表面のパーティクル個数についても上記と同様の手順で測定すると２．０個／ｃｍ2であり、パーティクルによる表面欠陥が少ないＥＵＶマスクブランクであることが確認される。
（実施例２）
本実施例では、ガラス基板の表面上に形成される導電膜が、Ｃｒが構成材料であって、ＢおよびＮを含有する導電膜であること以外は実施例１と同様である。導電膜２の成膜条件は以下の通りである。
ターゲット：ＣｒＢ2ターゲット
スパッタガス：Ａｒガス、Ｎ2ガス（Ａｒ：９９．８体積％、Ｎ2：０．２体積％、ガス圧：０．３Ｐａ）
投入電力：２５０Ｗ
成膜速度：０．４ｎｍ／ｓｅｃ
膜厚：１００ｎｍ
実施例１と同様の手順で導電膜２中のＢ平均濃度およびＮ平均濃度を測定すると、それぞれ４５ａｔ％、１０ａｔ％であることが確認される。導電膜２のシート抵抗を測定すると８０Ω／□であることが確認される。導電膜２の表面硬度を測定すると１３．０ＧＰａであることが確認される。また、平坦度測定機を用いて基板の変形量（たわみ量）を測定することにより、導電膜２で発生している圧縮応力を求める。その結果、導電膜２で発生している圧縮応力は４００ＭＰａであることが確認される。
また、実施例１と同様の手順で基板１の成膜面に多層反射膜（Ｓｉ／Ｍｏ多層反射膜）を成膜し、多層反射膜のパーティクル個数を欠陥検査装置を用いて測定するとパーティクル個数は１．０個／ｃｍ2であり、多層反射膜の成膜時にパーティクルがほとんど発生しないことが確認される。
次に、上記手順で成膜した多層反射膜上に、実施例１と同様の手順で、吸収層（ＴａＮ層）を成膜して、ＥＵＶマスクブランクを得る。得られるＥＵＶマスクブランクの吸収層表面のパーティクル個数について、上記と同様の手順で測定すると１．５個／ｃｍ2であり、パーティクルによる表面欠陥が少ないＥＵＶマスクブランクであることが確認される。
（実施例３）
本実施例では、ガラス基板上に形成される導電膜が積層構造（２層）の導電膜（構成材料がＣｒであって、基板側の層（下層）はＢを含有せず、表面側の層（上層）はＢを含有する。）であること以外は実施例１と同様である。下層および上層の成膜条件は以下の通りである。
下層の成膜条件
ターゲット：Ｃｒターゲット
スパッタガス：Ａｒガス（ガス圧：０．３Ｐａ）
投入電力：３００Ｗ
成膜速度：０．５ｎｍ／ｓｅｃ
膜厚：５０ｎｍ
上層の成膜条件
ターゲット：ＣｒＢ2ターゲット
スパッタガス：Ａｒガス（ガス圧：０．３Ｐａ）
投入電力：２５０Ｗ
成膜速度：０．４５ｎｍ／ｓｅｃ
膜厚：５０ｎｍ
上層中および下層中のＢ平均濃度を測定すると、上層は６６ａｔ％、下層は０ａｔ％であることが確認される。導電膜２のシート抵抗を測定すると２０Ω／□であることが確認される。導電膜２の表面硬度を測定すると２２．０ＧＰａであることが確認される。
また、実施例１と同様の手順で基板１の成膜面に多層反射膜（Ｓｉ／Ｍｏ多層反射膜）を形成し、多層反射膜のパーティクル個数を欠陥検査装置を用いて測定するとパーティクル個数は０．５個／ｃｍ2であり、多層反射膜の成膜時にパーティクルがほとんど発生しないことが確認される。
次に、上記手順で成膜される多層反射膜上に、実施例１と同様の手順で、吸収層（ＴａＮ層）を成膜して、ＥＵＶマスクブランクを得る。得られるＥＵＶマスクブランクの吸収層表面のパーティクル個数について、上記と同様の手順で測定すると１．０個／ｃｍ2であり、パーティクルによる表面欠陥が少ないＥＵＶマスクブランクであることが確認される。
（実施例４）
本実施例では、ガラス基板上に形成される導電膜２を狭義の傾斜組成膜（構成材料がＣｒであって、ガラス基板側の部分はＢを含まず、表面側の部分はＢ平均濃度が高くなるように、導電膜２中のＢの濃度が導電膜２の厚さ方向に沿って連続的に変化した構造の導電膜）であること以外は、実施例１と同様である。導電膜の成膜条件は以下の通りである。なお、導電膜２中のＢの濃度は、ＣｒターゲットおよびＢターゲットの投入電力を調節することによって変化させる。
ターゲット：Ｃｒターゲット、ＣｒＢ2ターゲット
スパッタガス：Ａｒガス（ガス圧：０．３Ｐａ）
投入電力：１００〜３００Ｗ（Ｃｒターゲット）、０〜３００Ｗ（ＣｒＢ2ターゲット）成膜速度：０．４ｎｍ／ｓｅｃ
膜厚：１００ｎｍ
導電膜２のＢ平均濃度は３３ａｔ％である。導電膜２の表面近傍部分（表面から５ｎｍ）の部分のＢ平均濃度を測定すると６６ａｔ％であることが確認される。導電膜２の基板近傍部分（基板の面から５ｎｍまで）の部分のＢ平均濃度を測定すると０ａｔ％であることが確認される。導電膜２のシート抵抗を測定すると２２Ω／□であることが確認される。導電膜２の表面硬度を測定すると２２．０ＧＰａであることが確認される。
また、実施例１と同様の手順で基板１の成膜面に多層反射膜（Ｓｉ／Ｍｏ多層反射膜）を形成し、多層反射膜のパーティクル個数を欠陥検査装置を用いて測定するとパーティクル個数は０．５個／ｃｍ2であり、多層反射膜の成膜時にパーティクルがほとんど発生しないことが確認される。
次に、上記手順で成膜した多層反射膜上に、実施例１と同様の手順で、吸収層（ＴａＮ層）を成膜して、ＥＵＶマスクブランクを得る。得られるＥＵＶマスクブランクの吸収層表面のパーティクル個数について、上記と同様の手順で測定すると１．０個／ｃｍ2であり、パーティクルによる表面欠陥が少ないＥＵＶマスクブランクであることが確認される。
（比較例）
比較例では、ガラス基板上に形成される導電膜がＣｒ膜（Ｂを含有しない）であること以外は、実施例１と同様である。Ｃｒ膜の成膜条件は以下の通りである。
ターゲット：Ｃｒターゲット
スパッタガス：Ａｒガス（ガス圧：０．３Ｐａ）
投入電力：３００Ｗ
成膜速度：０．５ｎｍ／ｓｅｃ
膜厚：１００ｎｍ
導電膜のシート抵抗を測定すると５．５Ω／□であることが確認される。導電膜の表面硬度を測定すると１１．０ＧＰａであることが確認される。
また、実施例１と同様の手順で基板の成膜面に多層反射膜（Ｓｉ／Ｍｏ多層反射膜）を形成し、多層反射膜のパーティクル個数を欠陥検査装置を用いて測定するとパーティクル個数は５０個／ｃｍ2であり、多層反射膜の成膜時に非常に多くのパーティクルが発生することが確認される。
次に、上記手順で成膜した多層反射膜上に、実施例１と同様の手順で、吸収層（ＴａＮ層）を成膜して、ＥＵＶマスクブランクを得る。得られるＥＵＶマスクブランクの吸収層表面のパーティクル個数について、上記と同様の手順で測定すると１００個／ｃｍ2以上であり、パーティクルによる表面欠陥が非常に多いＥＵＶマスクブランクであることが確認される。
上記の結果から明らかなように、導電膜中にＢを平均濃度１〜７０ａｔ％で含有する実施例１〜４の場合、導電膜の表面硬度が比較例に比べて高くなっている。また、実施例１〜４の導電膜付基板を用いて成膜される多層反射膜およびＥＵＶマスクブランクは、比較例の導電膜付基板を用いて成膜される多層反射膜およびＥＵＶマスクブランクに比べてパーティクルの発生が大幅に低減されている。
本発明は、半導体製造等に使用されるＥＵＶリソグラフィ用反射型マスクブランク、および該マスクブランクの製造に使用される導電膜付基板として好適である。

なお、２００５年１２月１２日に出願された日本特許出願２００５−３５７８５８号の明細書、特許請求の範囲、図面及び要約書の全内容をここに引用し、本発明の明細書の開示として、取り入れるものである。

Claims (14)

  1. ＥＵＶリソグラフィ用反射型マスクブランクの製造に使用される導電膜付基板であって、前記導電膜の主材料は、Ｃｒ、Ｔｉ、Ｚｒ、Ｎｂ、ＮｉおよびＶからなる群から選択される少なくとも１つよりなり、前記導電膜は平均濃度１〜７０ａｔ％でＢ（ホウ素）を含有し、
    前記導電膜は、基板側におけるＢ平均濃度が低く、表面側におけるＢ平均濃度が高くなるように、導電膜中のＢの濃度が該導電膜の厚さ方向に沿って変化した傾斜組成膜である導電膜付基板。
  2. 前記傾斜組成膜は、前記基板側の面から膜厚５ｎｍまでの部分のＢ平均濃度が１５ａｔ％以下であり、
    表面から少なくとも膜厚５ｎｍまでの部分のＢ平均濃度が１〜７０ａｔ％である請求項１に記載の導電膜付基板。
  3. 前記導電膜は、さらに平均濃度１〜６０ａｔ％でＮを含有する請求項１または２に記載の導電膜付基板。
  4. 前記導電膜は、表面から少なくとも膜厚５ｎｍまでの部分のＮ平均濃度が１０ａｔ％以下である請求項３に記載の導電膜付基板。
  5. 前記導電膜の酸素濃度が５ａｔ％以下である請求項１ないし４のいずれかに記載の導電膜付基板。
  6. 前記導電膜は、シート抵抗値が０．１〜１００Ω／□である請求項１ないし５のいずれかに記載の導電膜付基板。
  7. 前記導電膜が、Ｃｒ、Ｔｉ、Ｚｒ、Ｎｂ、ＮｉおよびＶからなる群から選択される少なくとも１つと、Ｃｒ、Ｔｉ、Ｚｒ、Ｎｂ、ＮｉおよびＶからなる群から選択される少なくとも１つとＢとの化合物（ＣｒＢ 2 、ＴｉＢ 2 、ＺｒＢ 2 、ＮｂＢ 2 、ＮｉＢ 2 またはＶＢ 2 ）と、が混在した状態となっている請求項１ないし６のいずれかに記載の導電膜付基板。
  8. 前記導電膜の結晶構造がアモルファスである請求項１ないし７のいずれかに記載の導電膜付基板。
  9. 前記導電膜の表面硬度が１２ＧＰａ以上である請求項１ないし８のいずれかに記載の導電膜付基板。
  10. 前記導電膜表面の平滑性が、Ｒｍｓ（二乗平方根粗さ）で０．５ｎｍ以下である請求項１ないし９のいずれかに記載の導電膜付基板。
  11. 前記導電膜の膜厚が１０〜５００ｎｍである請求項１ないし１０のいずれかに記載の導電膜付基板。
  12. 請求項１ないし１１のいずれかに記載の導電膜付基板の前記導電膜が設けられた面に対して、反対側に多層反射膜を形成してなるＥＵＶリソグラフィ用反射型マスクブランクの多層反射膜付基板。
  13. 請求項１２に記載の多層反射膜付基板の多層反射膜上に吸収層を形成してなるＥＵＶリソグラフィ用反射型マスクブランク。
  14. 請求項１３に記載のＥＵＶリソグラフィ用反射型マスクブランクをパターニングしたＥＵＶリソグラフィ用反射型マスク。
JP2007550102A 2005-12-12 2006-11-13 Ｅｕｖリソグラフィ用反射型マスクブランク、および該マスクブランク用の導電膜付基板 Expired - Fee Related JP5082857B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007550102A JP5082857B2 (ja) 2005-12-12 2006-11-13 Ｅｕｖリソグラフィ用反射型マスクブランク、および該マスクブランク用の導電膜付基板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005357858 2005-12-12
JP2005357858 2005-12-12
JP2007550102A JP5082857B2 (ja) 2005-12-12 2006-11-13 Ｅｕｖリソグラフィ用反射型マスクブランク、および該マスクブランク用の導電膜付基板
PCT/JP2006/322589 WO2007069417A1 (ja) 2005-12-12 2006-11-13 Ｅｕｖリソグラフィ用反射型マスクブランク、および該マスクブランク用の導電膜付基板

Publications (2)

Publication Number Publication Date
JPWO2007069417A1 JPWO2007069417A1 (ja) 2009-05-21
JP5082857B2 true JP5082857B2 (ja) 2012-11-28

Family

ID=38162731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007550102A Expired - Fee Related JP5082857B2 (ja) 2005-12-12 2006-11-13 Ｅｕｖリソグラフィ用反射型マスクブランク、および該マスクブランク用の導電膜付基板

Country Status (5)

Country Link
US (1) US7736821B2 (ja)
EP (1) EP1962326B1 (ja)
JP (1) JP5082857B2 (ja)
KR (1) KR101308838B1 (ja)
WO (1) WO2007069417A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014532313A (ja) * 2011-10-14 2014-12-04 フンダシオ インスティテュート デ サイエンセズ フォトニクス 光透過性導電性コーティング及び基板上へのそれらの堆積の方法
US10606166B2 (en) 2015-06-17 2020-03-31 Hoya Corporation Substrate with electrically conductive film, substrate with multilayer reflective film, reflective mask blank, reflective mask, and method of manufacturing semiconductor device
KR20200100604A (ko) 2017-12-27 2020-08-26 호야 가부시키가이샤 도전막 부착 기판, 다층 반사막 부착 기판, 반사형 마스크 블랭크, 반사형 마스크 및 반도체 장치의 제조 방법

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI417647B (zh) * 2006-06-08 2013-12-01 Asahi Glass Co Ltd Ｅｕｖ微影術用之反射性空白遮光罩及用於彼之具有功能性薄膜的基板
US20080153010A1 (en) * 2006-11-09 2008-06-26 Asahi Glass Company., Ltd. Method for depositing reflective multilayer film of reflective mask blank for euv lithography and method for producing reflective mask blank for euv lithography
KR101585696B1 (ko) * 2006-12-15 2016-01-14 아사히 가라스 가부시키가이샤 Ｅｕｖ 리소그래피용 반사형 마스크 블랭크, 및 그 마스크 블랭크용의 기능막이 형성된 기판
US7759024B2 (en) * 2007-02-28 2010-07-20 Intel Corporation Controlling shape of a reticle with low friction film coating at backside
JP4372178B2 (ja) * 2007-04-27 2009-11-25 株式会社東芝 光反射型マスクと光反射型マスクの作製方法及び半導体装置の製造方法
US20100194313A1 (en) * 2007-10-01 2010-08-05 Koninklijke Philips Electronics N.V. High voltage electrical connection line
JP5258368B2 (ja) * 2008-04-30 2013-08-07 Ｈｏｙａ株式会社 多層反射膜付基板の製造方法、反射型マスクブランクの製造方法、及び反射型マスクの製造方法
KR101669690B1 (ko) 2008-10-30 2016-10-27 아사히 가라스 가부시키가이샤 Ｅｕｖ 리소그래피용 반사형 마스크 블랭크
JP5275275B2 (ja) 2010-02-25 2013-08-28 株式会社東芝 基板処理方法、ｅｕｖマスクの製造方法、ｅｕｖマスクおよび半導体装置の製造方法
JP5590113B2 (ja) 2010-03-02 2014-09-17 旭硝子株式会社 Ｅｕｖリソグラフィ用反射型マスクブランクおよびその製造方法
JP5803919B2 (ja) 2010-07-27 2015-11-04 旭硝子株式会社 Ｅｕｖリソグラフィ用反射層付基板、およびｅｕｖリソグラフィ用反射型マスクブランク
DE112012000658T5 (de) 2011-02-04 2013-11-07 Asahi Glass Company, Limited Substrat mit leitendem Film, Substrat mit Mehrschicht-Reflexionsfilm und Reflexionsmaskenrohling für eine EUV-Lithographie
RU2556246C1 (ru) 2011-07-06 2015-07-10 Дженерал Электрик Компани Усовершенствование механической обработки пластинчатого ротора
DE112011105413T5 (de) 2011-07-06 2014-04-30 General Electric Co. Auswuchteinrichtung für einen geblechten Rotor
JP6157874B2 (ja) * 2012-03-19 2017-07-05 Hoya株式会社 Ｅｕｖリソグラフィー用多層反射膜付き基板及びｅｕｖリソグラフィー用反射型マスクブランク、並びにｅｕｖリソグラフィー用反射型マスク及び半導体装置の製造方法
JP6069919B2 (ja) 2012-07-11 2017-02-01 旭硝子株式会社 Ｅｕｖリソグラフィ用反射型マスクブランクおよびその製造方法、ならびに該マスクブランク用の反射層付基板およびその製造方法
KR20140016662A (ko) 2012-07-30 2014-02-10 에스케이하이닉스 주식회사 극자외선 리소그래피용 마스크 및 그 제조방법, 마스크 정렬도 에러 보정방법
JP5568158B2 (ja) * 2013-04-23 2014-08-06 Ｈｏｙａ株式会社 多層反射膜付基板の製造方法、反射型マスクブランクの製造方法、及び反射型マスクの製造方法
JP6186962B2 (ja) * 2013-07-08 2017-08-30 旭硝子株式会社 Ｅｕｖリソグラフィ用反射型マスクブランク、および、ｅｕｖリソグラフィ用反射型マスク
JP6186996B2 (ja) * 2013-07-30 2017-08-30 旭硝子株式会社 Ｅｕｖリソグラフィ用反射型マスクブランク、および、ｅｕｖリソグラフィ用反射型マスク
KR102093107B1 (ko) * 2015-12-07 2020-03-25 (주)에스앤에스텍 다중 전자빔 리소그래피용 블랭크 마스크 및 포토마스크
JP6288327B2 (ja) * 2017-02-06 2018-03-07 旭硝子株式会社 Ｅｕｖリソグラフィ用反射型マスクブランク、および、ｅｕｖリソグラフィ用反射型マスク
JP6863169B2 (ja) * 2017-08-15 2021-04-21 Ａｇｃ株式会社 反射型マスクブランク、および反射型マスク
US10802393B2 (en) * 2017-10-16 2020-10-13 Globalfoundries Inc. Extreme ultraviolet (EUV) lithography mask
JP6451884B2 (ja) * 2018-02-07 2019-01-16 Ａｇｃ株式会社 Ｅｕｖリソグラフィ用反射型マスクブランク、および、ｅｕｖリソグラフィ用反射型マスク
JP2021531502A (ja) * 2018-07-17 2021-11-18 カール ツァイス エスエムエス リミテッド フォトリソグラフィマスクの基板に導入される１つまたは複数のピクセルの効果を決定するための方法および装置
US11619875B2 (en) * 2020-06-29 2023-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. EUV photo masks and manufacturing method thereof
KR102400198B1 (ko) 2021-04-30 2022-05-18 에스케이씨솔믹스 주식회사 포토마스크 블랭크, 포토마스크 및 반도체소자의 제조방법
KR102400200B1 (ko) 2021-04-30 2022-05-18 에스케이씨솔믹스 주식회사 포토마스크 블랭크, 포토마스크 및 반도체소자의 제조방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62183463A (ja) * 1986-02-07 1987-08-11 Asahi Glass Co Ltd フオトマスクブランクの製造法
JP2002222764A (ja) * 2000-11-22 2002-08-09 Hoya Corp 多層膜付き基板、露光用反射型マスクブランク、露光用反射型マスクおよびその製造方法、並びに半導体の製造方法
JP2002299228A (ja) * 2001-04-03 2002-10-11 Nikon Corp レチクル、それを用いた露光装置及び露光方法
WO2003085709A1 (en) * 2002-04-11 2003-10-16 Hoya Corporation Reflection type mask blank and reflection type mask and production methods for them
JP2004006798A (ja) * 2002-04-11 2004-01-08 Hoya Corp 反射型マスクブランクス及び反射型マスク及びそれらの製造方法並びに半導体の製造方法
JP2004006799A (ja) * 2002-04-15 2004-01-08 Hoya Corp 反射型マスクブランク及び反射型マスク並びに半導体の製造方法
JP2004320035A (ja) * 2003-04-16 2004-11-11 Carl-Zeiss-Stiftung Ｅｕｖリソグラフィに用いるマスクブランク及び製造方法
JP2005210093A (ja) * 2003-12-25 2005-08-04 Hoya Corp 多層反射膜付き基板、露光用反射型マスクブランクス及び露光用反射型マスク、並びにそれらの製造方法
JP2006267595A (ja) * 2005-03-24 2006-10-05 Toshiba Corp マスクブランクスとその製造方法及び使用方法、並びにマスクとその製造方法及び使用方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54108701A (en) * 1978-02-10 1979-08-25 Canon Kk Photomask
JP2720919B2 (ja) * 1989-03-07 1998-03-04 旭硝子株式会社 ターゲット
JP3187733B2 (ja) 1996-12-28 2001-07-11 ニスカ株式会社 シート収納装置
JP2000003845A (ja) * 1998-06-15 2000-01-07 Fujitsu Ltd Ｘ線露光用マスクの製造方法
AU5597000A (en) 1999-06-07 2000-12-28 Regents Of The University Of California, The Coatings on reflective mask substrates
US6737201B2 (en) * 2000-11-22 2004-05-18 Hoya Corporation Substrate with multilayer film, reflection type mask blank for exposure, reflection type mask for exposure and production method thereof as well as production method of semiconductor device
DE10255605B4 (de) * 2002-11-28 2005-07-07 Infineon Technologies Ag Reflektionsmaske zur Projektion einer Struktur auf einen Halbleiterwafer sowie Verfahren zu deren Herstellung
US20050238922A1 (en) * 2003-12-25 2005-10-27 Hoya Corporation Substrate with a multilayer reflection film, reflection type mask blank for exposure, reflection type mask for exposure and methods of manufacturing them
TWI480676B (zh) * 2004-03-31 2015-04-11 Shinetsu Chemical Co 半色調相移空白光罩，半色調相移光罩，以及圖案轉移方法
JP2006173490A (ja) * 2004-12-17 2006-06-29 Nikon Corp 光学素子及びこれを用いた投影露光装置
US7678511B2 (en) * 2006-01-12 2010-03-16 Asahi Glass Company, Limited Reflective-type mask blank for EUV lithography

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62183463A (ja) * 1986-02-07 1987-08-11 Asahi Glass Co Ltd フオトマスクブランクの製造法
JP2002222764A (ja) * 2000-11-22 2002-08-09 Hoya Corp 多層膜付き基板、露光用反射型マスクブランク、露光用反射型マスクおよびその製造方法、並びに半導体の製造方法
JP2002299228A (ja) * 2001-04-03 2002-10-11 Nikon Corp レチクル、それを用いた露光装置及び露光方法
WO2003085709A1 (en) * 2002-04-11 2003-10-16 Hoya Corporation Reflection type mask blank and reflection type mask and production methods for them
JP2004006798A (ja) * 2002-04-11 2004-01-08 Hoya Corp 反射型マスクブランクス及び反射型マスク及びそれらの製造方法並びに半導体の製造方法
JP2004006799A (ja) * 2002-04-15 2004-01-08 Hoya Corp 反射型マスクブランク及び反射型マスク並びに半導体の製造方法
JP2004320035A (ja) * 2003-04-16 2004-11-11 Carl-Zeiss-Stiftung Ｅｕｖリソグラフィに用いるマスクブランク及び製造方法
JP2005210093A (ja) * 2003-12-25 2005-08-04 Hoya Corp 多層反射膜付き基板、露光用反射型マスクブランクス及び露光用反射型マスク、並びにそれらの製造方法
JP2006267595A (ja) * 2005-03-24 2006-10-05 Toshiba Corp マスクブランクスとその製造方法及び使用方法、並びにマスクとその製造方法及び使用方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014532313A (ja) * 2011-10-14 2014-12-04 フンダシオ インスティテュート デ サイエンセズ フォトニクス 光透過性導電性コーティング及び基板上へのそれらの堆積の方法
US9519209B2 (en) 2011-10-14 2016-12-13 Fundació Institut De Ciències Fotòniques Optically transparent and electrically conductive coatings and method for their deposition on a substrate
US10606166B2 (en) 2015-06-17 2020-03-31 Hoya Corporation Substrate with electrically conductive film, substrate with multilayer reflective film, reflective mask blank, reflective mask, and method of manufacturing semiconductor device
US10996554B2 (en) 2015-06-17 2021-05-04 Hoya Corporation Substrate with an electrically conductive film, substrate with a multilayer reflective film, reflective mask blank, reflective mask and method of manufacturing semiconductor device
KR20200100604A (ko) 2017-12-27 2020-08-26 호야 가부시키가이샤 도전막 부착 기판, 다층 반사막 부착 기판, 반사형 마스크 블랭크, 반사형 마스크 및 반도체 장치의 제조 방법
US11561463B2 (en) 2017-12-27 2023-01-24 Hoya Corporation Substrate with conductive film, substrate with multilayer reflective film, reflective mask blank, reflective mask, and semiconductor device manufacturing method

Also Published As

Publication number Publication date
WO2007069417A1 (ja) 2007-06-21
US7736821B2 (en) 2010-06-15
KR101308838B1 (ko) 2013-09-13
EP1962326A4 (en) 2009-01-28
KR20080080276A (ko) 2008-09-03
EP1962326B1 (en) 2012-06-06
JPWO2007069417A1 (ja) 2009-05-21
US20070160874A1 (en) 2007-07-12
EP1962326A1 (en) 2008-08-27

Similar Documents

Publication Publication Date Title
JP5082857B2 (ja) Ｅｕｖリソグラフィ用反射型マスクブランク、および該マスクブランク用の導電膜付基板
JP4978626B2 (ja) Ｅｕｖリソグラフィ用反射型マスクブランク、および該マスクブランク用の機能膜付基板
JP5888247B2 (ja) 導電膜付基板、多層反射膜付基板、およびｅｕｖリソグラフィ用反射型マスクブランク
US8288062B2 (en) Reflective mask blank for EUV lithography
US7833682B2 (en) Reflective mask blank for EUV lithography and substrate with functional film for the same
JP5971122B2 (ja) Ｅｕｖリソグラフィ用反射型マスクブランク
US8986910B2 (en) Optical member for EUV lithography
JP5708651B2 (ja) Ｅｕｖリソグラフィ用反射型マスクブランク
JP5533718B2 (ja) Ｅｕｖリソグラフィ用反射型マスクブランク、該マスクブランク用の機能膜付基板
TW200807144A (en) Reflective mask blank for EUV lithography
JP6186962B2 (ja) Ｅｕｖリソグラフィ用反射型マスクブランク、および、ｅｕｖリソグラフィ用反射型マスク
JP5333016B2 (ja) Ｅｕｖリソグラフィ用反射型マスクブランク
US11934093B2 (en) Reflective mask blank for EUV lithography and substrate with conductive film
JP2009252788A (ja) Ｅｕｖリソグラフィ用反射型マスクブランク

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120820

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees