JP5275275B2 - 基板処理方法、euvマスクの製造方法、euvマスクおよび半導体装置の製造方法 - Google Patents

基板処理方法、euvマスクの製造方法、euvマスクおよび半導体装置の製造方法 Download PDF

Info

Publication number
JP5275275B2
JP5275275B2 JP2010040500A JP2010040500A JP5275275B2 JP 5275275 B2 JP5275275 B2 JP 5275275B2 JP 2010040500 A JP2010040500 A JP 2010040500A JP 2010040500 A JP2010040500 A JP 2010040500A JP 5275275 B2 JP5275275 B2 JP 5275275B2
Authority
JP
Japan
Prior art keywords
substrate
film
euv mask
mask
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010040500A
Other languages
English (en)
Other versions
JP2011176218A (ja
JP2011176218A5 (ja
Inventor
秀昭 桜井
正敏 寺山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010040500A priority Critical patent/JP5275275B2/ja
Priority to TW100104330A priority patent/TWI438565B/zh
Priority to KR1020110015905A priority patent/KR101216797B1/ko
Priority to US13/034,143 priority patent/US8383298B2/en
Publication of JP2011176218A publication Critical patent/JP2011176218A/ja
Publication of JP2011176218A5 publication Critical patent/JP2011176218A5/ja
Priority to US13/757,877 priority patent/US8908150B2/en
Application granted granted Critical
Publication of JP5275275B2 publication Critical patent/JP5275275B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • H01L21/0275Photolithographic processes using lasers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058Mask illumination systems
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G03F1/24Reflection masks; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

本発明は、基板処理方法、EUVマスクの製造方法、EUVマスクおよび半導体装置の製造方法に関する。
従来、フォトマスクとしては、裏面がガラス(Qz)で構成された透過型マスクが用いられていた。Qzは、その表面状態から有機系の物質は付着しにくく、裏面のパーティクル付着はほとんど問題にならかった。一方、EUVマスク(EUV露光用マスク)は、反射型マスクであるので、露光工程は、EUVマスクを静電チャックした状態で行なう必要がある。このため、EUVマスクの裏面には導電性膜が形成されている。導電性膜には、有機系のパーティクルが付着しやすい材料が用いられる場合が多く、有機系のパーティクルが付着するとその後の洗浄工程で洗い落とすことが困難となる。そして、導電性膜に有機系のパーティクルが付着すると、EUVマスクの裏面を静電チャックした際にEUVマスクが歪むので、露光されたウエハーパターンの寸法や位置が所望の値からずれてしまう。
また、EUVマスクを製造する際に、EUVマスクの裏面に膜が付くと、現像処理後に乾燥不良(液滴残り)が生じてしまう。そして、裏面に残った液に空気中のカーボンを含んだ不純物が付着し、結果としてEUVマスク裏面を汚染してしまう。このように、EUVマスクにおいては表面のみならず裏面の汚染(パーティクルや液滴残り欠陥)に対しても対策が必要となっている。
例えば、特許文献1に記載のEUV露光用マスクブランクスは、高反射部となる多層膜を2種類の膜の積層とすることによって、欠陥の発生を抑えている。しかしながら、このEUV露光用マスクブランクスでは、EUVマスクを製造する際に発生するEUVマスク裏面の汚染を防止することはできないという問題があった。
特開2005−57165号公報
本発明は、EUVマスクを製造する際のEUVマスク裏面の汚染を防止する基板処理方法、EUVマスクの製造方法、EUVマスクおよび半導体装置の製造方法を提供することを目的とする。
本願発明の一態様によれば、EUVマスクの形成に用いられるマスク基板として、一方の主面に第1の親水性を有した第1の膜が形成されるとともに他方の主面にレジストが塗布されたマスク基板を、前記レジスト側から露光する露光ステップと、前記第1の膜の表面を親水化処理し、これにより前記第1の膜の表面を前記第1の親水性よりも大きな第2の親水性にする親水化ステップと、前記第1の膜の表面が第2の親水性に親水化処理されたマスク基板に対し前記レジストを現像処理する現像ステップと、を含むことを特徴とする基板処理方法が提供される。
本発明によれば、EUVマスクを製造する際のEUVマスク裏面の汚染を防止することが可能になるという効果を奏する。
図1は、第1の実施の形態に係るEUVマスクの製造手順を示す図である。 図2は、EUVマスクの製造システムの構成を示す図である。 図3は、導電性膜へのUV光の照射エネルギーと導電性膜の接触角との関係を示す図である。 図4は、導電性膜の接触角と導電性膜上の液滴残りの関係を示す図である。 図5は、UV照射方法の具体例を説明するための図である。 図6は、基板への酸化性液体による親水化処理手順を示している。
以下に添付図面を参照して、本発明の実施の形態に係る基板処理方法、EUVマスクの製造方法、EUVマスクおよび半導体装置の製造方法を詳細に説明する。なお、これらの実施の形態により本発明が限定されるものではない。
(第1の実施の形態)
本実施の形態に係る基板処理方法は、例えば、半導体製造工程(ウエハ工程、露光用マスク製造工程など)や液晶デバイス製造工程のパターン形成の際に用いられる。以下では、基板処理方法を、EUV(Extreme Ultra-Violet)リソグラフィに用いられるEUVマスクの製造処理に適用した場合について説明する。
図1は、第1の実施の形態に係るEUVマスクの製造手順を示す図であり、図2は、EUVマスクの製造システムの構成を示す図である。EUV(Extreme Ultra-Violet)マスク200を製造する際には、EUVマスクブランクス(EUV露光用マスクブランクス)を形成しておく。以下、後述するレジストR1が成膜されたEUVマスクブランクスを基板(マスク基板)100という。
EUVマスクの製造システムは、電子ビーム描画装置51、PEB装置52、UV光照射装置(UV照射ユニット)53、現像装置(現像処理ユニット)54、乾燥装置55を備えている。電子ビーム描画装置51は、EB(電子ビーム)によって基板100に露光光を照射する装置である。PEB装置52は、露光された基板100を加熱(PEB:Post Exposure Baking)する装置であり、現像装置(現像処理ユニット)54は、基板100の現像を行う装置である。UV光照射装置(UV照射ユニット)53は、基板100への親水化を行なう装置であり、基板100の裏面にUV光を照射するUV光源31を有している。乾燥装置55は、現像後の基板100を乾燥する装置である。基板100は、レジストR1が塗布された後、電子ビーム描画装置51、PEB装置52、UV光照射装置53、現像装置54、乾燥装置55の順番で各装置内に搬入され、各装置内での処理が行われる。
EUVマスクブランクス(レジストR1が塗布される前の基板100)は、低熱膨張性を有したガラス基板Qzを含んで構成されており、ガラス基板Qzの裏面側(下面)には導電性膜M(裏面膜)が成膜されている。また、ガラス基板Qzの表面側(上面)には遮光膜(図示せず)や反射膜1が形成されている。
EUVマスクブランクスの表側の面は、EUVマスクを用いてEUV露光を行なう際にEUV光が照射される側の面である。反射膜1は、EUV露光を行なう際にEUV光が照射されてウエハ側に反射する膜である。
また、EUVマスクブランクスの裏側の面は、EUVマスクを用いてEUV露光を行なう際に静電チャックされる側の面である。導電性膜Mは、EUV露光を行なう際に後述のEUV露光装置61によって静電チャックされる。導電性膜Mは、例えばクロム(Cr)などの金属を含む膜であり、親水性の大きくない膜である。
図1の(a)に示すように、EUVマスク200を作製するには、反射膜1の上面側に例えばポジ型の化学増幅型レジストR1を成膜しておく。これにより、EUVマスク200の製造に用いる基板100には、表面に感光性薄膜を含む被加工膜を形成しておき、裏面に導電性を持つ薄膜を形成しておく。
反射膜1の上面側にレジストR1を成膜した後、図1の(b)に示すように、レジストR1上から、マスクパターンの形成位置に応じた位置にEBなどの露光光が電子ビーム描画装置51によって照射される。これにより、レジストR1への露光が行なわれ、レジストR1内のマスクパターンの形成位置に応じた位置に潜像が形成される。
そして、図1の(c)に示すように、PEB装置52によって基板100の加熱(PEB)が行なわれる。これにより、レジストR1の感光剤が拡散する。そして、レジストR1のうち、露光光が照射されなかった箇所(マスクパターンの形成される位置)は、現像液に対してほとんど溶解しない。一方、露光光が照射された箇所(マスクパターンの形成されない位置)は、現像液に対して溶解する。図1の(c)では、現像液に対して不溶化したレジスト領域をレジストR1で示し、不溶化していないレジスト領域をレジストR2で示している。
この後、図1の(d)に示すように、基板処理の1つとして、基板100の裏面側である導電性膜Mに、UV光照射装置53のUV光源31からUV光が照射される。換言すると、PEB処理後から現像処理が開始されるまでの間に、基板100の裏面側にUV光が照射される。これにより、オゾン(O3)が発生する。そして、発生したオゾンが導電性膜Mの表面を酸化し、その結果、導電性膜Mの表面の親水性が増す。導電性膜MにUV光を照射する際には、基板100の表面におけるパターン寸法や欠陥に影響が出ないような構成やプロセス条件を選択しておく。
UV光の照射によって導電性膜Mの親水性を増大させた後は、基板100を直ちに現像装置54へ搬入する。そして、図1の(e)に示すように、現像装置54で基板100の現像処理が行われる。具体的には、基板100の表面側から基板100の表面全面に現像液21が供給(滴下または噴霧)される。これにより、レジストR2が基板100上から除去されるとともに、レジストR1が基板100上に残り、基板100上にレジストパターンが形成される。また、裏面リンス処理として、基板100の裏面側から基板100の裏面全面に純水などのリンス液22がかけられる。これにより、基板100の裏面が洗浄される。
本実施の形態では、導電性膜Mを親水化処理しているので、基板100への現像処理の際に、現像液21が導電性膜M側に回り込んでも、リンス処理を行えば現像液21が導電性膜M上に残りにくい。また、基板100にリンス液22がかけられた後もリンス液22が導電性膜M上に残りにくい。
なお、基板100の表面に塗布されたレジストR1を現像する前に、基板100の処理温度を一定にするため、純水などの基板100に反応しない液体で基板100にプリウエットを行っておくことが望ましい。UV照射による基板100の温度変化が小さい場合には、プリウエットを省略してもよい。
また、UV照射後に長い時間が経ってしまうと、基板100の周辺雰囲気中のカーボンコンタミが基板100の裏面に発生し、親水化効果が時間の経過と共に薄れていく。このため、5分以内に基板100の現像処理を開始させることが望ましい。
この後、図1の(f)に示すように、乾燥装置55によって基板100の乾燥が行なわれる。乾燥装置55は、基板100を主面と平行な面内で回転させながら基板100の乾燥を行なう。これにより、EUVマスク200が完成する。EUVマスク200が完成した後、EUV露光装置61にEUVマスク200が搬入されて、ウエハへのEUV露光処理が行われる。
このように、本実施の形態では、一方の主面に第1の親水性を有した導電性膜M(第1の膜)が形成されるとともに他方の主面にレジストR1が塗布された基板100を現像する前に、導電性膜Mの表面を酸化することによって導電性膜Mの表面を親水化処理している。これにより、導電性膜Mの表面を第1の親水性よりも大きな第2の親水性にする親水化している。そして、導電性膜Mを親水化処理した後に、基板100への現像処理が行われる。
換言すると、本実施の形態では、基板100への最初の液体処理である現像処理(裏面リンス、乾燥)を行う前(例えば直前)に、導電性膜Mの親水化を図っている。このため、基板100への現像処理の際に導電性膜Mに付着するパーティクルや基板100の乾燥時に発生する液滴残り欠陥などを防止することが可能となる。したがって、導電性膜Mの汚染を防止することが可能となる。
なお、導電性膜Mの親水化処理は、基板100への最初の液体処理の前であれば、何れの工程の前に行なってもよい。導電性膜Mの親水化処理から基板100への現像工程までに所定時間以上を要する場合には、導電性膜Mの親水性が劣化しないよう、現像工程まで基板100の周辺雰囲気を管理しておく。
ここで、導電性膜MへのUV光の照射エネルギーと導電性膜Mの接触角との関係、導電性膜Mの接触角と導電性膜M上の液滴残りの関係について説明する。図3は、導電性膜へのUV光の照射エネルギーと導電性膜の接触角との関係を示す図である。また、図4は、導電性膜の接触角と導電性膜上の液滴残りの関係を示す図である。図3では、横軸が導電性膜MへのUV光の照射エネルギーであり、縦軸が導電性膜Mの接触角である。また、図4では、横軸が導電性膜Mの接触角であり、縦軸が導電性膜M上の液滴残り数(液滴個数)である。図4に示す関係は、y=26.587x−1.7197、R2=0.9988である。
導電性膜Mの接触角は、導電性膜M上の液滴(例えば、リンス液22)が導電性膜Mの膜表面となす角度であり、親水性が高いほど接触角は小さくなる。図3に示すように、大凡100mJの照射エネルギーでUV光を導電性膜Mに照射すると、接触角は5度以下でほぼ一定の値を取ることがわかる。また、図4に示すように、接触角が5度以下の場合には、液滴個数が少数(50個以下)となる。このため、接触角が余裕を持って大凡5度以下となる処理時間にて導電性膜MへのUV照射を行うことで、液滴残りの欠陥数を低減させることができる。
例えば、液滴個数の許容値を予め設定しておく。そして、この許容値を満たすことができる接触角を、図4に示した関係に基づいて導出する。さらに、図4に示した関係に基づいて算出した接触角を確保できる照射エネルギーを図3に示した関係に基づいて導出する。これにより、液滴残りの欠陥数を所望値(許容値)以下に低減させることができる。
つぎに、UV照射方法の具体例について説明する。図5は、UV照射方法の具体例を説明するための図である。基板100の裏面側からUV照射を行う際には、UV光が基板100の表面のレジストR1,R2に到達しないようにUV照射を行うことが望ましい。そのため、例えば、図5の(a)に示すように、UV光源31と導電性膜Mとの間にUV光の拡散を防止するためのライトガイド32をUV光照射装置53内に配置しておく。ライトガイド32は、UV光源31と導電性膜Mとの間の隙間を塞ぐことができるよう、筒状をなしている(円柱形、角柱形含)。また、ライトガイド32は、例えばUV光波長領域における吸収の小さい素材、あるいは多少の吸収があっても熱膨張率の小さい素材(低熱膨張石英ガラス)などで構成しておく。これにより、UV光源31から出射されたUV光が、レジストR1,R2に到達してしまうことを防止できる。また、導電性膜Mの裏面に照射されるUV光の照射量は、導電性膜Mの面内で均一となる。
また、図5の(b)に示すように、UV光源31と導電性膜Mとの間にUV光の拡散を防止するためのUV遮蔽板33をUV光照射装置53内に配置してもよい。UV遮蔽板33は、UV光源31と導電性膜Mとの間の隙間を塞ぐことができるよう、筒状をなしている。また、UV遮蔽板33は、UV光の漏れを防ぐことができる部材で構成しておく。これにより、UV光源31から出射されたUV光やUV光によって生成されたオゾンが、レジストR1,R2に到達してしまうことを防止できる。
また、図5の(c)に示すように、基板100の上面側でレジストR1,R2の表面を覆う被覆部材34(例えば板状の構造物)をUV光照射装置53内に配置してもよい。被覆部材34は、基板100の主面に対して平行で且つ基板100の表面に極近接するよう配置しておく。これにより、UV光源31から出射されたUV光が、レジストR1,R2に到達してしまうことを防止できる。
また、UV光源31を分割して配置してもよい。例えば、複数のUV光源31をUV光照射装置53内に配置しておき、複数のUV光源31を用いて導電性膜MにUV光を照射する。これにより、導電性膜Mの裏面に照射されるUV光の照射量は、導電性膜Mの面内で均一となる。
また、上述したUV照射方法を組み合わせて基板100へのUV照射を行なってもよい。なお、上述したUV照射方法を用いることなく、UV光源31から導電性膜Mに直接UV光を照射してもよい。
EUVマスク200が完成すると、ウエハプロセスにEUVマスク200を用いて半導体装置(半導体集積回路)が製造される。具体的には、EUV露光装置61がEUVマスク200を用いてウエハへの露光処理を行い、その後、ウエハの現像処理、エッチング処理を行う。換言すると、リソグラフィ工程で転写により形成したレジストパターンでマスク材を加工し、さらにパターンニングされたマスク材を使用して被加工膜をエッチングによりパターンニングする。EUVマスク200は、半導体装置を製造する際のレイヤ毎に作製される。そして、半導体装置を製造する際には、各レイヤに応じて作製されたEUVマスク200を用いて、レイヤ毎にウエハへの露光処理、現像処理、エッチング処理が繰り返される。
なお、本実施の形態では、EUVマスクの製造システムが、PEB装置52、UV光照射装置53、現像装置54、乾燥装置55を備えている場合について説明したが、これらの装置は、それぞれ別々の装置であってもよいし、1つの装置内に各装置を有する構成としてもよい。
このように第1の実施の形態によれば、現像処理工程前に、導電性膜Mを親水化させているので、EUVマスク200を製造する際のEUVマスク裏面の汚染を防止することが可能になる。また、導電性膜Mの接触角を5度以下にしているので、液滴残り欠陥数を低減させることが可能となる。これにより、現像工程後に行われるEUVマスク200の裏面検査のTATを短縮することが可能となる。また、液滴残り欠陥数が減少するので、本来除去しなければならなかったパーティクルのレビュー等も容易になる。このため、導電性膜Mに付着したパーティクルの除去(洗浄、修正)も容易になる。したがって、EUVマスク200の生産コストを低減させ、スループットを向上させることが可能となる。
また、導電性膜Mの親水化処理を現像処理の直前に行なっているので、導電性膜Mの親水性が劣化する前に、基板100の現像を行なうことが可能となる。したがって、効率良くEUVマスク裏面の汚染を防止することが可能になる。
また、ライトガイド32、UV遮蔽板33、被覆部材34などをUV光照射装置53内に配置しているので、基板100の表面側へのパーティクル付着や液滴残りを効率良く防止できる。
(第2の実施の形態)
つぎに、図6を用いてこの発明の第2の実施の形態について説明する。第2の実施の形態では、基板100への現像処理を行う前に、UV照射の代わりに酸化作用のある液体(後述の酸化性液体23)を用いて導電性膜Mを親水化しておく。
マスクブランクスには、第1の実施の形態と同様に、その表面上に遮光膜や反射膜1が形成されている。また、マスクブランクスの裏面には導電性膜Mが成膜されている。そして、EUVマスク200を製造する際には、反射膜1の上面側にレジストR1が塗布された基板100を電子ビーム描画装置51にて露光した後、基板100へのPEBを行なって、レジストR1中に潜像を形成する。
本実施の形態では、基板100に対し、PEB処理後から現像処理における乾燥工程が開始されるまでの間に、酸化性を有する酸化性液体23で基板100の裏面側(導電性膜M)のみに親水化処理(裏面処理)を行う。
図6は、第2の実施の形態に係るEUVマスクの製造手順を示す図であり、基板への酸化性液体による親水化処理手順を示している。図6では、基板100への親水化処理手順として、基板100への裏面処理と現像の処理順序を示している。
例えば、図6の(a)に示すように、基板100の現像(現像液21の供給)と基板100への裏面処理(酸化性液体23の供給)とを同時に行なう。このとき、現像液21が基板100の裏面に回りこんでしまう前に裏面処理によって基板100の裏面を酸化性液体23で満たすことができるよう、現像開始タイミングや裏面処理の開始タイミング、現像液21や酸化性液体23の塗布量などを調整してもよい。
また、図6の(b)に示すように、基板100への裏面処理を行った後に、基板100への現像を行なってもよい。この場合、基板100への裏面処理として基板100の裏面を酸化性液23で満たした後、基板100の現像処理と基板100の裏面リンスが行われる。基板100の裏面リンスは、酸化性液体23によって行なってもよいし、純水などのリンス液22によって行なってもよい。
基板100の現像処理中は、裏面への現像液の回り込みがあったり、裏面リンスを行なったりするので、現像処理中のUV照射による親水化は効果が小さくなる。また、ユニット製作上の困難度は非常に高く現実的でない。一方、本実施の形態では、酸化性液体23を基板100の裏面のみに供給しているので、親水化理と現像処理開始とを同時に行うことができる。
酸化性液体23(薬液)としては、例えばオゾン水、硫酸、過酸化水素水、硝酸などを用いる。なお、基板100への酸化性液体による裏面処理は、基板100への最初の液体処理の前であれば、何れの工程の前に行なってもよい。
このように第2の実施の形態によれば、現像処理工程前に、酸化性液体23で導電性膜Mを親水化させているので、EUVマスク200を製造する際のEUVマスク裏面の汚染を防止することが可能になる。
1 反射膜、21 現像液、22 リンス液、23 酸化性液体、31 UV光源、51 電子ビーム描画装置、52 PEB装置、53 UV光照射装置、54 現像装置、55 乾燥装置、100 基板、200 EUVマスク、M 導電性膜、Qz ガラス基板、R1,R2 レジスト。

Claims (9)

  1. EUVマスクの形成に用いられるマスク基板として、一方の主面に第1の親水性を有した第1の膜が形成されるとともに他方の主面にレジストが塗布されたマスク基板を、前記レジスト側から露光する露光ステップと、
    前記第1の膜の表面を親水化処理し、これにより前記第1の膜の表面を前記第1の親水性よりも大きな第2の親水性にする親水化ステップと、
    前記第1の膜の表面が第2の親水性に親水化処理されたマスク基板に対し前記レジストを現像処理する現像ステップと、
    を含み、
    前記親水化ステップは、前記第1の膜の表面にUV光を照射することによって前記第1の膜の表面を第2の親水性に親水化処理するとともに、前記第1の膜の表面のリンス液に対する接触角が5度以下となるよう前記第1の膜の表面を第2の親水性に親水化処理することを特徴とする基板処理方法。
  2. EUVマスクの形成に用いられるマスク基板として、一方の主面に第1の親水性を有した第1の膜が形成されるとともに他方の主面にレジストが塗布されたマスク基板を、前記レジスト側から露光する露光ステップと、
    前記第1の膜の表面を親水化処理し、これにより前記第1の膜の表面を前記第1の親水性よりも大きな第2の親水性にする親水化ステップと、
    前記第1の膜の表面が第2の親水性に親水化処理されたマスク基板に対し前記レジストを現像処理する現像ステップと、
    を含むことを特徴とする基板処理方法。
  3. 前記親水化ステップは、前記第1の膜の表面にUV光を照射することによって前記第1の膜の表面を第2の親水性に親水化処理することを特徴とする請求項に記載の基板処理方法。
  4. 前記親水化ステップは、前記第1の膜の表面に酸化性液体を供給することによって前記第1の膜の表面を第2の親水性に親水化処理することを特徴とする請求項に記載の基板処理方法。
  5. 前記現像処理の際に行われる前記レジストへの現像液の供給は、前記親水化処理の際に行われる前記第1の膜の表面への酸化性液体の供給と同時に行なわれることを特徴とする請求項に記載の基板処理方法。
  6. 前記親水化ステップは、前記第1の膜の表面のリンス液に対する接触角が5度以下となるよう前記第1の膜の表面を第2の親水性に親水化処理することを特徴とする請求項2〜5のいずれか1つに記載の基板処理方法。
  7. 請求項2乃至6に記載の基板処理方法によって製造されることを特徴とするEUVマスクの製造方法。
  8. 請求項に記載のEUVマスクの製造方法によって製造されたことを特徴とするEUVマスク。
  9. 請求項に記載のEUVマスクを用いてウエハへのEUV露光を行なうEUV露光ステップを含むことを特徴とする半導体装置の製造方法。
JP2010040500A 2010-02-25 2010-02-25 基板処理方法、euvマスクの製造方法、euvマスクおよび半導体装置の製造方法 Active JP5275275B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010040500A JP5275275B2 (ja) 2010-02-25 2010-02-25 基板処理方法、euvマスクの製造方法、euvマスクおよび半導体装置の製造方法
TW100104330A TWI438565B (zh) 2010-02-25 2011-02-09 Substrate processing method, manufacturing method of EUV mask and EUV mask
KR1020110015905A KR101216797B1 (ko) 2010-02-25 2011-02-23 기판 처리 방법, euv 마스크의 제조 방법 및 euv 마스크
US13/034,143 US8383298B2 (en) 2010-02-25 2011-02-24 Substrate processing method, manufacturing method of EUV mask, and EUV mask
US13/757,877 US8908150B2 (en) 2010-02-25 2013-02-04 Substrate processing method, manufacturing method of EUV mask, and EUV mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010040500A JP5275275B2 (ja) 2010-02-25 2010-02-25 基板処理方法、euvマスクの製造方法、euvマスクおよび半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2011176218A JP2011176218A (ja) 2011-09-08
JP2011176218A5 JP2011176218A5 (ja) 2012-04-26
JP5275275B2 true JP5275275B2 (ja) 2013-08-28

Family

ID=44476787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010040500A Active JP5275275B2 (ja) 2010-02-25 2010-02-25 基板処理方法、euvマスクの製造方法、euvマスクおよび半導体装置の製造方法

Country Status (4)

Country Link
US (2) US8383298B2 (ja)
JP (1) JP5275275B2 (ja)
KR (1) KR101216797B1 (ja)
TW (1) TWI438565B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5703841B2 (ja) * 2011-02-28 2015-04-22 凸版印刷株式会社 反射型マスク
JP5932498B2 (ja) * 2012-06-05 2016-06-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法およびマスク
US8953869B2 (en) * 2012-06-14 2015-02-10 Kla-Tencor Corporation Apparatus and methods for inspecting extreme ultra violet reticles
JP2016136200A (ja) * 2015-01-23 2016-07-28 株式会社東芝 半導体装置及び半導体装置の製造方法
JP6742748B2 (ja) 2016-02-17 2020-08-19 株式会社Screenホールディングス 現像ユニット、基板処理装置、現像方法および基板処理方法
WO2024085089A1 (ja) * 2022-10-21 2024-04-25 Agc株式会社 反射型マスクブランク、反射型マスク、反射型マスクの製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5928840A (en) * 1995-11-10 1999-07-27 Matsushita Electric Industrial Co., Ltd. Patterning material and patterning method
JPH10258249A (ja) * 1997-03-19 1998-09-29 Dainippon Screen Mfg Co Ltd 回転式基板処理装置
JP3210893B2 (ja) * 1997-10-21 2001-09-25 東京エレクトロン株式会社 処理装置および処理方法
JP2002090981A (ja) * 2000-09-12 2002-03-27 Mitsubishi Paper Mills Ltd 露光用マスク材料の処理方法
JP3696156B2 (ja) * 2000-12-26 2005-09-14 株式会社東芝 塗布膜の加熱装置、レジスト膜の処理方法
JP4564186B2 (ja) * 2001-02-16 2010-10-20 株式会社東芝 パターン形成方法
WO2003080362A1 (fr) * 2002-03-22 2003-10-02 Mitsubishi Heavy Industries, Ltd. Procede permettant de regenerer une plaque d'impression lithographique, dispositif de regeneration, imprimante, plaque d'impression lithographique et procede de fabrication associe, et corps de structure stratifiee et procede de fabrication associe
JP4300930B2 (ja) 2003-08-07 2009-07-22 凸版印刷株式会社 極限紫外線露光用マスク及びブランク並びにパターン転写方法
JP2005210093A (ja) * 2003-12-25 2005-08-04 Hoya Corp 多層反射膜付き基板、露光用反射型マスクブランクス及び露光用反射型マスク、並びにそれらの製造方法
JP4410076B2 (ja) * 2004-10-07 2010-02-03 東京エレクトロン株式会社 現像処理装置
JP2006324268A (ja) 2005-05-17 2006-11-30 Dainippon Printing Co Ltd Euv露光用マスクブランクスおよびその製造方法、euv露光用マスク
KR101308838B1 (ko) 2005-12-12 2013-09-13 아사히 가라스 가부시키가이샤 Euv 리소그래피용 반사형 마스크 블랭크, 및 그 마스크블랭크용 도전막 부착 기판
KR101585696B1 (ko) 2006-12-15 2016-01-14 아사히 가라스 가부시키가이샤 Euv 리소그래피용 반사형 마스크 블랭크, 및 그 마스크 블랭크용의 기능막이 형성된 기판
TW200921297A (en) * 2007-09-25 2009-05-16 Renesas Tech Corp Method and apparatus for manufacturing semiconductor device, and resist material
JP2009099856A (ja) * 2007-10-18 2009-05-07 Toshiba Corp 基板処理方法及び基板処理装置
JP5507876B2 (ja) 2009-04-15 2014-05-28 Hoya株式会社 反射型マスクブランク及び反射型マスクの製造方法

Also Published As

Publication number Publication date
US20110207031A1 (en) 2011-08-25
TW201142482A (en) 2011-12-01
TWI438565B (zh) 2014-05-21
JP2011176218A (ja) 2011-09-08
US20130141708A1 (en) 2013-06-06
US8908150B2 (en) 2014-12-09
KR101216797B1 (ko) 2012-12-28
US8383298B2 (en) 2013-02-26
KR20110097681A (ko) 2011-08-31

Similar Documents

Publication Publication Date Title
JP5275275B2 (ja) 基板処理方法、euvマスクの製造方法、euvマスクおよび半導体装置の製造方法
JP4476979B2 (ja) 半導体基板の液浸リソグラフィ形成方法および半導体ウェハの処理方法
JP4634822B2 (ja) レジストパターン形成方法および半導体装置の製造方法
US7566525B2 (en) Method for forming an anti-etching shielding layer of resist patterns in semiconductor fabrication
JP4571067B2 (ja) メガソニック超音波リンスを使用するイマージョン式フォトリソグラフィ
US20100255409A1 (en) Attenuated phase-shift photomasks, method of fabricating the same and method of fabricating semiconductor using the same
TWI438562B (zh) 光罩之製造方法、圖案轉印方法、光罩基板用處理裝置及薄膜圖案化方法
JP2012256726A (ja) レジスト膜のリワーク方法および半導体装置の製造方法ならびに基板処理システム
JP3475314B2 (ja) レジストパターン形成方法
JP2009295716A (ja) 半導体装置の製造方法及び基板処理装置
US6372389B1 (en) Method and apparatus for forming resist pattern
US7851139B2 (en) Pattern forming method
US8148054B2 (en) Immersion multiple-exposure method and immersion exposure system for separately performing multiple exposure of micropatterns and non-micropatterns
JP2004314069A (ja) マスクブランクスの製造方法
JP3861851B2 (ja) レジストパターン形成方法および半導体装置の製造方法
KR100945922B1 (ko) 포토마스크의 세정방법
KR20120081661A (ko) 자기조립단분자층을 이용한 포토마스크의 형성방법
KR20080109569A (ko) 포토마스크 제조방법
JP2005010467A (ja) ハーフトーン型位相シフトマスク及びその製造方法及びそれを用いたマスクパターン転写方法
KR20230072442A (ko) Euv 레지스트의 uv 처리
JP5765010B2 (ja) 現像方法および現像装置
JP2014211572A (ja) フォトマスクの清浄度検査方法及びフォトマスク管理システム
KR20080001464A (ko) 포토마스크 제조방법
JPH07142342A (ja) パターン形成方法及びパターン形成装置
JPH08306604A (ja) パタン形成方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120308

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130515

R151 Written notification of patent or utility model registration

Ref document number: 5275275

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350