CN102257436A - 用于euv光刻的晶片夹盘 - Google Patents

用于euv光刻的晶片夹盘 Download PDF

Info

Publication number
CN102257436A
CN102257436A CN2009801507754A CN200980150775A CN102257436A CN 102257436 A CN102257436 A CN 102257436A CN 2009801507754 A CN2009801507754 A CN 2009801507754A CN 200980150775 A CN200980150775 A CN 200980150775A CN 102257436 A CN102257436 A CN 102257436A
Authority
CN
China
Prior art keywords
layer
wafer chuck
coating
ground floor
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801507754A
Other languages
English (en)
Other versions
CN102257436B (zh
Inventor
斯蒂芬.西克斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Carl Zeiss SMT GmbH
Original Assignee
Carl Zeiss SMT GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Carl Zeiss SMT GmbH filed Critical Carl Zeiss SMT GmbH
Publication of CN102257436A publication Critical patent/CN102257436A/zh
Application granted granted Critical
Publication of CN102257436B publication Critical patent/CN102257436B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70783—Handling stress or warp of chucks, masks or workpieces, e.g. to compensate for imaging errors or considerations related to warpage of masks or workpieces due to their own weight
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/707—Chucks, e.g. chucking or un-chucking operations or structural details
    • G03F7/70708—Chucks, e.g. chucking or un-chucking operations or structural details being electrostatic; Electrostatically deformable vacuum chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Physical Vapour Deposition (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明涉及一种晶片夹盘(1b)，其具有基底(2)并且具有施加至所述基底(2)的用于通过静电吸引固定晶片(6)的导电涂层(8)，且优选还具有施加至所述基底(2)的反射涂层(10)。所述涂层(8；10)具有至少一个处于压缩应力下的第一层(3；11)、和至少一个处于拉伸应力下、用于抵消所述第一层(3；11)的压缩应力的第二层(7；12)，以使涂层(8、10)引起的晶片夹盘(1b)的变形保持为尽可能低。

Description

用于EUV光刻的晶片夹盘
技术领域
本发明涉及一种晶片夹盘，其具有基底并且具有施加至所述基底的用于通过静电吸引固定晶片的导电涂层、优选还具有施加至所述基底的反射涂层。
背景技术
为了保持呈晶片形式的板状物体，使用了以适当的方式定位或固定晶片的晶片夹盘。在EUV光刻中，晶片和晶片夹盘通常处于EUV光刻系统的真空环境中。晶片通常附接至被称为晶片台的同样呈板状的保持器。晶片随同晶片台通过静电吸引固定至晶片夹盘的上侧。晶片夹盘的上侧为此目的设置有导电涂层，该导电涂层起电极的作用，并且可由例如铬层构成。导电涂层在这里理解为意指具有至少一个可电接触以通过静电吸引固定晶片的导电层的涂层(coating)。可选地，在该层上方或下方可施加不导电或只弱导电的其它层。然而，应该明白的是，整个涂层由导电层材料构成也是可行的。
为了进一步增强涂层的抗划性，有人提出使用摩擦系数和材料硬度比铬大的涂层材料。这些材料通常通过溅镀涂覆或通过离子协助工艺来施加，这通常导致得到机械压缩应力高达数GPa的层。在这些高机械层应力的影响下，晶片夹盘可能发生变形，这在极端情况下，可能导致不再满足关于晶片基底的平整度的需求。
虽然可通过施加层厚尽可能小的涂层来防止发生过度变形，但是问题是所施加的层不应小于约100nm的最小厚度，以便不超过所允许的最大表面电阻，该最大表面电阻在本申请的情况下通常为100欧姆～200欧姆。
除导电涂层外，还可向例如基底的侧面施加反射涂层，该反射涂层能够用于在例如激光束的协助下确切定位晶片夹盘。甚至由于反射涂层，过度的层应力也可能导致晶片夹盘发生不想要的变形。
另外，在引入真空中后，因层中水份的减小，层应力还会发生变化。在引入真空中后数天内仍然可观察到大小为数兆帕左右的层应力的变化。真空中层应力的这种长期变化使晶片夹盘定位的频繁再校准成为必要。
为了减小晶片的氮化钛层或钛层上的应力，从US5,936,307中已知的是使施加有上述一个/多个层的由介电材料构成的基底粗糙化。
为了生成具有高耐磨性的涂层，从JP61091354中已知的是通过离子电镀向基底施加第一薄材料层。通过气相沉积向第一层施加相同材料的第二层，第二层具有拉伸应力。然后通过在反应气体等离子体中的离子镀覆向第二层施加第三层。第三层可由氮化钛、氮化硼、碳化硅等构成，并具有压缩应力。
US2008/0153010A1描述了通过溅射在基底上沉积反射型的多层涂层。通过溅射施加的多层涂层具有层应力，导致基底发生变形。为了抵消该变形，将所述多层涂层施加至沿相反方向发生了变形的基底，使得在施加了多层涂层后，具有涂层的基底得到期望的扁平形状。为了实现基底的变形，在众多方案外，提出了将基底支持在具有曲面的晶片夹盘上。
US7,220,319B2公开了这样一种晶片夹盘，其具有由导电材料构成的基底，该基底通过螺丝固定有电极。该电极在顶部由第一层界定，该第一层的热膨胀系数处于支持有晶片的介电板的热膨胀系数与电极的膨胀系数之间。在电极与基底之间配置有第二层，其热膨胀系数同样处于介电层的热膨胀系数与基底的热膨胀系数之间。这样选择热膨胀系数的目的是希望电极的层应力以与包围电极的两个层的层应力以相反的方式起作用。
JP2001-223261A描述了这样一种静电晶片夹盘，其中具有不同热膨胀系数的三个层被施加在导电基底与绝缘覆盖层之间，以在基底的膨胀系数与覆盖层的膨胀系数之间实现逐渐的适配。
晶片夹盘中的电极与介电板之间热膨胀系数的适配也可从US7,220,319B2得知。电极在其中配置于覆盖层与适中层之间，它们的热膨胀系数中的每一个处于电极与介电板的热膨胀系数之间。
发明内容
本发明的目的
本发明的目的是提供一种晶片夹盘，其涂层呈现出低变形，优选即使是在晶片夹盘被引入真空中后也呈现出低变形。
本发明的主题
该目的通过在引言中描述的那种类型的晶片夹盘得到实现，其中，涂层具有至少一个处于压缩应力下的第一层和至少一个处于拉伸应力下用于抵消第一层的压缩应力的第二层。
根据本发明，提出的是通过至少一个额外的具有拉伸应力的层，来尽可能完全地抵消例如通过溅射所施加的第一层的压缩应力。第二层的材料、其厚度和施加类型被选择成使第二层的拉伸应力的基底变形效果最大程度地被第一层的压缩应力的相反效果抵消。因此能够获得涂层整体没有变形的晶片夹盘，从而能实现防止涂层所施加至的晶片夹盘基底发生变形。该过程可适用于导电涂层和反射涂层两者；在后一情况下，可选地，在个别情况下，例如当涂层的总厚度非常小时，省略这种抵消也是可行的。
在一个实施例中，第一层的材料选自包括以下物质的组：氮化物、碳化物和硅化物。来自这些物质组中的材料一般具有高硬度，因此具有高抗划性，这尤其有利于本申请。
在再一实施例中，导电涂层的第一层的材料选自包括以下物质的组：氮化钛(TiN)、氮化铬(CrN)、硅化钼(MoSi2)、碳化硅(SiC)和氮化硅(Si3N4)。具体说，氮化钛和氮化铬已被证实由于它们的强度性质而对于涂层的覆盖层是尤其适合的层材料。
在再一实施例中，所述导电涂层的第二层的拉伸应力为100MPa～1600MPa，优选为800MPa～1300MPa。如上所述，为了抵消高压缩应力，例如通常在溅射第一层时生成的，必须在第二层的帮助下生成可观的拉伸应力。第二层可由金属尤其是铬构成，其通过热蒸镀施加至基底，达到通常为800MPa～1300MPa的拉伸应力。使用铬作为层材料具有的优点是，例如即使40nm～80nm的小层厚也足以抵消压缩应力为1GPa的50nm～100nm厚的覆盖层的基底变形。然而，应该明白的是，对于第二层也可使用适合于生成充分拉伸应力的其它层材料。这种材料的示例有金属钛、锆或铪。
本发明人发现，如果导电涂层的第二层由电导率比第一层的材料高的材料形成，则是有利的。在该情况下，用作电极的导电涂层的最大允许表面电阻能够被遵守，而不必施加具有过大厚度的第一层。在因施加过厚时线性应力过大而使第一层形成裂纹或与基底或第二层发生分离的情况下，这是尤其有利的。如果导电层叠层的总厚度增加，则当第二层具有比第一层低的电导率时，相对于单个第一层也能减小表面电阻。
在再一实施例中，所述导电涂层的第一层的厚度小于200nm，优选小于100nm，尤其小于50nm。如上所述，尤其是在使用电导率比第一层大的第二层时，能够将第一层的厚度选择成小于使用单个导电层时能够达到的厚度。
通常，基底由不导电材料构成，尤其是微晶玻璃(Zerodur)。将第二层的层材料选择成使其在不导电材料或微晶玻璃上具有最佳可能的粘结性质。通常，这是第二层朝基底材料具有高化学结合亲合力时的情况。应该明白的是，第二层的材料也可被选择成使第二层起用于第一层的粘结促进层的作用。这尤其是在第一层由某一材料的氮化物、碳化物或硅化物构成而所述材料也包含在第二层中时得到确保，例如当铬被选择为第二层的材料，则氮化铬被选择为第一层的材料时。
在一个实施例中，第一层被施加至第二层，也就是说，具有压缩应力的第一层配置在具有拉伸应力的第二层上。第一层在这里通常是涂层的覆盖层，并与晶片或晶片台发生接触，而第二层用于抵消第一层的层应力。
在再一实施例中，所述导电涂层的第一层通过溅射形成，尤其是以离子协助方式，而第二层通过热蒸镀形成。通常，材料的溅射在所生成的材料层中生成压缩应力，而热蒸镀导致拉伸应力，压缩或拉伸应力的程度也取决于所施加材料的类型和工艺参数：气相沉积的速率、气相沉积过程中的气压和气体组分、以及所选溅射工艺。给予生长层的离子协助用于增加层硬度，以及以目标方式影响层粗糙度，从而影响层表面的摩擦系数。
已发现的是，导电涂层和反射涂层两者的层应力在晶片夹盘处于真空状态下被操作时会发生变化，因为在晶片夹盘存储在空气中时提前进入层结构中的水份发生逸出。由于水份在真空状态下从涂层的逸出只是比较缓慢地发生，所以层应力从而晶片夹盘的表面平整度同样地也只是比较缓慢地变化。层应力变得充分稳定所需的时间可能在数天的区间内。如果期望使晶片夹盘在真空环境的通风后返回操作，例如在EUV光刻系统中，则有必要等待直到层应力得到稳定、或者接受在若干连续曝光步骤的情况下覆盖体发生恶化。
在一个实施例中，导电和/或反射涂层由通过离子协助沉积的金属层材料和/或介电层材料形成。本发明人意识到，层材料在真空中的机械层应力的变化能够得到减小，条件是这些材料在它们的层结构中只包含少量或者不包含水份。用于导电涂层的适当的金属层材料是上述的铬。在反射涂层的情况下，铝和银已被证实是尤其适当的层材料，其可用作例如反射涂层的最底层镜面层。
除金属层材料外，也可使用例如具有低孔隙率的介电层材料，因为只有少量水份能够进入低孔隙层中。通过离子协助沉积例如使用先进等离子源(Advanced Plasma Source，APS)作为离子束源所施加的介电层已被证实是尤其适当的。在真空中机械应力稳定的层材料的示例，在导电涂层的情况下，尤其为氮化钛(TiN)和氮化铬(CrN)，它们优选是在氮离子轰击下气相沉积的。用于反射涂层的、真空环境中应力稳定的适合的层材料尤其为从以下物质中选出的材料：二氧化钛(TiO2)、二氧化硅(SiO2)、二氧化铪(HfO2)和二氧化锆(ZrO2)。这些氧化材料优选是在离子轰击下制成的，具体地，使用氩或氧离子已被证实是尤其有利的。
在晶片夹盘的一个实施例中，导电和/或反射涂层具有作为终端层的不透水密封层。这种密封层的使用提供了进一步减小在真空中特别是介电层的水份含量变化，从而进一步减小机械层应力的变化的可能性。
密封层的厚度可选择成使其直接增加涂层的反射。在该情况下，光学层厚通常是反射涂层被设计用于的工作波长的四分之一。工作波长在这里通常对应于用于定位的激光束的波长，可以是例如633nm。然而，密封层也可以是光学上不起作用的，也就是说，涂层的反射至少不被密封层损害。这可通过只有数纳米的非常小的层厚来实现，或者通过是工作波长一半的整数倍的光学层厚来实现。这种密封层的示例有可通过例如CVD处理生成的薄的有机层(例如Optron、Teflon AF的)和疏水层。通过离子束协助或溅射处理(例如磁控溅射、离子束溅射)生成的、例如由二氧化硅构成的终端层同样会具有密封效果。
在再一实施例中，所述导电涂层的总厚度小于300nm，而所述反射涂层的总厚度小于400nm。涂层的小的总厚度是有利的，因为基底变形的变化取决于线性应力，即层应力和层厚的乘积。因此，也能够通过使导电涂层和/或反射涂层的层厚保持为尽可能小，来减小在向真空中引入后用于EUV应用的晶片夹盘的变形的变化。这对导电涂层意味着应该选择电导率尽可能高的层材料(例如，氮化钛而不是氮化铬)。在反射涂层的情况下，为了实现尽可能小的总厚度以及高反射度，所使用的层材料在工作波长下应具有尽可能大的折射率差异。在例如633nm的工作波长，可使用例如二氧化钛代替二氧化铪作为高折射层材料，因为二氧化钛具有比二氧化铪高的折射率。
除上述过程外，或者作为上述过程的替代，处于拉伸应力下的第二层可形成为基本抵消因处于压缩应力下的第一层中的水份在真空环境中发生损失而引起的应力变化。在该情况下，使用了涂层，其各层在失去水份时具有不同的应力变化。如果，例如，存在层应力由于水份损失而增加以及层应力由于水份损失而减小的两种层，则当失去水份时，涂层的总应力的变化会较少。当一部分层由于水份损失增加或减小它们的拉伸应力而其它层增加或减小它们的压缩应力达相同程度时，同样能获得涂层的总应力的较少变化。通常，这里所描述的材料的水份损失将导致压缩应力的减小或者拉伸应力的增加，但是通过适当选择层形态和层化学性质，进入层结构中的水份也能例如在水份损失时减小拉伸应力。
从以下参考示出本发明详情的附图对本发明实施例进行的描述和从权利要求中，将明白本发明的其它特征和优点。各特征可单独实施，也可在本发明的变型中以任意组合方式一起实施。
附图说明
实施例在示意图中示出，并在以下描述中得到说明。
图1是晶片夹盘的示意图，其中晶片夹盘的导电涂层中单个层处于压缩应力下；
图2是根据本发明的晶片夹盘的实施例的示意图，其中在第一层下方施加有处于拉伸应力下的第二层；
图3是在真空环境中的具有导电涂层和反射涂层的晶片夹盘的示意图；以及
图4是根据本发明的晶片夹盘的实施例的示意图，其中晶片夹盘具有用于防止涂层中因水份在真空环境中发生损失而引起的应力变化的手段(means)。
具体实施方式
图1示意性地示出了用于EUV光刻的晶片夹盘1，其具有微晶玻璃(Zerodur)的基底2，基底2被施加有涂层，该涂层具有由导电抗划材料构成的单个第一层3。用于第一层3的适当的层材料为氮化物，尤其是氮化钛(TiN)、氮化硅(Si3N4)或氮化铬(CrN)，但是也可以是碳化物，例如碳化硅(SiC)，可选地也可以是硅化物，例如硅化钼(MoSi2)。
导电层3起电极的作用，并连接至电压源4，以将层3保持在正电位。支持在由介电材料或玻璃陶瓷例如微晶玻璃或堇青石构成的晶片台5上的晶片6因此能够通过静电吸引固定至晶片夹盘1。在EUV光刻中使用晶片夹盘1时通过静电吸引固定晶片6是标准作业，因为其中使用的EUV光刻系统是在真空状态下被操作的，所以一般不能通过真空抽吸来固定晶片6。
层3是通过溅射处理施加的，导致层3具有高的机械压缩应力，该变形可能会在1GPa以上。这种压缩应力可导致层3和基底2的变形，其如此大，以致于不再满足关于基底2平整度的需求，如图1中比较夸张的示意图所示。
如图2所示，通过另一晶片夹盘1a，通过在基底2与具有机械压缩应力的第一层3之间引入具有机械拉伸应力的第二层7，能够以有效方式防止这种变形。第二层7的层厚和材料在理想情况下选择成使其拉伸应力刚好抵消第一层3的压缩应力，以使涂层3、7整体无应力，而基底2不由于涂层3、7而发生变形。
用于第二层的适当的层材料是金属材料，尤其是铬，因为它具有高电导率，并且在被适当施加时，具有高拉伸应力。如果通过例如热蒸镀在基底2上沉积铬，则铬层的厚度应该被选择成使层厚和层应力(在铬的情况下且根据氧化的程度为800MPa～1300MPa)的乘积，尽可能好地抵消第一层的层厚和层应力的乘积。
应该明白的是，对于第二层7也可使用除铬外的其它材料，尤其是那些具有100MPa～1600MPa的高拉伸应力、以及相对于基底2的材料(例如微晶玻璃)以及相对于第一层3的材料两者具有良好粘结性质的材料，以使第二层7能够用作第一层3与基底2之间的粘结促进层。
施加由例如铬等电导率比构成第一层3的材料例如氮化铬高的材料构成的第二层7是有利的，因为在该情况下，能够减小第一层3的厚度，并且涂层3、7所必需的最大大约为100～200欧姆的低表面电阻也未被超出。在第一层3的材料，例如氮化钛或氮化铬，因厚度过大(通常大于约200nm)时线性应力过高而形成裂缝或变得与基底2分离的情况下，这是特别有利的。
应该明白的是，与以上所描述的相比，导电涂层也可具有多于两个的层，其层应力被选择成使涂层中的拉伸和压缩应力作为整体刚好彼此抵消。
使用多于两个的层对反射涂层10是尤其典型的，如形成在图3所示晶片夹盘1′的基底2的侧面上那样的。反射涂层10在这里用于通过被引导到涂层10上并从那里反射的激光束(未示出)来精确定位晶片夹盘1′。图3通过示例示出了只具有一个第一层11和一个第二层12的反射涂层10。然而，应该明白的是，反射涂层10也可具有多个层，通常具有高低交变的折射率。层11、12的层材料和层厚被选择成使第一层11的所有压缩应力基本被第二层12的拉伸应力抵消，这在例如使用二氧化硅和二氧化钛作为层材料时尤其容易实现。应该明白的是，层11、12的层材料和层厚应该选择成使层11、12满足光学需求，尤其对于反射率；另外，应该实现层11、12的应力抵消。应该明白的是，可选地还能在反射涂层10的情况下，尤其是在该涂层具有小层厚时，省略应力抵消。然而，同时在该情况下，当向真空中引入晶片夹盘1′时，应该避免反射涂层10的层应力发生改变，如以下更详细描述的。
虽然在图3所示晶片夹盘1′的情况下，在导电涂层8和反射涂层10两者上的拉伸和压缩应力基本彼此抵消，但是在真空室/环境9中，如图3所示，晶片夹盘1′还是发生了变形，所述真空室/环境在本情况下可通过例如EUV光刻系统的抽了真空的壳体部分形成。
这种变形的发生是因为以下事实：因之前分别进入涂层8、10的层3、7和11、12中的水份(在图3中由圆圈示出)发生逸出，导电涂层和反射涂层两者的层应力在晶片夹盘于真空状态下被操作时发生改变。由于从涂层8、10的水份逸出(见虚线箭头)在真空状态下只是比较缓慢地发生，所以晶片夹盘1′的变形以时间相关的方式发生改变，直到建立稳定状态，这可能要经过多天后才能实现。
为了能够在真空状态下尽快使用晶片夹盘，必须在其上提供有效地防止或者至少减小真空室9中涂层8、10的水份损失的手段(means)。关于这点的若干可能性通过联系图4所示晶片夹盘1b以示例方式进行描述。
在导电涂层8的情况下，例如可通过使用只含有少量水份的层材料来防止变形。适合于第一层3的层材料在该情况下尤其为氮化钛(TiN)或氮化铬(CrN)，它们是在例如氮离子轰击下气相沉积的，因此只具有低的孔隙率。可使用例如铬层等的金属层作为第二层7，因为金属一般只含有少量的水份。
在图4左侧示出的反射涂层10的情况下，向层11、12施加不透水密封层13作为终端层，从而防止水份通过。例如，可将通过例如CVD处理生成的薄的有机层(Optron，Teflon AF)和疏水层用作密封层13。同样地，可利用通过离子束协助或溅射处理(磁控溅射、离子束溅射)形成的例如二氧化硅终端层，来生成密封效果。密封层13的厚度在这里可被选择成使该层有助于涂层10的反射(例如，在选择了达到工作波长的四分之一的层厚时)或者是光学上不起作用的(例如，在选择了特别小的层厚时或在层厚为工作波长一半的整数倍的情况下)。
图4右侧所示反射涂层10的情况下，通过形成为抵消因水份损失引起的第一层11中的应力变化的第二层12，来防止基底2的变形。这能够在层11、12的应力性能彼此不同时得到实现，也就是说，当例如发生水份损失时，第一层11的压缩应力减小，而第二层12的拉伸应力也减小达相同程度。
当然，在反射涂层10的情况下，同样可通过选择可只含有少量水份的层材料，来抵消层应力的变化。这是例如可用作反射涂层10的最低层(镜面)的例如铝(Al)或银(Ag)等的金属层材料的情况。
可向该金属化面施加优选且通常为氧化层材料的一层或多层来增加反射，例如二氧化钛(TiO2)、二氧化硅(SiO2)、二氧化铪(HfO2)或二氧化锆(ZrO2)。如果通过离子协助来沉积这些介电材料，尤其是使用氧离子或氩离子，则能够将这些层的孔隙率减小至只有少量水份能进入其层结构中的程度。
额外或替代地，也可通过将涂层8、10的总厚度选择成尽可能小，来减小基底2在真空室9中变形的变化，因为变形的变化取决于线性应力，即层应力和层厚的乘积。这在例如导电涂层8的情况下，可通过以下方式来实现：除使用铬作为用于第二层7的层材料外，还为第一层3选择具有高电导率的层材料，例如氮化钛，使得导电涂层8能够以小于300nm的总厚度制成。
也可通过选择折射率差值尽可能大的层材料来减小反射涂层10的总厚度，例如当用于定位的激光束的工作波长为633nm时，使用二氧化钛(折射率n约为2.2-2.3)，而不是二氧化铪(折射率n约为1.9-2.0)。因此能够获得具有小于400nm的总厚度的反射涂层10。
在任意情况下，能够以上述方式获得导电涂层具有高抗划性、良好电导率和可忽略的小应力的晶片夹盘。同样地，能够以上述方式获得只具有微小应力的反射涂层。具体说，能够以上方提出的方式抵消或避免因水份在真空环境中的逸出引起的两个涂层的层应力的变化。

Claims (16)

1.一种晶片夹盘(1a、1b)，具有基底(2)，并且具有施加至所述基底(2)的、用于通过静电吸引固定晶片(6)的导电涂层(8)，优选还具有施加至所述基底(2)的反射涂层(10)，
其特征在于，
所述涂层(8；10)具有至少一个处于压缩应力下的第一层(3；11)、和至少一个处于拉伸应力下、用于抵消所述第一层(3；11)的压缩应力的第二层(7；12)。
2.如权利要求1所述的晶片夹盘，其中，所述导电涂层(8)的第一层(3)的材料选自包括以下物质的组：氮化物、碳化物和硅化物。
3.如权利要求1或2所述的晶片夹盘，其中，所述导电涂层(8)的第一层(3)的材料选自包括以下物质的组：氮化钛(TiN)、氮化铬(CrN)、硅化钼(MoSi2)、碳化硅(SiC)和氮化硅(Si3N4)。
4.如上述权利要求中任一项所述的晶片夹盘，其中，所述导电涂层(8)的第二层(7)的拉伸应力为100MPa～1600MPa，优选为800MPa～1300MPa。
5.如上述权利要求中任一项所述的晶片夹盘，其中，所述导电涂层(8)的第二层(7)由金属构成，优选为由铬构成。
6.如上述权利要求中任一项所述的晶片夹盘，其中，所述导电涂层(8)的第二层(7)由电导率比第一层(3)的材料高的材料形成。
7.如上述权利要求中任一项所述的晶片夹盘，其中，所述导电涂层(8)的第一层(3)的厚度小于200nm，优选小于100nm，尤其小于50nm。
8.如上述权利要求中任一项所述的晶片夹盘，其中，所述基底(2)由不导电材料构成，尤其是微晶玻璃。
9.如上述权利要求中任一项所述的晶片夹盘，其中，所述第一层(3；11)施加至所述第二层(7；12)。
10.如上述权利要求中任一项所述的晶片夹盘，其中，所述导电涂层(8)的第一层(3)通过溅射形成，尤其是以离子协助方式形成，而第二层(7)通过热蒸镀形成。
11.如上述权利要求中任一项所述的晶片夹盘，其中，所述涂层(8；10)由通过离子协助方式沉积的介电层材料和/或金属层材料形成。
12.如上述权利要求中任一项所述的晶片夹盘，其中，所述反射涂层(10)具有至少一种金属层材料，尤其是铝(Al)或银(Ag)。
13.如上述权利要求中任一项所述的晶片夹盘，其中，所述反射涂层(10)具有至少一种优选以离子协助方式沉积的层材料，所述层材料选自包括以下物质的组：二氧化钛(TiO2)、二氧化硅(SiO2)、二氧化铪(HfO2)和二氧化锆(ZrO2)。
14.如上述权利要求中任一项所述的晶片夹盘，其中，所述涂层(8；10)具有不透水的密封层(13)。
15.如上述权利要求中任一项所述的晶片夹盘，其中，所述导电涂层(8)的总厚度小于300nm，而所述反射涂层(10)的总厚度小于400nm。
16.如上述权利要求中任一项所述的晶片夹盘，其中，所述第二层(7；12)形成为抵消因真空环境(9)中的水份损失引起的所述第一层(3；11)的应力的变化。
CN200980150775.4A 2008-12-19 2009-12-08 用于euv光刻的晶片夹盘 Active CN102257436B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102008054982.7 2008-12-19
DE102008054982A DE102008054982A1 (de) 2008-12-19 2008-12-19 Wafer-Chuck für die EUV-Lithographie
PCT/EP2009/008749 WO2010069497A1 (de) 2008-12-19 2009-12-08 Wafer-chuck für die euv-lithographie

Publications (2)

Publication Number Publication Date
CN102257436A true CN102257436A (zh) 2011-11-23
CN102257436B CN102257436B (zh) 2014-09-17

Family

ID=41694748

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980150775.4A Active CN102257436B (zh) 2008-12-19 2009-12-08 用于euv光刻的晶片夹盘

Country Status (7)

Country Link
US (1) US8564925B2 (zh)
EP (1) EP2368154B1 (zh)
JP (1) JP4967075B2 (zh)
KR (1) KR101504800B1 (zh)
CN (1) CN102257436B (zh)
DE (1) DE102008054982A1 (zh)
WO (1) WO2010069497A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109891563A (zh) * 2016-09-30 2019-06-14 科磊股份有限公司 用于在晶片沉积期间工艺引起的变形预测的系统及方法
CN110118695A (zh) * 2019-05-23 2019-08-13 南京工程学院 一种恒应力加载氢渗透实验装置及试验方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008054982A1 (de) * 2008-12-19 2010-07-01 Carl Zeiss Smt Ag Wafer-Chuck für die EUV-Lithographie
JP5707780B2 (ja) 2010-08-25 2015-04-30 セイコーエプソン株式会社 波長可変干渉フィルター、光モジュール、及び光分析装置
JP5779852B2 (ja) 2010-08-25 2015-09-16 セイコーエプソン株式会社 波長可変干渉フィルター、光モジュール、および光分析装置
DE102014012916B3 (de) * 2014-09-05 2015-12-17 Jenoptik Optical Systems Gmbh Haltevorrichtung zum Halten eines Substrats für einen Bearbeitungsprozess, Verfahren zum Herstellen derselben sowie Verfahren und Vorrichtung zum Überwachen einer Halteebene einer Haltevorrichtung
DE102016207307A1 (de) 2016-04-28 2017-11-02 Carl Zeiss Smt Gmbh Optisches Element und optische Anordnung damit
US11810766B2 (en) * 2018-07-05 2023-11-07 Applied Materials, Inc. Protection of aluminum process chamber components
CN113785244B (zh) * 2019-05-07 2024-09-03 Asml控股股份有限公司 光刻设备、衬底台和不均匀涂层方法
JP7312031B2 (ja) 2019-06-17 2023-07-20 日本特殊陶業株式会社 静電チャックおよびその運転方法
KR20210075727A (ko) 2019-12-13 2021-06-23 삼성전자주식회사 하프늄 산화물을 포함하는 박막 구조체, 이를 포함하는 전자 소자 및 그 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223261A (ja) * 2000-02-07 2001-08-17 Hitachi Ltd 静電チャック及び静電吸着装置
CN1472037A (zh) * 2002-04-16 2004-02-04 安内华株式会社 静电吸附台和基底加工装置
EP1406121A1 (en) * 2001-04-03 2004-04-07 Nikon Corporation Reduced-stress, electrostatically chuckable reticles for use in extreme ultraviolet and soft X-ray microlithography apparatus and methods
US20070139855A1 (en) * 2005-12-21 2007-06-21 Asml Netherlands B.V. Lithographic apparatus and method of manufacturing an electrostatic clamp for a lithographic apparatus
CN101045990A (zh) * 2006-02-09 2007-10-03 通用电气公司 抗蚀刻加热器及其组件
US20080153010A1 (en) * 2006-11-09 2008-06-26 Asahi Glass Company., Ltd. Method for depositing reflective multilayer film of reflective mask blank for euv lithography and method for producing reflective mask blank for euv lithography

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2858240A (en) 1953-05-18 1958-10-28 Bausch & Lomb Thin films, film coated articles and methods of making same
JPS6191354A (ja) 1984-10-11 1986-05-09 Canon Inc 耐摩耗性多層膜付き母材
US6150186A (en) * 1995-05-26 2000-11-21 Formfactor, Inc. Method of making a product with improved material properties by moderate heat-treatment of a metal incorporating a dilute additive
JP4004086B2 (ja) * 1996-07-22 2007-11-07 日本発条株式会社 静電チャック装置
US5936307A (en) 1997-11-12 1999-08-10 Advanced Micro Devices, Inc. Surface modification method for film stress reduction
JP4159078B2 (ja) * 2002-04-01 2008-10-01 株式会社山武 コード導出型機器
JP2004031599A (ja) * 2002-06-25 2004-01-29 Kyocera Corp 静電チャック
US7535100B2 (en) * 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
JP2004356350A (ja) * 2003-05-28 2004-12-16 Kyocera Corp 静電チャック
US6946403B2 (en) * 2003-10-28 2005-09-20 Axcelis Technologies, Inc. Method of making a MEMS electrostatic chuck
US20120212248A9 (en) * 2004-06-16 2012-08-23 Fu Chiung Chong Construction Structures and Manufacturing Processes for Integrated Circuit Wafer Probe Card Assemblies
JP2006066857A (ja) * 2004-07-26 2006-03-09 Creative Technology:Kk 双極型静電チャック
US20080166534A1 (en) 2005-02-28 2008-07-10 Nikon Corporation Optical Element and Method for Manufacturing Optical Element
JP2006286971A (ja) * 2005-03-31 2006-10-19 Tdk Corp 複合基板およびその製造方法、ならびに薄膜デバイスおよびその製造方法
JP2008109060A (ja) 2005-11-10 2008-05-08 Asahi Glass Co Ltd Ｅｕｖリソグラフィ用反射型マスクブランクの多層反射膜を成膜する方法、ならびにｅｕｖリソグラフィ用反射型マスクブランクの製造方法
US20070181065A1 (en) * 2006-02-09 2007-08-09 General Electric Company Etch resistant heater and assembly thereof
US8014104B2 (en) 2007-03-21 2011-09-06 Sae Magnetics (Hk) Ltd. Magnetic head/disk with transition metal oxynitride adhesion/corrosion barrier and diamond-like carbon overcoat bilayer
US8384881B2 (en) * 2007-09-28 2013-02-26 Asml Netherlands B.V. Lithographic apparatus, stage apparatus and device manufacturing method
JP5248242B2 (ja) * 2008-08-28 2013-07-31 日本発條株式会社 異材接合体の製造方法およびその方法による異材接合体
DE102008054982A1 (de) * 2008-12-19 2010-07-01 Carl Zeiss Smt Ag Wafer-Chuck für die EUV-Lithographie

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223261A (ja) * 2000-02-07 2001-08-17 Hitachi Ltd 静電チャック及び静電吸着装置
EP1406121A1 (en) * 2001-04-03 2004-04-07 Nikon Corporation Reduced-stress, electrostatically chuckable reticles for use in extreme ultraviolet and soft X-ray microlithography apparatus and methods
CN1472037A (zh) * 2002-04-16 2004-02-04 安内华株式会社 静电吸附台和基底加工装置
US20070139855A1 (en) * 2005-12-21 2007-06-21 Asml Netherlands B.V. Lithographic apparatus and method of manufacturing an electrostatic clamp for a lithographic apparatus
CN101045990A (zh) * 2006-02-09 2007-10-03 通用电气公司 抗蚀刻加热器及其组件
US20080153010A1 (en) * 2006-11-09 2008-06-26 Asahi Glass Company., Ltd. Method for depositing reflective multilayer film of reflective mask blank for euv lithography and method for producing reflective mask blank for euv lithography

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109891563A (zh) * 2016-09-30 2019-06-14 科磊股份有限公司 用于在晶片沉积期间工艺引起的变形预测的系统及方法
CN109891563B (zh) * 2016-09-30 2021-02-02 科磊股份有限公司 用于在晶片沉积期间工艺引起的变形预测的系统及方法
CN110118695A (zh) * 2019-05-23 2019-08-13 南京工程学院 一种恒应力加载氢渗透实验装置及试验方法
CN110118695B (zh) * 2019-05-23 2021-11-30 南京工程学院 一种恒应力加载氢渗透实验装置及试验方法

Also Published As

Publication number Publication date
DE102008054982A1 (de) 2010-07-01
KR101504800B1 (ko) 2015-03-20
EP2368154B1 (de) 2014-02-26
KR20110096124A (ko) 2011-08-29
WO2010069497A1 (de) 2010-06-24
EP2368154A1 (de) 2011-09-28
US20110310524A1 (en) 2011-12-22
JP4967075B2 (ja) 2012-07-04
US8564925B2 (en) 2013-10-22
CN102257436B (zh) 2014-09-17
JP2012512537A (ja) 2012-05-31

Similar Documents

Publication Publication Date Title
CN102257436B (zh) 用于euv光刻的晶片夹盘
US10955594B2 (en) Enhanced, durable silver coating stacks for highly reflective mirrors
TWI589448B (zh) 溫度及腐蝕穩定的表面反射器
TW202104617A (zh) 極紫外光遮罩吸收材料
JP6713485B2 (ja) 被覆された光学物体、および被覆された光学物体の製造方法
KR101350325B1 (ko) Ｅｕｖ-스펙트럼 영역을 위한 열에 안정적인 다층 미러
TWI835896B (zh) 具有後側塗層的極紫外線掩模
CN103958724A (zh) 用于局部蒸镀基底的迁移掩模和其制造方法
TW202111420A (zh) 極紫外光遮罩吸收材料
JP2008260978A (ja) 反射膜の形成方法
JP2008101916A (ja) 多層膜光学素子
US20110005925A1 (en) Target backing tube, cylindrical target assembly and sputtering system
JP2008105313A (ja) ハードコート構造を備えた透明体、およびハードコート構造
TWI845579B (zh) 極紫外線遮罩吸收器及用於製造的方法
JP6928309B2 (ja) 反射鏡の製造方法
CN116648379A (zh) 用于机动车照明设备的反射器元件
CN102187254A (zh) 用于节能灯的高折射率材料
KR102529236B1 (ko) 다층 코팅 2면 거울 및 이의 제조방법
TW202314369A (zh) 多層極紫外線反射體
TW202014792A (zh) 極紫外線遮罩胚缺陷減少
JP2017037187A (ja) ミラー
TW202104668A (zh) 極紫外光遮罩吸收劑材料
TW202104667A (zh) 極紫外光遮罩吸收材料
TW202107214A (zh) 極紫外光遮罩吸收劑材料
TW202309645A (zh) 多層極紫外反射器材料

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant