CN109891563B - 用于在晶片沉积期间工艺引起的变形预测的系统及方法 - Google Patents

用于在晶片沉积期间工艺引起的变形预测的系统及方法 Download PDF

Info

Publication number
CN109891563B
CN109891563B CN201780067061.1A CN201780067061A CN109891563B CN 109891563 B CN109891563 B CN 109891563B CN 201780067061 A CN201780067061 A CN 201780067061A CN 109891563 B CN109891563 B CN 109891563B
Authority
CN
China
Prior art keywords
deposition
tool
wafer
layer
interferometer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780067061.1A
Other languages
English (en)
Other versions
CN109891563A (zh
Inventor
A·莱维
M·D·史密斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of CN109891563A publication Critical patent/CN109891563A/zh
Application granted granted Critical
Publication of CN109891563B publication Critical patent/CN109891563B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/542—Controlling the film thickness or evaporation rate
    • C23C14/545—Controlling the film thickness or evaporation rate using measurement on deposited material
    • C23C14/547—Controlling the film thickness or evaporation rate using measurement on deposited material using optical methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • G01B11/0675—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating using interferometry
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B9/00—Measuring instruments characterised by the use of optical techniques
    • G01B9/02—Interferometers
    • G01B9/02001—Interferometers characterised by controlling or generating intrinsic radiation properties
    • G01B9/02007—Two or more frequencies or sources used for interferometric measurement
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B9/00—Measuring instruments characterised by the use of optical techniques
    • G01B9/02—Interferometers
    • G01B9/02015—Interferometers characterised by the beam path configuration
    • G01B9/02017—Interferometers characterised by the beam path configuration with multiple interactions between the target object and light beams, e.g. beam reflections occurring from different locations
    • G01B9/02021—Interferometers characterised by the beam path configuration with multiple interactions between the target object and light beams, e.g. beam reflections occurring from different locations contacting different faces of object, e.g. opposite faces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70525—Controlling normal operating mode, e.g. matching different apparatus, remote control or prediction of failure

Abstract

本发明揭示一种系统。所述系统包含工具集群。所述工具集群包含经配置以将第一层沉积于晶片上的第一沉积工具。所述工具集群另外包含经配置以获得所述晶片的一或多个测量的干涉仪工具。所述工具集群另外包含经配置以将第二层沉积于所述晶片上的第二沉积工具。所述工具集群另外包含真空组合件。基于所述一或多个测量确定经配置以调整所述第一沉积工具或所述第二沉积工具中的至少一者的一或多个可校正项。在不破坏由所述真空组合件产生的真空的情况下在所述第一层的所述沉积与所述第二层的所述沉积之间获得所述一或多个测量。

Description

用于在晶片沉积期间工艺引起的变形预测的系统及方法
相关申请案的交叉参考
本申请案根据35 U.S.C.§119(e)规定主张指定埃迪利维(Ady Levy)及迈克D史密斯(Mark D.Smith)为发明者，在2016年9月30日申请的标题为“用于工艺引起的变形预测的简化模型(SIMPLIFIED MODEL FOR PROCESS-INDUCED DISTORTION PREDICTION)”的序列号为62/402,213的美国临时专利申请案的权益，所述案以全文引用的方式并入本文中。
技术领域
本发明大体上涉及半导体晶片制造及计量，且更特定来说，涉及用于在晶片沉积期间工艺引起的变形的预测的系统及方法。
背景技术
例如逻辑及存储器装置的半导体装置的制造通常包含使用大量半导体制造工艺及计量过程来处理半导体装置以形成所述半导体装置的各种特征及多个层。一些制造工艺利用光掩模/光罩来将特征印刷于例如晶片的半导体装置上。随着半导体装置变得越来越小，开发增强的检验及重检装置及程序来增加晶片及光掩模/光掩模检验过程的分辨率、速度及处理量变得至关重要。
一种半导体装置制造技术包含经由将多个涂层施覆于半导体晶片的一或多个表面来制造半导体装置。通常制造半导体装置以满足一组所选择的装置形状及/或大小要求(例如，晶片平坦度或晶片厚度)。然而，制造半导体装置所需的工艺过程步骤以及在施覆期间层的厚度的变化可导致引起半导体装置的变形的形变(例如，弹性形变)。
半导体装置变形可为平面外变形(OPD)或平面内变形(IPD)且可导致误差(例如，图案化误差)。经测量OPD及/或IPD是可提供于前馈环路或反馈环路中以调整工具集群内的各种半导体制造工艺及/或计量过程的一种数据类型。举例来说，可利用测量半导体装置的OPD来预测所述半导体装置的IPD。然而，用以测量OPD及/或IPD的计量过程通常独立于用以制造半导体装置的制造工艺。
OPD及/或IPD可在将层沉积于晶片上之后形成。尽管在制造工艺的沉积步骤之间测量可为有益的，但从半导体装置处理工具集群移除及更换经部分制造的半导体装置可为高成本及/或费时的。
因此，将期望提供解决如上所述的缺点的一种系统及对应方法。
发明内容
揭示一种根据本发明的一或多个实施例的系统。在一个实施例中，所述系统包含工具集群。在另一实施例中，所述工具集群包含第一沉积工具。在另一实施例中，所述第一沉积工具经配置以将第一层沉积于晶片上。在另一实施例中，所述工具集群包含干涉仪工具。在另一实施例中，所述干涉仪工具经配置以获得所述晶片的一或多个测量。在另一实施例中，所述工具集群包含第二沉积工具。在另一实施例中，所述第二沉积工具经配置以将第二层沉积于晶片上。在另一实施例中，工具集群包含真空组合件。在另一实施例中，基于所述一或多个测量确定经配置以调整第一沉积工具或第二沉积工具中的至少一者的一或多个可校正项。在另一实施例中，在不破坏由所述真空组合件产生的真空的情况下在第一层的沉积与第二层的沉积之间获得一或多个测量。
揭示一种根据本发明的一或多个实施例的方法。在一个实施例中，所述方法可包含(但不限于)经由工具集群的第一沉积工具将第一层沉积于晶片上。在另一实施例中，所述方法可包含(但不限于)经由所述工具集群的干涉仪工具获得所述晶片上的所述第一层的一或多个测量。在另一实施例中，所述一或多个测量包含一或多个平面外变形。在另一实施例中，所述方法可包含(但不限于)经由工具集群的所述干涉仪工具的控制器估计晶片上的第一层的一或多个平面内变形。在另一实施例中，基于所述一或多个平面外变形估计所述一或多个平面内变形。在另一实施例中，所述方法可包含(但不限于)经由工具集群的干涉仪工具的所述控制器确定用于晶片的一或多个可校正项。在另一实施例中，基于一或多个平面内变形确定所述一或多个可校正项。在另一实施例中，所述方法可包含(但不限于)提供所述一或多个可校正项来调整工具集群的第一沉积工具或第二沉积工具中的至少一者。在另一实施例中，工具集群包含真空组合件。在另一实施例中，在不破坏所述真空组合件的真空的情况下在第一层的沉积与第二层的沉积之间获得一或多个测量。
应理解，前文概述及下文详述两者都仅为示范性及说明性且并不一定限制本发明。并入特性且构成特性的一部分的附图说明本发明的标的物。所述描述及图式一起用于解释本发明的原理。
附图说明
所属领域的技术人员通过参考附图可更好理解本发明的许多优点，其中：
图1说明根据本发明的一或多个实施例的用于在晶片沉积期间工艺引起的变形预测的系统的框图；
图2A说明根据本发明的一或多个实施例的用于在晶片沉积期间工艺引起的变形预测的系统的干涉仪工具的简化示意图；
图2B说明根据本发明的一或多个实施例的干涉仪工具的空腔的简化示意图；
图2C说明根据本发明的一或多个实施例的干涉仪工具的空腔的简化示意图；
图3说明根据本发明的一或多个实施例的样本上的膜/涂层沉积工艺的概念图；
图4说明根据本发明的一或多个实施例的用于在晶片沉积期间工艺引起的变形预测的系统的框图；及
图5说明描绘根据本发明的一或多个实施例的用于在晶片沉积期间工艺引起的变形预测的方法的过程流程图。
具体实施方式
现将详细参考所揭示的标的物，所述标的物说明于附图中。
大体上参考图1到5，描述根据本发明的用于在晶片沉积期间工艺引起的变形预测的系统及方法。
本发明的实施例涉及一种半导体制造系统，其包含一或多个沉积工具及一或多个干涉仪工具。本发明的实施例还涉及在不破坏所述半导体制造系统的真空的情况下在沉积步骤之间测量沉积于半导体晶片上的层。本发明的实施例还涉及基于所述经测量层估计工艺引起的变形。本发明的实施例还涉及基于所述经估计工艺引起的变形确定一或多个可校正项。本发明的实施例还涉及经由前馈环路及/或反馈环路提供所述一或多个可校正项以调整沉积工具的制造配方。
现参考图1，根据本发明的一或多个实施例揭示用于在晶片沉积期间工艺引起的变形预测的系统100。
在一个实施例中，所述系统100包含工具集群102。在另一实施例中，工具集群102包含沉积工具104。在另一实施例中，沉积工具104将层沉积于样本106上，其中样本106固定于样本载台108上。举例来说，可将所述层沉积于所述样本106的前侧或后侧上。
在另一实施例中，工具集群102包含干涉仪工具110。在另一实施例中，干涉仪工具110获得样本106上的经沉积层的一或多个测量。在另一实施例中，干涉仪工具110在通过沉积工具104沉积所述层之后获得样本106上的经沉积层的一或多个测量。
在另一实施例中，工具集群102包含沉积工具112。在另一实施例中，沉积工具112将层沉积于样本106上，其中样本106固定于样本载台114上。举例来说，可将所述层沉积于样本106的前侧、样本106的后侧或样本106上通过沉积工具104沉积的层上。在另一实施例中，沉积工具112在经由干涉仪工具110获得通过沉积工具104沉积的层的一或多个测量之后将层沉积于样本106上。
在另一实施例中，工具集群102包含真空组合件116。在另一实施例中，沉积工具104、112及干涉仪工具110设置于工具集群102的真空组合件116内。在另一实施例中，干涉仪工具110在不破坏在沉积工艺之间通过真空组合件116产生的真空的情况下在通过沉积工具104、112的层沉积之间获得样本106的一或多个测量。
举例来说，在层沉积之间获得一或多个测量可允许在通过沉积工具104、112的后续沉积中调整及/或补偿经沉积层中的不一致性。在此方面，可通过(例如，在前馈环路或反馈环路中)调整经沉积层在后续样本106上的后续沉积步骤及/或经由相同样本106上的后续沉积步骤补偿来减小整体应力及促进样本106的均匀度，而在样本106中减小不一致性。
通过另一实例，获得一或多个测量可允许由沉积于样本106的后侧上的膜层引起的所产生的膜应力的量化，这是因为样本106可归因于样本106的前侧与后侧之间的应力不平衡而弯曲及/或翘曲。在此方面，可通过(例如，在前馈环路或反馈环路中)调整经沉积层在后续样本106上的后续沉积步骤及/或经由相同样本106上的后续沉积步骤补偿来特征化及减小所述膜应力。
在本文中应注意，工具集群102并不限于仅包含沉积工具104、干涉仪工具110及沉积工具112。举例来说，工具集群102可包含在工具集群102中的沉积工具104之前的一或多个沉积工具及/或一或多个干涉仪工具。通过另一实例，工具集群102可包含在工具集群102中的沉积工具112之后的一或多个沉积工具及/或一或多个干涉仪工具。通过另一实例，工具集群102可包含干涉仪工具110及仅包含沉积工具104抑或沉积工具112。因此，上文描述不应解释为限制本发明的范围而仅为说明。
沉积工具104、112可包含所属领域中已知的任何沉积工艺工具。举例来说，沉积工具104、112可包含(但不限于)膜沉积(例如，化学汽相沉积(CVD))工具。在另一实施例中，沉积工具104、112基于操作配方将材料层沉积于样本106上。在另一实施例中，如本文中进一步详细描述，可在前馈环路或反馈环路中基于经由干涉仪工具110获得的已沉积层的一或多个测量及/或基于经由控制器的一或多个经估计误差预测过程来调整所述操作配方及/或沉积工具104、112。
在本文中应注意，系统100可包含所属领域中已知的任何制造工艺工具来代替沉积工具104、112。举例来说，系统100可包含(但不限于)：光刻工艺工具、化学机械抛光(CMP)工艺工具、蚀刻工艺工具及/或离子植入工艺工具。因此，沉积工具104、112的描述并不希望以任何方式限制本发明，且上文描述不应解释为限制本发明的范围而仅为说明。
干涉仪工具110可包含所属领域中已知的任何干涉仪工具。举例来说，干涉仪工具110可经配置以测量样本106的任何数目个空间特性，包含(但不限于)：样本106的平坦度、形状变化、厚度变化及/或任何其它空间参数变化。在本文中应注意，样本106的所述空间特性可与样本106的晶片几何形状有关，且可另外由平面外变形(OPD)表示。将晶片几何形状度量用于叠加及半导体工艺控制的描述描述于在2016年5月31日发布的第9,354,526号美国专利，其全文并入本文中。此外，将晶片几何形状度量用于叠加及半导体工艺控制的描述描述于在2016年12月22日发表的第2016/0372353号美国专利公开案，其全文并入本文中。
通过另一实例，干涉仪工具110可包含(但不限于)双波长双干涉仪。例如，所述双波长双干涉仪可包含(但不限于)双波长双菲佐(Fizeau)干涉仪(DWDFI)。通过另一实例，干涉仪工具110可经调适以对样本106执行经图案化晶片几何形状(PWG)测量，借此通过将样本106的不同区域的测量结果拼接在一起来扩展通过干涉仪工具110测量的样本斜率(例如，晶片斜率)的动态范围。
双波长双干涉仪的描述描述于在2005年1月25日发布的第6,847,458号美国专利，其全文以引用的方式并入本文中。此外，双波长双干涉仪的描述描述于在2011年11月29日发布的第8,068,234号美国专利，其全文以引用的方式并入本文中。此外，双波长双干涉仪的描述描述于在2014年10月2日发表的第2014/0293291号美国专利公开案，其全文以引用的方式并入本文中。此外，用于测量高斜率样本的形状及厚度的双波长双干涉仪的描述描述于在2010年12月7日发布的第7,847,954号美国专利，其全文以引用的方式并入本文中。
在本文中应注意，干涉仪工具110可包含(但不限于)来自由加利福尼亚州苗必达市(Milpitas,CA)的科磊公司(KLA-Tencor)生产的WaferSight计量系统生产线的晶片维度几何形状工具。此外在本文中应注意，可将本发明扩展到经配置以将波长可调谐照明源用于相移的任何相移干涉测量系统。
在本文中应注意，系统100可包含所属领域中已知的任何检验工具或重检工具来代替干涉仪工具110。举例来说，系统100可包含(但不限于)电子束检验子系统或重检子系统(例如，扫描电子显微镜(SEM)系统)。通过另一实例，系统100可包含(但不限于)光学检验子系统。举例来说，所述光学检验子系统可包含能够产生表示样本106的电气意图的一或多个高分辨率图像的光学检验子系统。此外，所述光学检验子系统可包含宽带检验子系统，其包含(但不限于)基于激光持续等离子(LSP)的检验子系统。此外，光学检验子系统可包含窄带检验子系统，例如(但不限于)激光扫描检验子系统。此外，光学检验子系统可包含(但不限于)明场成像工具或暗场成像工具。在本文中应注意，系统100可包含经配置以收集及分析从样本106的表面反射、散射、衍射及/或辐射的照明的任何光学系统。在一般意义上，尽管本文未展示，但系统100可包含适用于检验一或多个晶片、光罩或光掩模的任何检验系统。因此，干涉仪工具110的以下描述并不希望以任何方式限制本发明，且上文描述不应解释为限制本发明的范围而仅为说明。
样本106可包含适于检验及/或重检的任何样本。在一个实施例中，样本106包含半导体晶片。如贯穿本发明所使用，术语“晶片”是指由半导体及/或非半导体材料形成的衬底。例如，在半导体材料的情况中，晶片可由(但不限于)单晶硅、砷化镓及/或磷化铟形成。在另一实施例中，样本106包含光掩模/光罩。因而，术语晶片及术语样本在本发明中可交换使用。因此，上文描述不应解释为限制本发明的范围而仅为说明。
虽然本文描述的制造、测量及误差预测技术主要涉及作为半导体晶片的样本106，但应理解，所述技术还可应用于其它类型的薄抛光板。举例来说，所述一或多个薄抛光板可包含(但不限于)一或多个磁盘衬底、一或多个量规或类似物。因而，术语晶片及术语薄抛光板在本发明中可交换使用。因此，上文描述不应解释为限制本发明的范围而仅为说明。
在另一实施例中，其中样本106是晶片，晶片106是使用一或多个晶片设计数据集来制造。在另一实施例中，所述晶片设计数据集包含一或多组层。举例来说，此类层可包含(但不限于)：抗蚀剂、电介质材料、导电材料及半导电材料。所属领域中已知许多不同类型的此类层，且如本文中所使用的术语晶片希望涵盖其上可形成所有类型的此类层的晶片。通过另一实例，形成于所述晶片上的层可在所述晶片内重复一或多次。此类材料层的形成及处理可最终导致成品装置。许多不同类型的装置可形成于晶片上，且如本文中所使用的术语晶片希望涵盖其上制造所属领域中已知的任何类型的装置的晶片。
样本载台108、114可包含电子束显微术的领域中已知的任何适当机械及/或机器人组合件。在一个实施例中，样本载台108、114为可致动载台。举例来说，样本载台108、114可包含(但不限于)适用于沿着一或多个线性方向(例如，x方向、y方向及/或z方向)可选择性平移样本106的一或多个平移载台。通过另一实例，样本载台108、114可包含(但不限于)适用于沿着旋转方向使样本106选择性旋转的一或多个旋转载台。通过另一实例，样本载台108、114可包含(但不限于)适用于沿着线性方向可选择性平移半导体装置及/或沿着旋转方向使样本106旋转的旋转载台及平移载台。通过另一实例，样本载台108、114可经配置以平移或旋转样本106以用于根据所选择的检验或计量算法(其若干者在所属领域中已知)定位、聚焦及/或扫描。
图2A到2C大体上说明根据本发明的一或多个实施例的用于在晶片沉积期间工艺引起的变形预测的系统100的干涉仪工具110。
在一个实施例中，干涉仪工具110包含双波长双干涉仪200。在另一实施例中，双波长双干涉仪200包含干涉仪202a及干涉仪202b。在另一实施例中，双波长双干涉仪200包含照明源或照明器204。
照明器204可包含所属领域中已知的任何照明源。举例来说，照明器204可包含(但不限于)宽带光源(例如，氙气灯)或窄带光源(例如，激光)。通过另一实例，照明源可经配置以产生EUV光。例如，所述EUV光源可包含经配置以产生EUV范围中的光的放电产生的等离子(DPP)光源或激光产生的等离子体(LPP)光源。
在另一实施例中，照明器204产生光(例如，照明光束)及经由第一光通道或第二光通道将所述光引导到干涉仪202a或202b的偏光光束分离器210a或210b，其中所述第一光通道或所述第二光通道包含光纤206a或206b及干涉仪输入端208a或208b。在另一实施例中，所述偏光光束分离器210a、210b将经接收光的部分引导到一个四分之一波板212a或212b。举例来说，穿过偏光光束分离器210a、210b及穿过所述四分之一波板212a、212b的光可经圆形偏光。在另一实施例中，通过四分之一波板212a、212b引导光穿过透镜214a或214b。举例来说，透镜214a、214b可经配置以将光准直成具有大于样本106的直径的直径的光束。在另一实施例中，通过透镜214a、214b引导光穿过参考平面216a或216b。举例来说，参考平面216a、216b可基本上平行。在另一实施例中，参考平面216a、216b包含表面218a或218b。
在本文中应注意，干涉仪202a、202b可包含一或多个额外光学元件，其包含适用于聚焦、抑制、提取由照明器204产生的光及/或将所述光朝向样本106引导的所属领域中已知的任何光学元件。
在另一实施例中，样本106是定位于由表面218a、218b界定的空腔220内。在另一实施例中，使光的部分透射穿过参考平面216a、216b且将其引导到样本106的表面222a或222b上。在另一实施例中，使光的部分透射穿过参考平面216a、216b且将其引导到与透射参考平面216a、216b相对定位的参考平面216a、216b上。
现参考图2B及2C，说明根据本发明的一或多个实施例的干涉仪工具110的空腔220。
在一个实施例中，空腔220包含用以将样本106固持于参考平面216a、216b的表面218a、218b之间的一或多个点接触装置。在另一实施例中，干涉仪工具110将参考平面216a、216b用作干涉仪202a、202b的参考表面以分析与样本106相关联的一或多个参数及其与参考平面216a、216b的空间关系。用于(例如，通过分析与样本106相关联的一或多个参数及其与参考平面216a、216b的空间关系)测量晶片的膜厚度分布的系统及方法的开发及使用的描述描述于2017年6月14日申请的第15/622,629号美国专利申请案，其全文并入本文中。
在另一实施例中，如图2B中所说明，一或多个点接触装置将样本106固持于参考平面216a、216b的表面218a、218b之间的空腔220内的基本上垂直位置中。在此方面，在获得样本106的一或多个测量时样本106的平面翘曲可能是明显的，这是与当将样本106夹持于基本上水平位置中(例如，安装于沉积工具104、112的样本载台108、114上)时相反，后者情况可用于减小、移除及/或消除所述翘曲。
在另一实施例中，如图2C中所说明，一或多个点接触装置将样本106固持于参考平面216a、216b的表面218a、218b之间的空腔220内的基本上水平位置中。在另一实施例中，样本106如果被固持于基本上水平位置中那么经历重力下陷。举例来说，裸样本106可经历在其被固持于基本上水平位置中而非基本上垂直位置中时可测量的重力下陷。然而，在本文中应注意，重力下陷对沉积及/或制造误差的贡献可远小于由裸样本106上的经沉积层的膜应力引起的翘曲的贡献。在此方面，在包含一或多个经沉积层的样本106上测量的误差可基本上不受样本106在空腔220内的定向影响。
尽管图2A的实施例涉及如图2B中所说明的垂直空腔220，但在本文中应注意双波长双干涉仪200可包含形成图2C中的基本上水平空腔220所需的一或多个额外光学器件。因此，上文描述不应解释为限制本发明的范围而仅为说明。
再次参考图2A，在一个实施例中，双波长双干涉仪200检测样本106的表面222a、222b上的一或多个缺陷。为本发明的目的，缺陷可被分类为空隙、短路、颗粒、残余物、浮垢、叠加误差、平面内变形、平面外变形或所属领域中已知的任何其它缺陷。
在另一实施例中，双波长双干涉仪200经由检测器226a或226b检测样本106上的一或多个缺陷。检测器226a、226b可为所属领域中已知的任何检测器。举例来说，所述一或多个检测器可包含(但不限于)：一或多个光电倍增管(PMT)、一或多个电荷耦合装置(CCD)、一或多个延时积分(TDI)相机或类似物。
在另一实施例中，样本106反射、散射、衍射及/或辐射光(例如，照明光束)。在另一实施例中，检测器226a、226b响应于由参考平面216a、216b引导的光而检测从样本106的对应表面222a、222b反射、散射、衍射及/或辐射的光的若干部分。在另一实施例中，检测器226a、226b响应于从与透射参考平面216a、216b相对定位的参考平面216a、216b引导的经准直光束而检测透射穿过参考平面216a、216b的对应表面218a、218b的光的若干部分。
在另一实施例中，经由透镜224a或224b将从样本106的表面222a、222b反射的光及/或透射穿过参考平面216a、216b的对应表面218a、218b的光引导到检测器226a、226b。举例来说，透镜224a、224b可定位于透镜214a、214b与检测器226a、226b之间，在距透镜214a、214b大于、小于或等于透镜214a、214b的焦距的距离处。
在本文中应注意，干涉仪202a、202b可包含一或多个额外光学元件，其包含适用于聚焦、抑制、提取由照明器204产生的光及/或将所述光朝向检测器226a、226b引导的所属领域中已知的任何光学元件。
在另一实施例中，干涉仪工具110包含一或多个控制器230。在另一实施例中，控制器230包含一或多个处理器232及存储器234。在另一实施例中，存储器234存储一或多个程序指令集236。在另一实施例中，一或多个程序指令集236经配置以使一或多个处理器232执行贯穿本发明所描述的一或多个过程步骤中的任一者。
在另一实施例中，一或多个控制器230经由一或多个处理器232执行来自存储于存储器234上的程序指令236的一或多个测量算法及/或建模过程。在另一实施例中，所述测量算法及/或建模过程基于样本106的一或多个所获得的测量来确定样本106的一或多个空间特性。在本文中应注意，可运用干涉仪工具110的一或多个控制器230实施用于运用所属领域中已知的相移干涉测量系统确定样本的空间特性的任何测量算法及/或建模过程。举例来说，所述测量算法可基于由干涉仪工具110测量的样本106的一或多个平面外变形(OPD)来估计夹持于沉积工具104、112中的样本106的平面内变形(IPD)。
用于获得膜应力及衬底曲率测量的方法的描述描述于弗罗因德L.B.(Freund,L.B.)及S.苏雷什(S.Suresh)的《薄膜材料：应力、缺陷形成及表面演进》(Thin FilmMaterials:Stress,Defect Formation and Surface Evolution)，剑桥，剑桥大学出版社(Cambridge，Cambridge University Press)，2004年。此外，用以确定半导体装置中的晶片几何形状的变化与叠加误差之间的关系的基于有限元(FE)模型的变形预测的开发及使用的描述描述于特纳(Turner)等人的《通过高分辨率晶片几何形状测量监测工艺引起的叠加误差》(Monitoring Process-Induced Overlay Errors through High-Resolution WaferGeometry Measurements)”，国际光学工程学会学报(Proc.SPIE)9050，“用于光刻XXVIII的计量、检验及工艺控制(Metrology,Inspection,and Process Control forMicrolithography XXVIII)”，905013(2014年4月2日)，其全文并入本文中。此外，将预测建模用于IPD的描述描述于2015年7月21日发布的第9,087,176号美国专利，其全文并入本文中。此外，使用基于FE模型的预测来模拟IPD的描述描述于2016年8月30日发布的第9,430,593号美国专利，其全文并入本文中。此外，使用基于FE模型的预测来模拟IPD的描述描述于2016年9月29日发布的第2016/0283625号美国专利公开案，其全文并入本文中。此外，使用FE模型来从平面外变形(OPD)确定平面内变形(IPD)的描述描述于2015年4月30日发表的第2015/0120216号美国专利公开案，其全文并入本文中。
在另一实施例中，控制器230是可操作地耦合到系统100的一或多个组件。举例来说，控制器230可能可操作地耦合到干涉仪202a、202b的检测器226a、226b；沉积工具104；沉积工具112；及/或用户接口。在此方面，控制器230可引导系统100的组件中的任一者及/或系统100的工具集群102的工具104、110、112的任何组件执行贯穿本发明描述的各种功能中的任一者或多者。
控制器230可经配置以经由可包含有线及/或无线部分的传输媒体从其它系统或系统100的子系统接收及/或获取数据或信息(例如，来自干涉仪202a、202b的检测器226a、226b；沉积工具104；沉积工具112；及/或用户接口的一或多个信息集)。此外，控制器230可经配置以由可包含有线及/或无线部分的传输媒体将数据或信息(例如，本文中所揭示的发明概念的一或多个程序的输出)传输到一或多个系统或系统100的子系统(例如，来自干涉仪202a、202b的检测器226a、226b；沉积工具104；沉积工具112；及/或用户接口的一或多个信息集)。在此方面，所述传输媒体可用作控制器与系统100的其它子系统之间的数据链路。此外，控制器230可经配置以经由传输媒体(例如，网络连接)将数据发送到外部系统。
一或多个处理器232可包含所属领域中已知的任一个或多个处理元件。在此意义上，一或多个处理器232可包含经配置以执行算法及/或程序指令的任何微处理器装置。举例来说，一或多个处理器232可由桌上型计算机、大型计算机系统、工作站、图像计算机、并行处理器、手持式计算机(例如，平板计算机、智能电话或平板手机)或其它计算机系统(例如，网络计算机)组成。一般来说，术语“处理器”可经广泛定义以涵盖具有一或多个处理元件的任何装置，所述一或多个处理元件执行来自非暂时性存储器媒体(例如，存储器234)的一或多个程序指令集236。此外，系统100的不同子系统(例如，来自干涉仪202a、202b的检测器226a、226b；沉积工具104；沉积工具112；及/或用户接口的一或多个信息集)可包含适于进行贯穿本发明描述的步骤的至少一部分的处理器或逻辑元件。因此，上文描述不应解释为限制本发明而仅为说明。
存储器234可包含适于存储可由相关联的一或多个处理器232执行的一或多个程序指令集236的所属领域中已知的任何存储媒体。举例来说，存储器234可包含非暂时性存储器媒体。例如，存储器234可包含(但不限于)只读存储器、随机存取存储器、磁性或光学存储器装置(例如，磁盘)、磁带、固态驱动器及类似物。存储器234可经配置以提供显示信息到用户接口的显示器装置。此外，存储器234可经配置以存储来自用户接口的用户输入装置的用户输入信息。存储器234可与一或多个处理器232一起被容纳于共同控制器230外壳中。替代性地或此外，存储器234可相对于处理器232及/或控制器230的空间位置而远距离定位。例如，一或多个处理器232及/或控制器230可存取可通过网络(例如，因特网、内部网络及类似物)存取的远程存储器234(例如，服务器)。
在一个实施例中，干涉仪工具110包含用户接口。在另一实施例中，用户接口包含显示器。在另一实施例中，用户接口包含用户输入装置。在另一实施例中，显示器装置耦合到用户输入装置。举例来说，显示器装置可通过可包含有线及/或无线部分的传输媒体耦合到用户输入装置。
显示器装置可包含所属领域中已知的任何显示器装置。举例来说，显示器装置可包含(但不限于)液晶显示器(LCD)。通过另一实例，显示器装置可包含(但不限于)基于有机发光二极管(OLED)的显示器。通过另一实例，显示器装置可包含(但不限于)CRT显示器。所属领域的技术人员应认识多种显示器装置可适于本发明中的实施方案且显示器装置的特定选择可取决于多种因素，包含(但不限于)形状因子、成本及类似物。在一般意义上，能够与用户输入装置(例如，触摸屏、边框安装接口、键盘、鼠标、触摸板及类似物)集成的任何显示器装置适用于本发明中的实施方案。
用户输入装置可包含所属领域中已知的任何用户输入装置。举例来说，用户输入装置可包含(但不限于)：键盘、小键盘、触摸屏、控制杆、旋钮、滚轮、跟踪球、开关、拨盘、滑杆、卷杆、滑件、握把、触摸垫、踏板、方向盘、操纵杆、边框输入装置或类似物。在触摸屏接口的情况中，所属领域的技术人员应认识，大量触摸屏接口可适用于本发明中的实施方案。例如，显示器装置可与触摸屏接口(例如(但不限于)电容性触摸屏、电阻性触摸屏、基于表面声音的触摸屏、基于红外线的触摸屏或类似物)集成。在一般意义上，能够与显示器装置的显示部分集成的任何触摸屏接口适用于本发明中的实施方案。在另一实施例中，用户输入装置可包含(但不限于)边框安装接口。
图3说明根据本发明的一或多个实施例的膜/涂层沉积工艺300的概念图。
在一个实施例中，经由沉积工具104将层302沉积于样本106的表面(例如，侧面)上。举例来说，层302可沉积于样本106的前侧或后侧上。在另一实施例中，将样本106传递到干涉仪工具110。举例来说，可在不破坏在如通过沉积工具104、112执行的沉积步骤之间由工具集群102的真空组合件116产生的真空的情况下将样本106传递到干涉仪工具110及/或从干涉仪工具110传递样本106。
在另一实施例中，干涉仪工具110获得样本106的一或多个测量304。举例来说，样本106的一或多个测量304可包含一或多个OPD(例如，晶片几何形状变化)，其包含(但不限于)：一或多个形状变化、一或多个厚度变化、一或多个平坦度变化、一或多个翘曲误差、一或多个弯曲误差或类似物。晶片几何形状变化的描述描述于第9,354,526号美国专利及第2016/0372353号美国专利公开案，每一者的全文先前已并入本文中。
在另一实施例中，干涉仪工具110的控制器230基于一或多个测量304估计一或多个IPD 306。举例来说，可经由一或多个数学算法及/或一或多个建模过程(例如，有限元建模)从一或多个OPD估计一或多个IPD 306。获得膜应力及衬底曲率测量的描述描述于弗罗因德(Freund)等人的“《薄膜材料：应力、缺陷形成及表面演进》(Thin Film Materials:Stress,Defect Formation and Surface Evolution)，其全文先前已以引用的方式并入本文中。晶片IPD及OPD以及基于经测量晶片OPD估计晶片IPD的过程的描述描述于特纳(Turner)等人的《通过高分辨率晶片几何形状测量监测工艺引起的叠加误差》(MonitoringProcess-Induced Overlay Errors through High-Resolution Wafer GeometryMeasurements)”；第9,807,176号美国专利；第9,430,593号美国专利；第2016/0283625号美国专利公开案；及第2015/0120216号美国专利公开案，每一者的全文先前已以引用的方式并入本文中。
在另一实施例中，从一或多个经估计IPD 306确定一或多个可校正项308。举例来说，可由控制器230确定一或多个可校正项308。通过另一实例，一或多个可校正项308可包含响应于样本106内的经估计一或多个IPD 306的一或多个调整及/或补偿。
在另一实施例中，将一或多个可校正项308传递到沉积工具，其中可基于一或多个可校正项308来调整所述沉积工具的层沉积工艺。举例来说，可经由前馈环路将一或多个可校正项308传递到沉积工具104，其中沉积工具104调整层302在后续样本106上的沉积。通过另一实例，可经由反馈环路将一或多个可校正项308传递到沉积工具112，其中沉积工具112调整后续层在经测量样本106上的沉积。例如，沉积工具112可调整层310在层302上的沉积或层312在样本106的与样本106的包含层302的表面相对的表面上的沉积。在此方面，可在后续样本上调整及减少层302中的误差及/或在后续层中补偿所述误差。
在另一实施例中，其中样本106包含前侧层302及后侧层312，将干涉仪工具110与沉积工具104、112一起集成到工具集群102中允许分别获得层302及/或层312的测量。在本文中应注意，一起测量前侧层302及后侧层312可引起其中前侧层302及后侧层312中的应力基本上消除，从而导致无(或可忽略的)经观察的OPD的测量。相比之下，分别测量前侧层302及/或后侧层312可导致由每一相应层302、312引起的膜应力的相异特性化。
图4说明根据本发明的一或多个实施例的用于在晶片沉积期间工艺引起的变形预测的系统400的框图。在本文中应注意，关于系统100的实施例可另外关于系统400。因此，上文描述不应解释为限制本发明而仅为说明。
在一个实施例中，系统400包含工具集群102。在另一实施例中，工具集群102包含沉积工具104、干涉仪工具110、沉积工具112及/或真空组合件116中的一或多者。在另一实施例中，系统400包含通信地耦合到沉积工具104、干涉仪工具110及/或沉积工具112中的一或多者的控制器402。在另一实施例中，控制器402包含一或多个处理器404及存储器406。在另一实施例中，存储器406存储一或多个程序指令集408。在另一实施例中，一或多个程序指令集408经配置以使一或多个处理器404执行贯穿本发明所描述的一或多个过程步骤中的任一者。
在另一实施例中，用户接口通信地耦合到控制器402。在另一实施例中，所述用户接口包含显示器。在另一实施例中，所述用户接口包含用户输入装置。
在本文中应注意，关于控制器230、一或多个处理器232、存储器234、程序指令236及/或通信地耦合到控制器230的用户接口的实施例可另外关于控制器402、一或多个处理器404、存储器406、程序指令408及/或通信地耦合到控制器402的用户接口。因此，上文描述不应解释为限制本发明而仅为说明。
在本文中应注意，控制器230与控制器402可为系统400的分离组件或单个组件。因此，上文描述不应解释为限制本发明而仅为说明。
图5说明根据本发明的一或多个实施例的用于在晶片沉积期间工艺引起的变形预测的方法500的过程流程图。在本文中应注意，可由系统100、400全部或部分实施方法500的步骤。然而，应认识，方法500并不限于系统100、400，因为额外或替代系统级实施例可执行方法500的全部或部分步骤。
在步骤502中，经由第一沉积工具将层沉积于晶片上。在一个实施例中，沉积工具104将层302沉积于晶片106上。举例来说，可将层302沉积于晶片106的前侧或后侧上。
在步骤504中，经由干涉仪工具获得包含晶片的一或多个OPD的一或多个测量。在另一实施例中，将具有层302的晶片106从沉积工具104传递到干涉仪工具110。举例来说，可在不破坏由工具集群102的真空组合件116产生的真空的情况下传递晶片106。在另一实施例中，干涉仪工具110获得晶片106的一或多个测量。举例来说，所述一或多个测量可包含晶片106上的层302的一或多个OPD(例如，晶片几何形状变化)，所述一或多个OPD包含(但不限于)：一或多个形状变化、一或多个厚度变化、一或多个平坦度变化或类似物。晶片几何形状变化的描述描述于第9,354,526号美国专利及第2016/0372353号美国专利公开案，每一者的全文先前已并入本文中。
在步骤506中，经由干涉仪工具基于一或多个OPD估计晶片的一或多个IPD。在一个实施例中，干涉仪工具110的控制器230估计晶片106上的层302的一或多个IPD。例如，经由一或多个数学算法及/或一或多个建模过程(例如，有限元建模)基于沉积于晶片106上的层302的一或多个OPD来估计所述一或多个IPD。获得膜应力及衬底曲率测量的描述描述于弗罗因德(Freund)等人的“《薄膜材料：应力、缺陷形成及表面演进》(Thin Film Materials:Stress,Defect Formation and Surface Evolution)，其全文先前已以引用的方式并入本文中。晶片IPD及OPD以及基于经测量晶片OPD估计晶片IPD的过程的描述描述于特纳(Turner)等人的《通过高分辨率晶片几何形状测量监测工艺引起的叠加误差》(MonitoringProcess-Induced Overlay Errors through High-Resolution Wafer GeometryMeasurements)；第9,807,176号美国专利；第9,430,593号美国专利；第2016/0283625号美国专利公开案；及第2015/0120216号美国专利公开案，每一者的全文先前已以引用的方式并入本文中。
在步骤508中，经由干涉仪工具确定用于晶片的一或多个可校正项。在一个实施例中，干涉仪工具110的控制器230基于晶片106上的层302的经估计一或多个IPD确定所述一或多个可校正项。
在步骤510中，提供一或多个可校正项以调整第一沉积工具或第二沉积工具。在一个实施例中，经由前馈环路将一或多个可校正项提供到沉积工具104。在另一实施例中，经由反馈环路将一或多个可校正项提供到沉积工具112。
在步骤512中，经由第一沉积工具将层沉积于第二晶片上。在一个实施例中，基于由干涉仪工具110的控制器230提供的一或多个可校正项调整沉积工具104以减少在沉积期间所产生的层302中的误差。举例来说，可根据基于经由干涉仪工具110在样本106中测量的一或多个OPD的估计来调整沉积工具104以减少层302中的一或多个经预测IPD误差。
在步骤514中，经由第二沉积工具将第二层沉积于晶片上。在一个实施例中，基于由干涉仪工具110的控制器230提供的一或多个可校正项调整沉积工具112以补偿在层310或层312的沉积期间层302中的误差。举例来说，可根据基于经由干涉仪工具110在样本106中测量的一或多个OPD的估计来调整沉积工具112以补偿层302中的一或多个经预测IPD误差。
本发明的优点包含半导体制造系统，其包含一或多个沉积工具及一或多个干涉仪工具。本发明的优点还包含在不破坏所述半导体制造系统的真空的情况下在沉积步骤之间测量沉积于半导体晶片上的层。本发明的优点还包含基于所述半导体晶片的经测量层中的误差(例如，OPD)估计所述半导体晶片的工艺引起的变形(例如，预测IPD)。本发明的额外优点包含基于所述经估计工艺引起的变形确定一或多个可校正项。本发明的优点还包含经由前馈环路及/或反馈环路提供所述一或多个可校正项以调整沉积工具的制造配方。
所属领域的技术人员将认识，为概念上清楚起见，本文中所描述的组件(例如，操作)、装置、对象及伴随其的论述用作实例且预期各种配置修改。因此，如本文中所使用，所陈述的特定范例及随附论述希望表示其的更一般类别。一般来说，使用任何特定范例希望表示其类别，且不包含特定组件(例如，操作)、装置及对象不应视为限制性。
有关本文中的基本上任何多个及/或单数个术语的使用，所属领域的技术人员可根据上下文及/或应用适当地从复数转化为单数及/或从单数转化为复数。为清楚起见在本文中并未明确陈述各种单数/复数排列。
本文中所描述的标的物有时说明含在不同其它组件内或与不同其它组件连接的不同组件。应理解，此类经描绘架构仅为示范性的，且实际上可实施实现相同功能性的许多其它架构。在概念意义上，实现相同功能性的组件的任何布置有效地“相关联”，使得实现所要功能性。因此，本文中经组合以实现特定功能性的任何两个组件可被视为彼此“相关联”，使得不考虑架构或中间组件而实现所要功能性。同样地，如此相关联的任何两个组件也可被视为彼此“可操作地连接”或“可操作地耦合”以实现所要功能性，且能够如此相关联的任何两个组件也可被视为彼此“可操作地可耦合”以实现所要功能性。可操作地可耦合的特定实例包含(但不限于)：物理可相配及/或物理交互的组件、及/或无线可交互及/或无线交互的组件、及/或逻辑交互及/或逻辑可交互的组件。
在一些例子中，一或多个组件可在本文中被称为“经配置以”、“可配置以”、“可操作/操作以”、“经调适/可调适”、“能够”、“可符合/经符合以”等。所属领域的技术人员将认识，除非上下文另有要求，否则此类术语(例如，“经配置以”)可大体上涵盖有源状态组件及/或非有源状态组件及/或备用状态组件。
虽然已展示及描述本文中所描述的本发明标的物的特定方面，但所属领域的技术人员将明白，基于本文中的教示，可在不脱离本文中所描述的标的物及其更广泛方面的情况下做出改变及修改，且因此所附权利要求书将在其范围内涵盖如在本文中所描述的标的物的真实精神及范围内的全部此类改变及修改。技术人员将理解，一般来说，本文中且尤其在所附权利要求书(例如，所附权利要求书的主体)中所使用的术语大体上希望作为“开放式”术语(例如，术语“包含”应解释为“包含(但不限于)”，术语“具有”应解释为“至少具有”，术语“包含”应解释为“包含(但不限于)”等)。技术人员将进一步理解，如果希望介绍特定数目个权利要求叙述，那么此意图将明确地叙述于权利要求书中，且在无此叙述的情况下此意图不存在。举例来说，作为对理解的帮助，以下所附权利要求书可含有介绍性词组“至少一个”及“一或多个”的使用以介绍权利要求叙述。然而，使用此类词组不应解释为暗示由不定冠词“一”或“一个”的权利要求叙述的介绍将含有此经介绍权利要求叙述的任何特定权利要求限于仅含有此叙述的权利要求，即使当相同权利要求包含介绍性词组“一或多个”或“至少一个”及不定冠词(例如“一”或“一个”(例如，“一”及/或“一个”应通常解释为意味着“至少一个”或“一或多个”)；用于介绍权利要求叙述的定冠词的使用情况也如此。此外，即使明确叙述特定数目个经介绍权利要求叙述，所属领域的技术人员也将认识，此叙述应通常被解释为意味着至少经叙述的数目(例如，不具有其它修饰语的“两个叙述”的裸叙述通常意味着至少两个叙述或两个或两个以上叙述)。此外，在其中使用类似于“A、B及C中的至少一者等”的惯例的所述例子中，一般来说此构造是希望所属领域的技术人员将理解所述惯例(例如，“具有A、B及C中的至少一者的系统”将包含(但不限于)仅具有A、仅具有B、仅具有C、具有A及B一起、具有A及C一起、具有B及C一起及/或具有A、B及C一起等的系统)的意义上。在其中使用类似于“A、B或C等中的至少一者”的惯例的所述例子中，一般来说此构造是希望所属领域的技术人员将理解所述惯例(例如，“具有A、B或C中的至少一者的系统”将包含(但不限于)仅具有A、仅具有B、仅具有C、具有A及B一起、具有A及C一起、具有B及C一起及/或具有A、B及C一起等的系统)的意义上。技术人员将进一步理解，除非上下文另有明确规定，否则通常呈现两个或两个以上替代术语的反意连接词及/或词组(不管在描述、权利要求或图式中)应被理解为预期包含术语中的一者、术语中的任一者或两个术语的可能性。例如，词组“A或B”通常将被理解为包含“A”或“B”或“A及B”的可能性。
有关所附权利要求书，所属领域的技术人员将了解其中所叙述的操作大体上可以任何顺序执行。而且，尽管以序列呈现各种操作流程，但应理解，可以除所说明的所述顺序之外的其它顺序执行各种操作或可同时执行各种操作。除非上下文另有明确规定，否则此类替代排序的实例可包含重叠、交错、间断、重新排序、递增、预备、补充、同时、反向或其它变体排序。此外，除非上下文另有明确规定，否则如“响应于”、“与…有关”或其它过去时形容词的术语通常并不希望排除此类变体。
尽管已说明本发明的特定实施例，但应明白所属领域的技术人员可在不脱离前述揭示内容的范围及精神的情况下做出本发明的各种修改及实施例。据信，将通过前文描述理解本发明及许多其伴随优点，且将明白，可在不脱离所揭示的标的物或不牺牲全部其材料优点的情况下作出组件的形式、构造及布置上的各种改变。所描述的形式仅为说明性的且以下权利要求的意图是涵盖及包含此类改变。因此，本发明的范围应仅受所附权利要求限制。

Claims (16)

1.一种用于工艺引起的变形的预测的系统，其包括：
工具集群，所述工具集群包括：
第一沉积工具，其经配置以将第一层沉积于晶片上；
干涉仪工具，其经配置以获得所述晶片的一或多个测量，其中所述一或多个测量包含所述晶片的一或多个平面外变形OPD测量；
第二沉积工具，其经配置以将第二层沉积于所述晶片上；及
真空组合件，
其中基于所述一或多个测量确定经配置以调整所述第一沉积工具或所述第二沉积工具中的至少一者的一或多个可校正项，
其中在不破坏由所述真空组合件产生的真空的情况下在所述第一层的所述沉积与所述第二层的所述沉积之间获得所述一或多个测量。
2.根据权利要求1所述的系统，其中所述干涉仪工具包括双波长双干涉仪。
3.根据权利要求2所述的系统，其中所述双波长双干涉仪通过照明所述晶片的一或多个表面来获得所述一或多个测量。
4.根据权利要求3所述的系统，其中所述双波长双干涉仪将所述晶片固持于一组基本上平行的参考平面之间的空腔内。
5.根据权利要求4所述的系统，其中所述双波长双干涉仪将所述晶片以基本上垂直定向固持于一组基本上平行的参考平面之间的空腔内。
6.根据权利要求4所述的系统，其中所述双波长双干涉仪将所述晶片以基本上水平定向固持于一组基本上平行的参考平面之间的空腔内。
7.根据权利要求2所述的系统，其中所述双波长双干涉仪包含控制器，其中所述控制器包含一或多个处理器，其中所述控制器包含经配置以存储一或多个程序指令集的存储器，其中所述一或多个处理器经配置以执行所述一或多个程序指令集。
8.根据权利要求7所述的系统，其中所述控制器基于所述晶片的所述一或多个OPD估计所述晶片的一或多个平面内变形IPD。
9.根据权利要求8所述的系统，其中所述控制器基于所述晶片的经估计一或多个IPD确定经配置以调整所述第一沉积工具或所述第二沉积工具中的至少一者的所述一或多个可校正项。
10.根据权利要求9所述的系统，其中所述控制器经由前馈环路提供所述一或多个可校正项以调整所述第一沉积工具。
11.根据权利要求10所述的系统，其中在将所述第一层沉积于第二晶片上之前可基于经提供的一或多个可校正项调整对应于所述第一层的所述第一沉积工具的沉积配方。
12.根据权利要求11所述的系统，其中所述调整对应于所述第一层的所述沉积配方在所述第一层沉积于所述第二晶片上期间减少由所述第一沉积工具沉积的所述第一层中的一或多个误差。
13.根据权利要求9所述的系统，其中所述控制器经由反馈环路提供所述一或多个可校正项以调整所述第二沉积工具。
14.根据权利要求13所述的系统，其中在将第二层沉积于所述晶片上之前可基于经提供的一或多个可校正项调整对应于所述第二层的所述第二沉积工具的沉积配方。
15.根据权利要求14所述的系统，其中所述调整对应于所述第二层的所述沉积配方在所述第二层沉积于所述晶片上期间补偿由所述第一沉积工具沉积的所述第一层中的一或多个误差。
16.根据权利要求1所述的系统，其进一步包括：
控制器，其中所述控制器包含一或多个处理器，其中所述控制器包含经配置以存储一或多个程序指令集的存储器，其中所述一或多个处理器经配置以执行所述一或多个程序指令集，
其中所述控制器通信地耦合到所述第一沉积工具、所述干涉仪工具或所述第二沉积工具中的至少一者。
CN201780067061.1A 2016-09-30 2017-09-29 用于在晶片沉积期间工艺引起的变形预测的系统及方法 Active CN109891563B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662402213P 2016-09-30 2016-09-30
US62/402,213 2016-09-30
US15/707,927 2017-09-18
US15/707,927 US10475712B2 (en) 2016-09-30 2017-09-18 System and method for process-induced distortion prediction during wafer deposition
PCT/US2017/054279 WO2018064467A1 (en) 2016-09-30 2017-09-29 System and method for process-induced distortion prediction during wafer deposition

Publications (2)

Publication Number Publication Date
CN109891563A CN109891563A (zh) 2019-06-14
CN109891563B true CN109891563B (zh) 2021-02-02

Family

ID=61758489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780067061.1A Active CN109891563B (zh) 2016-09-30 2017-09-29 用于在晶片沉积期间工艺引起的变形预测的系统及方法

Country Status (6)

Country Link
US (1) US10475712B2 (zh)
EP (1) EP3507825A4 (zh)
KR (1) KR102293788B1 (zh)
CN (1) CN109891563B (zh)
TW (1) TWI736681B (zh)
WO (1) WO2018064467A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11782411B2 (en) 2021-07-28 2023-10-10 Kla Corporation System and method for mitigating overlay distortion patterns caused by a wafer bonding tool
US11829077B2 (en) 2020-12-11 2023-11-28 Kla Corporation System and method for determining post bonding overlay

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3290911A1 (en) * 2016-09-02 2018-03-07 ASML Netherlands B.V. Method and system to monitor a process apparatus
JP2018159875A (ja) * 2017-03-23 2018-10-11 東芝メモリ株式会社 半導体装置の製造システム及び半導体装置の製造方法
US11164768B2 (en) 2018-04-27 2021-11-02 Kla Corporation Process-induced displacement characterization during semiconductor production
JP7100571B2 (ja) * 2018-12-13 2022-07-13 株式会社荏原製作所 めっき可能な基板の枚数を予測する予測モデルを構築する方法、不具合を引き起こす構成部材を予想するための選択モデルを構築する方法、およびめっき可能な基板の枚数を予測する方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101216286A (zh) * 2007-12-26 2008-07-09 上海微电子装备有限公司 一种测量位移的外差干涉测量系统及其测量方法
CN102257436A (zh) * 2008-12-19 2011-11-23 卡尔蔡司Smt有限责任公司 用于euv光刻的晶片夹盘

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW295677B (zh) * 1994-08-19 1997-01-11 Tokyo Electron Co Ltd
US6847458B2 (en) 2003-03-20 2005-01-25 Phase Shift Technology, Inc. Method and apparatus for measuring the shape and thickness variation of polished opaque plates
US7214554B2 (en) * 2004-03-18 2007-05-08 Eastman Kodak Company Monitoring the deposition properties of an OLED
US7566900B2 (en) * 2005-08-31 2009-07-28 Applied Materials, Inc. Integrated metrology tools for monitoring and controlling large area substrate processing chambers
JP5634864B2 (ja) 2007-05-30 2014-12-03 ケーエルエー−テンカー・コーポレーションＫｌａ−Ｔｅｎｃｏｒ Ｃｏｒｐｏｒａｔｉｏｎ リソグラフィック・プロセスに於ける、プロセス制御方法およびプロセス制御装置
US7847954B2 (en) 2008-05-15 2010-12-07 Kla-Tencor Corporation Measuring the shape and thickness variation of a wafer with high slopes
US8068234B2 (en) 2009-02-18 2011-11-29 Kla-Tencor Corporation Method and apparatus for measuring shape or thickness information of a substrate
US9354526B2 (en) 2011-10-11 2016-05-31 Kla-Tencor Corporation Overlay and semiconductor process control using a wafer geometry metric
US9430593B2 (en) 2012-10-11 2016-08-30 Kla-Tencor Corporation System and method to emulate finite element model based prediction of in-plane distortions due to semiconductor wafer chucking
US20140293291A1 (en) 2013-04-01 2014-10-02 Kla-Tencor Corporation Wafer Shape and Thickness Measurement System Utilizing Shearing Interferometers
US10401279B2 (en) 2013-10-29 2019-09-03 Kla-Tencor Corporation Process-induced distortion prediction and feedforward and feedback correction of overlay errors
US9087176B1 (en) 2014-03-06 2015-07-21 Kla-Tencor Corporation Statistical overlay error prediction for feed forward and feedback correction of overlay errors, root cause analysis and process control
US9651359B2 (en) * 2014-11-21 2017-05-16 Kla-Tencor Corporation Dual wavelength dual interferometer with combiner-splitter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101216286A (zh) * 2007-12-26 2008-07-09 上海微电子装备有限公司 一种测量位移的外差干涉测量系统及其测量方法
CN102257436A (zh) * 2008-12-19 2011-11-23 卡尔蔡司Smt有限责任公司 用于euv光刻的晶片夹盘

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11829077B2 (en) 2020-12-11 2023-11-28 Kla Corporation System and method for determining post bonding overlay
US11782411B2 (en) 2021-07-28 2023-10-10 Kla Corporation System and method for mitigating overlay distortion patterns caused by a wafer bonding tool

Also Published As

Publication number Publication date
CN109891563A (zh) 2019-06-14
WO2018064467A1 (en) 2018-04-05
TW201823507A (zh) 2018-07-01
KR20190050861A (ko) 2019-05-13
TWI736681B (zh) 2021-08-21
EP3507825A1 (en) 2019-07-10
KR102293788B1 (ko) 2021-08-24
US10475712B2 (en) 2019-11-12
EP3507825A4 (en) 2020-05-27
US20180096906A1 (en) 2018-04-05

Similar Documents

Publication Publication Date Title
CN109891563B (zh) 用于在晶片沉积期间工艺引起的变形预测的系统及方法
US8111376B2 (en) Feedforward/feedback litho process control of stress and overlay
US10444632B2 (en) Apparatus operable to perform a measurement operation on a substrate, lithographic apparatus, and method of performing a measurement operation on a substrate
TWI609245B (zh) 檢測方法及裝置、微影系統及元件製造方法
KR20200070415A (ko) 반도체 디바이스 레퍼런스 이미지들과 테스트 이미지들을 정렬시키기 위한 시스템 및 방법
KR20180030163A (ko) 검사 장치, 검사 방법 및 제조 방법
JP6906050B2 (ja) メトロロジー測定に用いるためのプログラムされた欠陥を生成する方法およびシステム
EP2850494A2 (en) Method and device for using substrate geometry to determine substrate analysis sampling
JP2013051412A (ja) オーバーレイエラーを判定するための方法及び装置
JP4875685B2 (ja) ターゲットパターンのパラメータを割り出す方法、ライブラリを生成する方法、検査装置、リソグラフィ装置、リソグラフィセル、及びコンピュータプログラム
WO2018046284A1 (en) Method and apparatus for deriving corrections, method and apparatus for determining a property of a structure, device manufacturing method
US11682570B2 (en) Process-induced displacement characterization during semiconductor production
US10754260B2 (en) Method and system for process control with flexible sampling
WO2020038642A1 (en) Metrology apparatus
CN108028210B (zh) 用于使用灵活取样的过程控制的方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant