TWI736681B - 用於在晶圓沉積期間製程引起之變形預測之系統及方法 - Google Patents

用於在晶圓沉積期間製程引起之變形預測之系統及方法 Download PDF

Info

Publication number
TWI736681B
TWI736681B TW106133499A TW106133499A TWI736681B TW I736681 B TWI736681 B TW I736681B TW 106133499 A TW106133499 A TW 106133499A TW 106133499 A TW106133499 A TW 106133499A TW I736681 B TWI736681 B TW I736681B
Authority
TW
Taiwan
Prior art keywords
deposition
tool
layer
wafer
interferometer
Prior art date
Application number
TW106133499A
Other languages
English (en)
Other versions
TW201823507A (zh
Inventor
艾迪 賴威
馬克 D 史密斯
Original Assignee
美商克萊譚克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商克萊譚克公司 filed Critical 美商克萊譚克公司
Publication of TW201823507A publication Critical patent/TW201823507A/zh
Application granted granted Critical
Publication of TWI736681B publication Critical patent/TWI736681B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/542—Controlling the film thickness or evaporation rate
    • C23C14/545—Controlling the film thickness or evaporation rate using measurement on deposited material
    • C23C14/547—Controlling the film thickness or evaporation rate using measurement on deposited material using optical methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • G01B11/0675—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating using interferometry
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B9/00—Measuring instruments characterised by the use of optical techniques
    • G01B9/02—Interferometers
    • G01B9/02001—Interferometers characterised by controlling or generating intrinsic radiation properties
    • G01B9/02007—Two or more frequencies or sources used for interferometric measurement
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B9/00—Measuring instruments characterised by the use of optical techniques
    • G01B9/02—Interferometers
    • G01B9/02015—Interferometers characterised by the beam path configuration
    • G01B9/02017—Interferometers characterised by the beam path configuration with multiple interactions between the target object and light beams, e.g. beam reflections occurring from different locations
    • G01B9/02021—Interferometers characterised by the beam path configuration with multiple interactions between the target object and light beams, e.g. beam reflections occurring from different locations contacting different faces of object, e.g. opposite faces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70525—Controlling normal operating mode, e.g. matching different apparatus, remote control or prediction of failure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Instruments For Measurement Of Length By Optical Means (AREA)

Abstract

本發明揭示一種系統。該系統包含一工具叢集。該工具叢集包含經組態以將一第一層沉積於一晶圓上之一第一沉積工具。該工具叢集另外包含經組態以獲得該晶圓之一或多個量測之一干涉儀工具。該工具叢集另外包含經組態以將一第二層沉積於該晶圓上之一第二沉積工具。該工具叢集另外包含一真空總成。基於該一或多個量測判定經組態以調整該第一沉積工具或該第二沉積工具之至少一者之一或多個可校正項。在不破壞由該真空總成產生之真空的情況下在該第一層之該沉積與該第二層之該沉積之間獲得該一或多個量測。

Description

用於在晶圓沉積期間製程引起之變形預測之系統及方法
本發明大體上係關於半導體晶圓製造及度量，且更特定言之係關於用於在晶圓沉積期間製程引起之變形之預測的系統及方法。
諸如邏輯及記憶體裝置之半導體裝置之製造通常包含使用大量半導體製程及度量程序來處理一半導體裝置以形成該半導體裝置之各種特徵及多個層。一些製程利用光罩/倍縮光罩來將特徵印刷於諸如一晶圓之一半導體裝置上。隨著半導體裝置變得愈來愈小，開發增強之檢測及檢視裝置及程序來增加晶圓及光罩/倍縮光罩檢測程序之解析度、速度及處理量變得至關重要。 一種半導體裝置製造技術包含經由將多個塗層施覆於一半導體晶圓之一或多個表面來製造半導體裝置。通常製造半導體裝置以滿足一組選定之裝置形狀及/或大小要求(例如，晶圓平坦度或晶圓厚度)。然而，製造半導體裝置所需之各種程序步驟以及在施覆期間層之厚度的變動可導致引起半導體裝置之變形之形變(例如，彈性形變)。 半導體裝置變形可為平面外變形(OPD)或平面內變形(IPD)且可導致誤差(例如，圖案化誤差)。經量測OPD及/或IPD係可提供於一前饋迴路或一回饋迴路中以調整工具叢集內之各種半導體製程及/或度量程序之一種資料類型。例如，可利用量測一半導體裝置之OPD來預測該半導體裝置之IPD。然而，用以量測OPD及/或IPD之度量程序通常獨立於用以製造半導體裝置之製程。 OPD及/或IPD可在將一層沉積於晶圓上之後形成。儘管在製程之沉積步驟之間量測可為有益的，然自半導體裝置處理工具叢集移除及更換經部分製造之半導體裝置可為高成本及/或費時的。 因此，將期望提供解決如上所述之缺點之一種系統及對應方法。
揭示一種根據本發明之一或多項實施例之系統。在一項實施例中，該系統包含一工具叢集。在另一實施例中，該工具叢集包含一第一沉積工具。在另一實施例中，該第一沉積工具經組態以將一第一層沉積於一晶圓上。在另一實施例中，該工具叢集包含一干涉儀工具。在另一實施例中，該干涉儀工具經組態以獲得該晶圓之一或多個量測。在另一實施例中，該工具叢集包含一第二沉積工具。在另一實施例中，該第二沉積工具經組態以將一第二層沉積於晶圓上。在另一實施例中，工具叢集包含一真空總成。在另一實施例中，基於該一或多個量測判定經組態以調整第一沉積工具或第二沉積工具之至少一者之一或多個可校正項。在另一實施例中，在不破壞藉由該真空總成產生之真空的情況下在第一層之沉積與第二層之沉積之間獲得一或多個量測。 揭示一種根據本發明之一或多項實施例之方法。在一項實施例中，該方法可包含(但不限於)經由一工具叢集之一第一沉積工具將一第一層沉積於一晶圓上。在另一實施例中，該方法可包含(但不限於)經由該工具叢集之一干涉儀工具獲得該晶圓上之該第一層之一或多個量測。在另一實施例中，該一或多個量測包含一或多個平面外變形。在另一實施例中，該方法可包含(但不限於)經由工具叢集之該干涉儀工具之一控制器估計晶圓上之第一層之一或多個平面內變形。在另一實施例中，基於該一或多個平面外變形估計該一或多個平面內變形。在另一實施例中，該方法可包含(但不限於)經由工具叢集之干涉儀工具之該控制器判定用於晶圓之一或多個可校正項。在另一實施例中，基於一或多個平面內變形判定該一或多個可校正項。在另一實施例中，該方法可包含(但不限於)提供該一或多個可校正項來調整工具叢集之第一沉積工具或一第二沉積工具之至少一者。在另一實施例中，工具叢集包含一真空總成。在另一實施例中，在不破壞該真空總成之真空的情況下在第一層之沉積與第二層之沉積之間獲得一或多個量測。 應理解，前文概述及下文詳述兩者皆僅為例示性及說明性且並不一定限制本發明。併入特性且構成特性之一部分之附圖繪示本發明之標的。該等描述及圖式一起用於說明本發明之原理。
相關申請案之交叉參考 本申請案根據35 U.S.C. § 119(e)規定主張指定Ady Levy及Mark D. Smith為發明者，於2016年9月30日申請之標題為SIMPLIFIED MODEL FOR PROCESS-INDUCED DISTORTION PREDICTION之美國臨時專利申請案第62/402,213號之權利，該案之全文以引用的方式併入本文中。 現將詳細參考所揭示之標的，該標的係繪示於附圖中。 大體上參考圖1至圖5，描述根據本發明之用於在晶圓沉積期間製程引起之變形預測之系統及方法。 本發明之實施例係關於一種半導體製造系統，其包含一或多個沉積工具及一或多個干涉儀工具。本發明之實施例亦係關於在不破壞該半導體製造系統之真空的情況下在沉積步驟之間量測沉積於一半導體晶圓上之一層。本發明之實施例亦係關於基於該經量測層估計製程引起之變形。本發明之實施例亦係關於基於該經估計製程引起之變形判定一或多個可校正項。本發明之實施例亦係關於經由一前饋迴路及/或一回饋迴路提供該一或多個可校正項以調整沉積工具之一製造配方。 現參考圖1，根據本發明之一或多項實施例揭示用於在晶圓沉積期間製程引起之變形預測之一系統100。 在一項實施例中，該系統100包含一工具叢集102。在另一實施例中，該工具叢集102包含一沉積工具104。在另一實施例中，該沉積工具104將一層沉積於一樣本106上，其中該樣本106係固定於一樣本載台108上。例如，可將該層沉積於該樣本106之一前側或一後側上。 在另一實施例中，工具叢集102包含一干涉儀工具110。在另一實施例中，該干涉儀工具110獲得樣本106上之一經沉積層之一或多個量測。在另一實施例中，干涉儀工具110繼藉由沉積工具104沉積該層之後獲得樣本106上之該經沉積層之該一或多個量測。 在另一實施例中，工具叢集102包含一沉積工具112。在另一實施例中，該沉積工具112將一層沉積於樣本106上，其中該樣本106係固定於一樣本載台114上。例如，可將該層沉積於樣本106之一前側、該樣本106之一後側或該樣本106上藉由沉積工具104沉積之層上。在另一實施例中，沉積工具112繼經由干涉儀工具110獲得藉由沉積工具104沉積之層之一或多個量測之後將層沉積於樣本106上。 在另一實施例中，工具叢集102包含一真空總成116。在另一實施例中，沉積工具104、112及干涉儀工具110係設置於工具叢集102之該真空總成116內。在另一實施例中，干涉儀工具110在不破壞在沉積程序之間藉由真空總成116產生之真空的情況下在藉由沉積工具104、112之層沉積之間獲得樣本106之一或多個量測。 例如，在層沉積之間獲得一或多個量測可容許在藉由沉積工具104、112之後續沉積中調整及/或補償一經沉積層中之不一致性。在此方面，可藉由(例如，在一前饋迴路或一回饋迴路中)調整經沉積層在後續樣本106上之後續沉積步驟及/或經由相同樣本106上之後續沉積步驟補償來減小整體應力及促進樣本106之均勻度，而在樣本106中減小不一致性。 藉由另一實例，獲得一或多個量測可容許由沉積於樣本106之後側上之一膜層引起之所產生之膜應力之量化，此係因為樣本106可歸因於該樣本106之前側與後側之間的一應力不平衡而彎曲及/或翹曲。在此方面，可藉由(例如，在一前饋迴路或一回饋迴路中)調整經沉積層在後續樣本106上之後續沉積步驟及/或經由相同樣本106上之後續沉積步驟補償來特徵化及減小該膜應力。 在本文中應注意，工具叢集102並不限於僅包含沉積工具104、干涉儀工具110及沉積工具112。例如，工具叢集102可包含在該工具叢集102中之沉積工具104之前之一或多個沉積工具及/或一或多個干涉儀工具。藉由另一實例，工具叢集102可包含繼該工具叢集102中之沉積工具112之後之一或多個沉積工具及/或一或多個干涉儀工具。藉由另一實例，工具叢集102可包含干涉儀工具110及僅包含沉積工具104抑或沉積工具112。因此，上文描述不應解釋為限制本發明之範疇而僅為一圖解說明。 沉積工具104、112可包含此項技術中已知之任何沉積程序工具。例如，沉積工具104、112可包含(但不限於)一膜沉積(例如，化學汽相沉積(CVD))工具。在另一實施例中，沉積工具104、112基於一操作配方將一材料層沉積於樣本106上。在另一實施例中，如本文中進一步詳細描述，可在一前饋迴路或一回饋迴路中基於經由干涉儀工具110獲得之已沉積層之一或多個量測及/或基於經由一控制器之一或多個經估計誤差預測程序來調整該操作配方及/或沉積工具104、112。 在本文中應注意，系統100可包含此項技術中已知之任何製程工具來代替沉積工具104、112。例如，該系統100可包含(但不限於)：一微影程序工具、一化學機械拋光(CMP)程序工具、一蝕刻程序工具及/或一離子植入程序工具。因此，沉積工具104、112之描述並不旨在以任何方式限制本發明，且上文描述不應解釋為限制本發明之範疇而僅為一圖解說明。 干涉儀工具110可包含此項技術中已知之任何干涉儀工具。例如，干涉儀工具110可經組態以量測樣本106之任何數目個空間特性，包含(但不限於)：樣本106之平坦度、形狀變動、厚度變動及/或任何其他空間參數變動。在本文中應注意，樣本106之該等空間特性可與該樣本106之晶圓幾何形狀有關，且可另外由平面外變形(OPD)表示。將晶圓幾何形狀度量用於疊對及半導體製程控制之一描述係描述於在2016年5月31日發佈之美國專利第9,354,526號，其之全文併入本文中。此外，將晶圓幾何形狀度量用於疊對及半導體製程控制之一描述係描述於在2016年12月22日發表之美國專利公開案第2016/0372353號，其之全文併入本文中。 藉由另一實例，干涉儀工具110可包含(但不限於)一雙波長雙干涉儀。例如，該雙波長雙干涉儀可包含(但不限於)一雙波長雙菲佐(Fizeau)干涉儀(DWDFI)。藉由另一實例，干涉儀工具110可經調適以對樣本106執行經圖案化晶圓幾何形狀(PWG)量測，藉此藉由將該樣本106之不同區域之量測結果拼接在一起來擴展藉由該干涉儀工具110量測之樣本斜率(例如，晶圓斜率)之動態範圍。 雙波長雙干涉儀之一描述係描述於在2005年1月25日發佈之美國專利第6,847,458號，其之全文以引用的方式併入本文中。此外，雙波長雙干涉儀之一描述係描述於在2011年11月29日發佈之美國專利第8,068,234號，其之全文以引用的方式併入本文中。此外，雙波長雙干涉儀之一描述係描述於在2014年10月2日發表之美國專利公開案第2014/0293291號，其之全文以引用的方式併入本文中。此外，用於量測高斜率樣本之形狀及厚度之雙波長雙干涉儀之一描述係描述於在2010年12月7日發佈之美國專利第7,847,954號，其之全文以引用的方式併入本文中。 在本文中應注意，干涉儀工具110可包含(但不限於)來自由加利福尼亞州苗必達市KLA-Tencor生產之WaferSight度量系統生產線之一晶圓維度幾何形狀工具。此外在本文中應注意，可將本發明擴展至經組態以將一波長可調諧照明源用於相移之任何相移干涉量測系統。 在本文中應注意，系統100可包含此項技術中已知之任何檢測工具或檢視工具來代替干涉儀工具110。例如，系統100可包含(但不限於)一電子束檢測子系統或檢視子系統(例如，一掃描電子顯微鏡(SEM)系統)。藉由另一實例，系統100可包含(但不限於)一光學檢測子系統。例如，該光學檢測子系統可包含能夠產生表示樣本106之電氣意圖之一或多個高解析度影像之一光學檢測子系統。此外，該光學檢測子系統可包含一寬頻檢測子系統，其包含(但不限於)一基於雷射持續電漿(LSP)之檢測子系統。此外，光學檢測子系統可包含一窄頻檢測子系統，諸如(但不限於)一雷射掃描檢測子系統。此外，光學檢測子系統可包含(但不限於)一明場成像工具或一暗場成像工具。在本文中應注意，系統100可包含經組態以收集及分析自樣本106之一表面反射、散射、繞射及/或輻射之照明之任何光學系統。在一般意義上，儘管本文未展示，然系統100可包含適用於檢測一或多個晶圓、倍縮光罩或光罩之任何檢測系統。因此，干涉儀工具110之以下描述並不旨在以任何方式限制本發明，且上文描述不應解釋為限制本發明之範疇而僅為一圖解說明。 樣本106可包含適於檢測及/或檢視之任何樣本。在一項實施例中，樣本106包含一半導體晶圓。如貫穿本發明所使用，術語「晶圓」係指由一半導體及/或一非半導體材料形成之一基板。例如，在一半導體材料之情況中，晶圓可由(但不限於)單晶矽、砷化鎵及/或磷化銦形成。在另一實施例中，樣本106包含一光罩/倍縮光罩。因而，術語晶圓及術語樣本在本發明中可交換使用。因此，上文描述不應解釋為限制本發明之範疇而僅為一圖解說明。 雖然本文描述之製造、量測及誤差預測技術主要係指作為半導體晶圓之樣本106，然應理解，該等技術亦可應用於其他類型之薄拋光板。例如，該一或多個薄拋光板可包含(但不限於)一或多個磁碟基板、一或多個塊規或類似者。因而，術語晶圓及術語薄拋光板在本發明中可交換使用。因此，上文描述不應解釋為限制本發明之範疇而僅為一圖解說明。 在另一實施例中，其中樣本106係一晶圓，該晶圓106係使用一或多個晶圓設計資料集來製造。在另一實施例中，該等晶圓設計資料集包含一或多組層。例如，此等層可包含(但不限於)：一光阻劑、一介電材料、一導電材料及一半導電材料。此項技術中已知許多不同類型之此等層，且如本文中所使用之術語晶圓旨在涵蓋其上可形成所有類型之此等層之一晶圓。藉由另一實例，形成於該晶圓上之層可在該晶圓內重複一或多次。此等材料層之形成及處理可最終導致成品裝置。許多不同類型之裝置可形成於一晶圓上，且如本文中所使用之術語晶圓旨在涵蓋其上製造此項技術中已知之任何類型之裝置之一晶圓。 樣本載台108、114可包含電子束顯微術之技術中已知之任何適當機械及/或機器人總成。在一項實施例中，樣本載台108、114係可致動載台。例如，樣本載台108、114可包含(但不限於)適用於沿著一或多個線性方向(例如，x方向、y方向及/或z方向)可選擇性平移樣本106之一或多個平移載台。藉由另一實例，樣本載台108、114可包含(但不限於)適用於沿著一旋轉方向使樣本106選擇性旋轉之一或多個旋轉載台。藉由另一實例，樣本載台108、114可包含(但不限於)適用於沿著一線性方向可選擇性平移半導體裝置及/或沿著一旋轉方向使樣本106旋轉之一旋轉載台及一平移載台。藉由另一實例，樣本載台108、114可經組態以平移或旋轉樣本106以用於根據一選定檢測或度量演算法(其等之若干者在此項技術中已知)定位、聚焦及/或掃描。 圖2A至圖2C大體上繪示根據本發明之一或多項實施例之用於在晶圓沉積期間製程引起之變形預測之系統100之干涉儀工具110。 在一項實施例中，干涉儀工具110包含一雙波長雙干涉儀200。在另一實施例中，該雙波長雙干涉儀200包含一干涉儀202a及一干涉儀202b。在另一實施例中，該雙波長雙干涉儀200包含一照明源或照明器204。 該照明器204可包含此項技術中已知之任何照明源。例如，照明器204可包含(但不限於)一寬頻光源(例如，一氙氣燈)或一窄頻光源(例如，一雷射)。藉由另一實例，照明源可經組態以產生EUV光。例如，該EUV光源可包含經組態以產生EUV範圍中之光之一放電產生之電漿(DPP)光源或一雷射產生之電漿(LPP)光源。 在另一實施例中，照明器204產生光(例如，一照明光束)及經由一第一光通道或一第二光通道將該光引導至干涉儀202a或202b之一偏光光束分離器210a或210b，其中該第一光通道或該第二光通道包含一光纖206a或206b及一干涉儀輸入端208a或208b。在另一實施例中，該等偏光光束分離器210a、210b將經接收光之一部分引導至一個四分之一波板212a或212b。例如，穿過偏光光束分離器210a、210b及穿過該等四分之一波板212a、212b之光可經圓形偏光。在另一實施例中，藉由四分之一波板212a、212b引導光穿過一透鏡214a或214b。例如，該等透鏡214a、214b可經組態以將光準直成具有大於樣本106之一直徑之一直徑之光束。在另一實施例中，藉由透鏡214a、214b引導光穿過一參考平面216a或216b。例如，該等參考平面216a、216b可實質上平行。在另一實施例中，參考平面216a、216b包含一表面218a或218b。 在本文中應注意，干涉儀202a、202b可包含一或多個額外光學元件，其等包含適用於聚焦、抑制、提取藉由照明器204產生之光及/或將該光朝向樣本106引導之此項技術中已知之任何光學元件。 在另一實施例中，樣本106係定位於藉由表面218a、218b界定之一空腔220內。在另一實施例中，使光之一部分透射穿過參考平面216a、216b且將其引導至樣本106之一表面222a或222b上。在另一實施例中，使光之一部分透射穿過參考平面216a、216b且將其引導至與透射參考平面216a、216b相對定位之參考平面216a、216b上。 現參考圖2B及圖2C，繪示根據本發明之一或多項實施例之干涉儀工具110之空腔220。 在一項實施例中，空腔220包含用以將樣本106固持於參考平面216a、216b之表面218a、218b之間的一或多個點接觸裝置。在另一實施例中，干涉儀工具110將參考平面216a、216b用作干涉儀202a、202b之參考表面以分析與樣本106相關聯之一或多個參數及其與該等參考平面216a、216b之空間關係。用於(例如，藉由分析與樣本106相關聯之一或多個參數及其與該等參考平面216a、216b之空間關係)量測一晶圓之膜厚度分佈之系統及方法之開發及使用的描述係描述於2017年6月14日申請之美國專利申請案第15/622,629號，其之全文併入本文中。 在另一實施例中，如圖2B中所繪示，一或多個點接觸裝置將樣本106固持於參考平面216a、216b之表面218a、218b之間的空腔220內之一實質上垂直位置中。在此方面，在獲得該樣本106之一或多個量測時樣本106之平面翹曲可能係明顯的，此係與當將該樣本106夾持於一實質上水平位置中(例如，安裝於沉積工具104、112之樣本載台108、114上)時相反，後者情況可用於減小、移除及/或消除該翹曲。 在另一實施例中，如圖2C中所繪示，一或多個點接觸裝置將樣本106固持於參考平面216a、216b之表面218a、218b之間的空腔220內之一實質上水平位置中。在另一實施例中，樣本106若被固持於一實質上水平位置中則經歷重力下陷。例如，一裸樣本106可經歷在其被固持於一實質上水平位置中而非一實質上垂直位置中時可量測之重力下陷。然而，在本文中應注意，重力下陷對沉積及/或製造誤差之貢獻可遠小於由該裸樣本106上之一經沉積層之膜應力引起之翹曲之貢獻。在此方面，於包含一或多個經沉積層之樣本106上量測之誤差可實質上不受該樣本106在空腔220內之定向影響。 儘管圖2A之實施例係關於如圖2B中所繪示之垂直空腔220，然在本文中應注意雙波長雙干涉儀200可包含形成圖2C中之實質上水平空腔220所需之一或多個額外光學器件。因此，上文描述不應解釋為限制本發明之範疇而僅為一圖解說明。 再次參考圖2A，在一項實施例中，雙波長雙干涉儀200偵測樣本106之表面222a、222b上之一或多個缺陷。為本發明之目的，一缺陷可被分類為一空隙、短路、顆粒、殘餘物、浮垢、疊對誤差、平面內變形、平面外變形或此項技術中已知之任何其他缺陷。 在另一實施例中，雙波長雙干涉儀200經由一偵測器226a或226b偵測樣本106上之一或多個缺陷。該等偵測器226a、226b可為此項技術中已知之任何偵測器。例如，該一或多個偵測器可包含(但不限於)：一或多個光電倍增管(PMT)、一或多個電荷耦合裝置(CCD)、一或多個延時積分(TDI)相機或類似者。 在另一實施例中，樣本106反射、散射、繞射及/或輻射光(例如，一照明光束)。在另一實施例中，偵測器226a、226b回應於藉由參考平面216a、216b引導之光而偵測自樣本106之對應表面222a、222b反射、散射、繞射及/或輻射之光之若干部分。在另一實施例中，偵測器226a、226b回應於自與透射參考平面216a、216b相對定位之參考平面216a、216b引導之經準直光束而偵測透射穿過該等參考平面216a、216b之對應表面218a、218b之光之若干部分。 在另一實施例中，經由一透鏡224a或224b將自樣本106之表面222a、222b反射之光及/或透射穿過參考平面216a、216b之對應表面218a、218b之光引導至偵測器226a、226b。例如，該等透鏡224a、224b可定位於透鏡214a、214b與偵測器226a、226b之間，在距該等透鏡214a、214b大於、小於或等於該等透鏡214a、214b之焦距之一距離處。 在本文中應注意，干涉儀202a、202b可包含一或多個額外光學元件，其等包含適用於聚焦、抑制、提取藉由照明器204產生之光及/或將該光朝向偵測器226a、226b引導之此項技術中已知之任何光學元件。 在另一實施例中，干涉儀工具110包含一或多個控制器230。在另一實施例中，該控制器230包含一或多個處理器232及記憶體234。在另一實施例中，該記憶體234儲存一或多個程式指令集236。在另一實施例中，該一或多個程式指令集236經組態以使該一或多個處理器232執行貫穿本發明所描述之一或多個程序步驟之任一者。 在另一實施例中，一或多個控制器230經由一或多個處理器232執行來自儲存於記憶體234上之程式指令236之一或多個量測演算法及/或模型化程序。在另一實施例中，該等量測演算法及/或模型化程序基於樣本106之一或多個所獲得之量測來判定該樣本106之一或多個空間特性。在本文中應注意，可運用干涉儀工具110之一或多個控制器230實施用於運用此項技術中已知之相移干涉量測系統判定樣本之空間特性之任何量測演算法及/或模型化程序。例如，該等量測演算法可基於藉由干涉儀工具110量測之樣本106之一或多個平面外變形(OPD)來估計夾持於沉積工具104、112中之樣本106之平面內變形(IPD)。 用於獲得膜應力及基板曲率量測之方法之一描述係描述於Freund, L. B.及S. Suresh的Thin Film Materials: Stress, Defect Formation and Surface Evolution ，Cambridge，Cambridge University Press，2004年。此外，用以判定半導體裝置中之晶圓幾何形狀之變化與疊對誤差之間的關係之一基於有限元素(FE)模型之變形預測之開發及使用之一描述係描述於Turner等人之Monitoring Process-Induced Overlay Errors through High-Resolution Wafer Geometry Measurements ，Proc. SPIE 9050，Metrology, Inspection, and Process Control for Microlithography XXVIII，905013 (2014年4月2日)，其之全文併入本文中。此外，將預測模型化用於IPD之一描述係描述於2015年7月21日發佈之美國專利第9,087,176號，其之全文併入本文中。此外，使用基於FE模型之預測來模擬IPD之一描述係描述於2016年8月30日發佈之美國專利第9,430,593號，其之全文併入本文中。此外，使用基於FE模型之預測來模擬IPD之一描述係描述於2016年9月29日發佈之美國專利公開案第2016/0283625號，其之全文併入本文中。此外，使用一FE模型來自平面外變形(OPD)判定平面內變形(IPD)之一描述係描述於2015年4月30日發表之美國專利公開案第2015/0120216號，其之全文併入本文中。 在另一實施例中，控制器230係可操作地耦合至系統100之一或多個組件。例如，控制器230可能可操作地耦合至干涉儀202a、202b之偵測器226a、226b；沉積工具104；沉積工具112；及/或一使用者介面。在此方面，控制器230可引導系統100之組件之任一者及/或該系統100之工具叢集102之工具104、110、112之任何組件執行貫穿本發明描述之各種功能之任一者或多者。 控制器230可經組態以經由可包含有線及/或無線部分之一傳輸媒體自其它系統或系統100之子系統(例如，來自干涉儀202a、202b之偵測器226a、226b；沉積工具104；沉積工具112；及/或使用者介面之一或多個資訊集)接收及/或獲取資料或資訊。此外，控制器230可經組態以藉由可包含有線及/或無線部分之一傳輸媒體將資料或資訊(例如，本文中所揭示之發明概念之一或多個程序之輸出)傳輸至一或多個系統或系統100之子系統(例如，來自干涉儀202a、202b之偵測器226a、226b；沉積工具104；沉積工具112；及/或使用者介面之一或多個資訊集)。在此方面，該傳輸媒體可用作控制器與系統100之其他子系統之間的一資料鏈路。此外，控制器230可經組態以經由一傳輸媒體(例如，網路連接)將資料發送至外部系統。 一或多個處理器232可包含此項技術中已知之任一個或多個處理元件。在此意義上，該一或多個處理器232可包含經組態以執行演算法及/或程式指令之任何微處理器裝置。例如，該一或多個處理器232可由一桌上型電腦、大型電腦系統、工作站、影像電腦、平行處理器、手持式電腦(例如，平板電腦、智慧型手機或平板手機)或其他電腦系統(例如，網路化電腦)組成。一般而言，術語「處理器」可經廣泛定義以涵蓋具有一或多個處理元件之任何裝置，該一或多個處理元件執行來自一非暫時性記憶體媒體(例如，記憶體234)之一或多個程式指令集236。此外，系統100之不同子系統(例如，來自干涉儀202a、202b之偵測器226a、226b；沉積工具104；沉積工具112；及/或使用者介面之一或多個資訊集)可包含適於進行貫穿本發明描述之步驟之至少一部分之處理器或邏輯元件。因此，上文描述不應解釋為限制本發明而僅為一圖解說明。 記憶體234可包含適於儲存可藉由相關聯之一或多個處理器232執行之一或多個程式指令集236之此項技術中已知之任何儲存媒體。例如，記憶體234可包含一非暫時性記憶體媒體。例如，記憶體234可包含(但不限於)一唯讀記憶體、一隨機存取記憶體、一磁性或光學記憶體裝置(例如，磁碟)、一磁帶、一固態硬碟機及類似者。記憶體234可經組態以提供顯示資訊至使用者介面之一顯示裝置。此外，記憶體234可經組態以儲存來自使用者介面之一使用者輸入裝置之使用者輸入資訊。記憶體234可與一或多個處理器232一起被容納於一共同控制器230外殼中。替代性地或此外，記憶體234可相對於處理器232及/或控制器230之空間位置而遠距離定位。例如，一或多個處理器232及/或控制器230可存取可透過一網路(例如，網際網路、內部網路及類似者)存取之一遠端記憶體234 (例如，伺服器)。 在一項實施例中，干涉儀工具110包含使用者介面。在另一實施例中，使用者介面包含顯示器。在另一實施例中，使用者介面包含使用者輸入裝置。在另一實施例中，顯示裝置耦合至使用者輸入裝置。例如，顯示裝置可藉由可包含有線及/或無線部分之一傳輸媒體耦合至使用者輸入裝置。 顯示裝置可包含此項技術中已知之任何顯示裝置。例如，顯示裝置可包含(但不限於)一液晶顯示器(LCD)。藉由另一實例，顯示裝置可包含(但不限於)一基於有機發光二極體(OLED)之顯示器。藉由另一實例，顯示裝置可包含(但不限於)一CRT顯示器。熟習此項技術者應認知多種顯示裝置可適於本發明中之實施方案且顯示裝置之特定選擇可取決於多種因素，包含(但不限於)形狀因數、成本及類似者。在一般意義上，能夠與一使用者輸入裝置(例如，觸控螢幕、邊框安裝介面、鍵盤、滑鼠、觸控板及類似者)整合之任何顯示裝置係適用於本發明中之實施方案。 使用者輸入裝置可包含此項技術中已知之任何使用者輸入裝置。例如，使用者輸入裝置可包含(但不限於)：一鍵盤、一小鍵盤、一觸控螢幕、一控制桿、一旋鈕、一滾輪、一追蹤球、一開關、一撥盤、一滑桿、一捲桿、一滑件、一握把、一觸控墊、一踏板、一方向盤、一操縱桿、一邊框輸入裝置或類似者。在一觸控螢幕介面之情況中，熟習此項技術者應認知，大量觸控螢幕介面可適用於本發明中之實施方案。例如，顯示裝置可與一觸控螢幕介面(諸如但不限於，一電容性觸控螢幕、一電阻性觸控螢幕、一基於表面聲音之觸控螢幕、一基於紅外線之觸控螢幕或類似者)整合。在一般意義上，能夠與一顯示裝置之顯示部分整合之任何觸控螢幕介面係適用於本發明中之實施方案。在另一實施例中，使用者輸入裝置可包含(但不限於)一邊框安裝介面。 圖3繪示根據本發明之一或多項實施例之一膜/塗層沉積程序300之一概念圖。 在一實施例中，經由沉積工具104將一層302沉積於樣本106之一表面(例如，側面)上。例如，該層302可沉積於樣本106之前側或後側上。在另一實施例中，將樣本106傳遞至干涉儀工具110。例如，可在不破壞在如藉由沉積工具104、112執行之沉積步驟之間藉由工具叢集102之真空總成116產生之真空的情況下將樣本106傳遞至干涉儀工具110及/或自干涉儀工具110傳遞樣本106。 在另一實施例中，干涉儀工具110獲得樣本106之一或多個量測304。例如，該樣本106之該一或多個量測304可包含一或多個OPD (例如，晶圓幾何形狀變動)，其等包含(但不限於)：一或多個形狀變動、一或多個厚度變動、一或多個平坦度變動、一或多個翹曲誤差、一或多個彎曲誤差或類似者。晶圓幾何形狀變動之描述係描述於美國專利第9,354,526號及美國專利公開案第2016/0372353號，各者之全文先前已併入本文中。 在另一實施例中，干涉儀工具110之控制器230基於一或多個量測304估計一或多個IPD 306。例如，可經由一或多個數學演算法及/或一或多個模型化程序(例如，有限元素模型化)自一或多個OPD估計該一或多個IPD 306。獲得膜應力及基板曲率量測之一描述係描述於Freund等人之Thin Film Materials: Stress, Defect Formation and Surface Evolution ，其之全文先前已以引用的方式併入本文中。晶圓IPD及OPD以及基於經量測晶圓OPD估計晶圓IPD之程序之描述係描述於Turner等人之Monitoring Process-Induced Overlay Errors through High-Resolution Wafer Geometry Measurements ；美國專利第9,807,176號；美國專利第9,430,593號；美國專利公開案第2016/0283625號；及美國專利公開案第2015/0120216號，各者之全文先前已以引用的方式併入本文中。 在另一實施例中，自一或多個經估計IPD 306判定一或多個可校正項308。例如，可藉由控制器230判定該一或多個可校正項308。藉由另一實例，該一或多個可校正項308可包含回應於樣本106內之經估計一或多個IPD 306之一或多個調整及/或補償。 在另一實施例中，將一或多個可校正項308傳遞至一沉積工具，其中可基於該一或多個可校正項308來調整該沉積工具之層沉積程序。例如，可經由一前饋迴路將一或多個可校正項308傳遞至沉積工具104，其中該沉積工具104調整層302在後續樣本106上之沉積。藉由另一實例，可經由一回饋迴路將一或多個可校正項308傳遞至沉積工具112，其中該沉積工具112調整一後續層在經量測樣本106上之沉積。例如，沉積工具112可調整一層310在層302上之沉積或一層312在樣本106之與該樣本106之包含該層302之表面相對之一表面上之沉積。在此方面，可在後續樣本上調整及減少層302中之誤差及/或在後續層中補償該等誤差。 在另一實施例中，其中樣本106包含一前側層302及一後側層312，將干涉儀工具110與沉積工具104、112一起整合至工具叢集102中容許分別獲得該層302及/或該層312之量測。在本文中應注意，一起量測前側層302及後側層312可引起其中該前側層302及該後側層312中之應力實質上消除，從而導致無(或可忽略的)經觀察之OPD之量測。相比而言，分別量測前側層302及/或後側層312可導致藉由各各自層302、312引起之膜應力之相異特性化。 圖4繪示根據本發明之一或多項實施例之用於在晶圓沉積期間製程引起之變形預測之一系統400的一方塊圖。在本文中應注意，關於系統100之實施例可另外關於該系統400。因此，上文描述不應解釋為限制本發明而僅為一圖解說明。 在一項實施例中，系統400包含工具叢集102。在另一實施例中，該工具叢集102包含沉積工具104、干涉儀工具110、沉積工具112及/或真空總成116之一或多者。在另一實施例中，系統400包含通信地耦合至沉積工具104、干涉儀工具110及/或沉積工具112之一或多者之一控制器402。在另一實施例中，該控制器402包含一或多個處理器404及記憶體406。在另一實施例中，該記憶體406儲存一或多個程式指令集408。在另一實施例中，該一或多個程式指令集408經組態以使該一或多個處理器404執行貫穿本發明所描述之一或多個程序步驟之任一者。 在另一實施例中，一使用者介面通信地耦合至控制器402。在另一實施例中，該使用者介面包含一顯示器。在另一實施例中，該使用者介面包含一使用者輸入裝置。 在本文中應注意，關於控制器230、一或多個處理器232、記憶體234、程式指令236及/或通信地耦合至該控制器230之使用者介面之實施例可另外關於控制器402、一或多個處理器404、記憶體406、程式指令408及/或通信地耦合至該控制器402之使用者介面。因此，上文描述不應解釋為限制本發明而僅為一圖解說明。 在本文中應注意，控制器230與控制器402可為系統400之分離組件或一單一組件。因此，上文描述不應解釋為限制本發明而僅為一圖解說明。 圖5繪示根據本發明之一或多項實施例之用於在晶圓沉積期間製程引起之變形預測之一方法500的一製程流程圖。在本文中應注意，可藉由系統100、400全部或部分實施該方法500之步驟。然而，應認知，方法500並不限於系統100、400，其中額外或替代系統級實施例可執行方法500之全部或部分步驟。 在步驟502中，經由一第一沉積工具將一層沉積於一晶圓上。在一項實施例中，沉積工具104將層302沉積於晶圓106上。例如，可將層302沉積於晶圓106之前側或後側上。 在步驟504中，經由一干涉儀工具獲得包含晶圓之一或多個OPD之一或多個量測。在另一實施例中，將具有層302之晶圓106自沉積工具104傳遞至干涉儀工具110。例如，可在不破壞藉由工具叢集102之真空總成116產生之真空的情況下傳遞晶圓106。在另一實施例中，干涉儀工具110獲得晶圓106之一或多個量測。例如，該一或多個量測可包含晶圓106上之層302之一或多個OPD (例如，晶圓幾何形狀變動)，該一或多個OPD包含(但不限於)：一或多個形狀變動、一或多個厚度變動、一或多個平坦度變動或類似者。晶圓幾何形狀變動之描述係描述於美國專利第9,354,526號及美國專利公開案第2016/0372353號，各者之全文先前已併入本文中。 在步驟506中，經由干涉儀工具基於一或多個OPD估計晶圓之一或多個IPD。在一項實施例中，干涉儀工具110之控制器230估計晶圓106上之層302之一或多個IPD。例如，經由一或多個數學演算法及/或一或多個模型化程序(例如，有限元素模型化)基於沉積於晶圓106上之層302之一或多個OPD來估計該一或多個IPD。獲得膜應力及基板曲率量測之一描述係描述於Freund等人之Thin Film Materials: Stress, Defect Formation and Surface Evolution ，其之全文先前已以引用的方式併入本文中。晶圓IPD及OPD以及基於經量測晶圓OPD估計晶圓IPD之程序之描述係描述於Turner等人之Monitoring Process-Induced Overlay Errors through High-Resolution Wafer Geometry Measurements ；美國專利第9,807,176號；美國專利第9,430,593號；美國專利公開案第2016/0283625號；及美國專利公開案第2015/0120216號，各者之全文先前已以引用的方式併入本文中。 在步驟508中，經由干涉儀工具判定用於晶圓之一或多個可校正項。在一項實施例中，干涉儀工具110之控制器230基於晶圓106上之層302之經估計一或多個IPD判定該一或多個可校正項。 在步驟510中，提供一或多個可校正項以調整第一沉積工具或一第二沉積工具。在一項實施例中，經由一前饋迴路將一或多個可校正項提供至沉積工具104。在另一實施例中，經由一回饋迴路將一或多個可校正項提供至沉積工具112。 在步驟512中，經由第一沉積工具將層沉積於一第二晶圓上。在一項實施例中，基於藉由干涉儀工具110之控制器230提供之一或多個可校正項調整沉積工具104以減少在沉積期間所產生之層302中之誤差。例如，可根據基於經由干涉儀工具110在樣本106中量測之一或多個OPD之估計來調整沉積工具104以減少層302中之一或多個經預測IPD誤差。 在步驟514中，經由第二沉積工具將一第二層沉積於晶圓上。在一項實施例中，基於藉由干涉儀工具110之控制器230提供之一或多個可校正項調整沉積工具112以補償在層310或層312之沉積期間層302中之誤差。例如，可根據基於經由干涉儀工具110在樣本106中量測之一或多個OPD之估計來調整沉積工具112以補償層302中之一或多個經預測IPD誤差。 本發明之優點包含一半導體製造系統，其包含一或多個沉積工具及一或多個干涉儀工具。本發明之優點亦包含在不破壞該半導體製造系統之真空的情況下在沉積步驟之間量測沉積於一半導體晶圓上之一層。本發明之優點亦包含基於該半導體晶圓之一經量測層中之誤差(例如，OPD)估計該半導體晶圓之製程引起之變形(例如，預測IPD)。本發明之額外優點包含基於該經估計製程引起之變形判定一或多個可校正項。本發明之優點亦包含經由一前饋迴路及/或一回饋迴路提供該一或多個可校正項以調整沉積工具之一製造配方。 熟習此項技術者將認知，為概念上清楚起見，本文中所描述之組件(例如，操作)、裝置、物件及伴隨其等之論述係用作實例且預期各種組態修改。因此，如本文中所使用，所闡述之特定範例及隨附論述旨在表示其等之更一般類別。一般而言，使用任何特定範例旨在表示其類別，且不包含特定組件(例如，操作)、裝置及物件不應視為限制性。 有關本文中之實質上任何複數個及/或單數個術語的使用，熟習此項技術者可根據上下文及/或應用適當地自複數轉化為單數及/或自單數轉化為複數。為清楚起見在本文中並未明確闡述各種單數/複數排列。 本文中所描述之標的有時繪示含在不同其他組件內或與不同其他組件連接之不同組件。應理解，此等經描繪架構僅為例示性的，且實際上可實施達成相同功能性之許多其他架構。在一概念意義上，達成相同功能性之組件之任何配置係有效地「相關聯」，使得達成所要功能性。因此，本文中經組合以達成一特定功能性之任何兩個組件可被視為彼此「相關聯」，使得不考慮架構或中間組件而達成所要功能性。同樣地，如此相關聯之任何兩個組件亦可被視為彼此「可操作地連接」或「可操作地耦合」以達成所要功能性，且能夠如此相關聯之任何兩個組件亦可被視為彼此「可操作地可耦合」以達成所要功能性。可操作地可耦合之特定實例包含(但不限於)：實體可相配及/或實體互動之組件、及/或無線可互動及/或無線互動之組件、及/或邏輯互動及/或邏輯可互動之組件。 在一些例項中，一或多個組件可在本文中被稱為「經組態以」、「可組態以」、「可操作/操作以」、「經調適/可調適」、「能夠」、「可符合/經符合以」等。熟習此項技術者將認知，除非上下文另有要求，否則此等術語(例如，「經組態以」)可大體上涵蓋主動狀態組件及/或非主動狀態組件及/或備用狀態組件。 雖然已展示及描述本文中所描述之本發明標的之特定態樣，但熟習此項技術者將明白，基於本文中之教示，可在不脫離本文中所描述之標的及其更廣泛態樣之情況下做出改變及修改，且因此隨附發明申請專利範圍將在其等範疇內涵蓋如在本文中所描述之標的之真實精神及範疇內之全部此等改變及修改。此項技術者將理解，一般而言，本文中且尤其在隨附發明申請專利範圍 (例如，隨附發明申請專利範圍之主體)中所使用之術語大體上旨在作為「開放式」術語(例如，術語「包含」應解釋為「包含但不限於」，術語「具有」應解釋為「至少具有」，術語「包括」應解釋為「包括但不限於」等)。此項技術者將進一步理解，若旨在介紹特定數目個發明申請專利範圍敘述，則此一意圖將明確地敘述於發明申請專利範圍中，且在無此敘述之情況下此意圖不存在。例如，作為對理解之一幫助，以下隨附發明申請專利範圍可含有介紹性片語「至少一個」及「一或多個」之使用以介紹發明申請專利範圍敘述。然而，使用此等片語不應解釋為暗示藉由不定冠詞「一」或「一個」之一發明申請專利範圍敘述之介紹將含有此經介紹發明申請專利範圍敘述之任何特定發明申請專利範圍限於僅含有一此敘述之發明申請專利範圍，即使當相同發明申請專利範圍包含介紹性片語「一或多個」或「至少一個」及不定冠詞(諸如「一」或「一個」(例如，「一」及/或「一個」應通常解釋為意謂「至少一個」或「一或多個」)；用於介紹發明申請專利範圍敘述之定冠詞之使用情況亦如此。此外，即使明確敘述特定數目個經介紹發明申請專利範圍敘述，熟習此項技術者亦將認知，此敘述應通常被解釋為意謂至少經敘述之數目(例如，不具有其他修飾語之「兩個敘述」之裸敘述通常意謂至少兩個敘述或兩個或兩個以上敘述)。此外，在其中使用類似於「A、B及C之至少一者等」之一慣例之該等例項中，一般而言此一構造係旨在熟習此項技術者將理解該慣例(例如，「具有A、B及C之至少一者之一系統」將包含(但不限於)僅具有A、僅具有B、僅具有C、具有A及B一起、具有A及C一起、具有B及C一起及/或具有A、B及C一起等之系統)之意義上。在其中使用類似於「A、B及C等之至少一者」之一慣例之該等例項中，一般而言此一構造係旨在熟習此項技術者將理解該慣例(例如，「具有A、B或C之至少一者之一系統」將包含(但不限於)僅具有A、僅具有B、僅具有C、具有A及B一起、具有A及C一起、具有B及C一起及/或具有A、B及C一起等之系統)之意義上。此項技術者將進一步理解，除非上下文另有明確規定，否則通常呈現兩個或兩個以上替代術語之反意連接詞及/或片語(不管在描述、發明申請專利範圍或圖式中)應被理解為預期包含術語之一者、術語之任一者或兩個術語之可能性。例如，片語「A或B」通常將被理解為包含「A」或「B」或「A及B」之可能性。 有關隨附發明申請專利範圍，熟習此項技術者將瞭解其中所敘述之操作大體上可以任何順序執行。又，儘管以一(若干)序列呈現各種操作流程，然應理解，可以除所繪示之該等順序之外之其他順序執行各種操作或可同時執行各種操作。除非上下文另有明確規定，否則此等替代排序之實例可包含重疊、交錯、間斷、重新排序、遞增、預備、補充、同時、反向或其他變體排序。此外，除非上下文另有明確規定，否則如「回應於」、「與…有關」或其他過去時形容詞之術語通常並不旨在排除此等變體。 儘管已繪示本發明之特定實施例，然應明白熟習此項技術者可在不脫離前述揭示內容之範疇及精神之情況下做出本發明之各種修改及實施例。據信，將藉由前文描述理解本發明及許多其伴隨優點，且將明白，可在不脫離所揭示之標的或不犧牲全部其實質性優點之情況下作出組件之形式、構造及配置上之各種改變。所描述之形式僅為說明性的且以下發明申請專利範圍之意圖係涵蓋及包含此等改變。因此，本發明之範疇應僅受隨附之發明申請專利範圍所限制。
100‧‧‧系統102‧‧‧工具叢集104‧‧‧沉積工具/工具106‧‧‧樣本/裸樣本/經量測樣本108‧‧‧樣本載台110‧‧‧干涉儀工具/工具112‧‧‧沉積工具/工具114‧‧‧樣本載台116‧‧‧真空總成200‧‧‧雙波長雙干涉儀202a‧‧‧干涉儀202b‧‧‧干涉儀204‧‧‧照明源/照明器206a‧‧‧光纖206b‧‧‧光纖208a‧‧‧干涉儀輸入端208b‧‧‧干涉儀輸入端210a‧‧‧偏光光束分離器210b‧‧‧偏光光束分離器212a‧‧‧四分之一波板212b‧‧‧四分之一波板214a‧‧‧透鏡214b‧‧‧透鏡216a‧‧‧參考平面/透射參考平面216b‧‧‧參考平面/透射參考平面218a‧‧‧表面218b‧‧‧表面220‧‧‧空腔/垂直空腔/實質上水平空腔222a‧‧‧表面222b‧‧‧表面224a‧‧‧透鏡224b‧‧‧透鏡226a‧‧‧偵測器226b‧‧‧偵測器230‧‧‧控制器232‧‧‧處理器234‧‧‧記憶體/遠端記憶體236‧‧‧程式指令集/程式指令300‧‧‧膜/塗層沉積程序302‧‧‧層304‧‧‧量測306‧‧‧平面內變形(IPD)/經估計平面內變形(IPD)308‧‧‧可校正項310‧‧‧層/前側層312‧‧‧層/後側層400‧‧‧系統402‧‧‧控制器404‧‧‧處理器406‧‧‧記憶體408‧‧‧程式指令集/程式指令500‧‧‧方法502‧‧‧步驟504‧‧‧步驟506‧‧‧步驟508‧‧‧步驟510‧‧‧步驟512‧‧‧步驟514‧‧‧步驟
熟習此項技術者藉由參考附圖可更佳理解本發明之許多優點，其中： 圖1繪示根據本發明之一或多項實施例之用於在晶圓沉積期間製程引起之變形預測之一系統的一方塊圖； 圖2A繪示根據本發明之一或多項實施例之用於在晶圓沉積期間製程引起之變形預測之一系統之一干涉儀工具的一簡化示意圖； 圖2B繪示根據本發明之一或多項實施例之一干涉儀工具之一空腔的一簡化示意圖； 圖2C繪示根據本發明之一或多項實施例之一干涉儀工具之一空腔的一簡化示意圖； 圖3繪示根據本發明之一或多項實施例之一樣本上之一膜/塗層沉積程序的一概念圖； 圖4繪示根據本發明之一或多項實施例之用於在晶圓沉積期間製程引起之變形預測之一系統的一方塊圖；及 圖5繪示描繪根據本發明之一或多項實施例之用於在晶圓沉積期間製程引起之變形預測之一方法的一製程流程圖。
100‧‧‧系統
102‧‧‧工具叢集
104‧‧‧沉積工具/工具
106‧‧‧樣本/裸樣本/經量測樣本
108‧‧‧樣本載台
110‧‧‧干涉儀工具/工具
112‧‧‧沉積工具/工具
114‧‧‧樣本載台
116‧‧‧真空總成

Claims (23)

  1. 一種用於製程引起之變形預測之系統，其包括：一工具叢集(cluster)，該工具叢集包括：一第一沉積工具，其經組態以將一第一層沉積於一晶圓上；一干涉儀工具，其經組態以獲得該晶圓之一或多個量測，其中該一或多個量測包含該晶圓之一或多個平面外變形(OPD)之量測；一第二沉積工具，其經組態以將一第二層沉積於該晶圓上；及一真空總成，其中經組態以調整該第一沉積工具或該第二沉積工具之至少一者之一或多個可校正項(correctable)係基於該一或多個量測而判定，其中在不破壞由該真空總成產生之真空的情況下在該第一層之沉積與該第二層之沉積之間獲得該一或多個量測。
  2. 如請求項1之系統，其中該干涉儀工具包括一雙波長雙干涉儀。
  3. 如請求項2之系統，其中該雙波長雙干涉儀藉由照明該晶圓之一或多個表面來獲得該一或多個量測。
  4. 如請求項3之系統，其中該雙波長雙干涉儀將該晶圓固持於一組實質上平行之參考板之間的一空腔內。
  5. 如請求項4之系統，其中該雙波長雙干涉儀將該晶圓以一實質上垂直 定向固持於一組實質上平行之參考板之間的一空腔內。
  6. 如請求項4之系統，其中該雙波長雙干涉儀將該晶圓以一實質上水平定向固持於一組實質上平行之參考板之間的一空腔內。
  7. 如請求項2之系統，其中該雙波長雙干涉儀包含一控制器，其中該控制器包含一或多個處理器，其中該控制器包含經組態以儲存一或多個程式指令集之記憶體，其中該一或多個處理器經組態以執行該一或多個程式指令集。
  8. 如請求項7之系統，其中該控制器基於該晶圓之該一或多個OPD估計該晶圓之一或多個平面內變形(IPD)。
  9. 如請求項8之系統，其中該控制器基於該晶圓之經估計一或多個IPD判定經組態以調整該第一沉積工具或該第二沉積工具之至少一者之該一或多個可校正項。
  10. 如請求項9之系統，其中該控制器經由一前饋迴路提供該一或多個可校正項以調整該第一沉積工具。
  11. 如請求項10之系統，其中在將該第一層沉積於一第二晶圓上之前可基於經提供一或多個可校正項調整對應於該第一層之該第一沉積工具之一沉積配方。
  12. 如請求項11之系統，其中該調整對應於該第一層之該沉積配方在該第一層沉積於該第二晶圓上期間減少藉由該第一沉積工具沉積之該第一層中之一或多個誤差。
  13. 如請求項9之系統，其中該控制器經由一回饋迴路提供該一或多個可校正項以調整該第二沉積工具。
  14. 如請求項13之系統，其中在將該第二層沉積於該晶圓上之前可基於該經提供一或多個可校正項調整對應於該第二層之該第二沉積工具之一沉積配方。
  15. 如請求項14之系統，其中該調整對應於該第二層之該沉積配方在該第二層沉積於該晶圓上期間補償藉由該第一沉積工具沉積之該第一層中之一或多個誤差。
  16. 如請求項1之系統，其進一步包括：一控制器，其中該控制器包含一或多個處理器，其中該控制器包含經組態以儲存一或多個程式指令集之記憶體，其中該一或多個處理器經組態以執行該一或多個程式指令集，其中該控制器通信地耦合至該第一沉積工具、該干涉儀工具或該第二沉積工具之至少一者。
  17. 一種用於製程引起之變形預測之方法，其包括：經由一工具叢集之一第一沉積工具將一第一層沉積於一晶圓上；經由該工具叢集之一干涉儀工具獲得該晶圓上之該第一層之一或多個量測，其中該一或多個量測包含一或多個平面外變形之量測；經由該工具叢集之該干涉儀工具之一控制器估計該晶圓上之該第一層之一或多個平面內變形，其中基於該一或多個平面外變形估計該一或多個平面內變形；經由該工具叢集之該干涉儀工具之該控制器判定用於該晶圓之一或多個可校正項，其中基於該一或多個平面內變形判定該一或多個可校正項；及提供該一或多個可校正項以調整該工具叢集之該第一沉積工具或一第二沉積工具之至少一者，其中該工具叢集包含一真空總成，其中在不破壞該真空總成之真空的情況下在該第一層之沉積與一第二層之沉積之間獲得該一或多個量測。
  18. 如請求項17之方法，其進一步包括：經由一前饋迴路提供該一或多個可校正項以調整該第一沉積工具。
  19. 如請求項18之方法，其進一步包括：經由該第一沉積工具將該第一層沉積於一第二晶圓上，其中在將該第一層沉積於該第二晶圓上之前可基於該經提供一或多個可校正項調整對應於該第一層之該第一沉積工具之一沉積配方。
  20. 如請求項19之方法，其中該調整對應於該第一層之該沉積配方在該第一層沉積於該第二晶圓上期間減少藉由該第一沉積工具沉積之該第一層中之一或多個誤差。
  21. 如請求項17之方法，其進一步包括：經由一回饋迴路提供該一或多個可校正項以調整該第二沉積工具。
  22. 如請求項21之方法，其進一步包括：經由該第二沉積工具將該第二層沉積於該晶圓上，其中在將該第二層沉積於該晶圓上之前可基於該經提供一或多個可校正項調整對應於該第二層之該第二沉積工具之一沉積配方。
  23. 如請求項22之方法，其中該調整對應於該第二層之該沉積配方在該第二層沉積於該晶圓上期間補償藉由該第一沉積工具沉積之該第一層中之一或多個誤差。
TW106133499A 2016-09-30 2017-09-29 用於在晶圓沉積期間製程引起之變形預測之系統及方法 TWI736681B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662402213P 2016-09-30 2016-09-30
US62/402,213 2016-09-30
US15/707,927 2017-09-18
US15/707,927 US10475712B2 (en) 2016-09-30 2017-09-18 System and method for process-induced distortion prediction during wafer deposition

Publications (2)

Publication Number Publication Date
TW201823507A TW201823507A (zh) 2018-07-01
TWI736681B true TWI736681B (zh) 2021-08-21

Family

ID=61758489

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106133499A TWI736681B (zh) 2016-09-30 2017-09-29 用於在晶圓沉積期間製程引起之變形預測之系統及方法

Country Status (6)

Country Link
US (1) US10475712B2 (zh)
EP (1) EP3507825A4 (zh)
KR (1) KR102293788B1 (zh)
CN (1) CN109891563B (zh)
TW (1) TWI736681B (zh)
WO (1) WO2018064467A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3290911A1 (en) * 2016-09-02 2018-03-07 ASML Netherlands B.V. Method and system to monitor a process apparatus
JP2018159875A (ja) * 2017-03-23 2018-10-11 東芝メモリ株式会社 半導体装置の製造システム及び半導体装置の製造方法
US11164768B2 (en) * 2018-04-27 2021-11-02 Kla Corporation Process-induced displacement characterization during semiconductor production
JP7100571B2 (ja) * 2018-12-13 2022-07-13 株式会社荏原製作所 めっき可能な基板の枚数を予測する予測モデルを構築する方法、不具合を引き起こす構成部材を予想するための選択モデルを構築する方法、およびめっき可能な基板の枚数を予測する方法
US11829077B2 (en) 2020-12-11 2023-11-28 Kla Corporation System and method for determining post bonding overlay
US11782411B2 (en) * 2021-07-28 2023-10-10 Kla Corporation System and method for mitigating overlay distortion patterns caused by a wafer bonding tool

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160146590A1 (en) * 2014-11-21 2016-05-26 Kla-Tencor Corporation Dual Wavelength Dual Interferometer with Combiner-Splitter

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW295677B (zh) * 1994-08-19 1997-01-11 Tokyo Electron Co Ltd
US6847458B2 (en) 2003-03-20 2005-01-25 Phase Shift Technology, Inc. Method and apparatus for measuring the shape and thickness variation of polished opaque plates
US7214554B2 (en) * 2004-03-18 2007-05-08 Eastman Kodak Company Monitoring the deposition properties of an OLED
US7566900B2 (en) * 2005-08-31 2009-07-28 Applied Materials, Inc. Integrated metrology tools for monitoring and controlling large area substrate processing chambers
JP5634864B2 (ja) 2007-05-30 2014-12-03 ケーエルエー−テンカー・コーポレーションＫｌａ−Ｔｅｎｃｏｒ Ｃｏｒｐｏｒａｔｉｏｎ リソグラフィック・プロセスに於ける、プロセス制御方法およびプロセス制御装置
CN101216286B (zh) * 2007-12-26 2010-09-15 上海微电子装备有限公司 一种测量位移的外差干涉测量系统及其测量方法
US7847954B2 (en) 2008-05-15 2010-12-07 Kla-Tencor Corporation Measuring the shape and thickness variation of a wafer with high slopes
DE102008054982A1 (de) * 2008-12-19 2010-07-01 Carl Zeiss Smt Ag Wafer-Chuck für die EUV-Lithographie
US8068234B2 (en) 2009-02-18 2011-11-29 Kla-Tencor Corporation Method and apparatus for measuring shape or thickness information of a substrate
US9354526B2 (en) 2011-10-11 2016-05-31 Kla-Tencor Corporation Overlay and semiconductor process control using a wafer geometry metric
US9430593B2 (en) 2012-10-11 2016-08-30 Kla-Tencor Corporation System and method to emulate finite element model based prediction of in-plane distortions due to semiconductor wafer chucking
US20140293291A1 (en) 2013-04-01 2014-10-02 Kla-Tencor Corporation Wafer Shape and Thickness Measurement System Utilizing Shearing Interferometers
US10401279B2 (en) 2013-10-29 2019-09-03 Kla-Tencor Corporation Process-induced distortion prediction and feedforward and feedback correction of overlay errors
US9087176B1 (en) 2014-03-06 2015-07-21 Kla-Tencor Corporation Statistical overlay error prediction for feed forward and feedback correction of overlay errors, root cause analysis and process control

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160146590A1 (en) * 2014-11-21 2016-05-26 Kla-Tencor Corporation Dual Wavelength Dual Interferometer with Combiner-Splitter

Also Published As

Publication number Publication date
KR102293788B1 (ko) 2021-08-24
US10475712B2 (en) 2019-11-12
CN109891563A (zh) 2019-06-14
KR20190050861A (ko) 2019-05-13
EP3507825A1 (en) 2019-07-10
EP3507825A4 (en) 2020-05-27
WO2018064467A1 (en) 2018-04-05
US20180096906A1 (en) 2018-04-05
TW201823507A (zh) 2018-07-01
CN109891563B (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
TWI736681B (zh) 用於在晶圓沉積期間製程引起之變形預測之系統及方法
KR102098034B1 (ko) 검사 장치, 검사 방법 및 제조 방법
TWI761622B (zh) 用於對準半導體裝置參考影像及測試影像之系統及方法
JP5389235B2 (ja) オーバーレイエラーを判定するための方法及び装置
US9588441B2 (en) Method and device for using substrate geometry to determine optimum substrate analysis sampling
TWI609245B (zh) 檢測方法及裝置、微影系統及元件製造方法
TWI588442B (zh) 用於控制兩物件間之距離之方法與檢測裝置及方法
CN107431030B (zh) 用于确定在衬底中的平面内变形的方法及系统
US11243470B2 (en) Method and apparatus for deriving corrections, method and apparatus for determining a property of a structure, device manufacturing method
WO2015022239A1 (en) Method and inspection apparatus and computer program product for assessing a quality of reconstruction of a value of a parameter of interest of a structure
JP4875685B2 (ja) ターゲットパターンのパラメータを割り出す方法、ライブラリを生成する方法、検査装置、リソグラフィ装置、リソグラフィセル、及びコンピュータプログラム
US11682570B2 (en) Process-induced displacement characterization during semiconductor production
JP2020530206A (ja) 分光計量を用いたパターン化膜スタックのバンドギャップ計測
US8233155B2 (en) Inspection method and apparatus, lithographic apparatus, lithographic processing cell and device manufacturing method
CN112368812B (zh) 相位显示光学及x射线半导体计量
US10754260B2 (en) Method and system for process control with flexible sampling
WO2017053150A1 (en) Method and system for process control with flexible sampling