JP5389235B2 - オーバーレイエラーを判定するための方法及び装置 - Google Patents

オーバーレイエラーを判定するための方法及び装置 Download PDF

Info

Publication number
JP5389235B2
JP5389235B2 JP2012180060A JP2012180060A JP5389235B2 JP 5389235 B2 JP5389235 B2 JP 5389235B2 JP 2012180060 A JP2012180060 A JP 2012180060A JP 2012180060 A JP2012180060 A JP 2012180060A JP 5389235 B2 JP5389235 B2 JP 5389235B2
Authority
JP
Japan
Prior art keywords
model
overlay error
target
defect
model structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012180060A
Other languages
English (en)
Other versions
JP2013051412A (ja
Inventor
ボーフ，アリー，ジェフリー デン
Original Assignee
エーエスエムエル ネザーランズ ビー．ブイ．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エーエスエムエル ネザーランズ ビー．ブイ． filed Critical エーエスエムエル ネザーランズ ビー．ブイ．
Publication of JP2013051412A publication Critical patent/JP2013051412A/ja
Application granted granted Critical
Publication of JP5389235B2 publication Critical patent/JP5389235B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

[0001] 本発明は、例えばリソグラフィ装置を用いてリソグラフィ技術によってデバイスを製造する際に、オーバーレイエラーを判定するための方法及び検査装置に関する。
[0002] リソグラフィ装置は、所望のパターンを基板上、通常、基板のターゲット部分上に付与する機械である。リソグラフィ装置は、例えば集積回路（ＩＣ）の製造に用いることができる。その場合、ＩＣの個々の層上に形成される回路パターンを生成するために、マスク又はレチクルとも呼ばれるパターニングデバイスを用いることができる。このパターンは、基板（例えばシリコンウェーハ）上のターゲット部分（例えば１つ以上のダイの一部を含む）に転写することができる。通常、パターンの転写は、基板上に設けられた放射感応性材料（レジスト）層上への結像によって行われる。一般には、単一の基板が、連続的にパターニングされる隣接したターゲット部分のネットワークを含んでいる。公知のリソグラフィ装置としては、ターゲット部分上にパターン全体を一度に露光することにより各ターゲット部分を照射するいわゆるステッパ、及び放射ビームによってある特定の方向（「スキャン」方向）にパターンをスキャンすると同時に、この方向に平行又は逆平行に基板をスキャンすることにより各ターゲット部分を照射するいわゆるスキャナが含まれる。パターンを基板上にインプリントすることにより、パターニングデバイスから基板にパターンを転写することも可能である。
[0003] リソグラフィプロセスをモニタリングするために、パターン付けされた基板のパラメータが測定される。パラメータには、例えばパターン付けされた基板内又は上に形成された２層間のオーバーレイエラーや現像された感光性レジストのクリティカルライン幅が含まれうる。この測定は、製品基板及び／又は専用メトロロジターゲットに対して行われうる。リソグラフィプロセスにおいて形成された微細構造の測定を行う様々な技術があり、それらには走査型電子顕微鏡や様々な特殊ツールの使用が含まれる。高速かつ非破壊式の特殊検査ツールは、放射ビームが基板の表面にあるターゲット上に誘導され、散乱又は反射したビームの特性が測定されるスキャトロメータである。ビームが基板によって反射又は散乱される前後のビームの特性を比較することによって、基板の特性を判定することができる。これは、例えば反射ビームを、既知の基板特性と関連付けられた既知の測定結果のライブラリに記憶されたデータと比較することによって行うことができる。２つの主だったタイプのスキャトロメータが知られている。分光スキャトロメータは、広帯域放射ビームを基板上に誘導し、特定の狭角度範囲内に散乱する放射のスペクトル（波長の関数としての強度）を測定する。角度分解スキャトロメータは、単色放射ビームを用いて角度の関数としての散乱放射の強度を測定する。
[0004] 半導体デバイス製造業者は、ウェーハ上にある格子を用いてウェーハを位置合わせする。位置合わせセンサが、サブｎｍの再現性で格子の位置を測定する。製造業者はさらに、オーバーラップする格子を用いてオンプロダクトオーバーレイ（on-product overlay）も測定する。ここでは、サブｎｍの総測定不確定さ（Total Measurement Uncertainty）（ＴＭＵ）数も容易に達成される。しかしながら、オーバーレイメトロロジ及び位置合わせセンサは、エッチング、化学的機械的研磨（ＣＭＰ）及び堆積といったプロセスステップを起因とするマーカの非対称性に敏感である。このような非対称性は、数ｎｍのオーダでありうるオーバーレイ及び位置合わせエラーを招く。この影響は、オーバーレイバジェットを支配し始めるため、解決策が必要である。
[0005] スキャトロメータ測定レシピ選択（例えば各レシピは様々な波長及び偏光状態の照明を有する）は、現在、平均ＴＩＳ（装置に起因する誤差（Tool Induced Shift））及び又はＴＩＳ変動性（又はＴＩＳ３シグマ）といったパラメータを用いて行われている。基準層及び／又はレジスト層が非対称性プロファイルを示す場合に問題がある。
[0006] ターゲット格子の形状における非対称性は、概して、測定されたオーバーレイに影響を及ぼす。この影響は、測定に用いられる照明設定に依存して変動しうる。
[0007] ターゲットレシピ選択は、プロセス及び結像後の格子の形状の実際の知識なく行われる。さらに、現在のプロセスのコンテキストは、レシピ選択の決定に用いられていない。ＴＩＳ及び／又はＴＭＵに基づいた限定子を用いても、ターゲット非対称性に対して最もロバストな測定レシピが常にもたらされるわけではない。
[0008] 本発明の第一の態様では、オーバーレイエラーを判定する方法であって、第１構造及び第２構造を含む第１ターゲットの散乱特性を測定することと、測定された散乱特性を用いて第１構造のモデルを構築することであって、モデルは第１構造に対応する第１モデル構造を含む、構築することと、第１モデル構造を中間モデル構造とともにオーバーレイすることによりモデルを修正することと、修正されたモデルにおける、第１モデル構造と中間モデル構造との間の第１欠陥誘起オーバーレイエラーを計算することと、中間モデル構造を、第２構造に対応する第２モデル構造と置換することによりモデルをさらに修正することと、第１モデル構造と第２モデル構造との間の第２欠陥誘起オーバーレイエラーを計算することであって、第１及び第２モデル構造は、さらに修正されたモデルにおいて互いにオーバーレイされている、計算することと、計算された第２欠陥誘起オーバーレイエラーを用いて第２ターゲットにおけるオーバーレイエラーを判定することと、を含む方法が提供される。
[0009] 本発明の更なる態様は、上記と類似した方法を行うための検査装置及びリソグラフィ装置と、これらの装置上で実行された場合に上記と類似した方法を行うよう動作可能なプログラム命令を含むコンピュータプログラムプロダクトを含む。
[0010] 本発明の更なる特徴及び利点、並びに本発明の更なる実施形態の構造及び動作は、添付図面を参照しながら以下に詳細に述べる。なお、本発明は、本明細書に記載される特定の実施形態に限定されないことに留意されたい。これらの実施形態は、本明細書において、例示目的としてのみ提示されている。当業者であれば、本明細書に含まれる教示内容に基づいてさらなる実施形態が明らかであろう。
[0011] 明細書内に組み込まれかつ明細書の一部を形成する添付図面は本発明を説明するものであり、また、説明とともに本発明の原理をさらに説明しかつ当業者に本発明を作りかつ使用することを可能にする。
[0012] 図１は、リソグラフィ装置を示す。 [0013] 図２は、リソグラフィセル又はクラスタを示す。 [0014] 図３は、第１スキャトロメータを示す。 [0015] 図４は、第２スキャトロメータを示す。 [0016] 図５は、スキャトロメータの測定結果から構造を再構成するための第１の例示的なプロセスを示す。 [0017] 図６は、スキャトロメータの測定結果から構造を再構成するための第２の例示的なプロセスを示す。 [0018] 図７は、第１格子の１つの要素が第２格子の１つの要素にオーバーレイされている詳細を示す（両要素は非対称性を示す）。 [0019] 図８は、モデルにおける中心の最上格子の位置決めを説明する、本発明の一実施形態に従ってオーバーレイエラーを判定する方法を示す。 [0020] 図９は、モデルにおけるオフセットの最上格子の位置決めを説明する、本発明の一実施形態に従ってオーバーレイエラーを判定する方法を示す。 [0021] 図１０ａは、測定波長に対する測定されたオーバーレイエラーのグラフである。 [0021] 図１０ｂは、測定波長に対する計算されたオーバーレイ補正値のグラフである。 [0021] 図１０ｃは、測定波長に対する補正されたオーバーレイエラーのグラフである。
[0022] 本発明の特徴及び利点は、図面とともに理解された場合には以下の詳細な説明からより明らかとなろう。図面中、同様の参照文字は、全体に亘って対応の要素を特定するものである。図面中、同様の参照番号は、概して、同一の、機能上同様の、及び／又は構造上同様の要素を示す。ある要素が初めて登場する図面は、対応の参照番号における左端の数字により示される。
[0023] 本明細書は、本発明の特徴を組み込んだ１以上の実施形態を開示する。開示された実施形態は本発明を例示するに過ぎない。本発明の範囲は開示された実施形態に限定されない。本発明は本明細書に添付された特許請求の範囲によって定義される。
[0024] 記載された実施形態、及び、明細書中における「一実施形態」、「実施形態」、「例示的な実施形態」等への言及は、記載された実施形態が特定の特徴、構造、又は特性を含みうることを示すが、必ずしもすべての実施形態がその特定の特徴、構造、又は特性を含まなくてもよい。さらに、このような表現は、必ずしも同じ実施形態を指しているわけではない。また、特定の特徴、構造、又は特性が一実施形態に関連して記載された場合、明示的な記載の有無に関わらず、その特徴、構造、又は特性を他の実施形態に関連して作用させることは当業者の知識内であると理解される。
[0025] 本発明の実施形態は、ハードウェア、ファームウェア、ソフトウェア、又はこれらの任意の組合せで実施されてよい。本発明の実施形態は、また、１以上のプロセッサによって読出され実行されうる、機械可読媒体上に記憶された命令として実施されてもよい。機械可読媒体は、機械（例えばコンピュータデバイス）によって読出し可能な形式で情報を記憶又は伝送するための任意の機構を含みうる。例えば、機械可読媒体には、読出し専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイス、電気、光学、音響、又は他の形態の伝播信号（例えば、搬送波、赤外線信号、デジタル信号等）等が含まれる。さらに、ファームウェア、ソフトウェア、ルーチン、命令が、本明細書においては、特定の動作を行うように記載する場合もある。しかし、そのような記載は便宜上に過ぎず、また、そのような動作は、実際には、コンピュータデバイス、プロセッサ、コントローラ、又はファームウェア、ソフトウェア、ルーチン、命令等を実行する他のデバイスによるものであることは理解されるべきである。
[0026] しかし、このような実施形態をより詳細に記載する前に、本発明の実施形態が実施されうる例示的な環境を提示することが有益であろう。
[0027] 図１は、リソグラフィ装置を概略的に示す。このリソグラフィ装置は、放射ビームＢ（例えばＵＶ放射又はＤＵＶ放射）を調整するように構成された照明システム（イルミネータ）ＩＬと、パターニングデバイス（例えばマスク）ＭＡを支持するように構成され、かつ特定のパラメータに従ってパターニングデバイスを正確に位置決めするように構成された第１ポジショナＰＭに接続されたサポート構造（例えばマスクテーブル）ＭＴと、基板（例えばレジストコートウェーハ）Ｗを保持するように構成され、かつ特定のパラメータに従って基板を正確に位置決めするように構成された第２ポジショナＰＷに接続された基板テーブル（例えばウェーハテーブル）ＷＴと、パターニングデバイスＭＡによって放射ビームＢに付けられたパターンを基板Ｗのターゲット部分Ｃ（例えば１つ以上のダイを含む）上に投影するように構成された投影システム（例えば屈折投影レンズシステム）ＰＬと、を含む。
[0028] 照明システムとしては、放射を誘導し、整形し、又は制御するために、屈折型、反射型、磁気型、電磁型、静電型、又はその他のタイプの光コンポーネント、あるいはそれらの任意の組み合せ等の様々なタイプの光コンポーネントを含むことができる。
[0029] サポート構造は、パターニングデバイスを支持する。すなわち、パターニングデバイスの重量を支える。サポート構造は、パターニングデバイスの向き、リソグラフィ装置の設計、及び、パターニングデバイスが真空環境内で保持されているか否か等の他の条件に応じた態様で、パターニングデバイスを保持する。サポート構造は、機械式、真空式、静電式又はその他のクランプ技術を使って、パターニングデバイスを保持することができる。サポート構造は、例えば、必要に応じて固定又は可動式にすることができるフレーム又はテーブルであってもよい。サポート構造は、パターニングデバイスを、例えば、投影システムに対して所望の位置に確実に置くことができる。本明細書において使用される「レチクル」又は「マスク」という用語はすべて、より一般的な「パターニングデバイス」という用語と同義であると考えてよい。
[0030] 本明細書において使用される「パターニングデバイス」という用語は、基板のターゲット部分内にパターンを作り出すように、放射ビームの断面にパターンを付与するために使用できるあらゆるデバイスを指していると広く解釈されるべきである。なお、放射ビームに付与されたパターンは、例えばそのパターンが位相シフトフィーチャ又はいわゆるアシストフィーチャを含む場合、基板のターゲット部分内の所望のパターンに正確に一致しなくてもよいことに留意されたい。一般に、放射ビームに付与されたパターンは、集積回路等のターゲット部分内に作り出されるデバイス内の特定の機能層に対応する。
[0031] パターニングデバイスは、透過型であっても反射型であってもよい。パターニングデバイスの例としては、マスク、プログラマブルミラーアレイ、及びプログラマブルＬＣＤパネルが含まれる。マスクは、リソグラフィでは周知であり、バイナリ、レべンソン型（alternating）位相シフト、及びハーフトーン型（attenuated）位相シフト等のマスク型、ならびに種々のハイブリッドマスク型を含む。プログラマブルミラーアレイの一例では、小型ミラーのマトリックス配列が用いられ、入射する放射ビームを様々な方向に反射させるように各小型ミラーを個別に傾斜させることができる。傾斜されたミラーは、ミラーマトリックスによって反射される放射ビームにパターンを付与する。
[0032] 本明細書において使用される「投影システム」という用語は、使われている露光放射に、或いは液浸液の使用又は真空の使用といった他の要因に適切な屈折型、反射型、反射屈折型、磁気型、電磁型、及び静電型光学システム、又はそれらの任意の組合せを含むあらゆる種類の投影システムを包含すると広く解釈されるべきである。本明細書において使用される「投影レンズ」という用語はすべて、より一般的な用語「投影システム」と同義であると考えてよい。
[0033] 本明細書に示されているとおり、リソグラフィ装置は、透過型のもの（例えば透過型マスクを採用しているもの）である。或いは、リソグラフィ装置は、反射型のもの（例えば上述したようなタイプのプログラマブルミラーアレイ又は反射型マスクを採用しているもの）であってもよい。
[0034] リソグラフィ装置は、２つ（デュアルステージ）以上の基板テーブル（及び／又は２つ以上のマスクテーブル）を有するタイプのものであってもよい。そのような「マルチステージ」機械では、追加のテーブルを並行して使うことができ、すなわち予備工程を１つ以上のテーブル上で実行しつつ、別の１つ以上のテーブルを露光用に使うこともできる。
[0035] また、リソグラフィ装置は、投影システムと基板との間の空間を満たすように、例えば水といった比較的高い屈折率を有する液体によって基板の少なくとも一部を覆うことができるタイプのものであってもよい。また、例えばマスクと投影システムの間といったリソグラフィ装置内の別の空間に液浸液を加えてもよい。液浸技術は、投影システムの開口数を増加させることで当技術分野において周知である。本明細書にて使用される「液浸」という用語は、基板のような構造体を液体内に沈めなければならないという意味ではなく、単に、露光中、投影システムと基板との間に液体があるということを意味するものである。
[0036] 図１を参照すると、イルミネータＩＬは、放射源ＳＯから放射ビームを受ける。例えば放射源がエキシマレーザである場合、放射源とリソグラフィ装置は、別個の構成要素であってもよい。その場合、放射源は、リソグラフィ装置の一部を形成しているとはみなされず、また、放射ビームは放射源ＳＯからイルミネータＩＬへ、例えば適切な誘導ミラー及び／又はビームエキスパンダを含むビームデリバリシステムＢＤを使って送られる。その他の場合、例えば放射源が水銀ランプである場合、放射源はリソグラフィ装置の一体部分とすることもできる。放射源ＳＯ及びイルミネータＩＬは、必要ならばビームデリバリシステムＢＤとともに、放射システムと呼んでもよい。
[0037] イルミネータＩＬは、放射ビームの角強度分布を調節するアジャスタＡＤを含んでもよい。一般に、イルミネータの瞳面内の強度分布の少なくとも外側及び／又は内側半径範囲（通常、それぞれσ-outer及びσ-innerと呼ばれる）を調節することができる。さらに、イルミネータＩＬは、インテグレータＩＮ及びコンデンサＣＯといった様々な他のコンポーネントを含むことができる。イルミネータを使って放射ビームを調整すれば、放射ビームの断面に所望の均一性及び強度分布を持たせることができる。
[0038] 放射ビームＢは、サポート構造（例えばマスクテーブル）ＭＴ上に保持されたパターニングデバイス（例えばマスクＭＡ）上に入射し、パターニングデバイスによってパターンが付けられる。マスクＭＡを横断した後、放射ビームＢは投影システムＰＬを通過し、投影システムＰＬは、基板Ｗのターゲット部分Ｃ上にビームの焦点を合わせる。第２ポジショナＰＷ及び位置センサＩＦ（例えば、干渉計デバイス、リニアエンコーダ、２Ｄエンコーダ又は静電容量センサ）を使い、例えば、様々なターゲット部分Ｃを放射ビームＢの経路内に位置決めするように、基板テーブルＷＴを正確に動かすことができる。同様に、第１ポジショナＰＭ及び別の位置センサ（図１には明示しない）を使い、マスクＭＡを放射ビームＢの経路に対して、例えばマスクライブラリからの機械的な取り出しの後又はスキャン中に、正確に位置決めすることもできる。通常、マスクテーブルＭＴの移動は、第１ポジショナＰＭの一部を形成するロングストロークモジュール（粗動位置決め）及びショートストロークモジュール（微動位置決め）を使って実現することができる。同様に、基板テーブルＷＴの移動も、第２ポジショナＰＷの一部を形成するロングストロークモジュール及びショートストロークモジュールを使って実現することができる。ステッパの場合（スキャナとは対照的に）、マスクテーブルＭＴは、ショートストロークアクチュエータのみに連結されてもよく、又は固定されてもよい。マスクＭＡ及び基板Ｗは、マスクアライメントマークＭ１、Ｍ２と、基板アライメントマークＰ１、Ｐ２を使って位置合わせされてもよい。例示では基板アライメントマークが専用ターゲット部分を占めているが、基板アライメントマークをターゲット部分とターゲット部分との間の空間内に置くこともできる（これらはスクライブラインアライメントマークとして知られている）。同様に、複数のダイがマスクＭＡ上に設けられている場合、マスクアライメントマークは、ダイとダイの間に置かれてもよい。
[0039] 例示の装置は、以下に説明するモードのうち少なくとも１つのモードで使用できる。
[0040] １．ステップモードでは、マスクテーブルＭＴ及び基板テーブルＷＴを基本的に静止状態に保ちつつ、放射ビームに付けられたパターン全体を一度にターゲット部分Ｃ上に投影する（すなわち、単一静的露光）。その後、基板テーブルＷＴは、Ｘ及び／又はＹ方向に移動され、それにより別のターゲット部分Ｃを露光することができる。ステップモードでは、露光フィールドの最大サイズによって、単一静的露光時に結像されるターゲット部分Ｃのサイズが限定される。
[0041] ２．スキャンモードでは、マスクテーブルＭＴ及び基板テーブルＷＴを同期的にスキャンする一方で、放射ビームに付けられたパターンをターゲット部分Ｃ上に投影する（すなわち、単一動的露光）。マスクテーブルＭＴに対する基板テーブルＷＴの速度及び方向は、投影システムＰＬの（縮小）拡大率及び像反転特性によって決めることができる。スキャンモードでは、露光フィールドの最大サイズによって、単一動的露光時のターゲット部分の幅（非スキャン方向）が限定される一方、スキャン動作の長さによって、ターゲット部分の高さ（スキャン方向）が決まる。
[0042] ３．別のモードでは、プログラマブルパターニングデバイスを保持した状態で、マスクテーブルＭＴを基本的に静止状態に保ち、また基板テーブルＷＴを動かす、又はスキャンする一方で、放射ビームに付けられているパターンをターゲット部分Ｃ上に投影する。このモードでは、通常、パルス放射源が採用されており、さらにプログラマブルパターニングデバイスは、基板テーブルＷＴの移動後ごとに、又はスキャン中の連続する放射パルスと放射パルスとの間に、必要に応じて更新される。この動作モードは、前述のタイプのプログラマブルミラーアレイといったプログラマブルパターニングデバイスを利用するマスクレスリソグラフィに容易に適用することができる。
[0043] 上述の使用モードの組合せ及び／又はバリエーション、或いは完全に異なる使用モードもまた採用可能である。
[0044] 図２に示されるように、リソグラフィ装置ＬＡは、時にリソセル又はクラスタとも呼ばれ、基板に露光前及び露光後のプロセスを行う装置も含むリソグラフィセルＬＣの一部を形成する。従来では、基板に露光前及び露光後のプロセスを行う装置には、レジスト層を堆積するためのスピンコーターＳＣ、露光済みレジストを現像するディベロッパーＤＥ、冷却チルプレートＣＨ及びベークプレートＢＫが含まれる。基板ハンドラすなわちロボットＲＯが、基板を、入出力ポートＩ／Ｏ１、Ｉ／Ｏ２から取り上げ、それらを、様々なプロセス装置間で移動させ、リソグラフィ装置のローディングベイＬＢに運ぶ。これらのデバイスは、しばしば集合的にトラックとして呼ばれるが、トラック制御ユニットＴＣＵの制御下にあり、ＴＣＵ自体は、監視制御システムＳＣＳによって制御され、この監視制御システムＳＣＳはさらに、リソグラフィ制御ユニットＬＡＣＵを介してリソグラフィ装置を制御する。したがって、様々な装置は、スループット及び処理効率を最大とするために操作されることが可能である。
[0045] リソグラフィ装置によって露光される基板が正確にかつ一貫して露光されるように、露光済み基板を検査して、２層間のオーバーレイエラー、ライン幅、クリティカルディメンション（ＣＤ）等といった特性を測定することが望ましい。エラーが検出された場合、後続の基板の露光に対して、特に検査がすぐにかつ十分に高速に行うことが可能であれば同じバッチの他の基板がまだ露光されていない場合に、調整が行われる。さらに、既に露光された基板は、歩留まりを上げるために取り除かれても再加工されても、或いは廃棄されてもよく、それにより、欠陥があると分かっている基板に対して露光を行うことが回避できる。基板の一部のターゲット部分のみに欠陥がある場合、追加の露光は、欠陥のないターゲット部分に対してのみ行うことができる。
[0046] 検査装置を用いて、基板の特性、特に、様々な基板又は同じ基板の様々な層の特性がどのように変化するのかを判定する。この検査装置は、リソグラフィ装置ＬＡ又はリソセルＬＣと一体にされても、又は、スタンドアローンデバイスであってもよい。最速の測定を可能とするために、検査装置は、露光直後の露光済みレジスト層における特性を測定することが望ましい。しかし、レジストにおける潜像はコントラストが非常に低い。放射に露光されたレジストの部分とそうではない部分との間には非常に小さい屈折率の差しかない。すべての検査装置がこの潜像の有用な測定を行えるほどの十分な感度を有するわけではない。したがって、測定は、ポストベーク（ＰＥＢ）ステップ後に行われうる。このステップは、習慣的に、露光済み基板に最初に行われるステップであり、レジストの露光済み部分と未露光部分とのコントラストを増加する。この段階では、レジスト内の像は、半潜像と呼ばれうる。レジストの露光済み又は未露光の部分は除去されている時点か、又は、エッチングといったパターン転写ステップ後において、現像済みのレジスト像を測定することも可能である。この後者の可能性は、欠陥のある基板の再加工の可能性を制限するが、依然として有用な情報を提供しうる。
[0047] 図３は、本発明において使用しうるスキャトロメータを示す。このスキャトロメータは、基板Ｗ上に放射を投影する広帯域（白色光）放射プロジェクタ２を含む。反射された放射は、鏡面反射した放射のスペクトル１０（波長の関数としての強度）を測定するスペクトロメータディテクタ４に渡される。このデータから、検出されたスペクトラムを生じさせる構造又はプロファイルが、処理ユニットＰＵによって（例えば厳密結合波解析及び非線形回帰によって、又は、図３の下部に示されるようなシミュレートされたスペクトルのライブラリとの比較によって）再構成されうる。一般に、再構成のためには、構造の大体の形態が既知であり、いくつかのパラメータがその構造が作られたプロセスの知識から推測され、それにより、スキャトロメトリデータから判定される構造のパラメータはほんの幾つかでよい。このようなスキャトロメータは、法線入射スキャトロメータ、又は斜入射スキャトロメータとして構成されうる。しかし、法線入射では、かかるスキャトロメータは、パターン非対称性に対する感度がない。第０回折次数におけるパターン非対称性を検出するためには、斜入射が必要である。
[0048] 本発明により適した別のスキャトロメータを図４に示す。このデバイスでは、放射源２によって放出された放射は、レンズ系１２を用いてコリメートされ、干渉フィルタ１３及びポラライザ１７を透過し、部分反射面６によって反射されて、高い開口数（ＮＡ）、好適には少なくとも０．９、より好適には少なくとも０．９５を有する顕微鏡対物レンズ１５を介して基板Ｗ上にその焦点が合わされる。浸漬スキャトロメータであれば、１を超える開口数を有するレンズでさえ有しうる。反射された放射は、次に、散乱スペクトルが検出されるよう部分反射面１６を介してディテクタ１８へ透過する。ディテクタは、レンズ系１５の焦点長さにある後方投影される瞳面１１に配置されうるが、瞳面は、代わりに補助光学装置（図示せず）でディテクタ上に再結像されてもよい。瞳面は、放射の半径位置が入射角度を画定し、かつ角度位置が放射の方位角度を画定する面である。ディテクタは、基板ターゲット３０の２次元角度散乱スペクトルを測定できるように２次元ディテクタであることが好適である。ディテクタ１８は、例えばＣＣＤ又はＣＭＯＳセンサのアレイであってよく、また例えばフレーム当たり４０ミリ秒の積分時間を使用しうる。
[0049] 基準ビームが、例えば入射放射の強度を測定するためにしばしば使用される。これを行うために、放射ビームがビームスプリッタ１６上に入射すると、その一部は、基準ミラー１４に向かって基準ビームとしてビームスプリッタ１６を透過する。基準ビームは、次に同じディテクタ１８の異なる部分、或いは異なるディテクタ上に投影される。
[0050] 一組の干渉フィルタ１３が、例えば、４０５〜７９０ｎｍ、又は２００〜３００ｎｍなどのより低い範囲で所望の波長を選択するために利用可能である。干渉フィルタは、一組の異なるフィルタを備えるよりむしろ調整可能でありうる。格子を、干渉フィルタの代わりに用いてもよい。
[0051] ディテクタ１８は、散乱光の強度を、単一波長（又は狭波長範囲）で、複数の波長で別々に、又は波長範囲にわたって積分して測定しうる。さらに、ディテクタは、ＴＭ偏光及びＴＥ偏光の強度、及び／又は、ＴＭ偏光とＴＥ偏光との位相差を別々に測定しうる。
[0052] 大きいエタンデュ（etendue）を与え、複数波長の混合を可能にする広帯域光源（すなわち、広い範囲の光周波数又は波長、したがって広い範囲の色を有する光源）が使用可能である。広帯域内の複数の波長は、それぞれ、Δλの帯域幅及び少なくとも２Δλの間隔（すなわち、波長の２倍）を有することが好適である。いくつかの放射「源」は、ファイバ束を使用して分離される拡張された放射源の異なる部分でありうる。このように、角度分解された散乱スペクトルは、複数の波長で、並列に測定されることが可能である。２Ｄスペクトルより多くの情報を含む３Ｄスペクトル（波長及び２つの異なる角度）を測定することができる。これにより、メトロロジプロセスのロバスト性を増大するより多くの情報を測定することができるようになる。これは、参照することによりその全体を本明細書に組み込む欧州特許出願公開第ＥＰ１６２８１６４Ａ号により詳細に記載される。
[0053] 基板Ｗ上のターゲット３０は、１Ｄ周期的格子であってよく、この格子は、現像後にバーが中実レジストラインから形成されるようにプリントされる。ターゲット３０は、２Ｄ周期的格子であってもよく、この格子は、現像後に格子が中実のレジストピラー又はレジスト内のビアから形成されるようにプリントされる。或いは、バー、ピラー、又はビアは、基板内にエッチングされてもよい。このパターンは、リソグラフィ投影装置、特に投影システムＰＬにおける色収差、及び照明対称性に敏感であり、そのような収差の存在は、プリントされた格子における変動という形で現れる。したがって、プリントされた格子のスキャトロメトリデータは、格子を再構成するために使用される。ライン幅及び形状といった１Ｄ格子のパラメータ、又は、ピラー又はビア幅又は長さ或いは形状といった２Ｄ格子のパラメータは、プリンティングステップの知識から処理ユニットＰＵによって行われる再構成プロセス及び／又は他のスキャトロメトリプロセスに入力されうる。
[0054] 上述したように、ターゲットは、基板の表面上にある。このターゲットは、しばしば、格子における一連のラインか、又は、２Ｄアレイにおける実質的に矩形の構造の形を取る。メトロロジにおける厳密な光回折理論の目的は、事実上、ターゲットから反射される回折スペクトルの計算である。換言すれば、ターゲット形状情報は、ＣＤ（クリティカルディメンション）均一性及びオーバーレイメトロロジのために得られる。オーバーレイメトロロジは、基板上の２層が位置合わせされているか否かを判定するために２つのターゲットのオーバーレイを測定する測定システムである。ＣＤ均一性は、単に、リソグラフィ装置の露光システムがどのように機能しているのかを判定するための、スペクトルに対する格子の均一性の測定結果である。特に、ＣＤ、すなわちクリティカルディメンションは、基板上に「書かれる」オブジェクトの幅であり、また、リソグラフィ装置が基板上に物理的に書くことができる限度であるので、それは重要である。
[0055] 上述したスキャトロメータのうちの１つを、ターゲット３０といったターゲット構造とその回折特性のモデリングと組み合わせて用いて、複数の方法で構造の形状及び他のパラメータの測定を行うことができる。図５によって表される第１のタイプのプロセスでは、ターゲット形状の第１推定値（第１候補構造）に基づく回折パターンが計算されて、観察された回折パターンと比較される。モデルのパラメータが、次に、体系的に変化させられ、新しい候補構造を生成するように回折が一連の反復において再計算され、それによりベストフィットに到達する。図６によって表される第２のタイプのプロセスでは、回折スペクトルの「ライブラリ」を作成するために、多くの異なる候補構造についての回折スペクトルが事前に計算される。次に、測定ターゲットから観察された回折パターンが、計算されたスペクトルのライブラリと比較され、ベストフィットが見つけられる。これらの方法は一緒に使用することができる。つまり、ライブラリからは粗いフィットが得られ、その後の反復プロセスによってベストフィットが見つけられる。
[0056] 図５をより詳細に参照しながら、ターゲット形状及び／又は材料特性の測定が行われる方法を手短に説明する。ターゲットは、ここでの説明のために、１つの方向においてのみ周期的（１Ｄ構造）であると仮定する。実際には、ターゲットは２つの方向において周期的（２次元構造）でよく、処理も適宜適応される。
[0057] ステップ５０２では、基板上の実際のターゲットの回折パターンが、上記のようなスキャトロメータを用いて測定される。測定された回折パターンは、コンピュータといった計算システムに転送される。この計算システムは、上述した処理ユニットＰＵであっても、別の装置であってもよい。
[0058] ステップ５０３では、多数のパラメータｐｉ（ｐ１、ｐ２、ｐ３等）に関してターゲット構造のパラメータ化されたモデルを定義する「モデルレシピ」が確立される。これらのパラメータは、例えば１Ｄ周期的構造では、側壁の角度、フィーチャの高さ又は深さ、フィーチャの幅を表しうる。ターゲット材料及び下部層の特性も、（スキャトロメトリ放射ビーム内にある特定の波長における）屈折率といったパラメータによって表されうる。以下に特定の例を与える。重要なのは、ターゲット構造はその形状や材料特性を記述する多数のパラメータによって定義されうるが、モデルレシピは、後続の処理ステップのために、これらのパラメータのうちの多くが固定値を有し、その他は可変である、すなわち、「浮動」パラメータであるとして定義することである。さらに以下において、固定パラメータと浮動パラメータ間の選択が行われるプロセスも記載する。さらに、完全に独立した浮動パラメータであることなくパラメータが変化することが可能にされる方法を紹介する。図５を説明するために、可変パラメータのみをパラメータｐｉとみなす。
[0059] ステップ５０４では、モデルターゲット形状が、浮動パラメータ（すなわち、ｐ１ （０）、ｐ２ （０）、ｐ３ （０）等）の初期値ｐｉ （０）を設定することにより推定される。各浮動パラメータは、レシピに定義されるように特定の所定範囲内で生成される。
[0060] ステップ５０６では、推定された形状を現すパラメータが、モデルの様々な要素の光学特性と共に用いられて（例えばＲＣＷＡといった厳密光回折法又はマクスウェル方程式の任意の他の解法を用いて）散乱特性が計算される。これにより、推定ターゲット形状の推定された又はモデル回折パターンが与えられる。
[0061] ステップ５０８及び５１０では、測定された回折パターンとモデル回折パターンとが比較され、それらの類似点及び相違点を用いてモデルターゲット形状用の「メリット関数」が計算される。
[0062] ステップ５１２では、メリット関数が、実際のターゲット形状を正確に表す前にモデルが改善される必要があることを示すと仮定して、新しいパラメータｐ１ （１）、ｐ２ （１）、ｐ３ （１）等が推定されてステップ５０６へと反復的にフィードバックされる。
[0063] ステップ５０６〜５１２は繰り返される。
[0064] 検索を支援するために、ステップ５０６における計算は、パラメータ空間における当該特定の領域において、メリット関数の導関数をさらに生成しうる。これらの導関数は、感度が増減することによりメリット関数が増減することを示す。メリット関数の計算及び導関数の使用は、当技術分野において一般的に知られているため、ここでは詳細に説明しない。
[0065] ステップ５１４では、メリット関数が、当該反復プロセスは所望の精度を有する解に収束したことを示す場合、現在の推定パラメータが、実際のターゲット構造の測定結果として報告される。
[0066] この反復プロセスの計算時間は、用いられた前方回折モデル、すなわち、推定されたターゲット構造からの厳密光回折理論を用いた推定モデル回折パターンの計算によって主に決定される。より多くのパラメータが必要である場合、より多くの自由度がある。原則的に、計算時間は自由度の数のべきで増加する。ステップ５０６において計算され又は推定されたモデル回折パターンは様々な形式で表現可能である。計算されたパターンが、ステップ５１０において生成された測定されたパターンと同じ形式で表現される場合に、比較は簡素化される。例えば、モデル化されたスペクトルは、図３の装置によって測定されたスペクトルと容易に比較されることが可能であり、モデル化された瞳パターンは、図４の装置によって測定された瞳パターンと容易に比較されることが可能である。
[0067] 図５以降の説明全体において、「回折パターン」との用語は、図４のスキャトロメータが用いられたことを前提として用いられる。当業者であれば、教示内容を異なるタイプのスキャトロメータ、さらには他のタイプの測定器具にも容易に適応できよう。
[0068] 図６は、様々な推定ターゲット形状（候補構造）についての複数のモデル回折パターンが事前に計算されて、実際の測定結果との比較のためにライブラリに記憶される代替の例示的なプロセスを示す。基本となる原理及び用語は、図５のプロセスと同じである。図６におけるプロセスのステップは以下の通りである。
[0069] ステップ６０２では、ライブラリを生成するプロセスが開始する。ターゲット構造の各タイプについて別個のライブラリが生成されてもよい。ライブラリは、必要に応じて、測定装置のユーザによって生成されても、装置の供給業者によって予め生成されてもよい。
[0070] ステップ６０３では、多数のパラメータｐｉ（ｐ１、ｐ２、ｐ３等）に関してターゲット構造のパラメータ化されたモデルを定義する「モデルレシピ」が確立される。考慮すべき事項は、反復プロセスのステップ５０３におけるものと同様である。
[0071] ステップ６０４では、例えばすべてのパラメータの乱数値を生成することによって、第１セットのパラメータｐ１ （０）、ｐ２ （０）、ｐ３ （０）等が生成される。各乱数値は、その値の期待範囲内にある。
[0072] ステップ６０６では、パラメータによって表されるターゲット形状から期待される回折パターンを表すモデル回折パターンが計算されてライブラリ内に記憶される。
[0073] ステップ６０８では、新しいセットの形状パラメータｐ１ （１）、ｐ２ （１）、ｐ３ （１）等が生成される。ステップ６０６〜６０８は、すべての記憶されたモデル回折パターンを含むライブラリが十分に完成されたと判断されるまで、数十回、数百回、さらには数千回繰り返される。記憶されたパターンは、それぞれ、多次元のパラメータ空間におけるサンプル点を表す。ライブラリ内のサンプルは、任意の実際の回折パターンが十分に厳密に表されるように十分な密度でサンプル空間をポピュレートすべきである。
[0074] ステップ６１０では、ライブラリが生成された後（しかし、生成される前であってもよい）、実際のターゲット３０がスキャトロメータ内に配置され、その回折パターンが測定される。
[0075] ステップ６１２では、測定されたパターンは、ライブラリ内に記憶されたモデル化されたパターンと比較されて、ベストマッチするパターンが見つけられる。比較は、ライブラリ内の各サンプルにつき行われてもよいし、計算負担を軽減するためにより体系的な検索ストラテジが採用されてもよい。
[0076] ステップ６１４では、マッチが見つかった場合、マッチするライブラリパターンを生成するために用いられた推定ターゲット形状が、近似オブジェクト構造であると判定することができる。マッチするサンプルに対応する形状パラメータは、測定された形状パラメータとして出力される。マッチングプロセスは、モデル回折信号に直接行われても、高速評価のために最適化された代替モデルに行われてもよい。
[0077] ステップ６１６では、任意選択的に、最も近くでマッチするサンプルを開始点として用い、精緻化プロセスを用いて報告のための最終パラメータを得る。この精緻化プロセスは、例えば図５に示すようなものと非常に類似する反復プロセスを含みうる。
[0078] 精緻化ステップ６１６が必要か否かは、実施者の選択事項である。ライブラリが非常に密にサンプリングされている場合、最適なマッチが常に見つかるので反復精緻化は必要ではない。その一方で、そのようなライブラリは、実際の使用には大きすぎる場合もある。したがって、現実的な解決策としては、粗いパラメータセットのためにライブラリ検索を用い、続いてメリット関数を用いて１回以上の反復を行い、それによってより正確なパラメータセットを判定し、所望の精度でターゲット基板のパラメータを報告することである。追加の反復が行われる場合に、計算された回折パターン及び関連付けられた精緻化済みパラメータセットを、ライブラリへの新しいエントリとして追加することはオプションでありうる。このようにすると、比較的少ない計算量に基づいてライブラリを最初に用いることができるが、精緻化ステップ６１６の計算量を用いてより大きいライブラリへと増大する。どちらのスキームが用いられようとも、１つ以上の報告された可変パラメータの値の更なる精緻化は、複数の候補構造のマッチの適合度に基づいて得られる。例えば、最終的に報告されるパラメータ値は、２以上の候補構造のパラメータ値間を補間することによって生成されうる（これらの両方又はすべての候補構造が高いマッチングスコアを有することを前提とする）。
[0079] 当該反復プロセスの計算時間は、ステップ５０６及び６０６における前方回折モデル、すなわち、推定されたターゲット形状からの厳密光回折理論を用いた推定モデル回折パターンの計算によって主に決定される。
[0080] オーバーレイが重要な適用について、上述したようなスキャトロメトリ技術は、しばしば、オーバーレイメトロロジ（ＤＢＯ：回折に基づくオーバーレイ（Diffraction-Based Overlay））に用いられる。ＤＢＯでは、レジスト格子（「層２」）が、処理済み格子（「層１」）の上にプリントされ、オーバーレイが回折光の強度測定を介して導出される。しばしば、意図的なシフト（バイアス）が層１と層２との間に導入される場合、多数の格子対が用いられる。これにより、層及び格子の完全なスタックを再構成する必要なくＯＶ測定が可能となる。
[0081] 層１における処理済み格子は非対称でありうる。これは、測定設定（波長、入射角、偏光）に依存する測定済みＯＶ値につながる。参照することによりその全体が組み込まれる先願の米国出願番号第１３／１８１，９３２号には、この問題に対処する方法が開示され、この方法では、非対称性が、特定の測定設定（「レシピ」）で得られている測定済みオーバーレイを補正するために使用可能なプロセスエラーを計算するよう再構成されて使用される。処理済み格子の非対称性に加えて、この方法は、複数の格子対間の小さい差、例えばマスク書込みエラー又は（スピンコーティングされた）薄膜の層厚による中間ＣＤ差も補正することができる。
[0082] しかし、層２がプリントされるときに、時に、追加のプロセス影響が導入される。このプロセス影響は、例えば非対称のレジストラインでありうる。さらに又は或いは、プロセス影響は、マスク書込みエラーによるレジスト幅差といった、層２における複数の格子対間の他のプロセス差であってもよい。これらの影響は、上記先願では表現されておらず、上記先願は、層１のプロセス影響のみを補正する。本明細書に開示する方法は、層２のプロセス影響についても補正する。
[0083] 図７は、主層、すなわち、層１（Ｌ１）及び層２（Ｌ２）を含む構造の係る一部を示す。図示する例では、層１（Ｌ１）は、副層４０８及び４１０内に形成され、プロセス誘起非対称歪曲を有し、右側の側壁よりも緩い傾斜を有する側壁を左側に有する処理済み格子を含む。層２（Ｌ２）は、レジスト格子４１２を含み、このレジスト格子もその高さ及び壁の角度の両方において非対称性を示す。
[0084] 図８は、モデルにおける中心の最上格子の位置決めを説明する本発明の一実施形態に従ってオーバーレイエラーを判定する方法を示す。ステップ７０２では、ウェーハ上の層１（Ｌ１）ターゲットの散乱特性が測定される。測定されたターゲットは、層７０８及び７１０内に形成された処理済み格子といった第１構造７０６を含む。構造７０６は、ここの例では、右側における側壁よりも緩やかな傾斜を有する側壁を左側に有して、プロセス誘起非対称歪曲を有する。図４を参照して説明したＳＭ２といったスキャトロメータを用いて、ターゲットに、ある照明プロファイルの放射７１２を（例えばアパーチャを用いて）照射する。散乱放射７１４が瞳面内で検出され、それにより角分解されたスペクトルが得られる。照明プロファイルは、別個に検出された第０回折次数とより高い回折次数を用いてターゲットの少なくとも１つの特徴が再構成可能であるようなプロファイルであってよく、又はす向かいにある照明の２つの象限を含む。この場合、第１次回折パターンは、照明プロファイルにおける暗い象限に対応する２つの象限において見られ、第０次（反射された）回折パターンは、他の２つの象限内に見られる。したがって、回折次数は、第１回折次数の一部が瞳面において第０次と混合することにつながる従来の環状プロファイルの不利点なく、分けられる。環状照明プロファイルは、回折光における情報をあまり提供しないため、測定されたターゲット非対称性におけるエラーにつながる。例えば、環状照明では、ターゲット非対称性を測定するのに有用な情報を含む近法線入射の光線がない。
[0085] ステップ７１８では、層１ターゲットの層１モデルが、図５及び図６を参照して説明されたようなモデリングプロセスを用いて構築される。モデル構造７２２乃至７２６は、それぞれ、ターゲット構造７０６乃至７１０に対応する。したがって、処理済み層１ターゲットは、その非対称性歪曲を含めて再構成される。
[0086] ステップ７２８では、層１モデルが、層１モデル構造７２２の非対称性に基づいて修正される。これには、位置パラメータ、ここの例では層１モデル構造７２２の中心点（「０」位置）７３２を、その非対称性を補償するために定めることが含まれる。半導体デバイス製造業者（すなわちエンドユーザ）は、プロセスの物理的解釈又はモデル、又は、電気的オーバーレイ測定又はデバイス歩留まりとの相関といった他の方法に基づいて、この中心位置７３２を画定するために入力を与えることができる。中心７３２は、例えば（プロセス誘起非対称性のない）目的の構造形状の知識で画定されうる。
[0087] 本実施例では、ここの例ではレジスト格子を表す完全な層２モデル構造７３０が、この段階でモデルに導入される。層１モデル構造７２２及び完全な層２モデル構造７３０は、位置パラメータを用いて互いに相対的に位置決めされる。ここでの完全とは、欠陥のない、完全に形成されかつ左右対称のレジスト格子構造を意味する。本例では、層２モデル構造７３０は、レジスト格子７３０が処理済み格子７２２の中心７３２の上部に中心合わせされる（すなわちオーバーレイエラーが０である）ように層１モデル構造７２２上に置かれる。これは全体的にソフトウェアで行われてもよく、その場合実際の実験は不要である。図８に示されるように、矢印ｂ間の層２構造７３０の中心が、矢印ａ間の下部構造７２２の中心７３２と同じ位置にあるように位置は調節されている。図７では、上部モデル構造７２０及び７３０の幅（ｂ＋ｂ）は、下部モデル構造の幅（プロセス誘起非対称性なし）（ａ＋ａ）と同じである。しかし、これらの幅は異なりうる（すなわち、ａ≠ｂ）ことは理解されよう。
[0088] ステップ７３４では、（層２は完全であるため）層１の非対称性からのみもたらされる第１モデル構造７２２と第２モデル構造７３０との間の非対称性誘起オーバーレイエラーＯＶＬ１が、修正済みモデルを用いて判定される。層１の非対称性誘起オーバーレイエラーは、修正されたモデル上でのスキャトロメータオーバーレイ測定をシミュレートするよう数値計算によって計算されうる。このような測定の一例は、米国特許公報ＵＳ２００６／００３３９２１Ａ１に開示される。通常は、これは、幾つかのスキャトロメータ測定レシピについて繰り返されて、例えば照明波長及び偏光の様々な組み合わせを有する様々なレシピに対して非対称性誘起オーバーレイエラー値のセットが準備される。ここから、層１ΔＯＶＬ１によってもたらされるレシピ間変動の合計が得られる。
[0089] ステップ７３６では、層２がプリントされた後、層１構造７０６及び層２構造７４２を含む構造全体が、（例えば）波長、照明角、偏光のうちの１以上が変更される様々な測定設定（レシピ）について測定される。これらの測定は、連続的及び／又は並列に行われることが可能である。測定されたレシピ間変動はΔＯＶｍで示され、層１の非対称性によりもたらされたレシピ間変動と、層２の非対称性によりもたらされたレシピ間変動との合計と見なされる。これは、次のように表される：
ΔＯＶｍ＝ΔＯＶＬ１＋ΔＯＶＬ２
[0090] ΔＯＶＬ１は、計算しただけの、層１によるレシピ間変動の合計である。層２非対称性に起因する追加のレシピ間変動は、ΔＯＶＬ２で示される。この項を、モデルに基づいた再構成技術を用いてΔＯＶｍから再構成することを提案する。これを行う際、モデルが層２の非対称性で作られる。これらの非対称性は、１以上の未知のパラメータｐｉによって記述される。
[0091] 項ΔＯＶＬ２は、次のように表すことができる：
[0092] ここで、Ｓｉ，Ｌ１は、層Ｌ２におけるパラメータｐｉに起因するレシピ間ＯＶ変動の感度である。このパラメータは、必ずしも非対称性パラメータである必要はないことに留意すべきである。このパラメータは、格子対間の小さい差を記述するパラメータであってもよい。感度は、フィルム厚といった公称スタックデータを用いて計算されるか、又は、フィルム厚の再構成された値を用いて計算されてもよい。これは、基本的に、１つのパラメータの値が変更され、この変更のモデルへの影響が観察される他の再構成技術におけるのと同様に行われる。
[0093] ステップ７３８では、パラメータｐｉは、今度は、次の通りに定義される平均二乗誤差εを最小化することによって判定することができる。
[0094] ステップ７４０では、ステップ７２８のモデルが、今度は、完全な格子７３０を、パラメータｐｉにより定義された非対称性を有する実際の非対称層２構造のモデル７５０に置き換えることにより修正できる。このモデルは、ステップ７２８及び７３４と同様に処理される。前述同様に、これらの２つの構造は、任意の測定されるオーバーレイは非対称性のみによるものであるように全くオーバーレイなしで位置合わせされる（ただし、他の実施形態は、以下に説明する通り意図的なバイアスを用いる場合もある）。非対称性誘起オーバーレイエラーは、モデル上でのスキャトロメータオーバーレイ測定をシミュレートするよう数値計算によって計算され、いくつかのスキャトロメータ測定レシピｍについて繰り返されることにより、例えば照明波長及び偏光の様々な組み合わせを有する様々なレシピｍとの後続の使用に、補正値ＯＶｃのセットが準備される。この非対称性誘起オーバーレイエラーＯＶｃは、半導体デバイス製造時にオーバーレイ測定に続けて適用される補正値である。
[0095] 測定された（未補正の）オーバーレイエラーＯＶ’ｍは、製造半導体ウェーハ上といった第２ターゲットの角度分解されたスペクトルを測定するようスキャトロメータにおいてレシピｍを用いて得られる。測定された第２ターゲットは、構造７０６と同様のプロセス誘起非対称歪曲を有する、処理済み格子といった層１構造と、構造７４２と同様のプロセス誘起非対称歪曲を有する層２構造とを含む。図４を参照して説明したＳＭ２といったスキャトロメータを用いて、ターゲットは、ある照明プロファイルの放射が照明される。散乱放射が検出されて、角度分解されたスペクトルが得られる。環状照明プロファイルは、米国特許公報ＵＳ２００６／００３３９２１Ａ１に開示されるような、使用される、回折に基づくオーバーレイ測定方法に適している。この方法は、再構成を含まないので、製造ウェーハには十分に高速であるが、補正されることが理想的である、下にある処理済み格子における非対称性により悪化される。
[0096] 補正済みオーバーレイエラーＯＶ’が、レシピｍについての非対称性誘起オーバーレイエラーＯＶｃと、第２ターゲットの測定されたオーバーレイエラーＯＶ’ｍとの差を計算することにより判定される。したがって、補正済みオーバーレイエラーＯＶ’＝ＯＶ’ｍ−ＯＶｃである。
[0097] オーバーレイ補正値は、測定瞳面におけるｘ及びｙの座標におけるすべてのピクセルを考慮して、計算されたオーバーレイ数ＯＶ’ｍを用いて計算されうる。すなわち、

となる。
[0098] 或いは、各ピクセルについてのオーバーレイ補正値を最初に個別に計算し、次にすべてのピクセルについてのオーバーレイを平均化することによって正味のオーバーレイエラーを計算することができる。すなわち、

となる。
[0100] 第２ターゲットにおけるオーバーレイエラーＯＶ’の測定のために、図１１を参照して以下に説明する実施形態に従って、このステップに用いられる最適レシピが判定かつ選択されうる。
[0101] ターゲット形状はウェーハ全体で変動するので、上記方法は、ウェーハ上の各ターゲットか、又は、ターゲットの代表サブセットについて行われうる。
[0102] この実施形態は、半導体製造におけるプロセス変動を低減する効果を有し、最終的にはオーバーレイを改善することに役立つ。このことは、翻って、半導体製造歩留まりを増加する。
[0103] 様々なレシピｍについての非対称性誘起オーバーレイエラーＯＶｍのこれらの計算は、図８を参照して説明したように中心にされた格子について行われ、図８は、オーバーレイの測定結果をゼロ付近に補正するのに有用であり、このとき、ＯＶ’ｍ＝０である。しかしながら、大きいオーバーレイエラー

を測定するためには、測定されたオーバーレイエラーＸ周りのこの非対称性誘起オーバーレイエラー、すなわち、

を計算することが有用である。したがって、補正済みオーバーレイエラーは

である。これは、回折に基づいたオーバーレイの非線形挙動によるものである。同じ量のターゲット非対称性は、大きいオーバーレイエラーと比較して、ゼロに近いオーバーレイエラーについて僅かに異なる非対称性誘起オーバーレイエラーを与える。
[0104] 図９は、モデルにおけるオフセットの最上格子の位置決めを説明する本発明の一実施形態に従ってオーバーレイエラーを判定する方法を示す。図９では、図８におけるものと同じ数字は、同じステップ及び目的に対応する。しかし、図９では、ステップ８２８では、層１モデルは、完全な最上レジスト格子を表す層２モデル構造８３０が処理済み格子７２２の中心７３２から距離Ｘ分オフセットである（すなわち、オーバーレイエラーはＸである）ように、再構成されたプロセススタック上にレジスト格子８３０を挿入することによって修正される。
[0105] これは、Ｘのいくつかの値について繰り返されて、様々なオフセットＸ、並びに様々なレシピｍについての非対称性誘起オーバーレイエラーのライブラリ又はルックアップテーブルを形成しうる。Ｘは０であってもよく、その場合、図８によって説明した事例と同等となる。ステップ８３４では、第１モデル構造７２２と第２モデル構造８３０との間の層１の非対称性誘起オーバーレイエラーΔＯＶｍ，Ｘが、Ｘの値の各々につき修正されたモデルを用いて判定される。前述同様に、各オフセットＸについて層１ΔＯＶＬ１，Ｘによってもたらされるレシピ間変動の合計が得られる。
[0106] 最上の製造格子構造８４２は、下部製造格子７０６から約Ｘのオフセットを有するものとして示される。ステップ８３６は、層１の非対称性誘起オーバーレイエラーの値が、測定されたオーバーレイエラーＸとマッチするように選択されること以外は、ステップ７３６と同じである。同様に、ステップ８３６は、ステップ７３６と同じであるが、層２構造８５０は、オフセットＸでモデリングされる。
[0107] 図１０ａ〜図１０ｃは、上記方法で得られたオーバーレイ測定結果への効果を説明する。図１０ａは、様々なレシピ（７つの波長及びＴＥ／ＴＭ偏光）についての生の測定されたオーバーレイを示す。図１０ｂは、レシピの各々についての、本明細書に開示された方法を介して得られた、計算されたプロセスエラーを示す。この特定の例では、３つの未知の層２パラメータがあった。すなわち、
１．レジスト中心ＣＤ差 １．５ｎｍ
２．レジスト傾斜非対称性：４ｎｍ（左端と右端の幅間の差）
３．レジスト高さ非対称性：−０．９ｎｍ
[0108] 図１０ｃは、生のオーバーレイから再構成されたプロセスエラーを減算することにより得られた補正済みオーバーレイを示す。本発明では、レシピ間変動がほとんどなく、より一貫性のあるオーバーレイ数が得られることが分かるであろう。
[0109] 本明細書に開示される概念は、層１パラメータ値も得るように拡大適用することができる。その場合、層１非対称性によりもたらされたレシピ間ＯＶ変動は、次のように表すことができる。
[0110] 項ｑｊは、レシピ間ＯＶ変動を生じさせる層１プロセスパラメータを示し、Ｓｉ，Ｌｉは、このパラメータに関連付けられた感度である。パラメータｐｉは、今度は、次の通りに定義される平均二乗誤差εを最小化することにより判定される。
[0111] この場合、Ｎ＋Ｍ個のパラメータが得られ、これらは、測定済みＯＶ変動ΔＯＶｍを生じさせる（非対称）プロセス影響を記述する。
[0112] ステップ７４０及び８４０において得られたモデルは、製造ターゲットを測定するための最適レシピを判定するためにも用いられうる。このためには、層１構造又は層２構造のどちらかの非対称性パラメータが変更される。選択された非対称性パラメータの各変更について、再構成された形状及びその（期待される）変動のモデルは、前方カリキュレータに供給されて、非対称性誘起オーバーレイエラーが計算される。これらの計算済み非対称性誘起オーバーレイエラーは、次に、製造ターゲットを測定するための、例えば最適波長及び偏光を有する最適スキャトロメータ測定レシピを選択するために用いられる。これらのモデル変動に対して最も安定した挙動を示すレシピが、最適レシピとして選択される。安定した挙動とは、モデル形状パラメータ変動に対する低感度として判定されうる。コンテキスト情報を用いて変動を分析してもよく、例えば、ラインが接点の上に置かれる場合、プロファイルの上部による散乱の測定を重視して最適な結果を与えるレシピを選択することが重要である。
[0113] 本明細書に開示される方法は、層１とは別に層２を測定する必要なく、レジストパターン非対称性といった層２プロセス影響を再構成することができる（すなわち、格子上の格子を測定することができる）。
[0114] 本発明の実施形態による方法は、本明細書に記載された方法を１つ以上のプロセッサに行わせる１つ以上のシーケンスの機械可読命令を含むコンピュータプログラムプロダクトを実行することによって、図４におけるスキャトロメータＳＭ２のプロセッサＰＵ内で実施されうる。
[0115] スキャトロメータは、スタンドアロンの検査装置であっても、図１のリソグラフィ装置ＬＡ又は図２のリソグラフィセルＬＣにそれぞれ組み込まれてもよい。
[0116] 本明細書において、ＩＣ製造におけるリソグラフィ装置の使用について具体的な言及がなされているが、本明細書記載の検査方法及び装置が、集積光学システム、磁気ドメインメモリ用のガイダンスパターン及び検出パターン、フラットパネルディスプレイ、液晶ディスプレイ（ＬＣＤ）、薄膜磁気ヘッド等の製造といった他の用途を有し得ることが理解されるべきである。当業者には当然のことであるがそのような別の用途においては、本明細書で使用される「ウェーハ」又は「ダイ」という用語はすべて、それぞれより一般的な「基板」又は「ターゲット部分」という用語と同義であるとみなしてよい。本明細書に記載した基板は、露光の前後を問わず、例えば、トラック（通常、基板にレジスト層を塗布し、かつ露光されたレジストを現像するツール）、メトロロジーツール、及び／又は検査ツールで処理されてもよい。適用可能な場合には、本明細書中の開示内容を上記のような基板プロセシングツール及びその他の基板プロセシングツールに適用してもよい。さらに基板は、例えば、多層ＩＣを作るために複数回処理されてもよいので、本明細書で使用される基板という用語は、すでに多重処理層を包含している基板を表すものとしてもよい。
[0117] 光リソグラフィの関連での本発明の実施形態の使用について上述のとおり具体的な言及がなされたが、当然のことながら、本発明の実施形態は、他の用途、例えば、インプリントリソグラフィに使われてもよく、さらに状況が許すのであれば、光リソグラフィに限定されることはない。インプリントリソグラフィにおいては、パターニングデバイス内のトポグラフィによって、基板上に創出されるパターンが定義される。パターニングデバイスのトポグラフィは、基板に供給されたレジスト層の中にプレス加工され、基板上では、電磁放射、熱、圧力、又はそれらの組合せによってレジストは硬化される。パターニングデバイスは、レジストが硬化した後、レジスト内にパターンを残してレジストの外へ移動される。
[0118] 本明細書において使用される「放射」及び「ビーム」という用語は、紫外線（ＵＶ）（例えば３６５ｎｍ、３５５ｎｍ、２４８ｎｍ、１９３ｎｍ、１５７ｎｍ、又は１２６ｎｍの波長又はおよそこれらの値の波長を有する）及び極端紫外線（ＥＵＶ）（例えば５〜２０ｎｍの範囲の波長を有する）を含むあらゆる種類の電磁放射、並びにイオンビーム又は電子ビームといった粒子ビームを包含している。
[0119] 「レンズ」という用語は、文脈によって、屈折、反射、磁気、電磁気、及び静電型光コンポーネントを含む様々な種類の光コンポーネントのいずれか１つ又はこれらの組合せを指しうる。
[0120] 以上、本発明の具体的な実施形態を説明してきたが、本発明は、上述以外の態様で実施できることが明らかである。例えば、本発明の実施形態は、上に開示された方法を記述する１つ以上のシーケンスの機械可読命令を含むコンピュータプログラム、又は、かかるコンピュータプログラムが記憶されたデータ記憶媒体（例えば半導体メモリ、磁気又は光ディスク）の形態を取りうる。
[0121] 上記説明は、限定ではなく例示的あることを意図している。したがって、当業者であれば、以下に記載される特許請求の範囲から逸脱することなく本発明に変更を行いうることは明らかであろう。
[0122] 発明の概要及び要約の項目は、発明者が想定するような本発明の１つ以上の例示的実施形態について述べることができるが、全部の例示的実施形態を述べることはできず、したがって本発明及び請求の範囲をいかなる意味でも制限しないものとする。
[0123] 本発明は、特定の機能の実施とそれらの関係を示す機能的構成要素を用いて上に説明された。これらの機能的構成要素の境界は、説明の便宜上任意に定義されている。特定の機能及びそれらの関係が適切に行われる限り別の境界が定義されてもよい
[0124] 特定の実施形態の上記の説明は、本発明の一般的性質を十分に明らかにし、それにより、当業者の知識を適用することによって、他の人が、必要以上の実験を行うことなく、本発明の一般的な概念から逸脱することなく、特定の実施形態の様々な適用を容易に修正及び／又は適応することができるようにする。したがって、このような適応及び修正は、本明細書に提示する教示及び指導内容に基づいて、開示された実施形態の等価物の意味及び範囲内であることを意図するものである。なお、本明細書における表現及び用語は、説明のためであって限定を目的とせず、したがって、本明細書の用語及び表現は教示及び指導内容を鑑みて当業者によって解釈されるべきであることを理解すべきである。
[0125] 本発明の広さ及び範囲は、上述した例示的な実施形態のいずれによっても限定されるべきでなく、以下の特許請求の範囲及びそれらの等価物によってのみ定義されるべきである。

Claims (16)

  1. オーバーレイエラーを判定する方法であって、
    第１構造及び第２構造を含む第１ターゲットの散乱特性を測定するステップと、
    前記測定された散乱特性を用いて前記第１構造のモデルを構築するステップであって、前記モデルは前記第１構造に対応する第１モデル構造を含む、ステップと、
    前記第１モデル構造を中間モデル構造とともにオーバーレイすることにより前記モデルを修正するステップと、
    前記修正されたモデルにおける、前記第１モデル構造と前記中間モデル構造との間の第１欠陥誘起オーバーレイエラーを計算するステップと、
    前記中間モデル構造を、前記第２構造に対応する第２モデル構造と置換することにより前記モデルをさらに修正するステップと、
    前記第１モデル構造と前記第２モデル構造との間の第２欠陥誘起オーバーレイエラーを計算するステップであって、前記第１及び第２モデル構造は、前記さらに修正されたモデルにおいて互いにオーバーレイされている、ステップと、
    前記計算された第２欠陥誘起オーバーレイエラーを用いて第２ターゲットにおけるオーバーレイエラーを判定するステップと、
    を含む、方法。
  2. 第１ターゲットの散乱特性を測定する前記ステップは、前記第２構造の形成前に前記第１ターゲットの前記散乱特性を測定することと、前記結果として得られた測定された散乱特性を、前記第１構造のモデルを構築する前記ステップにおいて用いることと、続けて、前記第２構造の形成後に前記第１ターゲットの前記散乱特性を測定することと、前記結果として得られた測定された散乱特性を、前記中間モデル構造を第２モデル構造と置換することによる前記モデルの前記さらなる修正において用いることと、を含む、請求項１に記載の方法。
  3. 前記中間モデル構造は、任意の欠陥を示さない、請求項１又は２に記載の方法。
  4. 前記モデルを修正する前記ステップは、
    前記欠陥を補償するために前記第１モデル構造の位置パラメータを定義するステップと、
    前記定義された位置パラメータを用いて前記第１及び中間モデル構造を互いに対して位置決めするステップと、
    を含む、請求項１、２又は３に記載の方法。
  5. 前記中間モデル構造を第２モデル構造と置換することにより前記モデルをさらに修正する前記ステップは、前記第１モデル構造に対して、前記中間モデルと同じ位置に前記第２モデル構造を配置することを含む、請求項１から４のいずれか一項に記載の方法。
  6. 前記第１及び中間モデル構造は、ゼロのオフセットで互いに対してオーバーレイされる、請求項１から５のいずれか一項に記載の方法。
  7. 前記第１及び中間モデル構造は、所定の非ゼロオフセットで互いに対してオーバーレイされ、前記方法は複数の異なる非ゼロオフセットについて繰り返され、前記計算された第２欠陥誘起オーバーレイエラーを用いて第２ターゲットにおけるオーバーレイエラーを判定する前記ステップは、前記第２ターゲットの測定されたオーバーレイエラーに最も近い対応を有する、所定のオフセットで得られた計算された第２欠陥誘起オーバーレイエラーを選択することを含む、請求項１から５のいずれか一項に記載の方法。
  8. 前記第１モデル構造と前記第２モデル構造との間の第２欠陥誘起オーバーレイエラーを計算する前記ステップは、前記第２構造における欠陥を記述する１以上のパラメータを計算することを含む、請求項１から７のいずれか一項に記載の方法。
  9. 前記第２構造における欠陥を記述する１以上のパラーメータ（ｐｉ）を計算する前記ステップは、次の通りに定義される平均２乗エラー（ε）を最小化することを含み、

    ただし、ΔＯＶｍは、様々な散乱特性測定レシピ間でのオーバーレイ測定結果における測定された変動の合計であり、ΔＯＶＬ１は、前記第１構造における欠陥の結果として生じる、前記様々な散乱特性測定レシピ間での前記オーバーレイ計算における変動の合計であり、Ｓｉ，Ｌ２は、パラメータｐｉに起因する、前記様々な散乱特性測定レシピ間での前記オーバーレイ計算における前記変動の感度である、請求項８に記載の方法。
  10. 前記第１モデル構造と前記第２モデル構造との間の第２欠陥誘起オーバーレイエラーを計算する前記ステップはさらに、前記第１構造における欠陥を記述する１以上のパラメータを計算することを含む、請求項８又は９に記載の方法。
  11. 第２ターゲットにおけるオーバーレイエラーを判定する前記ステップは、前記第２欠陥誘起オーバーレイエラーと、前記第２ターゲットの測定されたオーバーレイエラーとの間の差分を計算することを含む、請求項１から１０のいずれか一項に記載の方法。
  12. 前記欠陥誘起オーバーレイエラーを変化させるようにモデル構造パラメータ値を調節することと、複数の散乱特性測定レシピに対する複数のモデル構造パラメータ値について第２欠陥誘起オーバーレイエラーを計算する前記ステップを繰り返すことと、を含み、
    前記第２ターゲットにおけるオーバーレイエラーを判定する前記ステップは、前記計算された欠陥誘起オーバーレイエラーを用いて、前記第２ターゲットを測定するために用いた最適散乱特性測定レシピを選択することを含む、請求項１から１１のいずれか一項に記載の方法。
  13. 欠陥誘起オーバーレイエラーを計算する前記ステップは、角度分解されたスキャトロメータの瞳面における複数のピクセルにおけるオーバーレイエラーを、前記第１モデル構造の前記欠陥に応じて最大オーバーレイ誤差を有するピクセルは除外して、計算することを含む、請求項１から１２のいずれか一項に記載の方法。
  14. 前記第１及び第２欠陥誘起オーバーレイエラーは、対象の構造における非対称性の結果生じる、請求項１から１３のいずれか一項に記載の方法。
  15. 請求項１から１４のいずれか一項に記載される方法を行うよう操作可能な検査装置。
  16. 請求項１から１４のいずれか一項に記載される方法を行うように操作可能なリソグラフィ装置。
JP2012180060A 2011-08-30 2012-08-15 オーバーレイエラーを判定するための方法及び装置 Active JP5389235B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161528941P 2011-08-30 2011-08-30
US61/528,941 2011-08-30

Publications (2)

Publication Number Publication Date
JP2013051412A JP2013051412A (ja) 2013-03-14
JP5389235B2 true JP5389235B2 (ja) 2014-01-15

Family

ID=47744864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012180060A Active JP5389235B2 (ja) 2011-08-30 2012-08-15 オーバーレイエラーを判定するための方法及び装置

Country Status (7)

Country Link
US (1) US9704810B2 (ja)
JP (1) JP5389235B2 (ja)
KR (1) KR101457030B1 (ja)
CN (1) CN102967997B (ja)
IL (1) IL221519A (ja)
NL (1) NL2009294A (ja)
TW (1) TWI470375B (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2010717A (en) 2012-05-21 2013-11-25 Asml Netherlands Bv Determining a structural parameter and correcting an asymmetry property.
US9557169B2 (en) * 2013-03-13 2017-01-31 Reticle Labs LLC Method for tracking defects on a photomask across repeated inspections
US9052595B2 (en) * 2013-03-15 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography process
KR101855243B1 (ko) 2013-08-07 2018-05-04 에이에스엠엘 네델란즈 비.브이. 메트롤로지 방법 및 장치, 리소그래피 시스템 및 디바이스 제조 방법
US9189705B2 (en) 2013-08-08 2015-11-17 JSMSW Technology LLC Phase-controlled model-based overlay measurement systems and methods
NL2013303A (en) 2013-08-13 2015-02-16 Asml Netherlands Bv Method and inspection apparatus and computer program product for assessing a quality of reconstruction of a value of a parameter of interest of a structure.
WO2015031337A1 (en) 2013-08-27 2015-03-05 Kla-Tencor Corporation Removing process-variation-related inaccuracies from scatterometry measurements
KR101890783B1 (ko) 2013-11-26 2018-08-22 에이에스엠엘 네델란즈 비.브이. 리소그래피 계측을 위한 방법, 장치 및 기판
WO2015082158A1 (en) 2013-12-05 2015-06-11 Asml Netherlands B.V. Method and apparatus for measuring a structure on a substrate, models for error correction, computer program products for implementing such methods & apparatus
CN105874387B (zh) * 2013-12-30 2018-10-16 Asml荷兰有限公司 用于设计量测目标的方法和设备
US10073357B2 (en) 2014-02-21 2018-09-11 Asml Netherlands B.V. Measuring a process parameter for a manufacturing process involving lithography
KR102237698B1 (ko) * 2014-04-15 2021-04-08 삼성전자주식회사 오버레이 마크의 비대칭부 검출 방법 및 이를 포함하는 오버레이 계측 방법
WO2016034428A2 (en) * 2014-09-01 2016-03-10 Asml Netherlands B.V. Method of measuring a property of a target structure, inspection apparatus, lithographic system and device manufacturing method
KR102548650B1 (ko) 2014-10-03 2023-06-27 케이엘에이 코포레이션 검증 계측 타겟 및 그 설계
CN107004060B (zh) 2014-11-25 2022-02-18 Pdf决策公司 用于半导体制造工艺的经改进工艺控制技术
US10430719B2 (en) 2014-11-25 2019-10-01 Stream Mosaic, Inc. Process control techniques for semiconductor manufacturing processes
WO2016086056A1 (en) * 2014-11-25 2016-06-02 Kla-Tencor Corporation Analyzing and utilizing landscapes
IL297220B2 (en) 2014-11-26 2024-06-01 Asml Netherlands Bv Metrological method, computer product and system
WO2016091536A1 (en) * 2014-12-09 2016-06-16 Asml Netherlands B.V. Method and apparatus for image analysis
US10437157B2 (en) 2014-12-09 2019-10-08 Asml Netherlands B.V. Method and apparatus for image analysis
CN107771271B (zh) * 2015-04-21 2020-11-06 Asml荷兰有限公司 量测方法和设备、计算机程序及光刻系统
JP6630369B2 (ja) * 2015-06-17 2020-01-15 エーエスエムエル ネザーランズ ビー．ブイ． 相互レシピ整合性に基づくレシピ選択
WO2017055075A1 (en) * 2015-09-28 2017-04-06 Asml Netherlands B.V. Hierarchical representation of two-dimensional or three-dimensional shapes
CN108292108B (zh) * 2015-11-27 2020-06-26 Asml荷兰有限公司 计量目标、方法和设备、计算机程序和光刻系统
US11016397B2 (en) 2015-12-17 2021-05-25 Asml Netherlands B.V. Source separation from metrology data
WO2017146785A1 (en) 2016-02-25 2017-08-31 Kla-Tencor Corporation Analyzing root causes of process variation in scatterometry metrology
CN109313402B (zh) * 2016-06-03 2020-08-28 Asml控股股份有限公司 对准系统晶片堆叠光束分析器
KR102207155B1 (ko) * 2016-07-19 2021-01-25 어플라이드 머티어리얼스, 인코포레이티드 구분적 정렬 모델링 방법
IL266447B2 (en) 2016-11-10 2023-11-01 Asml Netherlands Bv Design and repair using stack diff
KR102432667B1 (ko) * 2017-05-15 2022-08-17 삼성전자주식회사 오버레이 보정방법 및 제어 시스템
US11029673B2 (en) 2017-06-13 2021-06-08 Pdf Solutions, Inc. Generating robust machine learning predictions for semiconductor manufacturing processes
EP3435162A1 (en) * 2017-07-28 2019-01-30 ASML Netherlands B.V. Metrology method and apparatus and computer program
JP6942555B2 (ja) * 2017-08-03 2021-09-29 東京エレクトロン株式会社 基板処理方法、コンピュータ記憶媒体及び基板処理システム
US11022642B2 (en) 2017-08-25 2021-06-01 Pdf Solutions, Inc. Semiconductor yield prediction
EP3454123A1 (en) * 2017-09-06 2019-03-13 ASML Netherlands B.V. Metrology method and apparatus
TW201923332A (zh) * 2017-10-10 2019-06-16 荷蘭商Ａｓｍｌ荷蘭公司 度量衡方法和設備、電腦程式及微影系統
EP3470923A1 (en) * 2017-10-10 2019-04-17 ASML Netherlands B.V. Metrology method
EP3470926A1 (en) * 2017-10-16 2019-04-17 ASML Netherlands B.V. Metrology apparatus, lithographic system, and method of measuring a structure
CN111033382B (zh) * 2017-10-22 2021-12-14 科磊股份有限公司 在成像叠加计量中利用叠加错位误差估计
EP3489756A1 (en) 2017-11-23 2019-05-29 ASML Netherlands B.V. Method and apparatus to determine a patterning process parameter
WO2019166190A1 (en) 2018-02-27 2019-09-06 Stichting Vu Metrology apparatus and method for determining a characteristic of one or more structures on a substrate
US11029359B2 (en) 2018-03-09 2021-06-08 Pdf Solutions, Inc. Failure detection and classsification using sensor data and/or measurement data
US11775714B2 (en) 2018-03-09 2023-10-03 Pdf Solutions, Inc. Rational decision-making tool for semiconductor processes
US10777470B2 (en) 2018-03-27 2020-09-15 Pdf Solutions, Inc. Selective inclusion/exclusion of semiconductor chips in accelerated failure tests
US10557802B2 (en) * 2018-05-09 2020-02-11 Kla-Tencor Corporation Capture of repeater defects on a semiconductor wafer
US10622238B2 (en) * 2018-06-07 2020-04-14 Kla-Tencor Corporation Overlay measurement using phase and amplitude modeling
KR102655300B1 (ko) * 2023-08-11 2024-04-05 (주)오로스 테크놀로지 오버레이 계측 장치의 보정 방법 및 오버레이 계측 장치의 보정 시스템

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970010666B1 (ko) 1993-12-27 1997-06-30 현대전자산업 주식회사 반도체 소자의 패턴 중첩오차 측정방법
JP2842362B2 (ja) * 1996-02-29 1999-01-06 日本電気株式会社 重ね合わせ測定方法
JPH11132716A (ja) 1997-10-27 1999-05-21 Sony Corp フォトリソグラフィ工程における重ね合わせ精度測定方法、及びフォトリソグラフィ工程における重ね合わせ精度測定マーク
US6614540B1 (en) * 2001-06-28 2003-09-02 Advanced Micro Devices, Inc. Method and apparatus for determining feature characteristics using scatterometry
US7440105B2 (en) * 2002-12-05 2008-10-21 Kla-Tencor Technologies Corporation Continuously varying offset mark and methods of determining overlay
US7791727B2 (en) * 2004-08-16 2010-09-07 Asml Netherlands B.V. Method and apparatus for angular-resolved spectroscopic lithography characterization
US7629697B2 (en) 2004-11-12 2009-12-08 Asml Netherlands B.V. Marker structure and method for controlling alignment of layers of a multi-layered substrate
US7643666B2 (en) 2006-08-08 2010-01-05 Asml Netherlands B.V. Method and apparatus for angular-resolved spectroscopic lithography characterization
US7573584B2 (en) 2006-09-25 2009-08-11 Asml Netherlands B.V. Method and apparatus for angular-resolved spectroscopic lithography characterization
US7619737B2 (en) 2007-01-22 2009-11-17 Asml Netherlands B.V Method of measurement, an inspection apparatus and a lithographic apparatus
NL1036123A1 (nl) 2007-11-13 2009-05-14 Asml Netherlands Bv Inspection method and apparatus, lithographic apparatus, lithographic processing cell and device manufacturing method.
WO2010014595A2 (en) 2008-07-31 2010-02-04 The Ohio State University Research Foundation Methods and compositions for delivering therapeutic agents in the treatment of b-cell related disorders
US8502955B2 (en) 2008-12-30 2013-08-06 Asml Netherlands B.V. Method of determining a characteristic
CN102265220B (zh) 2008-12-30 2014-03-12 Asml荷兰有限公司 确定特性的方法
NL2004276A (en) 2009-03-04 2010-09-06 Asml Netherlands Bv A method of measuring a characteristic.
KR101257453B1 (ko) 2009-05-12 2013-04-23 에이에스엠엘 네델란즈 비.브이. 리소그래피에 사용하는 검사 방법
TWI417942B (zh) 2009-12-17 2013-12-01 Ind Tech Res Inst 二維陣列疊對圖樣組之設計方法、疊對誤差量測方法及其量測系統
JP6008851B2 (ja) 2010-07-19 2016-10-19 エーエスエムエル ネザーランズ ビー．ブイ． オーバレイ誤差を決定する方法及び装置

Also Published As

Publication number Publication date
IL221519A (en) 2015-10-29
TW201312294A (zh) 2013-03-16
JP2013051412A (ja) 2013-03-14
TWI470375B (zh) 2015-01-21
US20130054186A1 (en) 2013-02-28
NL2009294A (en) 2013-03-04
KR20130024839A (ko) 2013-03-08
CN102967997A (zh) 2013-03-13
KR101457030B1 (ko) 2014-10-31
CN102967997B (zh) 2015-01-07
US9704810B2 (en) 2017-07-11

Similar Documents

Publication Publication Date Title
JP5389235B2 (ja) オーバーレイエラーを判定するための方法及び装置
JP6008851B2 (ja) オーバレイ誤差を決定する方法及び装置
JP4912241B2 (ja) インスペクション方法およびインスペクション装置、リソグラフィ装置、リソグラフィ処理セルならびにデバイス製造方法
JP4896092B2 (ja) 検査方法および装置、リソグラフィ装置、リソグラフィ処理セル、およびデバイス製造方法
TWI553428B (zh) 檢測方法及裝置、微影裝置、微影製程單元及元件製造方法
JP5277348B2 (ja) オーバーレイエラーを決定する方法
US7605907B2 (en) Method of forming a substrate for use in calibrating a metrology tool, calibration substrate and metrology tool calibration method
JP2009145323A (ja) モデルを最適化する方法、特性を測定する方法、デバイス製造方法、分光計及びリソグラフィ装置
JP2008098636A (ja) 検査方法および装置、リソグラフィ装置、リソグラフィ処理セルおよびデバイス製造方法
JP4875685B2 (ja) ターゲットパターンのパラメータを割り出す方法、ライブラリを生成する方法、検査装置、リソグラフィ装置、リソグラフィセル、及びコンピュータプログラム
US9163935B2 (en) Device manufacturing method and associated lithographic apparatus, inspection apparatus, and lithographic processing cell
US20120330592A1 (en) Inspection Method and Apparatus
JP2011176309A (ja) リソグラフィ装置及びデバイス製造方法
NL2005044A (en) Inspection method and apparatus, lithographic apparatus, lithographic processing cell and device manufacturing method.
JP4828499B2 (ja) 検査方法および装置、リソグラフィ装置、リソグラフィ処理セルおよびデバイス製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131008

R150 Certificate of patent or registration of utility model

Ref document number: 5389235

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250