KR102293788B1 - 웨이퍼 퇴적 동안 프로세스-유도 왜곡 예측을 위한 시스템 및 방법 - Google Patents

웨이퍼 퇴적 동안 프로세스-유도 왜곡 예측을 위한 시스템 및 방법 Download PDF

Info

Publication number
KR102293788B1
KR102293788B1 KR1020197012431A KR20197012431A KR102293788B1 KR 102293788 B1 KR102293788 B1 KR 102293788B1 KR 1020197012431 A KR1020197012431 A KR 1020197012431A KR 20197012431 A KR20197012431 A KR 20197012431A KR 102293788 B1 KR102293788 B1 KR 102293788B1
Authority
KR
South Korea
Prior art keywords
deposition
tool
layer
wafer
controller
Prior art date
Application number
KR1020197012431A
Other languages
English (en)
Other versions
KR20190050861A (ko
Inventor
애디 레비
마크 디. 스미스
Original Assignee
케이엘에이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이 코포레이션 filed Critical 케이엘에이 코포레이션
Publication of KR20190050861A publication Critical patent/KR20190050861A/ko
Application granted granted Critical
Publication of KR102293788B1 publication Critical patent/KR102293788B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/542—Controlling the film thickness or evaporation rate
    • C23C14/545—Controlling the film thickness or evaporation rate using measurement on deposited material
    • C23C14/547—Controlling the film thickness or evaporation rate using measurement on deposited material using optical methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • G01B11/0675—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating using interferometry
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B9/00—Measuring instruments characterised by the use of optical techniques
    • G01B9/02—Interferometers
    • G01B9/02001—Interferometers characterised by controlling or generating intrinsic radiation properties
    • G01B9/02007—Two or more frequencies or sources used for interferometric measurement
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B9/00—Measuring instruments characterised by the use of optical techniques
    • G01B9/02—Interferometers
    • G01B9/02015—Interferometers characterised by the beam path configuration
    • G01B9/02017—Interferometers characterised by the beam path configuration with multiple interactions between the target object and light beams, e.g. beam reflections occurring from different locations
    • G01B9/02021—Interferometers characterised by the beam path configuration with multiple interactions between the target object and light beams, e.g. beam reflections occurring from different locations contacting different faces of object, e.g. opposite faces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70525—Controlling normal operating mode, e.g. matching different apparatus, remote control or prediction of failure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Instruments For Measurement Of Length By Optical Means (AREA)

Abstract

시스템이 개시된다. 시스템은 툴 클러스터를 포함한다. 툴 클러스터는, 웨이퍼 상에 제1 층을 퇴적하도록 구성된 제1 퇴적 툴을 포함한다. 툴 클러스터는, 웨이퍼의 하나 이상의 측정을 획득하도록 구성된 간섭계 툴을 추가적으로 포함한다. 툴 클러스터는, 웨이퍼 상에 제2 층을 퇴적하도록 구성된 제2 퇴적 툴을 추가적으로 포함한다. 툴 클러스터는 진공 어셈블리를 추가적으로 포함한다. 제1 퇴적 툴 또는 제2 퇴적 툴의 적어도 하나를 조정하도록 구성된 하나 이상의 보정치(correctables)가 하나 이상의 측정에 기초하여 결정된다. 하나 이상의 측정은 진공 어셈블리에 의해 생성된 진공을 깨지 않고서 제1 층의 퇴적과 제2 층의 퇴적 사이에 획득된다.

Description

웨이퍼 퇴적 동안 프로세스-유도 왜곡 예측을 위한 시스템 및 방법
관련 출원에 대한 상호참조
본 출원은, 2016년 9월 30일 제출되어 발명의 명칭이 SIMPLIFIED MODEL FOR PROCESS-INDUCED DISTORTION PREDICTION이며 발명자가 Ady Levy 및 Mark D. Smith인 미국 가특허 출원 번호 제62/402,213호의 35 U.S.C. § 119(e) 하의 이점을 주장하며, 이 출원은 전체가 참조에 의해 여기에 포함된다.
기술분야
본 발명은 일반적으로 반도체 웨이퍼 제조 및 계측에 관한 것으로, 보다 상세하게는 웨이퍼 퇴적 동안 프로세스-유도 왜곡(process-induced distortion)의 예측을 위한 시스템 및 방법에 관한 것이다.
로직 및 메모리 디바이스와 같은 반도체 디바이스의 제조는 통상적으로, 반도체 디바이스의 다양한 특징부 및 복수의 층을 형성하기 위해 많은 수의 반도체 제조 및 계측 프로세스를 사용하여 반도체 디바이스를 처리하는 것을 포함한다. 일부 제조 프로세스는 웨이퍼와 같은 반도체 디바이스 상의 특징부를 인쇄하기 위해 포토마스크/레티클을 이용한다. 반도체 디바이스가 점점 더 작아짐에 따라, 웨이퍼 및 포토마스크/레티클 검사 프로세스의 해상도, 속도, 및 처리량을 증가시키기 위해 향상된 검사 및 검토 디바이스 및 절차를 개발하는 것이 중요해지고 있다.
하나의 반도체 디바이스 제조 기술은 반도체 웨이퍼의 하나 이상의 표면에 복수의 코팅 층의 적용을 통해 반도체 디바이스를 제조하는 것을 포함한다. 반도체 디바이스는 통상적으로 디바이스 형상 및/또는 크기 요건(예컨대, 웨이퍼 평탄도(flatness) 또는 웨이퍼 두께)의 선택된 세트를 충족하도록 제조된다. 그러나, 반도체 디바이스를 제조하는데 필요한 다양한 프로세스 단계 뿐만 아니라 적용 동안 층의 두께의 변동(variation)으로 인해 변형(deformation)(예컨대, 탄성 변형)을 일으킬 수 있고, 그 결과 반도체 디바이스의 왜곡(distortion)을 초래할 수 있다.
반도체 디바이스 왜곡은 평면외 왜곡(OPD; out-of-plane distortion) 또는 평면내 왜곡(IPD; in-plane distortion)일 수 있으며, 오류(예컨대, 패터닝 오류)를 유발할 수 있다. 측정된 OPD 및/또는 IPD는, 툴 클러스터(tool cluster) 내에서 다양한 반도체 제조 및/또는 계측 프로세스를 조정하도록 피드 포워드 루프 또는 피드백 루프에서 제공될 수 있는 데이터의 한 유형이다. 예를 들어, 반도체 디바이스의 OPD를 측정하는 것은 반도체 디바이스의 IPD를 예측하는데 이용될 수 있다. 그러나, OPD 및/또는 IPD를 측정하기 위한 계측 프로세스는 통상적으로 반도체 디바이스를 제조하기 위한 제조 프로세스와는 별개이다.
OPD 및/또는 IPD는 층이 웨이퍼 위에 퇴적된 후에 형성될 수 있다. 제조 프로세스의 퇴적 단계들 사이에 측정하는 것이 유리할 수 있지만, 반도체 디바이스 프로세싱 툴 클러스터로부터 부분 제조된 반도체 디바이스를 꺼내고 교체하는 것은 비용이 많이 들고 그리고/또는 시간 집약적(time-intensive)일 수 있다.
따라서, 상기 기재된 단점에 대처하는 시스템 및 대응 방법을 제공하는 것이 바람직할 것이다.
본 개시의 하나 이상의 실시예에 따른 시스템이 개시된다. 하나의 실시예에서, 툴 클러스터를 포함한다. 다른 실시예에서, 상기 툴 클러스터는 제1 퇴적 툴을 포함한다. 다른 실시예에서, 상기 제1 퇴적 툴은 웨이퍼 상에 제1 층을 퇴적하도록 구성된다. 다른 실시예에서, 상기 툴 클러스터는 간섭계 툴을 포함한다. 다른 실시예에서, 상기 간섭계 툴은 웨이퍼의 하나 이상의 측정을 획득하도록 구성된다. 다른 실시예에서, 상기 툴 클러스터는 제2 퇴적 툴을 포함한다. 다른 실시예에서, 상기 제2 퇴적 툴은 상기 웨이퍼 상에 제2 층을 퇴적하도록 구성된다. 다른 실시예에서, 상기 툴 클러스터는 진공 어셈블리를 포함한다. 다른 실시예에서, 상기 제1 퇴적 툴 또는 상기 제2 퇴적 툴의 적어도 하나를 조정하도록 구성된 하나 이상의 보정치(correctables)가 상기 하나 이상의 측정에 기초하여 결정된다. 다른 실시예에서, 상기 하나 이상의 측정은 상기 진공 어셈블리에 의해 생성된 진공을 깨지 않고서 상기 제1 층의 퇴적과 상기 제2 층의 퇴적 사이에 획득된다.
본 개시의 하나 이상의 실시예에 따른 방법이 개시된다. 하나의 실시예에서, 상기 방법은, 툴 클러스터의 제1 퇴적 툴을 통해 웨이퍼 상에 제1 층을 퇴적하는 단계를 포함할 수 있지만, 이에 한정되는 것은 아니다. 다른 실시예에서, 상기 방법은, 상기 툴 클러스터의 간섭계 툴을 통해 상기 웨이퍼 상의 상기 제1 층의 하나 이상의 측정을 획득하는 단계를 포함할 수 있지만, 이에 한정되는 것은 아니다. 다른 실시예에서, 상기 하나 이상의 측정은 하나 이상의 평면외 왜곡을 포함한다. 다른 실시예에서, 상기 방법은, 상기 툴 클러스터의 상기 간섭계 툴의 컨트롤러를 통해 상기 웨이퍼 상의 상기 제1 층에 대하여 하나 이상의 평면내 왜곡을 추정하는 단계를 포함할 수 있지만, 이에 한정되는 것은 아니다. 다른 실시예에서, 상기 하나 이상의 평면내 왜곡은 상기 하나 이상의 평면외 왜곡에 기초하여 추정된다. 다른 실시예에서, 상기 방법은, 상기 툴 클러스터의 상기 간섭계 툴의 컨트롤러를 통해 상기 웨이퍼에 대하여 하나 이상의 보정치를 결정하는 단계를 포함할 수 있지만, 이에 한정되는 것은 아니다. 다른 실시예에서, 상기 하나 이상의 보정치는 상기 하나 이상의 평면내 왜곡에 기초하여 결정된다. 다른 실시예에서, 상기 방법은, 상기 툴 클러스터의 상기 제1 퇴적 툴 또는 상기 제2 퇴적 툴의 적어도 하나를 조정하도록 상기 하나 이상의 보정치를 제공하는 단계를 포함할 수 있지만, 이에 한정되는 것은 아니다. 다른 실시예에서, 상기 툴 클러스터는 진공 어셈블리를 포함한다. 다른 실시예에서, 상기 하나 이상의 측정은 상기 진공 어셈블리의 진공을 깨지 않고서 상기 제1 층의 퇴적과 상기 제2 층의 퇴적 사이에 획득된다.
전술한 일반적인 설명 및 다음의 상세한 설명은 전부 예시적인 것으로 단지 설명을 위한 것이며 반드시 본 개시를 제한하는 것이 아님을 이해하여야 한다. 본 명세서에 포함되어 이의 일부를 구성하는 첨부 도면은 본 개시의 내용을 예시한다. 다같이, 설명과 도면은 본 개시의 원리를 설명하도록 돕는다.
첨부 도면을 참조함으로써 당해 기술분야에서의 숙련자라면 본 개시의 다수의 이점을 보다 잘 이해할 수 있을 것이다.
도 1은 본 개시의 하나 이상의 실시예에 따라 웨이퍼 퇴적 동안 프로세스-유도 왜곡 예측을 위한 시스템의 블록도를 예시한다.
도 2a는 본 개시의 하나 이상의 실시예에 따라 웨이퍼 퇴적 동안 프로세스-유도 왜곡 예측을 위한 시스템의 간섭계 툴의 단순화된 개략도를 예시한다.
도 2b는 본 개시의 하나 이상의 실시예에 따라 간섭계 툴의 캐비티의 단순화된 개략도를 예시한다.
도 2c는 본 개시의 하나 이상의 실시예에 따라 간섭계 툴의 캐비티의 단순화된 개략도를 예시한다.
도 3은 본 개시의 하나 이상의 실시예에 따라 샘플 상의 막/코팅 퇴적 프로세스의 개념도를 예시한다.
도 4는 본 개시의 하나 이상의 실시예에 따라 웨이퍼 퇴적 동안 프로세스-유도 왜곡 예측을 위한 시스템의 블록도를 예시한다.
도 5는 본 개시의 하나 이상의 실시예에 따라 웨이퍼 퇴적 동안 프로세스-유도 왜곡 예측을 위한 방법을 도시한 프로세스 흐름도를 예시한다.
이제 개시되는 내용을 보다 상세하게 참조할 것이며, 이는 첨부 도면에 예시되어 있다.
도 1 내지 도 5를 전반적으로 참조하여, 본 개시에 따라 웨이퍼 퇴적 동안 프로세스-유도 왜곡 예측을 위한 시스템 및 방법이 기재된다.
본 개시의 실시예는 하나 이상의 퇴적 툴 및 하나 이상의 간섭계 툴을 포함하는 반도체 제조 시스템에 관한 것이다. 본 개시의 실시예는 또한, 반도체 제조 시스템의 진공을 깨지 않고서 퇴적 단계들 사이에 반도체 웨이퍼 상에 퇴적되는 층을 측정하는 것에 관한 것이다. 본 개시의 실시예는 또한, 측정된 층에 기초하여 프로세스-유도 왜곡을 추정하는 것에 관한 것이다. 본 개시의 실시예는 또한, 추정된 프로세스-유도 왜곡에 기초하여 하나 이상의 보정치를 결정하는 것에 관한 것이다. 본 개시의 실시예는 또한 피드 포워드 루프 및/또는 피드백 루프를 통하여 퇴적 툴의 제조 레시피(fabrication recipe)를 조정하도록 하나 이상의 보정치를 제공하는 것에 관한 것이다.
이제 도 1을 참조하면, 본 개시의 하나 이상의 실시예에 따라 웨이퍼 퇴적 동안 프로세스-유도 왜곡 예측을 위한 시스템(100)이 개시된다.
하나의 실시예에서, 시스템(100)은 툴 클러스터(102)를 포함한다. 또다른 실시예에서, 툴 클러스터(102)는 퇴적 툴(104)을 포함한다. 또다른 실시예에서, 퇴적 툴(104)은 샘플(106) 상에 층을 퇴적하며, 샘플(106)은 샘플 스테이지(108) 상에 고정된다. 예를 들어, 층은 샘플(106)의 전면 또는 후면 상에 퇴적될 수 있다.
또다른 실시예에서, 툴 클러스터(102)는 간섭계 툴(110)을 포함한다. 또다른 실시예에서, 간섭계 툴(110)은 샘플(106) 상의 퇴적된 층의 하나 이상의 측정을 획득한다. 또다른 실시예에서, 간섭계 툴(110)은 퇴적 툴(104)에 의한 층의 퇴적 다음에 샘플(106) 상의 퇴적된 층의 하나 이상의 측정을 획득한다.
또다른 실시예에서, 툴 클러스터(102)는 퇴적 툴(112)을 포함한다. 또다른 실시예에서, 퇴적 툴(112)은 샘플(106) 상에 층을 퇴적하며, 샘플(106)은 샘플 스테이지(114) 상에 고정된다. 예를 들어, 층은 샘플(106)의 전면, 샘플(106)의 후면 상에, 또는 퇴적 툴(104)에 의해 퇴적된 샘플(106) 상의 층 상에 퇴적될 수 있다. 또다른 실시예에서, 퇴적 툴(112)은 간섭계 툴(110)을 통해 퇴적 툴(104)에 의해 퇴적된 층의 하나 이상의 측정의 획득 다음에 샘플(106) 상에 층을 퇴적한다.
또다른 실시예에서, 툴 클러스터(102)는 진공 어셈블리(116)를 포함한다. 또다른 실시예에서, 퇴적 툴(104, 112) 및 간섭계 툴(110)은 툴 클러스터(102)의 진공 어셈블리(116) 내에서 설정된다. 또다른 실시예에서, 간섭계 툴(110)은 퇴적 프로세스들 사이에 진공 어셈블리(116)에 의해 생성된 진공을 깨지 않고서 퇴적 툴(104, 112)에 의한 층들의 퇴적 사이에 샘플(106)의 하나 이상의 측정을 획득한다.
예를 들어, 층들의 퇴적 사이에 하나 이상의 측정을 획득하는 것은, 퇴적된 층에서의 비순응성(non-conformity)이 퇴적 툴(104, 112)에 의한 후속 퇴적에서 조정 및/또는 보상될 수 있게 할 수 있다. 이에 관련하여, 전체적인 응력을 감소시키고 샘플(106)의 균일도(uniformity)를 증진시키도록 후속 샘플(106) 상의 퇴적된 층의 후속 퇴적 단계를 조정함으로써 그리고/또는 동일 샘플(106) 상의 후속 퇴적 단계를 통해 보상함으로써(예컨대, 피드 포워드 루프 또는 피드백 루프에서) 비순응성이 샘플(106)에서 감소될 수 있다.
또다른 예로써, 하나 이상의 측정을 획득하는 것은, 샘플(106)이 샘플(106)의 전면과 후면 사이의 응력 불균형으로 인해 굽혀지고 그리고/또는 휘어질 수 있을 때, 샘플(106)의 후면 상에 퇴적된 막 층에 의해 야기되는 생성된 막 응력의 정량화(quantifying)를 가능하게 할 수 있다. 이에 관련하여, 후속 샘플(106) 상의 퇴적된 층의 후속 퇴적 단계를 조정함으로써 그리고/또는 동일 샘플(106) 상의 후속 퇴적 단계를 통해 보상함으로써(예컨대, 피드 포워드 루프 또는 피드백 루프에서) 막 응력이 특성화 및 감소될 수 있다.
여기에서 툴 클러스터(102)는 퇴적 툴(104), 간섭계 툴(110) 및 퇴적 툴(112)만 포함하는 것에 한정되지 않는다는 것을 유의하여야 한다. 예를 들어, 툴 클러스터(102)는 툴 클러스터(102)에서의 퇴적 툴(104) 전에 하나 이상의 퇴적 툴 및/또는 하나 이상의 간섭계 툴을 포함할 수 있다. 또다른 예로써, 툴 클러스터(102)는 툴 클러스터(102)에서의 퇴적 툴(112) 다음에 하나 이상의 퇴적 툴 및/또는 하나 이상의 간섭계 툴을 포함할 수 있다. 또다른 예로써, 툴 클러스터(102)는 간섭계 툴(110) 그리고 퇴적 툴(104)이나 퇴적 툴(112) 중의 어느 하나만 포함할 수 있다. 따라서, 상기 기재는 본 개시의 범위에 대한 한정으로서 해석되어서는 안되고, 단지 예시를 위한 것이다.
퇴적 툴(104, 112)은 당해 기술분야에 공지된 임의의 퇴적 프로세스 툴을 포함할 수 있다. 예를 들어, 퇴적 툴(104, 112)은, 막 퇴적(예컨대, 화학적 기상 증착(CVD; chemical vapor deposition)) 툴을 포함할 수 있지만, 이에 한정되는 것은 아니다. 또다른 실시예에서, 퇴적 툴(104, 112)은 동작 레시피에 기초하여 샘플(106) 상에 재료의 층을 퇴적한다. 또다른 실시예에서, 여기에 더 상세하게 기재되는 바와 같이, 조작 레시피 및/또는 퇴적 툴(104, 112)은 간섭 툴(110)을 통해 이미 퇴적된 층의 획득된 하나 이상의 측정에 기초하여 그리고/또는 컨트롤러를 통하여 하나 이상의 추정된 오류 예측 프로세스에 기초하여 피드 포워드 또는 피드백 루프에서 조정될 수 있다.
여기에서 시스템(100)은 퇴적 툴(104, 112) 대신에 당해 기술분야에 공지된 임의의 제조 프로세스 툴을 포함할 수 있다는 것을 유의하여야 한다. 예를 들어, 시스템(100)은, 리소그래피 프로세스 툴, 화학 기계적 연마(CMP; chemical-mechanical polishing) 프로세스 툴, 에칭 프로세스 툴, 및/또는 이온 주입 프로세스 툴을 포함할 수 있지만, 이에 한정되는 것은 아니다. 따라서, 퇴적 툴(104, 112)의 설명은 어떠한 방식으로든 본 개시를 한정하고자 하는 것이 아니며, 상기의 설명은 본 개시의 범위에 대한 한정으로서 해석되어서는 안 되고 단지 예시일 뿐이다.
간섭계 툴(110)은 당해 기술분야에 공지된 임의의 간섭계 툴을 포함할 수 있다. 예를 들어, 간섭계 툴(110)은, 샘플(106)의 평탄도, 형상 변동, 두께 변동, 및/또는 임의의 기타 공간 파라미터 변동을 포함하지만 이에 한정되는 것은 아닌, 샘플(106)의 임의의 수의 공간적 특성을 측정하도록 구성될 수 있다. 여기에서 샘플(106)의 공간적 특성은 샘플(106)의 웨이퍼 기하학과 관련될 수 있고 추가적으로 평면외 왜곡(OPD)으로 표현될 수 있다는 것을 유의하여야 한다. 오버레이 및 반도체 프로세스 제어에 대한 웨이퍼 기하 메트릭의 사용의 설명은, 2016년 5월 31일 허여된 미국 특허 번호 제9,354,526호에 기재되어 있으며, 이 특허는 전체가 여기에 포함된다. 추가적으로, 오버레이 및 반도체 프로세스 제어에 대한 웨이퍼 기하 메트릭의 사용의 설명은, 2016년 12월 22일 공개된 미국 특허 공보 번호 제2016/0372353호에 기재되어 있으며, 이 특허는 그 전체가 여기에 포함된다.
또다른 예로써, 간섭계 툴(110)은 이중 파장 이중 간섭계(dual wavelength dual interferometer)를 포함할 수 있지만, 이에 한정되는 것은 아니다. 예를 들어, 이중 파장 이중 간섭계는 DWDFI(dual wavelength dual Fizeau interferometer)를 포함할 수 있지만, 이에 한정되는 것은 아니다. 또다른 예로써, 간섭계 툴(110)은 샘플(106)에 대해 패터닝된 웨이퍼 기하학(PWG; patterned wafer geometry) 측정을 수행하도록 적응될 수 있으며, 그에 의해 간섭계 툴(110)에 의해 측정된 샘플 슬로프(예컨대, 웨이퍼 슬로프)의 동적 범위는 샘플(106)의 상이한 영역들의 측정 결과를 함께 스티치(stitch)함으로써 연장된다.
이중 파장 이중 간섭계의 설명은, 2005년 1월 25일 허여된 미국 특허 번호 제6,847,458호에 기재되어 있으며, 이 특허는 전체가 참조에 의해 여기에 포함된다. 추가적으로, 이중 파장 이중 간섭계의 설명은, 2011년 11월 29일 허여된 미국 특허 번호 제8,068,234호에 기재되어 있으며, 이 특허는 전체가 참조에 의해 여기에 포함된다. 또한, 이중 파장 이중 간섭계의 설명은, 2014년 10월 2일 공개된 미국 특허 공보 번호 제2014/0293291호에 기재되어 있으며, 이 특허는 전체가 참조에 의해 여기에 포함된다. 또한, 높은 슬로프 샘플의 형상 및 두께를 측정하는데 사용되는 이중 파장 이중 간섭계의 설명은, 2010년 12월 7일 허여된 미국 특허 번호 제7,847,954호에 기재되어 있으며, 이 특허는 전체가 참조에 의해 여기에 포함된다.
여기에서, 간섭계 툴(110)은 KLA-Tencor(Milpitas, CA)에 의해 생산된 WaferSight 계측 시스템 라인으로부터의 웨이퍼 치수 기하학 툴을 포함할 수 있지만, 이에 한정되는 것은 아니라는 것을 유의하여야 한다. 추가적으로 여기에서 본 개시는 위상 시프트(phase shifting)에 대하여 파장-튜닝가능한 조명원을 이용하도록 구성된 임의의 위상 시프트 간섭계 시스템으로 확장될 수 있다는 것을 유의하여야 한다.
여기에서 시스템(100)은 간섭계 툴(110) 대신에 당해 기술분야에 공지된 임의의 검사 툴 또는 검토 툴을 포함할 수 있다는 것을 유의하여야 한다. 예를 들어, 시스템(100)은 전자 빔 검사 서브시스템 또는 검토 서브시스템(예컨대, SEM(Scanning Electron Microscope) 시스템)을 포함할 수 있지만, 이에 한정되는 것은 아니다. 또다른 예로써, 시스템(100)은 광학 검사 서브시스템을 포함할 수 있지만, 이에 한정되는 것은 아니다. 예를 들어, 광학 검사 서브시스템은 샘플(106)의 전기적 인텐트(electrical intent)를 나타내는 하나 이상의 고해상도 이미지를 생성할 수 있는 광학 검사 서브시스템을 포함할 수 있다. 추가적으로, 광학 검사 서브시스템은 LSP(laser sustained plasma) 기반의 검사 서브시스템(하지만 이에 한정되는 것은 아님)을 포함하는 광대역 검사 서브시스템을 포함할 수 있다. 또한, 광학 검사 서브시스템은 레이저 스캐닝 검사 서브시스템(하지만 이에 한정되는 것은 아님)과 같은 협대역 검사 서브시스템을 포함할 수 있다. 또한, 광학 검사 서브시스템은 명시야 이미징 툴 또는 암시야 이미징 툴을 포함할 수 있지만, 이에 한정되는 것은 아니다. 여기에서 시스템(100)은 샘플(106)의 표면으로부터 반사, 산란, 회절 및/또는 방사된 조명을 집광 및 분석하도록 구성된 임의의 광학 시스템을 포함할 수 있다는 것을 유의하여야 한다. 일반적인 의미에서, 여기에 도시되지 않았지만, 시스템(100)은 하나 이상의 웨이퍼, 레티클 또는 포토마스크를 검사하기에 적합한 임의의 검사 시스템을 포함할 수 있다. 따라서, 간섭계 툴(110)의 다음 설명은 어떠한 방식으로든 본 개시를 한정하고자 하는 것이 아니며, 상기의 설명은 본 개시의 범위에 대한 한정으로서 해석되어서는 안 되고 단지 예시일 뿐이다.
샘플(106)은 검사 및/또는 검토에 적합한 임의의 샘플을 포함할 수 있다. 하나의 실시예에서, 샘플(106)은 반도체 웨이퍼를 포함한다. 본 개시를 통해 사용될 때, 용어 "웨이퍼”는 반도체 및/또는 비-반도체 재료로 형성된 기판을 지칭한다. 예를 들어, 반도체 재료의 경우에, 웨이퍼는 단결정질 실리콘, 갈륨 비소화물, 및/또는 인듐 인화물(하지만 이에 한정되는 것은 아님)로부터 형성될 수 있다. 또다른 실시예에서, 샘플(106)은 포토마스크/레티클을 포함한다. 그리하여, 용어 웨이퍼 및 용어 샘플은 본 개시에서 서로 교환가능하게 사용될 수 있다. 따라서, 상기 기재는 본 개시의 범위에 대한 한정으로서 해석되어서는 안되고, 단지 예시를 위한 것이다.
여기에 기재된 제조, 측정, 및 오류 예측 기술은 주로 반도체 웨이퍼인 샘플(106)을 지칭하지만, 기술은 또한 다른 유형의 얇은 연마된 플레이트에도 적용가능하다는 것을 이해하여야 할 것이다. 예를 들어, 하나 이상의 얇은 연마된 플레이트는, 하나 이상의 자기 디스크 기판, 하나 이상의 게이지 블록 등을 포함할 수 있지만, 이에 한정되는 것은 아니다. 그리하여, 용어 웨이퍼 및 용어 얇은 연마된 플레이트는 본 개시에서 서로 교환가능하게 사용될 수 있다. 따라서, 상기 기재는 본 개시의 범위에 대한 한정으로서 해석되어서는 안되고, 단지 예시를 위한 것이다.
또다른 실시예에서, 샘플(106)이 웨이퍼인 경우에, 웨이퍼(106)는 하나 이상의 웨이퍼 설계 데이터 세트를 사용하여 제조된다. 또다른 실시예에서, 웨이퍼 설계 데이터 세트는 하나 이상의 층 세트를 포함한다. 예를 들어, 이러한 층은 레지스트, 유전체 재료, 전도성 재료, 및 반전도성 재료를 포함할 수 있지만, 이에 한정되는 것은 아니다. 이러한 층의 많은 상이한 유형들이 당해 기술분야에 공지되어 있으며, 여기에서 사용되는 용어 웨이퍼는 모든 유형의 이러한 층이 위에 형성될 수 있는 웨이퍼를 망라하도록 의도된다. 또 다른 예로써, 웨이퍼 상에 형성된 층은 웨이퍼 내에서 한 번 이상의 횟수로 반복될 수 있다. 이러한 재료 층의 형성 및 프로세싱으로 최종적으로 완성된 디바이스가 될 수 있다. 많은 상이한 유형의 디바이스가 웨이퍼 상에 형성될 수 있고, 여기에서 사용되는 용어 웨이퍼는 당해 기술분야에 공지된 임의의 유형의 디바이스가 그 위에 제조되고 있는 웨이퍼를 망라하도록 의도된다.
샘플 스테이지(108, 114)는 전자 빔 현미경 분야에서 공지된 임의의 적합한 기계적 및/또는 로봇 어셈블리를 포함할 수 있다. 하나의 실시예에서, 샘플 스테이지(108, 114)는 작동가능한 스테이지이다. 예를 들어, 샘플 스테이지(108, 114)는 하나 이상의 선형 방향(예컨대, x 방향, y 방향, 및/또는 z 방향)을 따라 샘플(106)을 선택가능하게 병진이동(translate)시키기에 적합한 하나 이상의 병진이동 스테이지를 포함할 수 있지만, 이에 한정되는 것은 아니다. 또다른 예로써, 샘플 스테이지(108, 114)는 회전 방향을 따라 샘플(106)을 선택적으로 회전시키기에 적합한 하나 이상의 회전 스테이지를 포함할 수 있지만, 이에 한정되는 것은 아니다. 또다른 예로써, 샘플 스테이지(108, 114)는 선형 방향을 따라 반도체 디바이스를 선택가능하게 병진이동시키고 그리고/또는 회전 방향을 따라 샘플(106)을 회전시키기에 적합한 회전 스테이지 및 병진 스테이지를 포함할 수 있지만, 이에 한정되는 것은 아니다. 또다른 예로써, 샘플 스테이지(108, 114)는 선택된 검사 또는 계측 알고리즘에 따라 포지셔닝, 포커싱, 및/또는 스캐닝을 위해 샘플(106)을 병진이동 또는 회전시키도록 구성될 수 있으며, 이의 여러가지가 당해 기술분야에 공지되어 있다.
도 2a 내지 도 2c는 본 개시의 하나 이상의 실시예에 따라 웨이퍼 퇴적 동안 프로세스-유도 왜곡 예측을 위한 시스템(100)의 간섭계 툴(110)을 일반적으로 예시한다.
하나의 실시예에서, 간섭계 툴(110)은 이중 파장 이중 간섭계(200)를 포함한다. 또다른 실시예에서, 이중 파장 이중 간섭계(200)는 간섭계(202a) 및 간섭계(202b)를 포함한다. 또다른 실시예에서, 이중 파장 이중 간섭계(200)는 조명원 또는 조명기(204)를 포함한다.
조명기(204)는 당해 기술분야에 공지된 임의의 조명원을 포함할 수 있다. 예를 들어, 조명기(204)는 광대역 광원(예컨대, Xenon 램프) 또는 협대역 광원(예컨대, 레이저)를 포함할 수 있지만, 이에 한정되는 것은 아니다. 또다른 예로써, 조명원은 EUV 광을 발생시키도록 구성될 수 있다. 예를 들어, EUV 광원은 EUV 범위의 광을 발생시키도록 구성된 DPP(discharge produced plasma) 광원 또는 LPP(laser produced plasma) 광원을 포함할 수 있다.
또다른 실시예에서, 조명기(204)는 광(예컨대, 조명 빔)을 생성하고 제1 광 채널 또는 제2 광 채널을 통하여 간섭계(202a 또는 202b)의 편광 빔 스플리터(210a 또는 210b)로 지향시키는데, 제1 광 채널 또는 제2 광 채널은 광 파이버(206a 또는 206b) 및 간섭계 입력(208a 또는 208b)을 포함한다. 또다른 실시예에서, 편광 빔 스플리터(210a, 210b)는 수신된 광의 일부를 1/4 파장판(quarter-wave plate)(212a 또는 212b)으로 지향시킨다. 예를 들어, 편광 빔 스플리터(210a, 210b)를 통해 그리고 1/4 파장판(212a, 212b)을 통과하는 광은 원형 편광될 수 있다. 또다른 실시예에서, 광은 1/4 파장판(212a, 212b)에 의해 렌즈(214a 또는 214b)를 통해 지향된다. 예를 들어, 렌즈(214a, 214b)는 샘플(106)의 직경보다 더 큰 직경을 갖는 빔들로 광을 시준하도록 구성될 수 있다. 또다른 실시예에서, 광은 렌즈(214a, 214b)에 의해 기준 플랫(reference flat)(216a 또는 216b)을 통해 지향된다. 예를 들어, 기준 플랫(216a, 216b)은 실질적으로 평행할 수 있다. 또다른 실시예에서, 기준 플랫(216a, 216b)은 표면(218a 또는 218b)을 포함한다.
여기에서 간섭계(202a, 202b)는, 조명기(204)에 의해 발생된 광을 포커싱, 억제, 추출, 및/또는 샘플(106)을 향하여 지향시키기에 적합한, 당해 기술분야에 공지된 임의의 광학 요소를 포함한 하나 이상의 추가의 광학 요소를 포함할 수 있다는 것을 유의하여야 한다.
또다른 실시예에서, 샘플(106)은 표면(218a, 218b)에 의해 정의된 캐비티(220) 내에 위치된다. 또다른 실시예에서, 광의 일부는 기준 플랫(216a, 216b)을 통해 투과되며 샘플(106)의 표면(222a 또는 222b)으로 지향된다. 또다른 실시예에서, 광의 일부는 기준 플랫(216a, 216b)을 통해 투과되며, 투과하는 기준 플랫(216a, 216b)의 반대에 위치된 기준 플랫(216a, 216b)으로 지향된다.
이제 도 2b 및 도 2c를 참조하면, 본 개시의 하나 이상의 실시예에 따라, 간섭계 툴(110)의 캐비티(220)가 예시되어 있다.
하나의 실시예에서, 캐비티(220)는 기준 플랫(216a, 216b)의 표면(218a, 218b) 사이에 샘플(106)을 홀딩하도록 하나 이상의 점 접촉 디바이스(point contact device)를 포함한다. 또다른 실시예에서, 간섭계 툴(110)은 샘플(106)과 연관된 하나 이상의 파라미터 및 기준 플랫(216a, 216b)에 대한 그의 공간 관계를 분석하도록 간섭계(202a, 202b)에 대한 기준 표면으로서 기준 플랫(216a, 216b)을 이용한다. 웨이퍼의 막 두께 분포를 측정하기 위한 시스템 및 방법의 개발 및 사용의 설명(예컨대, 샘플(106)과 연관된 하나 이상의 파라미터 및 기준 플랫(216a, 216b)에 대한 그의 공간 관계를 분석함으로써)은, 2017년 6월 14일 출원된 미국 특허 출원 번호 제15/622,629호에 기재되어 있으며, 이 출원은 전체가 여기에 포함된다.
또다른 실시예에서, 도 2b에 예시된 바와 같이, 하나 이상의 점 접촉 디바이스는 기준 플랫(216a, 216b)의 표면(218a, 218b) 사이의 캐비티(220) 내에서 실질적으로 수직 위치에 샘플(106)을 홀딩한다. 이에 관련하여, 휨(warp)을 감소, 제거, 및/또는 무효화시키도록 도울 수 있는, 샘플(106)이 실질적으로 수평 위치에 척으로 고정될 때(예컨대, 퇴적 툴(104, 112)의 샘플 스테이지(108, 114) 상에 장착됨)와는 대조적으로, 샘플(106)의 하나 이상의 측정이 획득되는 동안 샘플(106)의 평면 휨이 명백할 수 있다.
또다른 실시예에서, 도 2c에 예시된 바와 같이, 하나 이상의 점 접촉 디바이스는 기준 플랫(216a, 216b)의 표면(218a, 218b) 사이의 캐비티(220) 내에서 실질적으로 수평 위치에 샘플(106)을 홀딩한다. 또다른 실시예에서, 샘플(106)은 실질적으로 수평 위치에 홀딩되는 경우 중력 처짐(gravitational sag)을 경험한다. 예를 들어, 베어(bare) 샘플(106)은 실질적으로 수직 위치보다 실질적으로 수평 위치에 홀딩될 때 측정가능한 중력 처짐을 경험할 수 있다. 그러나, 여기에서, 퇴적 및/또는 제조 오류에 대한 중력 처짐의 기여도는, 베어 샘플(106)에 대해 퇴적된 층의 막 응력에 의해 야기된 휨의 기여도보다 훨씬 더 작을 수 있다는 것을 유의하여야 한다. 이에 관련하여, 하나 이상의 퇴적된 층을 포함하는 샘플(106) 상에서 측정된 오류는 캐비티(220) 내의 샘플(106)의 배향에 의해 실질적으로 영향받지 않을 수 있다.
도 2a의 실시예는 도 2b에 예시된 바와 같은 수직 캐비티(220)에 관한 것이지만, 여기에서 이중 파장 이중 간섭계(200)는 도 2c에서 실질적으로 수평 캐비티(220)를 형성하도록 필요한 하나 이상의 추가의 광학기기를 포함할 수 있다는 것을 유의하여야 한다. 따라서, 상기 기재는 본 개시의 범위에 대한 한정으로서 해석되어서는 안되고, 단지 예시를 위한 것이다.
도 2a를 다시 참조하면, 하나의 실시예에서, 이중 파장 이중 간섭계(200)는 샘플(106)의 표면(222a, 222b) 상의 하나 이상의 결함을 검출한다. 본 개시의 목적을 위해, 결함은 보이드, 쇼트, 입자, 잔여물, 스컴, 오버레이 오류, 평면내 왜곡, 평면외 왜곡, 또는 당해 기술분야에 공지된 임의의 기타 결함으로서 분류될 수 있다.
또다른 실시예에서, 이중 파장 이중 간섭계(200)는 검출기(226a 또는 226b)를 통해 샘플(106) 상의 하나 이상의 결함을 검출한다. 검출기(226a, 226b)는 당해 기술분야에 공지된 임의의 검출기일 수 있다. 예를 들어, 하나 이상의 검출기는 하나 이상의 PMT(photo-multiplier tube), 하나 이상의 CCD(charge coupled device), 하나 이상의 TDI(time-delay integration) 카메라 등을 포함할 수 있지만, 이에 한정되는 것은 아니다.
또다른 실시예에서, 샘플(106)은 광(예컨대, 조명 빔)을 반사, 산란, 회절, 및/또는 방사한다. 또다른 실시예에서, 검출기(226a, 226b)는 기준 플랫(216a, 216b)에 의해 지향된 광에 응답하여 샘플(106)의 대응하는 표면(222a, 222b)으로부터 반사, 산란, 회절, 및/또는 방사된 광의 일부를 검출한다. 또다른 실시예에서, 검출기(226a, 226b)는 투과 기준 플랫(216a, 216b)에 반대로 위치된 기준 플랫(216a, 216b)으로부터 지향된 시준 빔에 응답하여 기준 플랫(216a, 216b)의 대응하는 표면(218a, 218b)을 통해 투과된 광의 일부를 검출한다.
또다른 실시예에서, 샘플(106)의 표면(222a, 222b)으로부터 반사된 광 및/또는 기준 플랫(216a, 216b)의 대응하는 표면(218a, 218b)을 통해 투과된 광은 렌즈(224a 또는 224b)를 통해 검출기(226a, 226b)로 지향된다. 예를 들어, 렌즈(224a, 224b)는 렌즈(214a, 214b)의 초점 길이보다 크거나 작거나 또는 동일한 렌즈(214a, 214b)로부터의 거리에 렌즈(214a, 214b)와 검출기(226a, 226b) 사이에 위치될 수 있다.
여기에서 간섭계(202a, 202b)는, 조명기(204)에 의해 생성된 광을 포커싱, 억제, 추출, 및/또는 검출기(226a, 226b)를 향하여 지향시키기에 적합한, 당해 기술분야에 공지된 임의의 광학 요소를 포함한 하나 이상의 추가의 광학 요소를 포함할 수 있다는 것을 유의하여야 한다.
또다른 실시예에서, 간섭계 툴(110)은 하나 이상의 컨트롤러(230)를 포함한다. 또다른 실시예에서, 컨트롤러(230)는 하나 이상의 프로세서(232) 및 메모리(234)를 포함한다. 또다른 실시예에서, 메모리(234)는 하나 이상의 프로세스 명령어 세트(236)를 저장한다. 또다른 실시예에서, 하나 이상의 프로그램 명령어 세트(236)는 하나 이상의 프로세서(232)로 하여금 본 개시 전반에 걸쳐 기재된 임의의 하나 이상의 프로세스 단계를 수행하게 하도록 구성된다.
또다른 실시예에서, 하나 이상의 컨트롤러(230)는 메모리(234) 상에 저장된 프로그램 명령어(236)로부터 하나 이상의 프로세서(232)를 통해 하나 이상의 측정 알고리즘 및/또는 모델링 프로세스를 실행한다. 또다른 실시예에서, 측정 알고리즘 및/또는 모델링 프로세스는 샘플(106)의 하나 이상의 획득된 측정에 기초하여 샘플(106)의 하나 이상의 공간적 특성을 결정한다. 여기에서 당해 기술분야에 공지된 위상 시프트 간섭계 시스템으로 샘플의 공간 특성을 결정하기 위한 임의의 측정 알고리즘 및/또는 모델링 프로세스는 간섭계 툴(110)의 하나 이상의 컨트롤러(230)를 이용해 구현될 수 있다는 것을 유의하여야 한다. 예를 들어, 측정 알고리즘은, 간섭계 툴(110)에 의해 측정된 샘플(106)의 하나 이상의 평면외 왜곡(OPD)에 기초하여 퇴적 툴(104, 112)에서 척으로 고정된 샘플(106)의 평면내 왜곡(IPD)을 추정할 수 있다.
막 응력 및 기판 곡률 측정을 획득하기 위한 방법의 설명은, Freund, L. B., 및 S. Suresh, Thin Film Materials: Stress, Defect Formation and Surface Evolution, Cambridge, Cambridge University Press, 2004에 기재되어 있다. 또한, 반도체 디바이스에서 웨이퍼 기하 변화와 오버레이 오류 간의 관계를 결정하기 위한 유한 요소(FE; finite element) 모델 기반의 왜곡 예측의 개발 및 사용의 설명은, Turner et al., Monitoring Process-Induced Overlay Errors through High-Resolution Wafer Geometry Measurements, Proc. SPIE 9050, Metrology, Inspection, and Process Control for Microlithography XXVIII, 905013 (2 April 2014)에 기재되어 있으며, 이는 전체가 여기에 포함된다. 또한, IPD에 대한 예측 모델링의 사용의 설명은, 2015년 7월 21일 허여된 미국 특허 번호 제9,087,176호에 기재되어 있으며, 이 특허는 전체가 여기에 포함된다. 또한, IPD를 에뮬레이트하기 위한 FE 모델 기반의 예측의 사용의 설명은, 2016년 8월 30일 허여된 미국 특허 번호 제9,430,593호에 기재되어 있으며, 이 특허는 전체가 여기에 포함된다. 또한, IPD를 에뮬레이트하기 위한 FE 모델 기반의 예측의 사용의 설명은, 2016년 9월 29일 허여된 미국 특허 공보 번호 제2016/0283625호에 기재되어 있으며, 이는 전체가 여기에 포함된다. 또한, 평면외 왜곡(OPD)으로부터 평면내 왜곡(IPD)을 결정하기 위한 FE 모델의 사용의 설명은, 2015년 4월 30일 공개된 미국 특허 공보 번호 제2015/0120216호에 기재되어 있으며, 이는 전체가 여기에 포함된다.
또다른 실시예에서, 컨트롤러(230)는 시스템(100)의 하나 이상의 컴포넌트에 동작가능하게 연결된다. 예를 들어, 컨트롤러(230)는 간섭계(202a, 202b)의 검출기(226a, 226b); 퇴적 툴(104); 퇴적 툴(112); 및/또는 사용자 인터페이스에 동작가능하게 연결될 수 있다. 이에 관련하여, 컨트롤러(230)는 본 개시 전반에 걸쳐 기재된 다양한 기능 중의 임의의 하나 이상을 수행하도록 시스템(100)의 임의의 컴포넌트 및/또는 시스템(100)의 툴 클러스터(102)의 툴(104, 110, 112)의 임의의 컴포넌트에 지시할 수 있다.
컨트롤러(230)는 유선 및/또는 무선 부분을 포함할 수 있는 전송 매체를 통해 시스템(100)의, 다른 시스템 또는 서브시스템(예컨대, 간섭계(202a, 202b)의 검출기(226a, 226b), 퇴적 툴(104); 퇴적 툴(112); 및/또는 사용자 인터페이스로부터의 하나 이상의 정보 세트)으로부터 데이터 또는 정보를 수신 및/또는 획득하도록 구성될 수 있다. 컨트롤러(230)는 또한, 유선 및/또는 무선 부분을 포함할 수 있는 전송 매체에 의해 시스템(100)의, 하나 이상의 시스템 또는 서브시스템(예컨대, 간섭계(202a, 202b)의 검출기(226a, 226b); 퇴적 툴(104); 퇴적 툴(112); 및/또는 사용자 인터페이스로부터의 하나 이상의 정보 세트)에 데이터 또는 정보(예컨대, 여기에 개시된 발명의 개념의 하나 이상의 프로시저의 출력)를 전송하도록 구성될 수 있다. 이에 관련하여, 전송 매체는 시스템(100)의 컨트롤러와 다른 서브시스템 사이의 데이터 링크로서 작용할 수 있다. 추가적으로, 컨트롤러(230)는 전송 매체(예컨대, 네트워크 접속)를 통하여 외부 시스템에 데이터를 보내도록 구성될 수 있다.
하나 이상의 프로세서(232)는 당해 기술분야에 공지된 임의의 하나 이상의 프로세싱 요소를 포함할 수 있다. 이러한 의미에서, 하나 이상의 프로세서(232)는 알고리즘 및/또는 프로그램 명령어를 실행하도록 구성된 임의의 마이크로프로세서 디바이스를 포함할 수 있다. 예를 들어, 하나 이상의 프로세서(232)는 데스크톱 컴퓨터, 메인프레임 컴퓨터 시스템, 워크스테이션, 이미지 컴퓨터, 병렬 프로세서, 핸드헬드 컴퓨터(예컨대, 태블릿, 스마트폰, 또는 패블릿), 또는 다른 컴퓨터 시스템(예컨대, 네트워킹된 컴퓨터)으로 구성될 수 있다. 일반적으로, 용어 “프로세서”는 비일시적 메모리 매체(예컨대, 메모리(234))로부터 하나 이상의 프로그램 명령어 세트(236)를 실행시키는 하나 이상의 프로세싱 요소를 갖는 임의의 디바이스를 망라하도록 넓게 정의될 수 있다. 더욱이, 시스템(100)의 상이한 서브시스템(예컨대, 간섭계(202a, 202b)의 검출기(226a, 226b), 퇴적 툴(104); 퇴적 툴(112); 및/또는 사용자 인터페이스로부터의 하나 이상의 정보 세트)은 본 개시 전반에 걸쳐 기재된 단계들 중의 적어도 일부를 수행하기에 적합한 프로세서 또는 로직 요소를 포함할 수 있다. 따라서, 상기 기재는 본 개시에 대한 한정으로서 해석되어서는 안되고, 단지 예시를 위한 것이다.
메모리(234)는 연관되어 있는 하나 이상의 프로세서(232)에 의해 실행가능한 하나 이상의 프로그램 명령어 세트(236)를 저장하기에 적합한, 당해 기술분야에 공지된 임의의 저장 매체를 포함할 수 있다. 예를 들어, 메모리(234)는 비일시적 메모리 매체를 포함할 수 있다. 예를 들어, 메모리(234)는 판독 전용 메모리, 랜덤 액세스 메모리, 자기 또는 광학 메모리 디바이스(예컨대, 디스크), 자기 테이프, 고체 상태 드라이브 등을 포함할 수 있지만, 이에 한정되는 것은 아니다. 메모리(234)는 사용자 인터페이스의 디스플레이 디바이스에 디스플레이 정보를 제공하도록 구성될 수 있다. 메모리(234)는 추가적으로 사용자 인터페이스의 사용자 입력 디바이스로부터의 사용자 입력을 저장하도록 구성될 수 있다. 메모리(234)는 하나 이상의 프로세서(232)를 하우징하는 공통 컨트롤러(230)에 하우징될 수 있다. 메모리(234)는 대안으로서 또는 추가적으로 프로세서(232) 및/또는 컨트롤러(230)의 공간적 위치에 관련하여 원격으로 위치될 수 있다. 예를 들어, 하나 이상의 프로세서(232) 및/또는 컨트롤러(230)는 네트워크(예컨대, 인터넷, 인트라넷 등)를 통하여 액세스 가능한 원격 메모리(234)(예컨대, 서버)에 액세스할 수 있다.
하나의 실시예에서, 간섭계 툴(110)은 사용자 인터페이스를 포함한다. 또다른 실시예에서, 사용자 인터페이스는 디스플레이를 포함한다. 또다른 실시예에서, 사용자 인터페이스는 사용자 입력 디바이스를 포함한다. 또다른 실시예에서, 디스플레이 디바이스는 사용자 입력 디바이스에 연결된다. 예를 들어, 디스플레이 디바이스는 유선 및/또는 무선 부분을 포함할 수 있는 전송 매체에 의해 사용자 입력 디바이스에 연결될 수 있다.
디스플레이 디바이스는 당해 기술분야에 공지된 임의의 디스플레이 디바이스를 포함할 수 있다. 예를 들어, 디스플레이 디바이스는 액정 디스플레이(LCD; liquid crystal display)를 포함할 수 있지만, 이에 한정되는 것은 아니다. 또다른 예로써, 디스플레이 디바이스는 유기 발광 다이오드(OLED; organic light-emitting diode) 기반의 디스플레이를 포함할 수 있지만, 이에 한정되는 것은 아니다. 또다른 예로써, 디스플레이 디바이스는 CRT 디스플레이를 포함할 수 있지만, 이에 한정되는 것은 아니다. 당해 기술분야에서의 숙련자라면, 다양한 디스플레이 디바이스가 본 발명의 구현에 적합할 수 있고 디스플레이 디바이스의 특정 선택은 폼 팩터, 비용 등을 포함하는(이에 한정되는 것은 아님) 다양한 요인에 따라 좌우될 수 있다는 것을 알아야 한다. 일반적인 의미에서, 사용자 입력 디바이스(예컨대, 터치스크린, 베젤 장착 인터페이스, 키보드, 마우스, 트랙패드 등)와의 통합이 가능한 임의의 디스플레이 디바이스가 본 발명의 구현에 적합하다.
사용자 입력 디바이스는 당해 기술분야에 공지된 임의의 사용자 입력 디바이스를 포함할 수 있다. 예를 들어, 사용자 입력 디바이스는, 키보드, 키패드, 터치스크린, 레버, 노브, 스크롤 휠, 트랙 볼, 스위치, 다이얼, 슬라이딩 바, 스크롤 바, 슬라이드, 핸들, 터치 패드, 패들, 스티어링 휠, 조이스틱, 베젤 입력 디바이스 등을 포함할 수 있지만, 이에 한정되는 것은 아니다. 터치스크린 인터페이스의 경우에, 당해 기술분야에서의 숙련자는, 많은 수의 터치스크린 인터페이스가 본 발명의 구현에 적합할 수 있다는 것을 알아야 한다. 예를 들어, 디스플레이 디바이스는, 용량성 터치스크린, 저항성 터치스크린, 표면파 기반의 터치스크린, 적외선 기반의 터치스크린 등(이에 한정되는 것은 아님)과 같은 터치스크린 인터페이스와 통합될 수 있다. 일반적인 의미에서, 디스플레이 디바이스의 디스플레이 부분과 통합이 가능한 터치스크린 인터페이스가 본 발명의 구현에 적합하다. 또다른 실시예에서, 사용자 입력 디바이스는 베젤 장착 인터페이스를 포함할 수 있지만, 이에 한정되는 것은 아니다.
도 3은 본 개시의 하나 이상의 실시예에 따른 막/코팅 퇴적 프로세스(300)의 개념도를 예시한다.
하나의 실시예에서, 층(302)이 퇴적 툴(104)을 통해 샘플(106)의 표면(예컨대, 면) 상에 퇴적된다. 예를 들어, 층(302)은 샘플(106)의 전면 또는 후면 상에 퇴적될 수 있다. 또다른 실시예에서, 샘플(106)은 간섭계 툴(110)로 이동된다. 예를 들어, 샘플(106)은 퇴적 툴(104, 112)에 의해 수행되는 퇴적 단계들 사이에 툴 클러스터(102)의 진공 어셈블리(116)에 의해 생성된 진공을 깨지 않고서 간섭계 툴(110)로 그리고/또는 간섭계 툴(110)로부터 이동될 수 있다.
또다른 실시예에서, 간섭계 툴(110)은 샘플(106)의 하나 이상의 측정(304)을 획득한다. 예를 들어, 샘플(106)의 하나 이상의 측정(304)은, 하나 이상의 형상 변동, 하나 이상의 두께 변동, 하나 이상의 평탄도 변동, 하나 이상의 휨 오류, 하나 이상의 보우잉(bowing) 오류 등(이에 한정되는 것은 아님)을 포함하는 하나 이상의 OPD(예컨대, 웨이퍼 기하 변동)를 포함할 수 있다. 웨이퍼 기하 변동의 설명은, 미국 특허 번호 제9,354,526호 및 미국 특허 공보 번호 제2016/0372353호에 기재되어 있으며, 각각 전체가 여기에서 앞에 포함되어 있다.
또다른 실시예에서, 간섭계 툴(110)의 컨트롤러(230)는 하나 이상의 측정(304)에 기초하여 하나 이상의 IPD(306)를 추정한다. 예를 들어, 하나 이상의 IPD(306)는 하나 이상의 수학적 알고리즘 및/또는 하나 이상의 모델링 프로세스(예컨대, 유한 요소 모델링)를 통하여 하나 이상의 OPD로부터 추정될 수 있다. 막 응력 및 기판 곡률 측정을 획득하는 것의 설명은, Thin Film Materials: Stress, Defect Formation and Surface Evolution by Freund et al.에 기재되어 있으며, 이는 전체가 참조에 의해 여기에서 앞에 포함되어 있다. 웨이퍼 IPD 및 OPD, 그리고 측정된 웨이퍼 OPD에 기초하여 웨이퍼 IPD를 추정하는 프로세스의 설명은, Monitoring Process-Induced Overlay Errors through High-Resolution Wafer Geometry Measurements by Turner et al.; 미국 특허 번호 제9,807,176호; 미국 특허 번호 제9,430,593호; 미국 특허 공보 번호 제2016/0283625호; 및 미국 특허 공보 번호 제2015/0120216호에 기재되어 있으며, 이들은 각각 전체가 참조에 의해 여기에서 앞에 포함되어 있다.
또다른 실시예에서, 하나 이상의 보정치(308)가 하나 이상의 추정된 IPD(306)로부터 결정된다. 예를 들어, 하나 이상의 보정치(308)는 컨트롤러(230)에 의해 결정될 수 있다. 또다른 예로써, 하나 이상의 보정치(308)는 샘플(106) 내의 추정된 하나 이상의 IPD(306)에 응답하여 하나 이상의 조정 및/또는 보상을 포함할 수 있다.
또다른 실시예에서, 하나 이상의 보정치(308)는 퇴적 툴로 이동되며, 퇴적 툴의 층 퇴적 프로세스는 하나 이상의 보정치(308)에 기초하여 조정 가능하다. 예를 들어, 하나 이상의 보정치(308)는 피드 포워드 루프를 통해 퇴적 툴(104)로 이동될 수 있으며, 퇴적 툴(104)은 후속 샘플(106) 상의 층(302)의 퇴적을 조정한다. 또다른 예로써, 하나 이상의 보정치(308)는 피드백 루프를 통해 퇴적 툴(112)로 이동될 수 있으며, 퇴적 툴(112)은 측정된 샘플(106) 상의 후속 층의 퇴적을 조정한다. 예를 들어, 퇴적 툴(112)은 층(302) 상의 층(310) 또는 층(302)을 포함하는 샘플(106) 표면에 반대인 샘플(106) 표면 상의 층(312)의 퇴적을 조정할 수 있다. 이에 관련하여, 층(302)에서의 오류는 후속 샘플에 대하여 조정되어 감소될 수 있고 그리고/또는 후속 층에서 보상될 수 있다.
또다른 실시예에서, 샘플(106)이 전면 층(302) 및 후면 층(312)을 포함하는 경우, 간섭계 툴(110)을 퇴적 툴(104, 112)을 갖는 툴 클러스터(102)로 통합하는 것은, 층(302) 및/또는 층(312)의 측정이 개별적으로 획득될 수 있게 한다. 여기에서 전면 층(302) 및 후면 층(312)을 함께 측정하는 것은 전면 층(302) 및 후면 층(312)에서의 응력이 실질적으로 상쇄되는 측정이 될 수 있으며, 관찰되는 OPD가 아예 없게 될 수 있다(또는 무시할만함)는 것을 유의하여야 한다. 이와 달리, 전면 층(302) 및/또는 후면 층(312)을 개별적으로 측정하면 각자의 층(302, 312)에 의해 야기된 막 응력의 별개의 특성화를 가능하게 할 수 있다.
도 4는 본 개시의 하나 이상의 실시예에 따라 웨이퍼 퇴적 동안 프로세스-유도 왜곡 예측을 위한 시스템(400)의 블록도를 예시한다. 여기에서 시스템(100)에 관련된 실시예는 추가적으로 시스템(400)과 관련될 수 있다는 것을 유의하여야 한다. 따라서, 상기 기재는 본 개시에 대한 한정으로서 해석되어서는 안 되고, 단지 예시를 위한 것이다.
하나의 실시예에서, 시스템(400)은 툴 클러스터(102)를 포함한다. 또다른 실시예에서, 툴 클러스터(102)는 퇴적 툴(104), 간섭계 툴(110), 퇴적 툴(112) 및/또는 진공 어셈블리(116) 중의 하나 이상을 포함한다. 또다른 실시예에서, 시스템(400)은, 퇴적 툴(104), 간섭계 툴(110), 및/또는 퇴적 툴(112) 중의 하나 이상에 통신가능하게 연결된 컨트롤러(402)를 포함한다. 또다른 실시예에서, 컨트롤러(402)는 하나 이상의 프로세서(404) 및 메모리(406)를 포함한다. 또다른 실시예에서, 메모리(406)는 하나 이상의 프로세스 명령어 세트(408)를 저장한다. 또다른 실시예에서, 하나 이상의 프로그램 명령어 세트(408)는 하나 이상의 프로세서(404)로 하여금 본 개시 전반에 걸쳐 기재된 임의의 하나 이상의 프로세스 단계를 수행하게 하도록 구성된다.
또다른 실시예에서, 사용자 인터페이스는 컨트롤러(402)에 통신가능하게 연결된다. 또다른 실시예에서, 사용자 인터페이스는 디스플레이를 포함한다. 또다른 실시예에서, 사용자 인터페이스는 사용자 입력 디바이스를 포함한다.
여기에서 컨트롤러(230), 하나 이상의 프로세서(232), 메모리(234), 프로그램 명령어(236), 및/또는 컨트롤러(230)에 통신가능하게 연결된 사용자 인터페이스는 추가적으로, 컨트롤러(402), 하나 이상의 프로세서(404), 메모리(406), 프로그램 명령어(408), 및/또는 컨트롤러(402)에 통신가능하게 연결된 사용자 인터페이스와 관련될 수 있음을 유의하여야 한다. 따라서, 상기 기재는 본 개시에 대한 한정으로서 해석되어서는 안 되고, 단지 예시를 위한 것이다.
여기에서 컨트롤러(230) 및 컨트롤러(402)는 시스템(400)의 개별 컴포넌트 또는 단일 컴포넌트일 수 있다는 것을 유의하여야 한다. 따라서, 상기 기재는 본 개시에 대한 한정으로서 해석되어서는 안 되고, 단지 예시를 위한 것이다.
도 5는 본 개시의 하나 이상의 실시예에 따라 웨이퍼 퇴적 동안 프로세스-유도 왜곡 예측을 위한 방법(500)을 도시한 프로세스 흐름도를 예시한다. 여기에서 방법(500)의 단계들은 시스템(100, 400)에 의해 전부가 또는 일부가 구현될 수 있다는 것을 유의하여야 한다. 그러나, 추가의 또는 대안의 시스템-레벨 시스템이 방법(500)의 단계들의 전부 또는 일부를 수행할 수 있다는 점에서, 방법(500)은 시스템(100, 400)에 한정되지 않는다는 것을 알아야 한다.
단계 502에서, 제1 퇴적 툴을 통해 층이 웨이퍼 상에 퇴적된다. 하나의 실시예에서, 퇴적 툴(104)은 웨이퍼(106) 상에 층(302)을 퇴적한다. 예를 들어, 층(302)은 웨이퍼(106)의 전면이나 후면 상에 퇴적될 수 있다.
단계 504에서, 웨이퍼의 하나 이상의 OPD를 포함하는 하나 이상의 측정이 간섭계 툴을 통해 획득된다. 또다른 실시예에서, 층(302)을 갖는 웨이퍼(106)가 퇴적 툴(104)로부터 간섭계 툴(110)로 이동된다. 예를 들어, 웨이퍼(106)는 툴 클러스터(102)의 진공 어셈블리(116)에 의해 생성된 진공을 깨지 않고서 이동될 수 있다. 또다른 실시예에서, 간섭계 툴(110)은 웨이퍼(106)의 하나 이상의 측정을 획득한다. 예를 들어, 하나 이상의 측정은 하나 이상의 형상 변동, 하나 이상의 두께 변동, 하나 이상의 평탄도 변동 등(이에 한정되는 것은 아님)을 포함하는, 웨이퍼(106) 상의 층(302)의 하나 이상의 OPD(예컨대, 웨이퍼 기하 변동)를 포함할 수 있다. 웨이퍼 기하 변동의 설명은, 미국 특허 번호 제9,354,526호 및 미국 특허 공보 번호 제2016/0372353호에 기재되어 있으며, 각각 전체가 여기에서 앞에 포함되어 있다.
단계 506에서, 웨이퍼의 하나 이상의 IPD가 간섭계 툴을 통해 하나 이상의 OPD에 기초하여 추정된다. 하나의 실시예에서, 간섭계 툴(110)의 컨트롤러(230)는 웨이퍼(106) 상의 층(302)의 하나 이상의 IPD를 추정한다. 예를 들어, 하나 이상의 IPD는 하나 이상의 수학적 알고리즘 및/또는 하나 이상의 모델링 프로세스(예컨대, 유한 요소 모델링)를 통해 웨이퍼(106) 상에 퇴적된 층(302)의 하나 이상의 OPD에 기초하여 추정된다. 막 응력 및 기판 곡률 측정을 획득하는 것의 설명은, Thin Film Materials: Stress, Defect Formation and Surface Evolution by Freund et al.에 기재되어 있으며, 이는 전체가 참조에 의해 여기에서 앞에 포함되어 있다. 웨이퍼 IPD 및 OPD, 그리고 측정된 웨이퍼 OPD에 기초하여 웨이퍼 IPD를 추정하는 프로세스의 설명은, Monitoring Process-Induced Overlay Errors through High-Resolution Wafer Geometry Measurements by Turner et al.; 미국 특허 번호 제9,807,176호; 미국 특허 번호 제9,430,593호; 미국 특허 공보 번호 제2016/0283625호; 및 미국 특허 공보 번호 제2015/0120216호에 기재되어 있으며, 이들은 각각 전체가 참조에 의해 여기에서 앞에 포함되어 있다.
단계 508에서, 간섭계 툴을 통해 웨이퍼에 대하여 하나 이상의 보정치가 결정된다. 하나의 실시예에서, 간섭계 툴(110)의 컨트롤러(230)는 웨이퍼(106) 상의 층(302)의 추정된 하나 이상의 IPD에 기초하여 하나 이상의 보정치를 결정한다.
단계 510에서, 하나 이상의 보정치는 제1 퇴적 툴 또는 제2 퇴적 툴을 조정하도록 제공된다. 하나 이상의 실시예에서, 하나 이상의 보정치는 피드 포워드 루프를 통해 퇴적 툴(104)에 제공된다. 또다른 실시예에서, 하나 이상의 보정치는 피드백 루프를 통해 퇴적 툴(112)에 제공된다.
단계 512에서, 제1 퇴적 툴을 통해 층이 제2 웨이퍼 상에 퇴적된다. 하나의 실시예에서, 퇴적 툴(104)은 간섭계 툴(110)의 컨트롤러(230)에 의해 제공된 하나 이상의 보정치에 기초하여 퇴적 동안 생성된 층(302)에서의 오류를 감소시키도록 조정된다. 예를 들어, 퇴적 툴(104)은 간섭계 툴(110)을 통해 샘플(106)에서 측정된 하나 이상의 OPD에 기초한 추정에 따라 층(302)에서의 하나 이상의 예측된 IPD 오류를 감소시키도록 조정될 수 있다.
단계 514에서, 제2 퇴적 툴을 통해 제2 층이 웨이퍼 상에 퇴적된다. 하나의 실시예에서, 퇴적 툴(112)은 간섭계 툴(110)의 컨트롤러(230)에 의해 제공된 하나 이상의 보정치에 기초하여 층(310) 또는 층(312)의 퇴적 동안 층(302)에서의 오류를 보상하도록 조정된다. 예를 들어, 퇴적 툴(112)은 간섭계 툴(110)을 통해 샘플(106)에서 측정된 하나 이상의 OPD에 기초한 추정에 따라 층(302)에서의 하나 이상의 예측된 IPD 오류를 보상하도록 조정될 수 있다.
본 개시의 이점은 하나 이상의 퇴적 툴 및 하나 이상의 간섭계 툴을 포함하는 반도체 제조 시스템을 포함한다. 본 개시의 이점은 또한, 반도체 제조 시스템의 진공을 깨지 않고서 퇴적 단계들 사이에 반도체 웨이퍼 상에 퇴적되는 층을 측정하는 것을 포함한다. 본 개시의 이점은 또한, 반도체 웨이퍼의 측정된 층에서의 오류(예컨대, OPD)에 기초하여 반도체 웨이퍼의 프로세스-유도 왜곡을 추정하는 것(예컨대, IPD 예측)을 포함한다. 본 개시의 추가적인 이점은, 추정된 프로세스-유도 왜곡에 기초하여 하나 이상의 보정치를 결정하는 것을 포함한다. 본 개시의 이점은 또한 피드 포워드 루프 및/또는 피드백 루프를 통해 퇴적 툴의 제조 레시피를 조정하도록 하나 이상의 보정치를 제공하는 것을 포함한다.
당해 기술 분야에서의 숙련자라면, 여기에 기재된 컴포넌트(예컨대, 동작), 디바이스, 객체, 및 이에 동반되는 설명이 개념을 명확하게 하는 것을 돕기 위한 예로서 사용된 것이며 다양한 구성 수정을 고려할 수 있다는 것을 알 것이다. 결과적으로, 여기에서 사용될 때, 서술되는 특정 예 및 동반되는 설명은 그의 보다 일반적인 클래스를 대표하는 것으로 의도된다. 일반적으로, 임의의 특정 예의 사용은 그의 클래스를 대표하는 것으로 의도되며, 특정 컴포넌트(예컨대, 동작), 디바이스, 및 객체의 비포함이 제한을 받아서는 안된다.
여기에서 실질적으로 임의의 복수형 및/또는 단수형 용어의 사용에 관련하여, 당해 기술 분야에서의 숙련자는 개념 및/또는 적용에 적합한 바에 따라 복수형에서 단수형으로 그리고/또는 단수형에서 복수형으로 번역할 수 있다. 다양한 단수형/복수형 순열은 명확하게 하기 위해 여기에 명시적으로 서술되지 않는다.
여기에 기재된 내용은 때때로 상이한 다른 컴포넌트 내에 포함되거나 이와 연결된 상이한 컴포넌트를 예시한다. 이러한 도시된 아키텍처는 단지 예시적인 것이며, 동일 기능을 달성하는 사실상 많은 다른 아키텍처가 구현될 수 있다는 것을 이해하여야 할 것이다. 개념적인 의미에서, 동일 기능을 달성하기 위한 컴포넌트들의 임의의 배열은 원하는 기능이 달성되도록 효과적으로 "연관된다(associated)". 따라서, 아키텍처 또는 중개 컴포넌트에 관계없이, 특정 기능을 달성하도록 여기에서 결합된 임의의 2개의 컴포넌트는 원하는 기능이 달성되도록 서로 "연관된” 것으로 볼 수 있다. 마찬가지로, 그리 연관된 임의의 2개의 컴포넌트는 또한, 원하는 기능을 달성하기 위해 서로에 “동작가능하게 접속된” 또는 “동작가능하게 연결된” 것으로 볼 수 있고, 그리 연관될 수 있는 임의의 2개의 컴포넌트는 원하는 기능을 달성하도록 서로에 “동작가능하게 연결가능한” 것으로 볼 수 있다. 동작가능하게 연결가능한 것의 구체적 예는, 물리적으로 결합가능한 그리고/또는 물리적으로 상호작용하는 컴포넌트, 및/또는 무선 상호작용가능한 그리고/또는 무선 상호작용하는 컴포넌트, 및/또는 논리적으로 상호작용하는 그리고/또는 논리적으로 상호작용가능한 컴포넌트를 포함하지만, 이에 한정되는 것은 아니다.
일부 예에서, 하나 이상의 컴포넌트는 여기에서 “구성된다” “구성가능한” “동작가능한/동작적인” “적응된/적응가능한” “가능한” “순응가능한/순응된다” 등으로 지칭될 수 있다. 당해 기술 분야에서의 숙련자라면, 문맥상 달리 요구하지 않는 한, 이러한 용어(예컨대, “구성된다”)가 일반적으로 활성 상태 컴포넌트 및/또는 비활성 상태 컴포넌트 및/또는 대기 상태 컴포넌트를 망라할 수 있다는 것을 알 것이다.
여기에 기재된 본 내용의 특정 양상이 도시되고 기재되었지만, 당해 기술 분야에서의 숙련자에게, 여기에서의 교시에 기초하여, 여기에 기재된 내용 및 그의 보다 넓은 양태로부터 벗어나지 않고서 변경 및 수정이 행해질 수 있고, 따라서 첨부된 청구항은 여기에 기재된 내용의 진정한 의미 및 범위 내에 있는 것으로서 모든 이러한 변경 및 수정을 그의 범위 내에 포함할 것임이 명백할 것이다. 당해 기술 분야에서의 숙련자라면, 일반적으로, 여기에서 그리고 구체적으로 첨부된 청구항에서 사용되는 용어(예컨대, 첨부된 청구항의 본문)는 일반적으로 “개방형(open)” 용어로서 의도됨을 이해할 것이다(예컨대, 용어 “포함하는”은 “포함하지만 이에 한정되는 것은 아님”으로서 해석되어야 하고, 용어 “갖는”은 “적어도 갖는”으로서 해석되어야 하고, 용어 “포함한다”는 “포함하지만 이에 한정되는 것은 아니다”로서 해석되어야 하며, 등등). 당해 기술 분야에서의 숙련자라면 또한, 특정 수의 도입 청구항 인용이 의도되는 경우, 이러한 의도는 명시적으로 청구항에 인용될 것이고 이러한 인용이 없다면 이러한 의도가 없다는 것을 더 알 것이다. 예를 들어, 이해를 돕기 위한 것으로서, 다음의 첨부된 청구항은 청구항 인용을 도입하기 위해 도입 문구 “적어도 하나의” 및 “하나 이상의”의 사용을 포함할 수 있다. 그러나, 이러한 문구의 사용은, 부정관사 “a” 또는 “an”에 의한 청구항 인용의 도입이 이러한 도입 청구항 인용을 포함하는 임의의 특정 청구항을 단 하나의 이러한 인용만 포함하는 청구항에 한정한다고 의미하는 것으로 해석되어서는 안 되는데, 동일 청구항이 도입 문구 “하나 이상의” 또는 “적어도 하나의” 그리고 “a” 또는 “an”과 같은 부정관사를 포함할 때에도 그러하며(예컨대, “a” 및/또는 “an”은 통상적으로 “적어도 하나의” 또는 “하나 이상의”를 의미하도록 해석되어야 함), 청구항 인용을 도입하는데 사용된 정관사의 사용에 대해서도 마찬가지이다. 또한, 특정 수의 도입 청구항 인용이 명시적으로 인용되더라도, 당해 기술 분야에서의 숙련자라면, 이러한 인용이 통상적으로 적어도 인용된 수를 의미하도록 해석되어야 함을 알 것이다(예컨대, 다른 수식어 없이 “2의 인용”의 단순 인용은 통상적으로 적어도 2의 인용 또는 2 이상의 인용을 의미함). 또한, “A, B, 및 C 등 중의 적어도 하나”와 유사한 관례가 사용되는 경우에, 일반적으로 이러한 구성은 당업자가 그 관례를 이해할 의미로 의도된다(예컨대, “A, B, 및 C 중의 적어도 하나를 갖는 시스템”은 A 단독, B 단독, C 단독, A와 B를 함께, A와 C를 함께, B와 C를 함께, 그리고/또는 A, B, 및 C를 함께 갖는 시스템, 등을 포함할 것이지만 이에 한정되는 것은 아님). “A, B, 또는 C 등 중의 적어도 하나”와 유사한 관례가 사용되는 경우에, 일반적으로 이러한 구성은 당업자가 그 관례를 이해할 의미로 의도된다(예컨대, “A, B, 또는 C 중의 적어도 하나를 갖는 시스템”은 A 단독, B 단독, C 단독, A와 B를 함께, A와 C를 함께, B와 C를 함께, 그리고/또는 A, B, 및 C를 함께 갖는 시스템, 등을 포함할 것이지만 이에 한정되는 것은 아님). 또한 당업자라면, 통상적으로 분리형 단어(disjunctive word) 및/또는 둘 이상의 대체 용어를 제시하는 문구는, 명세서, 청구항 또는 도면 어디에서든, 문맥상 달리 지시하지 않는 한, 용어 중의 하나, 용어 중의 어느 하나, 또는 용어 전부를 포함하는 가능성을 고려하는 것으로 이해하여야 함을 알 것이다. 예를 들어, 문구 “A 또는 B”는 통상적으로 “A” 또는 "B” 또는 "A와 B”의 가능성을 포함하는 것으로 이해될 것이다.
첨부된 청구항에 관련하여, 당업자라면 그 안의 인용된 동작은 일반적으로 임의의 순서대로 수행될 수 있다는 것을 알 것이다. 또한, 다양한 동작 흐름이 순서대로 제시되어 있지만, 다양한 동작들은 예시되어 있는 바와 다른 순서로 수행될 수 있거나 동시에 수행될 수 있다는 것을 이해하여야 한다. 이러한 대체 순서화의 예는, 문맥상 달리 지시하지 않는 한, 중첩, 삽입, 중단, 재정렬, 증분, 예비, 보완, 동시, 역, 또는 다른 변형 순서화를 포함할 수 있다. 또한, “응답하여” “관련된” 또는 다른 과거 시제 형용사와 같은 용어는 일반적으로, 문맥상 달리 지시하지 않는 한, 이러한 변형어를 배제하는 것으로 의도되지 않는다.
본 발명의 특정 실시예가 예시되었지만, 본 발명의 다양한 수정 및 실시예가 전술한 개시의 범위 및 진정한 의미에서 벗어나지 않고서 당업자에 의해 행해질 수 있다는 것이 명백하다. 본 개시 및 이의 많은 부수적 이점은 전술한 설명에 의해 이해될 것으로 보이며, 개시된 내용에서 벗어나지 않고서 또는 이의 모든 물질적 이점을 희생하지 않고서, 컴포넌트의 형태, 구성 및 배열에 있어서 다양한 변경이 행해질 수 있다는 것이 명백할 것이다. 기재된 형태는 단지 설명을 위한 것이며, 이러한 변경을 망라하고 포함하고자 하는 것이 다음 청구항의 의도이다. 따라서, 본 출원의 범위는 이에 첨부된 청구항에 의해서만 한정되어야 한다.

Claims (24)

  1. 프로세스-유도 왜곡 예측을 위한 시스템에 있어서,
    툴 클러스터(tool cluster)를 포함하고, 상기 툴 클러스터는,
    웨이퍼 상에 제1 층을 퇴적하도록 구성된 제1 퇴적 툴;
    상기 웨이퍼의 하나 이상의 측정 - 상기 하나 이상의 측정은 상기 웨이퍼의 하나 이상의 평면외 왜곡(OPD; out-of-plane distortions) 측정을 포함함 - 을 획득하도록 구성된 간섭계 툴;
    상기 웨이퍼 상에 제2 층을 퇴적하도록 구성된 제2 퇴적 툴; 및
    진공 어셈블리를 포함하고,
    상기 제1 퇴적 툴 또는 상기 제2 퇴적 툴의 적어도 하나를 조정하도록 구성된 하나 이상의 보정치(correctables)가 상기 하나 이상의 측정에 기초하여 결정되고,
    상기 하나 이상의 측정은 상기 진공 어셈블리에 의해 생성된 진공을 깨지 않고서 상기 제1 층의 퇴적과 상기 제2 층의 퇴적 사이에 획득되는 것인 프로세스-유도 왜곡 예측을 위한 시스템.
  2. 청구항 1에 있어서, 상기 간섭계 툴은 이중 파장 이중 간섭계(dual wavelength dual interferometer)를 포함하는 것인 프로세스-유도 왜곡 예측을 위한 시스템.
  3. 청구항 2에 있어서, 상기 이중 파장 이중 간섭계는 상기 웨이퍼의 하나 이상의 표면을 조명함으로써 상기 하나 이상의 측정을 획득하는 것인 프로세스-유도 왜곡 예측을 위한 시스템.
  4. 청구항 3에 있어서, 상기 이중 파장 이중 간섭계는 평행한 기준 플레이트들의 세트 사이의 캐비티 내에 상기 웨이퍼를 홀딩하는 것인 프로세스-유도 왜곡 예측을 위한 시스템.
  5. 청구항 4에 있어서, 상기 이중 파장 이중 간섭계는 수직 배향으로 평행한 기준 플레이트들의 세트 사이의 캐비티 내에 상기 웨이퍼를 홀딩하는 것인 프로세스-유도 왜곡 예측을 위한 시스템.
  6. 청구항 4에 있어서, 상기 이중 파장 이중 간섭계는 수평 배향으로 평행한 기준 플레이트들의 세트 사이의 캐비티 내에 상기 웨이퍼를 홀딩하는 것인 프로세스-유도 왜곡 예측을 위한 시스템.
  7. 청구항 2에 있어서, 상기 이중 파장 이중 간섭계는 컨트롤러를 포함하고, 상기 컨트롤러는 하나 이상의 프로세서를 포함하며, 상기 컨트롤러는 하나 이상의 프로그램 명령어 세트를 저장하도록 구성된 메모리를 포함하고, 상기 하나 이상의 프로세서는 상기 하나 이상의 프로그램 명령어 세트를 실행하도록 구성되는 것인 프로세스-유도 왜곡 예측을 위한 시스템.
  8. 청구항 7에 있어서, 상기 컨트롤러는 상기 웨이퍼의 하나 이상의 OPD에 기초하여 상기 웨이퍼의 하나 이상의 평면내 왜곡(IPD; in-plane distortions)을 추정하는 것인 프로세스-유도 왜곡 예측을 위한 시스템.
  9. 청구항 8에 있어서, 상기 컨트롤러는 상기 웨이퍼의 추정된 하나 이상의 IPD에 기초하여 상기 제1 퇴적 툴 또는 상기 제2 퇴적 툴 중의 적어도 하나를 조정하도록 구성된 상기 하나 이상의 보정치를 결정하는 것인 프로세스-유도 왜곡 예측을 위한 시스템.
  10. 청구항 9에 있어서, 상기 컨트롤러는 피드 포워드 루프를 통하여 상기 제1 퇴적 툴을 조정하도록 상기 하나 이상의 보정치를 제공하는 것인 프로세스-유도 왜곡 예측을 위한 시스템.
  11. 청구항 10에 있어서, 상기 제1 층에 대응하는 상기 제1 퇴적 툴의 퇴적 레시피는 제2 웨이퍼 상에 상기 제1 층을 퇴적하기 전에 상기 제공된 하나 이상의 보정치에 기초하여 조정 가능한 것인 프로세스-유도 왜곡 예측을 위한 시스템.
  12. 청구항 11에 있어서, 상기 제1 층에 대응하는 상기 퇴적 레시피를 조정하는 것은 상기 제2 웨이퍼 상의 상기 제1 층의 퇴적 동안 상기 제1 퇴적 툴에 의해 퇴적된 상기 제1 층에서의 하나 이상의 오류를 감소시키는 것인 프로세스-유도 왜곡 예측을 위한 시스템.
  13. 청구항 9에 있어서, 상기 컨트롤러는 피드백 루프를 통하여 상기 제2 퇴적 툴을 조정하도록 상기 하나 이상의 보정치를 제공하는 것인 프로세스-유도 왜곡 예측을 위한 시스템.
  14. 청구항 13에 있어서, 상기 제2 층에 대응하는 상기 제2 퇴적 툴의 퇴적 레시피는 상기 웨이퍼 상에 상기 제2 층을 퇴적하기 전에 상기 제공된 하나 이상의 보정치에 기초하여 조정 가능한 것인 프로세스-유도 왜곡 예측을 위한 시스템.
  15. 청구항 14에 있어서, 상기 제2 층에 대응하는 상기 퇴적 레시피를 조정하는 것은 상기 웨이퍼 상의 상기 제2 층의 퇴적 동안 상기 제1 퇴적 툴에 의해 퇴적된 상기 제1 층에서의 하나 이상의 오류를 보상하는 것인 프로세스-유도 왜곡 예측을 위한 시스템.
  16. 청구항 1에 있어서,
    컨트롤러를 더 포함하고, 상기 컨트롤러는 하나 이상의 프로세서를 포함하며, 상기 컨트롤러는 하나 이상의 프로그램 명령어 세트를 저장하도록 구성된 메모리를 포함하고, 상기 하나 이상의 프로세서는 상기 하나 이상의 프로그램 명령어 세트를 실행하도록 구성되고,
    상기 컨트롤러는 상기 제1 퇴적 툴, 상기 간섭계 툴, 또는 상기 제2 퇴적 툴의 적어도 하나에 통신가능하게(communicatively) 연결되는 것인 프로세스-유도 왜곡 예측을 위한 시스템.
  17. 프로세스-유도 왜곡 예측을 위한 방법에 있어서,
    툴 클러스터의 제1 퇴적 툴을 통해 웨이퍼 상에 제1 층을 퇴적하는 단계;
    상기 툴 클러스터의 간섭계 툴을 통해 상기 웨이퍼 상의 상기 제1 층의 하나 이상의 측정을 획득하는 단계로서, 상기 하나 이상의 측정은 하나 이상의 평면외 왜곡을 포함하는 것인, 상기 획득하는 단계;
    상기 툴 클러스터의 상기 간섭계 툴의 컨트롤러를 통해 상기 웨이퍼 상의 상기 제1 층에 대하여 하나 이상의 평면내 왜곡을 추정하는 단계로서, 상기 하나 이상의 평면내 왜곡은 상기 하나 이상의 평면외 왜곡에 기초하여 추정되는 것인, 상기 추정하는 단계;
    상기 툴 클러스터의 상기 간섭계 툴의 컨트롤러를 통해 상기 웨이퍼에 대하여 하나 이상의 보정치를 결정하는 단계로서, 상기 하나 이상의 보정치는 상기 하나 이상의 평면내 왜곡에 기초하여 결정되는 것인, 상기 결정하는 단계; 및
    상기 툴 클러스터의 상기 제1 퇴적 툴 또는 제2 퇴적 툴 중의 적어도 하나를 조정하도록 상기 하나 이상의 보정치를 제공하는 단계를 포함하고,
    상기 툴 클러스터는 진공 어셈블리를 포함하고,
    상기 하나 이상의 측정은 상기 진공 어셈블리의 진공을 깨지 않고서 상기 제1 층의 퇴적과 제2 층의 퇴적 사이에 획득되는 것인 프로세스-유도 왜곡 예측을 위한 방법.
  18. 청구항 17에 있어서,
    피드 포워드 루프를 통하여 상기 제1 퇴적 툴을 조정하도록 상기 하나 이상의 보정치를 제공하는 단계를 더 포함하는 프로세스-유도 왜곡 예측을 위한 방법.
  19. 청구항 18에 있어서,
    상기 제1 퇴적 툴을 통해 제2 웨이퍼 상에 상기 제1 층을 퇴적하는 단계를 더 포함하고,
    상기 제1 층에 대응하는 상기 제1 퇴적 툴의 퇴적 레시피는 상기 제2 웨이퍼 상에 상기 제1 층을 퇴적하기 전에 상기 제공된 하나 이상의 보정치에 기초하여 조정 가능한 것인 프로세스-유도 왜곡 예측을 위한 방법.
  20. 청구항 19에 있어서, 상기 제1 층에 대응하는 상기 퇴적 레시피를 조정하는 것은, 상기 제2 웨이퍼 상의 상기 제1 층의 퇴적 동안 상기 제1 퇴적 툴에 의해 퇴적된 상기 제1 층에서의 하나 이상의 오류를 감소시키는 것인 프로세스-유도 왜곡 예측을 위한 방법.
  21. 청구항 17에 있어서,
    피드백 루프를 통하여 상기 제2 퇴적 툴을 조정하도록 상기 하나 이상의 보정치를 제공하는 단계를 더 포함하는 프로세스-유도 왜곡 예측을 위한 방법.
  22. 청구항 21에 있어서,
    상기 제2 퇴적 툴을 통해 상기 웨이퍼 상에 상기 제2 층을 퇴적하는 단계를 더 포함하고,
    상기 제2 층에 대응하는 상기 제2 퇴적 툴의 퇴적 레시피는 상기 웨이퍼 상에 상기 제2 층을 퇴적하기 전에 상기 제공된 하나 이상의 보정치에 기초하여 조정 가능한 것인 프로세스-유도 왜곡 예측을 위한 방법.
  23. 청구항 22에 있어서, 상기 제2 층에 대응하는 상기 퇴적 레시피를 조정하는 것은, 상기 웨이퍼 상의 상기 제2 층의 퇴적 동안 상기 제1 퇴적 툴에 의해 퇴적된 상기 제1 층에서의 하나 이상의 오류를 보상하는 것인 프로세스-유도 왜곡 예측을 위한 방법.
  24. 삭제
KR1020197012431A 2016-09-30 2017-09-29 웨이퍼 퇴적 동안 프로세스-유도 왜곡 예측을 위한 시스템 및 방법 KR102293788B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662402213P 2016-09-30 2016-09-30
US62/402,213 2016-09-30
US15/707,927 2017-09-18
US15/707,927 US10475712B2 (en) 2016-09-30 2017-09-18 System and method for process-induced distortion prediction during wafer deposition
PCT/US2017/054279 WO2018064467A1 (en) 2016-09-30 2017-09-29 System and method for process-induced distortion prediction during wafer deposition

Publications (2)

Publication Number Publication Date
KR20190050861A KR20190050861A (ko) 2019-05-13
KR102293788B1 true KR102293788B1 (ko) 2021-08-24

Family

ID=61758489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197012431A KR102293788B1 (ko) 2016-09-30 2017-09-29 웨이퍼 퇴적 동안 프로세스-유도 왜곡 예측을 위한 시스템 및 방법

Country Status (6)

Country Link
US (1) US10475712B2 (ko)
EP (1) EP3507825A4 (ko)
KR (1) KR102293788B1 (ko)
CN (1) CN109891563B (ko)
TW (1) TWI736681B (ko)
WO (1) WO2018064467A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3290911A1 (en) * 2016-09-02 2018-03-07 ASML Netherlands B.V. Method and system to monitor a process apparatus
JP2018159875A (ja) * 2017-03-23 2018-10-11 東芝メモリ株式会社 半導体装置の製造システム及び半導体装置の製造方法
US11164768B2 (en) * 2018-04-27 2021-11-02 Kla Corporation Process-induced displacement characterization during semiconductor production
JP7100571B2 (ja) * 2018-12-13 2022-07-13 株式会社荏原製作所 めっき可能な基板の枚数を予測する予測モデルを構築する方法、不具合を引き起こす構成部材を予想するための選択モデルを構築する方法、およびめっき可能な基板の枚数を予測する方法
US11829077B2 (en) 2020-12-11 2023-11-28 Kla Corporation System and method for determining post bonding overlay
US11782411B2 (en) * 2021-07-28 2023-10-10 Kla Corporation System and method for mitigating overlay distortion patterns caused by a wafer bonding tool

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050208698A1 (en) 2004-03-18 2005-09-22 Eastman Kodak Company Monitoring the deposition properties of an oled
US20120094400A1 (en) 2007-05-30 2012-04-19 Kla-Tencor Corporation Feedforward/feedback litho process control of stress and overlay

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW295677B (ko) * 1994-08-19 1997-01-11 Tokyo Electron Co Ltd
US6847458B2 (en) 2003-03-20 2005-01-25 Phase Shift Technology, Inc. Method and apparatus for measuring the shape and thickness variation of polished opaque plates
US7566900B2 (en) * 2005-08-31 2009-07-28 Applied Materials, Inc. Integrated metrology tools for monitoring and controlling large area substrate processing chambers
CN101216286B (zh) * 2007-12-26 2010-09-15 上海微电子装备有限公司 一种测量位移的外差干涉测量系统及其测量方法
US7847954B2 (en) 2008-05-15 2010-12-07 Kla-Tencor Corporation Measuring the shape and thickness variation of a wafer with high slopes
DE102008054982A1 (de) * 2008-12-19 2010-07-01 Carl Zeiss Smt Ag Wafer-Chuck für die EUV-Lithographie
US8068234B2 (en) 2009-02-18 2011-11-29 Kla-Tencor Corporation Method and apparatus for measuring shape or thickness information of a substrate
US9354526B2 (en) 2011-10-11 2016-05-31 Kla-Tencor Corporation Overlay and semiconductor process control using a wafer geometry metric
US9430593B2 (en) 2012-10-11 2016-08-30 Kla-Tencor Corporation System and method to emulate finite element model based prediction of in-plane distortions due to semiconductor wafer chucking
US20140293291A1 (en) 2013-04-01 2014-10-02 Kla-Tencor Corporation Wafer Shape and Thickness Measurement System Utilizing Shearing Interferometers
US10401279B2 (en) 2013-10-29 2019-09-03 Kla-Tencor Corporation Process-induced distortion prediction and feedforward and feedback correction of overlay errors
US9087176B1 (en) 2014-03-06 2015-07-21 Kla-Tencor Corporation Statistical overlay error prediction for feed forward and feedback correction of overlay errors, root cause analysis and process control
US9651359B2 (en) * 2014-11-21 2017-05-16 Kla-Tencor Corporation Dual wavelength dual interferometer with combiner-splitter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050208698A1 (en) 2004-03-18 2005-09-22 Eastman Kodak Company Monitoring the deposition properties of an oled
US20120094400A1 (en) 2007-05-30 2012-04-19 Kla-Tencor Corporation Feedforward/feedback litho process control of stress and overlay

Also Published As

Publication number Publication date
EP3507825A4 (en) 2020-05-27
EP3507825A1 (en) 2019-07-10
CN109891563A (zh) 2019-06-14
CN109891563B (zh) 2021-02-02
US20180096906A1 (en) 2018-04-05
US10475712B2 (en) 2019-11-12
WO2018064467A1 (en) 2018-04-05
KR20190050861A (ko) 2019-05-13
TWI736681B (zh) 2021-08-21
TW201823507A (zh) 2018-07-01

Similar Documents

Publication Publication Date Title
KR102293788B1 (ko) 웨이퍼 퇴적 동안 프로세스-유도 왜곡 예측을 위한 시스템 및 방법
KR102098034B1 (ko) 검사 장치, 검사 방법 및 제조 방법
TWI609283B (zh) 對參數追蹤最佳化之計量系統及使用於計量系統之方法
JP5389235B2 (ja) オーバーレイエラーを判定するための方法及び装置
TWI609245B (zh) 檢測方法及裝置、微影系統及元件製造方法
TW201828382A (zh) 用於製程控制之量測系統及方法
KR102353250B1 (ko) 기판의 평면내 왜곡을 결정하기 위한 방법 및 시스템
US11243470B2 (en) Method and apparatus for deriving corrections, method and apparatus for determining a property of a structure, device manufacturing method
WO2013173468A2 (en) Method and device for using substrate geometry to determine substrate analysis sampling
US11682570B2 (en) Process-induced displacement characterization during semiconductor production
NL2013923A (en) Apparatus operable to perform a measurement operation on a substrate, lithographic apparatus, and method of performing a measurement operation on a substrate.
JP4875685B2 (ja) ターゲットパターンのパラメータを割り出す方法、ライブラリを生成する方法、検査装置、リソグラフィ装置、リソグラフィセル、及びコンピュータプログラム
US10754260B2 (en) Method and system for process control with flexible sampling
US10340196B1 (en) Method and system for selection of metrology targets for use in focus and dose applications
Morgenfeld et al. Monitoring process-induced focus errors using high-resolution flatness metrology
TWI705510B (zh) 用於使用靈活取樣之程序控制之方法及系統
CN118315306A (en) Process induced displacement characterization during semiconductor production

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant