CN102237359B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN102237359B
CN102237359B CN2011101044183A CN201110104418A CN102237359B CN 102237359 B CN102237359 B CN 102237359B CN 2011101044183 A CN2011101044183 A CN 2011101044183A CN 201110104418 A CN201110104418 A CN 201110104418A CN 102237359 B CN102237359 B CN 102237359B
Authority
CN
China
Prior art keywords
diffusion layer
reverser
access transistors
drain diffusion
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2011101044183A
Other languages
English (en)
Other versions
CN102237359A (zh
Inventor
舛冈富士雄
新井绅太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisantis Electronics Singapore Pte Ltd
Original Assignee
Unisantis Electronics Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unisantis Electronics Singapore Pte Ltd filed Critical Unisantis Electronics Singapore Pte Ltd
Publication of CN102237359A publication Critical patent/CN102237359A/zh
Application granted granted Critical
Publication of CN102237359B publication Critical patent/CN102237359B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种半导体器件，CMOS反向器结合电路由使用SGT的串联连接成2段以上的CMOS反向器所构成。多个CMOS反向器共同使用衬底的源极扩散层。形成在栅极配线上的接触部的构造不同的CMOS反向器交互邻接配置。CMOS反向器彼此以最小间隔配置。CMOS反向器的输出端通过下一段的CMOS反向器的接触部，连接在下一段的CMOS反向器的配线层。本发明可利用SGT形成占有面积小且连接成2段以上的CMOS反向器。

Description

半导体器件
本案依据2010年4月21日申请的美国专利临时申请61/326,339号、及2010年4月21日申请的日本国专利申请2010-97735号主张优先权，参酌该申请案揭示的内容而全部援用。
技术领域
本发明涉及一种半导体器件，特别是关于一种具有柱状半导体，将其侧壁作为沟道区域，并采用以使栅极电极包围沟道区域的方式形成的纵型MOS(Metal Oxide Semiconductor；金属氧化物半导体)晶体管的环绕栅极晶体管(Surrounding Gate Transistor；SGT)的CMOS(Complementary Metal-OxideSemiconductor；互补式金属氧化物半导体)反向器(inverter)中、特别是以2段以上串联连接的CMOS反向器。
背景技术
为了实现半导体器件的高集成化与高性能化，提出有一种具备形成在半导体衬底的表面的柱状半导体层、及以包围该柱状半导体层的方式形成在该柱状半导体层的侧壁的栅极的纵型栅极晶体管的SGT(参照例如日本特开平2-188966号公报、S.Watanabe等，“A Nobel Circuit Technology withSurrounding Gate Transistors(SGT’s)for Ultra High Density DRAM’s”(一种使用SGT的超高密度DRAM的新型电路技术)，IEEE JSSC，第30卷、第9期、1995年9月.)。在SGT中，漏极、栅极、源极配置在垂直方向。因此，SGT相较于现有技术的平面(planar)型晶体管，可大幅地缩小占有面积。
使用SGT的CMOS反向器的一例为揭示在日本特开平2-188966号公报。图37中(A)为显示揭示在日本特开平2-188966号公报的CMOS反向器的平面，图37中(B)为显示图37中(A)的切割线A-A’的剖面。
在图37中(A)、图37中(B)中，在硅衬底301形成有N阱(well)302及P阱303。在N阱302区域形成有用以形成PMOS(Positive ChannelMetal-Oxide-Semiconductor)QP的柱状硅层305，在P阱303区域形成有用以形成NMOS(Negative Channel Metal-Oxide-Semiconductor)QN的柱状硅层306。以分别包围柱状硅层305及柱状硅层306的方式形成有栅极308及元件分离区域304。形成在用以形成PMOS的柱状硅层305的下部的P+漏极扩散层310、及形成在用以形成NMOS的柱状硅层306的下部的N+漏极扩散层312连接在输出端子Vout。形成在用以形成PMOS的柱状硅层305的上部的P+源极扩散层309通过Vcc配线层314而连接在电源电位Vcc，形成在用以形成NMOS的柱状硅层306的上部的N+源极扩散层311通过Vss配线层315而连接在接地电位VSS，PMOS与NMOS的共通栅极308连接在输入端子(Vin)316。通过上述构成，形成CMOS反向器。
就串联连接2段以上的CMOS反向器的例子而言，图38中(A)为显示2段CMOS反向器的平面，图38中(B)为显示图38中(A)的切割线A-A’的剖面(参照S.Watanabe等.，“A Nobel Circuit Technology with Surrounding GateTransistors(SGT’s)for Ultra High Density DRAM’s”(一种使用SGT的超高密度DRAM的新型电路技术)，IEEE JSSC，第30卷、第9期、1995年9月)。
在图38中(A)、图38中(B)中，在硅衬底形成有P+扩散层418及N+扩散层419。对P+扩散层418从配线层436施加电源电位Vcc，对N+扩散层419从配线层435施加接地电位Vss。在P+扩散层418上形成有构成PMOS的柱状硅层411至414。在N+扩散层419上形成有构成NMOS的柱状硅层415至417。第1段的反向器以由柱状硅层413、414所构成的PMOS、及由柱状硅层415所构成的NMOS来形成。在这些柱状硅层413、414、415的周围形成有共通的栅极422。通过配线层433及形成在栅极422上的接触部(contact)426，对栅极422施加该第1段的反向器的输入电压。此外，从形成在柱状硅层413、414、415上的接触部429、430，对配线层437施加该第1段的反向器的输出电压。
第2段的反向器由通过柱状硅层411、412而构成的PMOS、及通过柱状硅层416、417而构成的NMOS所形成。在柱状硅层411、412的周围形成有栅极421。在柱状硅层416、417的周围形成有栅极423。通过配线层437及形成在栅极上的接触部427，对栅极421施加该第2段的反向器的输入电压，通过配线层437及形成在栅极上的接触部428，对栅极423施加该第2段的反向器的输入电压。此外，通过形成在柱状硅层411、412、416、417上的接触部431、432，对配线层434施加该第2段的反向器的输出电压。
在该第2段反向器中，连接施加有电源电位Vcc的配线层436与P+扩散层418的接触部424、及连接施加有接地电位Vss的配线层435与N+扩散层419的接触部425所占有的面积较大。因此，该2段反向器的占有面积较大。
此外，就串联连接成2段以上的CMOS反向器的其他例而言，图39中(A)为显示日本特开2009-38226号公报揭示的CMOS反向器链的平面，图39中(B)为显示图39中(A)的切割线A-A’的剖面。
在图39中(A)、图39中(B)中，在氧化硅膜(SiO2膜)上形成有构成PMOS的柱状半导体层511、512、515、516、517、518、521、522、及构成NMOS的柱状半导体层513、514、519、520。第1段的反向器通过以柱状半导体层521、522所构成的PMOS、及以柱状半导体层520所构成的NMOS而形成。在这些柱状半导体层520、521，522的周围形成有共通的栅极530。电源电位通过配线层535施加至形成在构成PMOS的柱状半导体层521、522的上部的扩散层，接地电位通过配线层534施加至形成在构成NMOS的柱状半导体层520的上部的扩散层。第2段的反向器通过以柱状半导体层517、518所构成的PMOS、及以柱状半导体层519所构成的NMOS而形成。在这些柱状半导体层517、518、519的周围形成有共通的栅极529。对栅极529从下部配线层525施加输入电位。电源电位从配线层533施加至形成在构成PMOS的柱状半导体层517、518的上部的扩散层，接地电位从配线层534施加至形成在构成NMOS的柱状半导体层519的上部的扩散层。
通过反复以上的单位构造，从柱状半导体层511至522、下部配线层523至526、栅极527至530、配线层531至535形成反向器链。
在该现有技术例中，构成电路的扩散层与栅极配线的布局复杂。此外，由于NMOS与PMOS交互配置在狭窄的区域，因此在使用于微细化至数10nm程级的器件时，难以形成集成度高的反向器。再者，日本特开2009-38226号公报提出一种为了增加并排形成的柱的个数而并联连接图39的整体反向器电路。然而，在此情形时，由于连接无助于提升元件分离区域等的直接器件的能力的部分都反复配置，因此无法有效率地增加并联形成的柱的个数。
如以上说明，现有技术提出的串联连接成2段以上的CMOS反向器的构造有对占有面积的缩小进行更进一步的改进的必要。
发明内容
(发明所欲解决的问题)
鉴于现有技术中存在的问题，本发明的目的在于实现占有面积小的串联连接有2段以上的CMOS反向器。
(解决问题的手段)
为了达成所述目的，本发明的第1实施方式的半导体器件为一种具备结合有至少2段以上的CMOS反向器的CMOS反向器结合电路的半导体器件，所述CMOS反向器由纵型MOS晶体管所构成，该纵型MOS晶体管的源极扩散层、漏极扩散层及柱状半导体层相对于衬底阶层性地配置在垂直方向，所述柱状半导体层配置在所述源极扩散层与所述漏极扩散层之间，且在所述柱状半导体层的侧壁形成有栅极电极；所述CMOS反向器结合电路包含：第1段的第1CMOS反向器，由排列在衬底上的第1列(column)的多个纵型MOS晶体管所构成；及第2段的第2CMOS反向器，由排列在所述衬底上的第2列的多个纵型MOS晶体管所构成；排列在所述第1列的多个纵型MOS晶体管[A1]由形成在第1N+源极扩散层上的1个或多个第1NMOS纵型晶体管、及形成在第1P+源极扩散层上的1个或多个第1PMOS纵型晶体管所构成，所述第1N+源极扩散层与所述第1P+源极扩散层彼此邻接而形成，在所述第1N+源极扩散层输入有第1电位，在所述第1P+源极扩散层输入有第2电位，所述1个或多个第1NMOS纵型晶体管的栅极电极与所述1个或多个第1PMOS纵型晶体管的栅极电极相连接，且形成第1栅极配线，在所述第1栅极配线的端部，形成有用以将输入电压输入至所述第1CMOS反向器的第1接触部，且在构成所述1个或多个第1NMOS纵型晶体管的柱状半导体层的上部，形成有第1N+漏极扩散层，在所述第1N+漏极扩散层上，形成有连接所述第1N+漏极扩散层与用以输出所述第1反向器的输出电压的第1配线层的第2接触部，在构成所述1个或多个第1PMOS纵型晶体管的柱状半导体层的上部，形成有第1P+漏极扩散层，在所述第1P+漏极扩散层上，形成有连接所述第1P+漏极扩散层与用以输出所述第1反向器的输出电压的第1配线层的第3接触部，排列在所述第2列的多个纵型MOS晶体管由形成在所述第1N+源极扩散层上的1个或多个第2的NMOS纵型晶体管、及形成在所述第1P+源极扩散层上的1个或多个第2PMOS纵型晶体管所形成，所述1个或多个第2NMOS纵型晶体管的栅极电极、与所述1个或多个第2PMOS纵型晶体管的栅极电极相连接，且形成第2栅极配线，在所述第2栅极配线上的另一方端部，形成有用以将输入电压输入至所述第2CMOS反向器的第4接触部，所述第4接触部与所述第1配线层相连接，在构成所述1个或多个第2NMOS纵型晶体管的柱状半导体层的上部，形成有第2N+漏极扩散层，在所述第2N+漏极扩散层上，形成有连接所述第2N+漏极扩散层与用以输出所述第2CMOS反向器的输出电压的第2配线层的第5接触部，在构成所述1个或多个第2PMOS纵型晶体管的柱状半导体层的上部，形成有第2P+漏极扩散层，在所述第2P+漏极扩散层上，形成有连接所述第2P+漏极扩散层与用以输出所述第2CMOS反向器的输出电压的第2配线层的第6接触部，所述第1CMOS反向器与所述第2CMOS反向器交互结合。
为了达成所述目的，本发明的第2实施方式的半导体器件为一种具备结合有至少2段以上的CMOS反向器的CMOS反向器结合电路的半导体器件，所述CMOS反向器由纵型MOS晶体管所构成，该纵型MOS晶体管的源极扩散层、漏极扩散层及柱状半导体层相对于衬底阶层性地配置在垂直方向，所述柱状半导体层配置在所述源极扩散层与所述漏极扩散层之间，且在所述柱状半导体层的侧壁形成有栅极电极；所述CMOS反向器结合电路包含：第1段的第1CMOS反向器，由排列在衬底上的第1列的多个纵型MOS晶体管所构成；及第2段的第2CMOS反向器，由排列在所述衬底上的第2列的多个纵型MOS晶体管所构成；排列在所述第1列的多个纵型MOS晶体管[A2]由形成在第1N+源极扩散层上的1个或多个第1NMOS纵型晶体管、及形成在第1P+源极扩散层上的1个或多个第1PMOS纵型晶体管所构成，所述第1N+源极扩散层与所述第1P+源极扩散层彼此邻接而形成，在所述第1N+源极扩散层输入有第1电位，在所述第1P+源极扩散层输入有第2电位，所述1个或多个第1NMOS纵型晶体管的栅极电极与所述1个或多个第2PMOS纵型晶体管的栅极电极相连接，且形成第1栅极配线，在所述第1栅极配线上，于形成在所述第1N+源极扩散层与所述第1P+源极扩散层之间的元件分离上的区域中，形成有用以将输入电压输入至所述第1CMOS反向器的第1接触部，且在形成所述1个或多个第1NMOS纵型晶体管的柱状半导体层的上部，形成有第1N+漏极扩散层，在所述第1N+漏极扩散层上，形成有连接所述第1N+漏极扩散层与用以输出所述第1反向器的输出电压的第1配线层的第2接触部，在构成所述1个或多个第1PMOS纵型晶体管的柱状半导体层的上部，形成有第1P+漏极扩散层，在所述第1P+漏极扩散层上，形成有连接所述第1P+漏极扩散层与用以输出所述第1反向器的输出电压的第2配线层的第3接触部，排列在所述第2列的多个纵型MOS晶体管由形成在所述第1N+源极扩散层上的1个或多个第2NMOS纵型晶体管、及形成在所述第1P+源极扩散层上的1个或多个第2PMOS纵型晶体管所形成，所述1个或多个第2NMOS纵型晶体管的栅极电极、与所述1个或多个第2PMOS纵型晶体管的栅极电极相连接，且形成第2栅极配线，在所述第2栅极配线上的一方端部，形成有用以将输入电压输入至所述第2CMOS反向器的第4接触部，所述第4接触部与所述第1配线层相连接，在所述第2栅极配线上的另一方端部形成有用以将输入电压输入至所述第2CMOS反向器的第5接触部，且所述第5接触部与所述第2配线层相连接，在形成所述1个或多个第2NMOS纵型晶体管的柱状半导体层的上部，形成有第2N+漏极扩散层，在所述第2N+漏极扩散层上，形成有连接所述第2N+漏极扩散层与用以输出所述第2CMOS反向器的输出电压的第3配线层的第6接触部，在构成所述1个或多个第2PMOS纵型晶体管的柱状半导体层的上部，形成有第2P+漏极扩散层，在所述第2P+漏极扩散层上，形成有连接所述第2P+漏极扩散层与用以输出所述第2CMOS反向器的输出电压的第3配线层的第7接触部，所述第1CMOS反向器与所述第2CMOS反向器交互结合。
为了达成所述目的，本发明的第3实施方式的半导体器件为一种具备结合有至少2段以上的CMOS反向器的CMOS反向器结合电路的半导体器件，所述CMOS反向器由纵型MOS晶体管所构成，该纵型MOS晶体管的源极扩散层、漏极扩散层及柱状半导体层相对于衬底阶层性地配置在垂直方向，所述柱状半导体层配置在所述源极扩散层与所述漏极扩散层之间，且在所述柱状半导体层的侧壁形成有栅极电极；所述CMOS反向器结合电路包含：第1段的第1CMOS反向器，由排列在衬底上的第1列的多个纵型MOS晶体管所构成；及第2段的第2CMOS反向器，由排列在所述衬底上的第2列的多个纵型MOS晶体管所构成；排列在所述第1列的多个纵型MOS晶体管[A3]由形成在第1N+源极扩散层上的1个或多个第1NMOS纵型晶体管、及形成在第1P+源极扩散层上的1个或多个第1PMOS纵型晶体管所构成，所述第1N+源极扩散层与所述第1P+源极扩散层彼此邻接而形成，在所述第1N+源极扩散层输入有第1电位，在所述第1P+源极扩散层输入有第2电位，所述1个或多个第1NMOS纵型晶体管的栅极电极与所述1个或多个第1PMOS纵型晶体管的栅极电极相连接，且形成第1栅极配线，在所述第1栅极配线上，于形成在所述第1N+源极扩散层与所述第1P+源极扩散层之间的元件分离上的区域中，形成有用以将输入电压输入至所述第1CMOS反向器的第1接触部，且在形成所述1个或多个第1NMOS纵型晶体管的柱状半导体层的上部，形成有第1N+漏极扩散层，在所述第1N+漏极扩散层上，形成有连接所述第1N+漏极扩散层与用以输出所述第1反向器的输出电压的第1配线层的第2接触部，在构成所述1个或多个第1PMOS纵型晶体管的柱状半导体层的上部，形成有第1P+漏极扩散层，在所述第1P+漏极扩散层上，形成有连接所述第1P+漏极扩散层与用以输出所述第1反向器的输出电压的第2配线层的第3接触部，所述第1配线层与所述第2配线层通过所述第1配线层及形成在比所述第2配线层更上层的位置的第3配线层所连接，排列在所述第2列的多个纵型MOS晶体管通过形成在所述第1N+源极扩散层上的1个或多个第2NMOS纵型晶体管、及形成在所述第1P+源极扩散层上的1个或多个第2PMOS纵型晶体管所形成，所述1个或多个第2NMOS纵型晶体管的栅极电极、与所述1个或多个第2PMOS纵型晶体管的栅极电极相连接，且形成第2栅极配线，在所述第2栅极配线上的一方端部，形成有用以将输入电压输入至所述第2CMOS反向器的第4接触部，所述第4接触部与所述第1配线层或所述第2配线层相连接，在用以形成所述1个或多个第2NMOS纵型晶体管的柱状半导体层的上部所形成的第2N+漏极扩散层上，形成有连接所述第2N+漏极扩散层与用以输出所述第2CMOS反向器的输出电压的第4配线层的第5接触部，在构成所述1个或多个第2PMOS纵型晶体管的柱状半导体层的上部，形成有第2P+漏极扩散层，在所述第2P+漏极扩散层上，形成有连接所述第2P+漏极扩散层与用以输出所述第2CMOS反向器的输出电压的第4配线层的第6接触部，所述第1CMOS反向器与所述第2CMOS反向器交互结合。
本发明的有益效果在于，依据本发明，可利用SGT形成占有面积小且连接成2段以上的CMOS反向器。
附图说明
图1为本发明第1实施例的半导体器件的平面图。
图2中(A)为第1实施例的半导体器件的剖面图，且为图1的A-A’线的剖面图。
图2中(B)为第1实施例的半导体器件的剖面图，且为图1的B-B’线的剖面图。
图3为用以说明第1实施例的半导体器件的制造方法的平面图。
图4中(A)为用以说明第1实施例的制造方法的剖面图，且为图3的A-A’线的剖面图。
图4中(B)为用以说明第1实施例的制造方法的剖面图，且为图3的B-B’线的剖面图。
图5为表示本发明第1实施例的半导体器件的制造方法的平面图。
图6中(A)为表示第1实施例的制造方法的剖面图，且为图5的A-A’线的剖面图。
图6中(B)为显示第1实施例的制造方法的剖面图，且为图5的B-B’线的剖面图。
图7为显示第1实施例的半导体器件的制造方法的平面图。
图8中(A)为显示第1实施例的制造方法的剖面图，且为图7的A-A’线的剖面图。
图8中(B)为显示第1实施例的制造方法的剖面图，且为图7的B-B’线的剖面图。
图9为显示第1实施例的半导体器件的制造方法的平面图。
图10中(A)为显示第1实施例的制造方法的剖面图，且为图9的A-A’线的剖面图。
图10中(B)为显示第1实施例的制造方法的剖面图，且为图9的B-B’线的剖面图。
图11为用以说明第1实施例的半导体器件的制造方法的平面图。
图12中(A)为用以说明第1实施例的制造方法的剖面图，且为图11的A-A’线的剖面图。
图12中(B)为用以说明第1实施例的制造方法的剖面图，且为图11的B-B’线的剖面图。
图13为用以说明第1实施例的半导体器件的制造方法的平面图。
图14中(A)为用以说明第1实施例的制造方法的剖面图，且为图13的A-A’线的剖面图。
图14中(B)为用以说明第1实施例的制造方法的剖面图，且为图13的B-B’线的剖面图。
图15为用以说明第1实施例的半导体器件的制造方法的平面图。
图16中(A)为用以说明第1实施例的制造方法的剖面图，且为图15的A-A’线的剖面图。
图16中(B)为用以说明第1实施例的制造方法的剖面图，且为图15的B-B’线的剖面图。
图17为用以说明第1实施例的半导体器件的制造方法的平面图。
图18中(A)为用以说明第1实施例的制造方法的剖面图，且为图17的A-A’线的剖面图。
图18中(B)为用以说明第1实施例的制造方法的剖面图，且为图17的B-B’线的剖面图。
图19为用以说明第1实施例的半导体器件的制造方法的平面图。
图20中(A)为用以说明第1实施例的制造方法的剖面图，且为图19的A-A’线的剖面图。
图20中(B)为用以说明第1实施例的制造方法的剖面图，且为图19的B-B’线的剖面图。
图21为用以说明第1实施例的半导体器件的制造方法的平面图。
图22中(A)为用以说明第1实施例的制造方法的剖面图，且为图21的A-A’线的剖面图。
图22中(B)为用以说明第1实施例的制造方法的剖面图，且为图21的B-B’线的剖面图。
图23为用以说明第1实施例的半导体器件的制造方法的平面图。
图24中(A)为用以说明第1实施例的制造方法的剖面图，且为图23的A-A’线的剖面图。
图24中(B)为用以说明第1实施例的制造方法的剖面图，且为图23的B-B’线的剖面图。
图25为用以说明第1实施例的半导体器件的制造方法的平面图。
图26中(A)为用以说明第1实施例的制造方法的剖面图，且为图25的A-A’线的剖面图。
图26中(B)为用以说明第1实施例的制造方法的剖面图，且为图25的B-B’线的剖面图。
图27为用以说明第1实施例的半导体器件的制造方法的平面图。
图28中(A)为用以说明第1实施例的制造方法的剖面图，且为图27的A-A’线的剖面图。
图28中(B)为用以说明第1实施例的制造方法的剖面图，且为图27的B-B’线的剖面图。
图29为用以说明第1实施例的半导体器件的制造方法的平面图。
图30中(A)为用以说明第1实施例的制造方法的剖面图，且为图29的A-A’线的剖面图。
图30中(B)为用以说明第1实施例的制造方法的剖面图，且为图29的B-B’线的剖面图。
图31为用以说明第1实施例的半导体器件的制造方法的平面图。
图32中(A)为用以说明第1实施例的制造方法的剖面图，且为图31的A-A’线的剖面图。
图32中(B)为用以说明第1实施例的制造方法的剖面图，且为图31的B-B’线的剖面图。
图33为本发明第2实施例的半导体器件的平面图。
图34中(A)为第2实施例的半导体器件的剖面图，且为图33的A-A’线的剖面图。
图34中(B)为第2实施例的半导体器件的剖面图，且为图33的B-B’线的剖面图。
图35为第2实施例的半导体器件的平面图。
图36中(A)为第2实施例的半导体器件的剖面图，且为图35的A-A’线的剖面图。
图36中(B)为第2实施例的半导体器件的剖面图，且为图35的B-B’线的剖面图。
图37中(A)为现有技术的半导体器件的一例的平面图。
图37中(B)为现有技术的半导体器件的一例的剖面图，且为图37中(A)的A-A’线的剖面图。
图38中(A)为现有技术的半导体器件的另一例的平面图。
图38中(B)为现有技术的半导体器件的另一例的剖面图，且为图38中(A)的A-A’线的剖面图。
图39中(A)为现有技术的半导体器件的又另一例的平面图。
图39中(B)为现有技术的半导体器件的又另一例的剖面图，且为图39中(A)的A-A’线的剖面图。
其中，附图标记说明如下：
101a、101b    柱状硅层
102    硬掩模层
103    元件分离区域
104    P阱
105    N阱
106a   N+扩散层
106b   N+扩散层
107a   P+扩散层
108    氧化膜
109    栅极绝缘膜
111    栅极导电膜
111a至111f    栅极配线(栅极电极层)
112    N+上部扩散层
113    P+上部扩散层
114    绝缘膜侧壁
115a、115b    硅化物层
116    硅化物层
117    绝缘膜
121    输入用接触部
121a至121f    栅极配线上接触部
122、123    柱状硅层上接触部
125(125a至125 g)    配线层
201a、201b    柱状硅层
203    元件分离区域
204    P阱
206a    N+扩散层
206b    P+扩散层
207a    P+扩散层
207b    P+扩散层
209     栅极绝缘膜
211a至211f    栅极配线
212     N+上部扩散层
213     P+上部扩散层
215a、215b、216    硅化物层
221    栅极配线上接触部
222、223    柱状硅层上接触部
225(225a至225j)    配线层
227    上层配线层。
具体实施方式
以下，一面参照图1至图36中(B)，说明本发明实施例的半导体器件。此外，图1、图3、图5、图7、图9、图11、图13、图15、图17、图19、图21、图23、图27、图29、图31、图33、图35为平面图，但为了进行区域的区别，对一部分标记阴影线。
(第1实施例)
图1、图2中(A)、图2中(B)为显示具有串联连接有本发明实施例1的2段以上的CMOS反向器结合电路的半导体器件。图1为平面图，图2中(A)为图1的切断线A-A’的剖面图，图2中(B)为图1的切断线B-B’的剖面图。
以下，参照图1、图2中(A)及图2中(B)说明具备该CMOS反向器结合电路的半导体器件。
在衬底上的NMOS区域形成有N+扩散层106a，在衬底上的PMOS区域形成有P+扩散层107a，N+扩散层106a与P+扩散层107a通过元件分离区域103而分离。N+扩散层106a作为与构成CMOS反向器链的所有的反向器的纵型NMOS晶体管共通的源极扩散区域而发挥功能，P+扩散层107a作为与构成CMOS反向器链的所有的反向器的纵型PMOS晶体管共通的源极扩散区域而发挥功能。
N+扩散层106a被P阱104所包围，且通过形成在N+扩散层106a的表面的硅化物层115a而连接在邻接于N+扩散层106a而形成的P+扩散层107b。在动作时，对P+扩散层107b，通过配线层施加Vss(通常、接地)电位。因此，对P阱104及N+扩散层106a施加Vss电位。
同样地，P+扩散层107a被N阱105所包围，且通过邻接在P+扩散层107a而形成的N+扩散层106b与硅化物层115b而连接。在动作时，对N+扩散层106b通过配线层施加Vcc(通常为电源)电位。因此，对N阱105及P+扩散层107a施加Vcc电位。
在N+扩散层106a上形成有构成NMOS的柱状硅层101a，在P+扩散层107a上形成有构成PMOS的多个柱状硅层101b。柱状硅层101a与柱状硅层101b配置成矩阵状。矩阵的同一列(column)的柱状硅层101a与柱状硅层101b配置在大致直线上。同一列的柱状硅层101a与柱状硅层101b构成1段的反向器。此外，矩阵的同一行(row)的柱状硅层101a或柱状硅层101b配置在大致直线上。
以分别包围柱状硅层101a、101b的方式形成栅极绝缘膜109。此外，以包围各列的(形成1段的反向器)的柱状硅层101a、101b的方式形成有栅极配线111a至111f。
柱状硅层101a的下端部连接在N+扩散层106a，且形成有N+扩散层，在柱状硅层101a的上端部形成有N+上部扩散层112。柱状硅层101a的下端部的N+扩散层作为源极区域而发挥功能，柱状硅层101a的上端部的N+上部扩散层112作为漏极而发挥功能，源极区域与漏极区域之间的部分作为沟道区域而发挥功能。
柱状硅层101b的下端部连接在P+扩散层107a，且形成有P+扩散层，在柱状硅层101b的上端部形成有P+上部扩散层113。柱状硅层101b的下端部的P+扩散层作为源极区域而发挥功能，柱状硅层101b的上端部的P+上部扩散层113作为漏极而发挥功能，源极区域与漏极区域之间的部分作为沟道区域而发挥功能。栅极配线(栅极电极层)111a至111f包围该沟道区域。如此，形成SGT(Surrounding Gate Transistor，环绕栅极晶体管)。
柱状硅层101a、101b、栅极配线111a至111f、硅化物层115a、115b由绝缘膜117所覆盖。
在绝缘膜117形成有：作为各反向器的输入用接触部而发挥功能的栅极配线上接触部121a至121f；及作为输出用接触部而发挥功能的柱状硅层上接触部122、123。
栅极配线上接触部121a至121f配置在柱状硅层101a、101b的各列的一侧方，且分别连接在栅极配线111a至111f。输入用接触部121的位置依每列反转。柱状硅层上接触部122隔介NMOS的硅化物层116而连接在柱状硅层101a的上端部所形成的N+上部扩散层112。柱状硅层上接触部123隔介PMOS的硅化物层116而电性连接在柱状硅层101b的上端部所形成的P+上部扩散层113。
在绝缘膜117的上形成有配线层125(125a至125g)。配线层125a至125g包含：配线层125a，连接在第1段的反向器的栅极配线上接触部121a；配线层125b至125f，将作为各段的反向器的NMOS用输出用接触部而发挥功能的柱状硅层上接触部122、与作为PMOS用输出用接触部而发挥功能的柱状硅层上接触部123彼此连接，并且分别连接在下一段的反向器的栅极配线上接触部121b至121f；及配线层125g，将最终段的反向器的输出用接触部122、123彼此连接且连接在外部电路。
在该种构成中，反向器链的输入电压经由配线层125a与第1段目的反向器的栅极配线上接触部121a而传达至第1段的反向器的栅极配线111a。
第1段的反向器的输出电压输出至连接在形成于柱状硅层101a、101b的N+、P+上部扩散层112、113上的柱状硅层上接触部122、123的配线层125b。该输出电压作为输入电压输入至形成在下一段的反向器的栅极配线111b的端部的栅极配线上接触部121b。
通过反复该基本构成，反向器彼此串联连接。
就本实施例的CMOS反向器的特征而言，所有的反向器使N+扩散层106a及P+扩散层107a共通，在反向器彼此之间并未具备元件分离区域。因此，能以大致最小间隔来配置构成邻接的反向器的柱状硅层。以大致最小间隔来配置构成邻接的反向器的柱状硅层时，一般而言会有输入端子与输出端子的连接困难的问题。在本实施例中，针对该问题，使将施加输入电压的栅极配线的接触部形成在栅极配线的不同侧的端部的反向器交互邻接而配置。借此，可进行第N+1段的反向器的输入端子与第N段的反向器的输出端子的通过配线层的连接。因此，可将串联成2段以上的CMOS反向器达成高集成化。
以下，参照图3至图32中(B)，说明图1、图2中(A)、图2中(B)所示的半导体器件的制造方法的一例。在各步骤图中，显示平面图、及平面图所示的切断线A-A’、切断线B-B’的剖面图。
首先，在硅衬底上形成氮化硅膜等硬掩模(hardmask)层。接着，将硬掩模层予以图案化，使硬掩模层102残留在预定形成柱状硅层的区域。接着，以硬掩模层102为掩模(mask)，将衬底的表面区域蚀刻达预定的厚度，如图3、图4中(A)、图4中(B)所示，在衬底上形成硬掩模层102及柱状硅层101a、101b。如前所述，柱状硅层101a构成NMOS，柱状硅层101b构成PMOS。
如图5、图6中(A)、图6中(B)所示，在衬底上将元件分离区域103形成为PMOS区域与NMOS区域的交界区域、各段的反向器的输入用接触部121的预定定形成区域、及该CMOS反向器与周围的交界。元件分离区域103由例如下述的步骤所形成：(1)通过蚀刻等将元件分离用的沟形成在衬底的元件分离区域预定形成区域；(2)通过氧化硅等的涂布或CVD(Chemical VaporDeposition，化学气相沉积)将氧化膜埋入在沟图案；(3)通过干蚀刻或湿蚀刻等将多余的氧化膜予以去除。
接着，如图7、图8中(A)、图8中(B)所示，以阻剂(resist)110a覆盖PMOS区域及其侧部，通过离子注入法等将硼等注入在衬底的露出部分，将P阱104形成在NMOS区域与其侧部。
接着，去除阻剂110a，以阻剂覆盖NMOS区域及其侧部，并通过离子注入法等将砷等注入在衬底的露出部分，在PMOS区域及其侧部形成N阱105。
接着，如图9、图10中(A)、图10中(B)所示，以阻剂110b覆盖PMOS区域及NMOS区域的侧部，并通过离子注入法等将砷等注入在衬底的露出部分。借此，在P阱104形成有N+扩散层106a。此外，也在用以将电位施加至N阱105的扩散层部形成有N+扩散层106b。
接着，去除阻剂110b，以阻剂覆盖NMOS区域、及PMOS区域的侧部，并且通过离子注入法等将硼等注入衬底的露出部分。借此，在N阱105形成有P+扩散层107a。此外，也在用以将电位施加至P阱104的扩散层部形成有P+扩散层107b。
此外，通过N+扩散层106a中的N型杂质扩散至柱状硅层101a的下端部，而使柱状硅层101a的下端部成为N型。同样地，通过P+扩散层107a中的P型杂质扩散至柱状硅层101b的下端部，而使柱状硅层101b的下端部成为P型。
接着，如图11、图12中(A)、图12中(B)所示，将等离子(plasma)氧化膜等氧化膜成膜在衬底表面。接着，通过以干蚀刻或湿蚀刻对该氧化膜进行回蚀，将用以减低栅极电极与扩散层间的寄生电容的氧化膜108形成在扩散层上。
接着，如图13、图14中(A)、图14中(B)所示，将栅极绝缘膜109及栅极导电膜111予以成膜。栅极绝缘膜109由氧化硅膜或氮化硅膜等的High-k(高介电率)膜等所形成。硅氧化膜通过例如在氧环境气体中对衬底进行加热，以通过将柱状硅层的表面予以氧化而形成。此外，High-k膜通过例如CVD法而形成。此外，栅极导电膜111由多晶硅膜、金属膜或这些的积层膜所形成。这些的膜通过例如CVD法或溅镀而形成。
接着，如图15、图16中(A)、图16中(B)所示，将硬掩模层102作为挡止件(stopper)，通过CMP(Chemical Mechanical Polishing，化学机械研磨法)等将栅极导电膜111予以平坦化。
接着，如图17、图18中(A)、图18中(B)所示，将栅极导电膜111予以回蚀，将其厚度设定为所希望的栅极长度。
接着，如图19、图20中(A)、图20中(B)所示，通过湿蚀刻等将硬掩模层102予以去除。
接着，如图21、图22中(A)、图22中(B)所示，利用光刻(Lithography)技术等将栅极导电膜111予以图案化，以形成朝柱状硅层的矩阵的列方向延伸的栅极配线111a至111f。
接着，如图23、图24中(A)、图24中(B)所示，通过离子注入等将砷等注入NMOS区域，而也对柱状硅层101a的上端部注入砷。借此，在柱状硅层101a的上端部形成N+上部扩散层112。同样地，通过离子注入等将氟化硼(BF2)等注入PMOS区域，且在柱状硅层101b的上端部形成P+上部扩散层113。
接着，如图25、图26中(A)、图26中(B)所示，将氧化膜或氮化膜等绝缘膜予以成膜，接着对这些绝缘膜进列回蚀，在柱状硅层101a、101b的上端部(N+上部扩散层112，P+上部扩散层113)的侧壁(露出的侧壁)及栅极配线111a至111f的侧壁(露出的侧壁)形成绝缘膜侧壁114。通过该绝缘膜侧壁114，可防止在后续步骤中形成的硅化物层116的柱状硅层101a，101b的上端部(N+上部扩散层112、P+上部扩散层113)与栅极配线111a至111f的上端部之间的短路、及栅极配线111a至111f的侧壁与形成在衬底的表面区域的扩散层的短路。
接着，如图27、图28中(A)、图28中(B)所示，将Co或Ni等金属予以溅镀，然后进行热处理，借此将扩散层(露出部分)选择性予以硅化物(silicide)化，并且在衬底的露出的扩散层上形成硅化物层115a、115b，以在柱状硅层101a及柱状硅层101b的上部形成硅化物层116。
接着，如图29、图30中(A)、图30中(B)所示，通过氧化膜等形成层间膜(绝缘膜)117。然后，形成分别连接在栅极配线111a至111f的栅极配线上接触部121a至121f、隔介硅化物层116连接在N+上部扩散层112的柱状硅层上接触部122、及隔介硅化物层116连接在P+上部扩散层113的柱状硅层上接触部123。
接着，通过真空蒸镀、溅镀等在衬底整面形成金属膜，将该金属膜予以图案化，如图31、图32中(A)、图32中(B)所示，形成配线层125a至125g。
通过以上的步骤，完成具有图1、图2中(A)、图2中(B)所示的构成的，具备结合有至少2段以上的CMOS反向器的CMOS反向器结合电路的半导体器件。
(第2实施例)
图33、图34中(A)、图34中(B)为显示串联连接成2段以上的CMOS反向器的其他实施例。
图33为平面图，图34中(A)为图33的平面图的切割线A-A’的剖面图，图34中(B)为图33的平面图的切割线B-B’的剖面图。
以下，参照图33及图34中(A)、图34中(B)说明该CMOS反向器。
在硅制衬底的NMOS区域形成有N+扩散层206a，在PMOS区域形成有P+扩散层207a。N+扩散层206a与P+扩散层207a由元件分离区域203所分离。
N+扩散层206a由P阱204所包围。此外，N+扩散层206a通过形成在扩散层的表面的硅化物层215a而与邻接N+扩散层206a形成的P+扩散层207b连接。对P+扩散层207b通过配线层施加Vss电位。因此，也对P阱204及N+扩散层206a施加Vss电位。
P+扩散层207a由N阱205所包围。此外，P+扩散层207a通过形成在扩散层的表面的硅化物层215b而与邻接N+扩散层207a形成的N+扩散层206b连接。对N+扩散层206b通过配线层施加Vcc电位。因此，也对N阱205及P+扩散层207a施加Vcc电位。
在N+扩散层206a的上形成有构成NMOS的柱状硅层201a。此外，在P+扩散层207a的上形成有构成PMOS的柱状硅层201b。
柱状硅层201a与柱状硅层201b配置成矩阵状。矩阵的同一列的柱状硅层201a与201b配置在大致直线上。各列的柱状硅层201a与柱状硅层201b构成1段的反向器。此外，矩阵的同一行的柱状硅层201a或201b配置在大致直线上。
以分别包围各柱状硅层201a、201b的方式形成栅极绝缘膜209。此外，以包围各列的(形成1段的反向器)柱状硅层201a、201b的方式形成栅极配线211a至211f。
在构成NMOS的柱状硅层201a的上端部形成有N+上部扩散层212。在N+上部扩散层212的上形成有硅化物层216。
在构成PMOS的柱状硅层201b的上端部形成有P+上部扩散层213。在P+上部扩散层213的上形成有硅化物层216。
柱状硅层201a、201b、栅极配线211a至211f、硅化物层216由绝缘膜217所覆盖。
在绝缘膜217形成有到达栅极配线211a至211f的栅极配线上接触部221a至221f、及电性连接至各柱状硅层201a，201b的柱状硅层上接触部222、223。关于奇数段的反向器，栅极配线上接触部221配置在区分PMOS区域与NMOS区域的元件分离区域203的上，关于偶数段的反向器，栅极配线上接触部221配置在柱状硅层的列的两侧。
在绝缘膜217的上形成有配线层225(225a至225j)。
配线层225包含：连接在第1段反向器的栅极配线上接触部221a的配线层225a；将奇数段的反向器的柱状硅层上接触部223彼此连接，并且连接在下一段的反向器的栅极配线上接触部221b的配线层225b、225c；将奇数段的反向器的柱状硅层上接触部222彼此连接，并且连接在下一段的反向器的栅极配线上接触部221c的配线层225c；及将偶数段的反向器的柱状硅层上接触部222彼此连接，并且连接在下一段的反向器的元件分离区域203上的栅极配线上接触部221d的配线层225d。
在该构成中，反向器链的输入电压经由配线层225a与栅极配线上接触部221a传达至第1段的反向器的栅极配线211a。
第1段的反向器的输出电压输出至连接有形成在柱状硅层201a的N+上部扩散层212上的柱状硅层上接触部222的配线层225c、及连接有形成在柱状硅层201b的P+上部扩散层213上的柱状硅层上接触部223的配线层225b。该输出电压作为输入电压分别输入至形成在下一段的反向器的栅极配线211b的两端部的栅极配线上接触部221c、221b。
之后，反复进行同样的动作。第6段的反向器的输出成为该CMOS反向器结合电路的输出。
就本实施例的特征而言，所有的反向器共同具有N+扩散层206a及P+扩散层207a。因此，无须在反向器之间形成元件分离。因此，能以大致最小间隔来配置构成邻接的反向器的柱状硅层。以大致最小间隔来配置构成邻接的反向器的柱状硅层时，一般而言会有输入端子与输出端子的通过配线层的连接困难的问题。然而，在本实施例中，通过交互邻接配置具有施加输入电压的栅极配线上接触部221a，且形成在NMOS区域与PMOS区域之间的反向器、及具有施加输入电压的栅极配线上接触部221b、221c，且形成在栅极配线的两端的反向器，而可容易地进行输入端子与输出端子的通过配线层的连接。因此，可使串联成2段以上的CMOS反向器达成高集成化。
在本实施例中，来自构成NMOS的柱状硅层201a上部的漏极扩散层的输出输出至配线层225c、225f、225i，来自构成PMOS的柱状硅层201b上部的漏极扩散层的输出为输出至配线层225b、225e、225h，且分别输入至下一段的栅极配线。本发明并不限定于此，如图35、图36中(A)、图36中(B)所示，接触部可将配线层225b、225e、225h与配线层225C、225f、225i分别直接连接在上层配线层227、及通过使用配线层上接触部226而连接在上层配线层227。此情形时，无须从形成在栅极的两端的接触部来进行对下一段的栅极的输入，如图35、图36中(A)、图36中(B)所示，也可仅在栅极的单侧的端部形成接触部。
在所述实施例中，虽例示使用硅的例作为半导体，但若可形成纵型MOS晶体管，则也可使用锗、化合物半导体等。
上述的物质名为例示，并非被限定。
此外，本发明在不脱离本发明的广义精神与范围的情形下，可进行各种实施例及变形。并且，上述实施例为用以说明本发明的一实施例，并非限定本发明的范围。

Claims (4)

1.一种半导体器件，具备结合有至少2段以上的CMOS反向器的CMOS反向器结合电路，其特征在于：
所述CMOS反向器由纵型MOS晶体管所构成，该纵型MOS晶体管的源极扩散层、漏极扩散层及柱状半导体层相对于衬底阶层性地配置在垂直方向，所述柱状半导体层配置在所述源极扩散层与所述漏极扩散层之间，且在所述柱状半导体层的侧壁形成有栅极电极；
所述CMOS反向器结合电路包含：第1段的第1CMOS反向器，由排列在衬底上的第1列的多个纵型MOS晶体管所构成；及第2段的第2CMOS反向器，由排列在所述衬底上的第2列的多个纵型MOS晶体管所构成；
排列在所述第1列的多个纵型MOS晶体管由形成在第1N＋源极扩散层上的1个或多个第1NMOS纵型晶体管、及形成在第1P＋源极扩散层上的1个或多个第1PMOS纵型晶体管所构成；
所述第1N＋源极扩散层与所述第1P＋源极扩散层彼此邻接而形成；
在所述第1N＋源极扩散层输入有第1电位，在所述第1P＋源极扩散层输入有第2电位；
所述1个或多个第1NMOS纵型晶体管的栅极电极与所述1个或多个第1PMOS纵型晶体管的栅极电极相连接，且形成第1栅极配线；
在所述第1栅极配线的端部，形成有用以将输入电压输入至所述第1CMOS反向器的第1接触部；
在构成所述1个或多个第1NMOS纵型晶体管的柱状半导体层的上部，形成有第1N＋漏极扩散层，在所述第1N＋漏极扩散层上，形成有连接所述第1N＋漏极扩散层与用以输出所述第1CMOS反向器的输出电压的第1配线层的第2接触部；
在构成所述1个或多个第1PMOS纵型晶体管的柱状半导体层的上部，形成有第1P＋漏极扩散层，在所述第1P＋漏极扩散层上，形成有连接所述第1P＋漏极扩散层与用以输出所述第1CMOS反向器的输出电压的第1配线层的第3接触部；
排列在所述第2列的多个纵型MOS晶体管由形成在所述第1N＋源极扩散层上的1个或多个第2NMOS纵型晶体管、及形成在所述第1P＋源极扩散层上的1个或多个第2PMOS纵型晶体管所形成；
所述1个或多个第2NMOS纵型晶体管的栅极电极、与所述1个或多个第2PMOS纵型晶体管的栅极电极相连接，且形成第2栅极配线；
在所述第2栅极配线上的一方端部，形成有用以将输入电压输入至所述第2CMOS反向器的第4接触部；
所述第4接触部与所述第1配线层相连接；
在构成所述1个或多个第2NMOS纵型晶体管的柱状半导体层的上部，形成有第2N＋漏极扩散层，在所述第2N＋漏极扩散层上，形成有连接所述第2N＋漏极扩散层与用以输出所述第2CMOS反向器的输出电压的第2配线层的第5接触部；
在构成所述1个或多个第2PMOS纵型晶体管的柱状半导体层的上部，形成有第2P＋漏极扩散层，在所述第2P＋漏极扩散层上，形成有连接所述第2P＋漏极扩散层与用以输出所述第2CMOS反向器的输出电压的第2配线层的第6接触部；
所述第1CMOS反向器与所述第2CMOS反向器交互结合。
2.一种半导体器件，具备结合有至少2段以上的CMOS反向器的CMOS反向器结合电路，其特征在于：
所述CMOS反向器由纵型MOS晶体管所构成，该纵型MOS晶体管的源极扩散层、漏极扩散层及柱状半导体层相对于衬底阶层性地配置在垂直方向，所述柱状半导体层配置在所述源极扩散层与所述漏极扩散层之间，且在所述柱状半导体层的侧壁形成有栅极电极；
所述CMOS反向器结合电路包含：第1段的第1CMOS反向器，由排列在衬底上的第1列的多个纵型MOS晶体管所构成；及第2段的第2CMOS反向器，由排列在所述衬底上的第2列的多个纵型MOS晶体管所构成；
排列在所述第1列的多个纵型MOS晶体管由形成在第1N＋源极扩散层上的1个或多个第1NMOS纵型晶体管、及形成在第1P＋源极扩散层上的1个或多个第1PMOS纵型晶体管所构成；
所述第1N＋源极扩散层与所述第1P＋源极扩散层彼此邻接而形成；
在所述第1N＋源极扩散层输入有第1电位，在所述第1P＋源极扩散层输入有第2电位；
所述1个或多个第1NMOS纵型晶体管的栅极电极与所述1个或多个第1PMOS纵型晶体管的栅极电极相连接，且形成第1栅极配线；
在所述第1栅极配线上，于形成在所述第1N＋源极扩散层与所述第1P＋源极扩散层之间的元件分离上的区域中，形成有用以将输入电压输入至所述第1CMOS反向器的第1接触部；
在形成所述1个或多个第1NMOS纵型晶体管的柱状半导体层的上部，形成有第1N＋漏极扩散层，在所述第1N＋漏极扩散层上，形成有连接所述第1N＋漏极扩散层与用以输出所述第1CMOS反向器的输出电压的第1配线层的第2接触部；
在构成所述1个或多个第1PMOS纵型晶体管的柱状半导体层的上部，形成有第1P＋漏极扩散层，在所述第1P＋漏极扩散层上，形成有连接所述第1P＋漏极扩散层与用以输出所述第1CMOS反向器的输出电压的第2配线层的第3接触部；
排列在所述第2列的多个纵型MOS晶体管由形成在所述第1N＋源极扩散层上的1个或多个第2NMOS纵型晶体管、及形成在所述第1P＋源极扩散层上的1个或多个第2PMOS纵型晶体管所形成；
所述1个或多个第2NMOS纵型晶体管的栅极电极、与所述1个或多个第2PMOS纵型晶体管的栅极电极相连接，且形成第2栅极配线；
在所述第2栅极配线上的一方端部，形成有用以将输入电压输入至所述第2CMOS反向器的第4接触部；
所述第4接触部与所述第1配线层相连接；
在所述第2栅极配线上的另一方端部形成有用以将输入电压输入至所述第2CMOS反向器的第5接触部，且所述第5接触部与所述第2配线层相连接；
在形成所述1个或多个第2NMOS纵型晶体管的柱状半导体层的上部，形成有第2N＋漏极扩散层，在所述第2N＋漏极扩散层上，形成有连接所述第2N＋漏极扩散层与用以输出所述第2CMOS反向器的输出电压的第3配线层的第6接触部；
在构成所述1个或多个第2PMOS纵型晶体管的柱状半导体层的上部，形成有第2P＋漏极扩散层，在所述第2P＋漏极扩散层上，形成有连接所述第2P＋漏极扩散层与用以输出所述第2CMOS反向器的输出电压的第3配线层的第7接触部；
所述第1CMOS反向器与所述第2CMOS反向器交互结合。
3.根据权利要求2所述的半导体器件，其特征在于，所述第1配线层与所述第2配线层通过所述第1配线层及形成在比所述第2配线层更上层的位置的第4配线层所连接。
4.一种半导体器件，具备结合有至少2段以上的CMOS反向器的CMOS反向器结合电路，其特征在于：
所述CMOS反向器由纵型MOS晶体管所构成，该纵型MOS晶体管的源极扩散层、漏极扩散层及柱状半导体层相对于衬底阶层性地配置在垂直方向，所述柱状半导体层配置在所述源极扩散层与所述漏极扩散层之间，且在所述柱状半导体层的侧壁形成有栅极电极；
所述CMOS反向器结合电路包含：第1段的第1CMOS反向器，由排列在衬底上的第1列的多个纵型MOS晶体管所构成；及第2段的第2CMOS反向器，由排列在所述衬底上的第2列的多个纵型MOS晶体管所构成；
排列在所述第1列的多个纵型MOS晶体管由形成在第1N＋源极扩散层上的1个或多个第1NMOS纵型晶体管、及形成在第1P＋源极扩散层上的1个或多个第1PMOS纵型晶体管所构成；
所述第1N＋源极扩散层与所述第1P＋源极扩散层彼此邻接而形成；
在所述第1N＋源极扩散层输入有第1电位，在所述第1P＋源极扩散层输入有第2电位；
所述1个或多个第1NMOS纵型晶体管的栅极电极与所述1个或多个第1PMOS纵型晶体管的栅极电极相连接，且形成第1栅极配线；
在所述第1栅极配线上，于形成在所述第1N＋源极扩散层与所述第1P＋源极扩散层之间的元件分离上的区域中，形成有用以将输入电压输入至所述第1CMOS反向器的第1接触部；
在形成所述1个或多个第1NMOS纵型晶体管的柱状半导体层的上部，形成有第1N＋漏极扩散层，在所述第1N＋漏极扩散层上，形成有连接所述第1N＋漏极扩散层与用以输出所述第1CMOS反向器的输出电压的第1配线层的第2接触部；
在构成所述1个或多个第1PMOS纵型晶体管的柱状半导体层的上部，形成有第1P＋漏极扩散层，在所述第1P＋漏极扩散层上，形成有连接所述第1P＋漏极扩散层与用以输出所述第1CMOS反向器的输出电压的第2配线层的第3接触部；
所述第1配线层与所述第2配线层由所述第1配线层及形成在比所述第2配线层更上层的位置的第3配线层所连接；
排列在所述第2列的多个纵型MOS晶体管由形成在所述第1N＋源极扩散层上的1个或多个第2NMOS纵型晶体管、及形成在所述第1P＋源极扩散层上的1个或多个第2PMOS纵型晶体管所形成；
所述1个或多个第2NMOS纵型晶体管的栅极电极、与所述1个或多个第2PMOS纵型晶体管的栅极电极相连接，且形成第2栅极配线；
在所述第2栅极配线上的一方端部，形成有用以将输入电压输入至所述第2CMOS反向器的第4接触部；
所述第4接触部与所述第1配线层或所述第2配线层相连接；
在用以形成所述1个或多个第2NMOS纵型晶体管的柱状半导体层的上部所形成的第2N＋漏极扩散层上，形成有连接所述第2N＋漏极扩散层与用以输出所述第2CMOS反向器的输出电压的第4配线层的第5接触部；
在构成所述1个或多个第2PMOS纵型晶体管的柱状半导体层的上部，形成有第2P＋漏极扩散层，在所述第2P＋漏极扩散层上，形成有连接所述第2P＋漏极扩散层与用以输出所述第2CMOS反向器的输出电压的第4配线层的第6接触部；
所述第1CMOS反向器与所述第2CMOS反向器交互结合。
CN2011101044183A 2010-04-21 2011-04-21 半导体器件 Expired - Fee Related CN102237359B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010097735A JP5128630B2 (ja) 2010-04-21 2010-04-21 半導体装置
JP2010-097735 2010-04-21

Publications (2)

Publication Number Publication Date
CN102237359A CN102237359A (zh) 2011-11-09
CN102237359B true CN102237359B (zh) 2013-06-05

Family

ID=44815079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101044183A Expired - Fee Related CN102237359B (zh) 2010-04-21 2011-04-21 半导体器件

Country Status (5)

Country Link
US (1) US8319288B2 (zh)
JP (1) JP5128630B2 (zh)
KR (1) KR101173452B1 (zh)
CN (1) CN102237359B (zh)
TW (1) TW201138065A (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4487221B1 (ja) * 2009-04-17 2010-06-23 日本ユニサンティスエレクトロニクス株式会社 半導体装置
US8877578B2 (en) 2012-05-18 2014-11-04 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
US8697511B2 (en) 2012-05-18 2014-04-15 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
US8742492B2 (en) * 2012-08-07 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Device with a vertical gate structure
US20140197463A1 (en) * 2013-01-15 2014-07-17 Altera Corporation Metal-programmable integrated circuits
US9764950B2 (en) * 2013-08-16 2017-09-19 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement with one or more semiconductor columns
JP5928420B2 (ja) * 2013-08-22 2016-06-01 株式会社デンソー 縦型トランジスタを用いた荷重センサ
JP5770406B1 (ja) * 2014-04-10 2015-08-26 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
US10026658B2 (en) * 2014-04-14 2018-07-17 Taiwan Semiconductor Manufacturing Company Limited Methods for fabricating vertical-gate-all-around transistor structures
JP6667215B2 (ja) * 2014-07-24 2020-03-18 キヤノン株式会社 Ｘ線遮蔽格子、構造体、トールボット干渉計、ｘ線遮蔽格子の製造方法
JP5986618B2 (ja) * 2014-12-04 2016-09-06 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
US10026653B2 (en) * 2015-12-16 2018-07-17 International Business Machines Corporation Variable gate lengths for vertical transistors
US11251179B2 (en) * 2016-06-30 2022-02-15 International Business Machines Corporation Long channel and short channel vertical FET co-integration for vertical FET VTFET
US9761712B1 (en) * 2016-10-31 2017-09-12 International Business Machines Corporation Vertical transistors with merged active area regions
US10672888B2 (en) 2017-08-21 2020-06-02 International Business Machines Corporation Vertical transistors having improved gate length control
CN111466020A (zh) 2017-12-12 2020-07-28 株式会社索思未来 半导体集成电路装置
US10410925B2 (en) * 2017-12-29 2019-09-10 Micron Technology, Inc. Methods of forming integrated assemblies
US10381355B2 (en) * 2018-01-11 2019-08-13 International Business Machines Corporation Dense vertical field effect transistor structure
KR102059896B1 (ko) * 2018-10-24 2019-12-27 가천대학교 산학협력단 양자우물 구조를 갖는 1t 디램 셀 소자

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258635A (en) * 1988-09-06 1993-11-02 Kabushiki Kaisha Toshiba MOS-type semiconductor integrated circuit device
CN101542715A (zh) * 2007-05-30 2009-09-23 日本优尼山帝斯电子股份有限公司 半导体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2703970B2 (ja) 1989-01-17 1998-01-26 株式会社東芝 Ｍｏｓ型半導体装置
JP4108537B2 (ja) * 2003-05-28 2008-06-25 富士雄 舛岡 半導体装置
JP5460950B2 (ja) * 2007-06-06 2014-04-02 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP5122212B2 (ja) * 2007-08-02 2013-01-16 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
US8212298B2 (en) * 2008-01-29 2012-07-03 Unisantis Electronics Singapore Pte Ltd. Semiconductor storage device and methods of producing it
JP4316657B2 (ja) 2008-01-29 2009-08-19 日本ユニサンティスエレクトロニクス株式会社 半導体装置
JP4487221B1 (ja) * 2009-04-17 2010-06-23 日本ユニサンティスエレクトロニクス株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258635A (en) * 1988-09-06 1993-11-02 Kabushiki Kaisha Toshiba MOS-type semiconductor integrated circuit device
CN101542715A (zh) * 2007-05-30 2009-09-23 日本优尼山帝斯电子股份有限公司 半导体装置

Also Published As

Publication number Publication date
TW201138065A (en) 2011-11-01
JP2011228519A (ja) 2011-11-10
CN102237359A (zh) 2011-11-09
US20110260259A1 (en) 2011-10-27
KR20110117605A (ko) 2011-10-27
JP5128630B2 (ja) 2013-01-23
US8319288B2 (en) 2012-11-27
KR101173452B1 (ko) 2012-08-13

Similar Documents

Publication Publication Date Title
CN102237359B (zh) 半导体器件
KR102033579B1 (ko) 나노 와이어 채널 구조의 반도체 소자 및 그 제조 방법
CN101740568B (zh) 集成电路
JP5086797B2 (ja) 半導体装置
KR101674398B1 (ko) 반도체 소자 및 그 제조 방법
JP2007536740A (ja) 半導体構成のための電気的接続を形成する方法
US7638396B2 (en) Methods for fabricating a semiconductor device
JP2008103579A (ja) 半導体装置及びその製造方法
US20160020206A1 (en) Semiconductor device including a vertical gate-all-around transistor and a planar transistor
JP2007235037A (ja) 半導体装置の製造方法及び半導体記憶装置
JP4471815B2 (ja) 半導体装置およびその製造方法
JP5477291B2 (ja) 半導体装置
JP2008085101A (ja) 半導体装置
US6709936B1 (en) Narrow high performance MOSFET device design
JP2009170494A (ja) 半導体装置
US20160027778A1 (en) Semiconductor device
KR20030004125A (ko) 반도체 기억 장치 및 그 제조 방법
JP4309078B2 (ja) 半導体装置及びその製造方法
JP4417445B2 (ja) 半導体装置及びその製造方法
WO2016060013A1 (ja) 半導体集積回路装置の製造方法、および半導体集積回路装置
US20220165743A1 (en) Method of manufacturing semiconductor device
JP2006179635A (ja) Ｃｍｏｓ半導体装置
JP2007012779A (ja) 半導体装置およびその製造方法
JP2007335463A (ja) 静電気放電保護素子および半導体装置
JP4015086B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: UNISANTIS ELECTRONICS SINGAPORE PTE. LTD.

Free format text: FORMER OWNER: UNISANTIS ELECTRONICS JAPAN LIMITED

Effective date: 20111121

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20111121

Address after: Peninsular Plaza, Singapore

Applicant after: Unisantis Electronics Singapore Pte. Ltd.

Address before: Tokyo, Japan

Applicant before: Unisantis Electronics Singapore Pte. Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130605

CF01 Termination of patent right due to non-payment of annual fee