CN102149855B - 电铸方法 - Google Patents

电铸方法 Download PDF

Info

Publication number
CN102149855B
CN102149855B CN2009801354373A CN200980135437A CN102149855B CN 102149855 B CN102149855 B CN 102149855B CN 2009801354373 A CN2009801354373 A CN 2009801354373A CN 200980135437 A CN200980135437 A CN 200980135437A CN 102149855 B CN102149855 B CN 102149855B
Authority
CN
China
Prior art keywords
recess
conductive substrate
pattern master
insulation layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801354373A
Other languages
English (en)
Other versions
CN102149855A (zh
Inventor
关寿昌
畑村章彦
吉田仁
山下利夫
三浦康弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Publication of CN102149855A publication Critical patent/CN102149855A/zh
Application granted granted Critical
Publication of CN102149855B publication Critical patent/CN102149855B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • C25D5/022Electroplating of selected surface areas using masking means
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/0033D structures, e.g. superposed patterned layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/10Moulds; Masks; Masterforms
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/20Separation of the formed objects from the electrodes with no destruction of said electrodes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

一种电铸方法,在重叠于导电性基材(13)的上表面而形成的绝缘层(14)上开设型腔(15)而制作母模型(11)。将该母模型(11)配置在电解槽内并施加电压,在型腔(15)的底面电解淀积金属,在型腔(15)内电铸金属铸件(12)。在该电解淀积工序中,将型腔(15)的宽度设为W、型腔(15)的上表面开口与金属层(18)的上表面之间的顶端空间的垂直高度设为H时,残留在金属层(18)之上的顶端空间的高度H,若为W≥300μm,则满足H≥W/2.85;若为200μm≤W<300μm,则满足H≥W/3.75;若为100μm≤W<200μm,则满足H≥W/4;若为W<100μm,则满足H≥W/10,使金属层(18)停止成长。

Description

电铸方法
技术领域
本发明涉及用于将金属制品成型的电铸方法。
背景技术
作为制造用机械加工难以制作的微细金属制品的方法,公知有电铸技术(电铸法)。这是对母模型电镀膜厚金属并通过使该电镀厚膜(金属铸件)从母模型剥离而使金属铸件成型的带厚度的电镀工艺,通常将超过20μm厚度的电镀称为电铸。
例如,在专利文献1公开的方法中,在金属制的母模型的表面涂敷光致抗蚀剂,将其构图而形成具有希望的图案的开口的抗蚀膜,接着,在抗蚀膜的开口内即母模型的表面中未被抗蚀膜覆盖的表面电解淀积金属,将金属层(厚膜电镀)成型。之后,从母模型剥离金属层,得到希望形状的微细的金属铸件。
然而,在母模型的表面电解淀积金属的工序中,被抗蚀膜阻断的电流的一部流入抗蚀膜附近的电解淀积部分,使电解淀积量部分地增加,结果是,具有金属层的厚度不均一的不良现象。特别是,金属层的表面(在母模型电解淀积的面的相反侧的面)中与抗蚀膜相接的边缘部分,金属层隆起而使金属层的厚度局部增加。
因此,在专利文献1公开的方法中,比抗蚀膜的厚度稍厚而形成金属层,通过研磨金属层的表面使其平滑,使金属层的厚度均一。
如上所述,在现有的电铸方法中,不能控制金属层的表面(在母模型电解淀积的面的相反侧的面)的形状,对金属铸件可成型的形状有着较大制约。另外,为了修整金属铸件的形状,必须在成形后进行研磨处理等,制造效率低,相应地,制造成本增加。
专利文献1:(日本)特开平8-225983号公报(段落0002、图7)
发明内容
本发明是鉴于上述的问题点而作出的,其目的在于提供一种能控制在母模型电解淀积的面的相反侧的金属层表面的形状的电铸方法。
为了解决该课题,本发明第一方面的电铸方法具有:母模型形成工序,在导电性基材的上表面重叠而形成绝缘层,在所述绝缘层设有凹部,并且使所述导电性基材在所述凹部的底面的至少一部分露出而形成母模型;电解淀积工序,将所述母模型配置在电解槽内并施加电压,在所述凹部内的所述导电性基材的露出面电解淀积金属,其特征在于,在所述电解淀积工序中,所述凹部的宽度为300μm以上的情况下,以留有高度为所述凹部的宽度的1/2.85倍以上的空间的方式使金属层在所述凹部内成长。
另外,本发明第二方面的电铸方法具有:母模型形成工序,在导电性基材的上表面重叠而形成绝缘层,在所述绝缘层设有凹部,并且使所述导电性基材在所述凹部的底面的至少一部分露出而形成母模型;电解淀积工序,将所述母模型配置在电解槽内并施加电压,在所述凹部内的所述导电性基材的露出面电解淀积金属,其特征在于,在所述电解淀积工序中,所述凹部的宽度为200μm以上且不足300μm的情况下,以留有高度为所述凹部的宽度的1/3.75倍以上的空间的方式使金属层在所述凹部内成长。
另外,本发明第三方面的电铸方法具有:母模型形成工序,在导电性基材的上表面重叠而形成绝缘层,在所述绝缘层设有凹部,并且使所述导电性基材在所述凹部的底面的至少一部分露出而形成母模型;电解淀积工序,将所述母模型配置在电解槽内并施加电压,在所述凹部内的所述导电性基材的露出面电解淀积金属,其特征在于,在所述电解淀积工序中,所述凹部的宽度为100μm以上且不足200μm的情况下,以留有高度为所述凹部的宽度的1/4倍以上的空间的方式使金属层在所述凹部内成长。
另外,本发明第四方面的电铸方法具有:母模型形成工序,在导电性基材的上表面重叠而形成绝缘层,在所述绝缘层设有凹部,并且使所述导电性基材在所述凹部的底面的至少一部分露出而形成母模型;电解淀积工序,将所述母模型配置在电解槽内并施加电压,在所述凹部内的所述导电性基材的露出面电解淀积金属,其特征在于,在所述电解淀积工序中,所述凹部的宽度不足100μm的情况下,以留有高度为所述凹部的宽度的1/10倍以上的空间的方式使金属层在所述凹部内成长。
在此,所述导电性基材为通过电铸使金属层析出用的基材。导电性基材表面既可以是平坦的形状,也可以在表面具有凸凹或台阶。为了作为电铸时的电极使用,导电性基材必须具有导电性,但不限于导电性基材的整体由导电材料形成的情况。可以在由不导电材料形成的芯材的整个表面或其表面的一部分设有由导电材料构成的导电性膜部。另外,也可以在由导电材料构成的芯材的表面的一部分设有由绝缘材料构成的绝缘性膜部。
所述绝缘层为电铸时对导电性基材的表面进行电绝缘且抑制金属的电解淀积的层,通常使用抗蚀剂。另外,母模型由导电性基材和绝缘层构成,是形成有成型用的一个或多个凹部的主电极。电解淀积为在配置于电解槽内的一电极(母模型)上析出与累计通电量成比例的金属堆积物。
凹部为在导电性基材的上表面由绝缘层形成的型腔,具有制作的金属铸件的翻转形状。凹部的宽度为在预确定宽度的位置且在凹部的宽度最窄的方向的截面中、由使金属层的成长最终停止的高度测得的开口宽度。在凹部内残留的空间的高度为从在凹部内析出的金属层的最上端至绝缘层的上表面(凹部的上表面开口)之间的空间的垂直距离。但是,绝缘层的高度不均一的情况下,将从金属层的最上端至绝缘层的高度最低位置的绝缘层的上表面的垂直距离称为在凹部剩余的空间的高度。
在本发明的第一至第四方面的电铸方法中,不在凹部的内部空间整体电铸金属,而以在金属层的上部留有规定的空间的方式使金属层的成长停止,由此,凹部的上表面开口的边缘的绝缘层将从不正对对置电极的凹部的部分斜向流入已电解淀积的金属层的电流截断,所以电解淀积的金属的厚度均匀。因此,电铸的金属层以距母模型的未形成绝缘层的部分的距离一定而成长。
另外,本发明的第一至第四方面的电铸方法中,根据凹部的宽度来确定在金属层的上部应该剩余的空间的最小值(即,相对于绝缘层的某厚度的金属层的厚度的最大值),所以以由凹部的宽度和要成型的金属铸件的厚度决定的必要最小量的绝缘层厚度(即节省部件材料),可以高效地成型金属铸件。
本发明的第一至第四方面的电铸方法的一方式中,也可以在所述母模型形成工序中,在所述凹部的底面的周缘部的至少一部分形成所述绝缘层。金属层以距母模型的未形成绝缘层的部分的距离一定的方式成长,所以根据该方式,能够以在底面的外周部的绝缘层的上部形成曲面的方式形成金属层。例如,由此可以对金属铸件的母模型的相反侧的边缘进行倒角。
本发明的第一至第四方面的电铸方法的另一方式中,也可以在与所述凹部的底面重叠的区域,在所述导电性基材的上表面形成凹部。根据该方式,利用导电性基材的凹部,可以使凹部的底面形状为各种形状,所以可以成型各种形状的金属铸件。
本发明的第一至第四方面的电铸方法的又一方式中,在所述凹部的底面露出的所述导电性基材的表面也可以是以相对于与电压施加方向垂直的面的倾斜角度为60°以下的面为主而构成的集合。在该方式中,母模型的未形成有绝缘层的面自和对置电极之间的电压施加方向垂直的面不比60°更大地倾斜,可以防止该倾斜的面将来自对置电极的电流倾斜地引入并使金属层不均一地成长。但是,即使是具有自与电压施加方向垂直的面比60°更大地倾斜角度的面,与凹部的底面整体的面积相比,只要为小的面积,则在金属层难以产生不均一。
本发明的第一至第四方面的电铸方法的再一方式中,也可以在所述母模型形成工序,在所述凹部的侧壁面形成将所述凹部的开口面积扩大的台阶部。根据该方式,能够使金属铸件的一部分向与电压施加方向不同的方向突出。
本发明的第一至第四方面的电铸方法的其他方式中,也可以在所述电解淀积工序中,在所述电解槽内流动的电流的累计通电量达到规定值时,停止所述电压。电解淀积的金属的总量与供给的电流的累计通电量成比例,所以即使不直接测定,也可以控制成长的金属层的厚度。
另外,用于解决本发明的所述课题的方式具有适当地组合上述说明的构成要素的特征,本发明可以将上述构成要素组合而实现多种变化。
根据本发明,因在金属层之上留有与凹部的宽度对应的高度的空间,停止金属层的成长,所以电流从侧方流入金属层,成型的金属层的成长方向的厚度变得均一,不需要对母模型的相反侧的表面进行精加工。
附图说明
图1是表示本发明实施方式1的电铸方法所使用的母模型的剖面图;
图2(a)~(j)是表示通过实施方式1的电铸法使金属铸件成型的工序的概略剖面图;
图3是表示在电解槽内配置的母模型的剖面图;
图4(a)是表示施加在电解槽的电极间的电压的变化的图,图4(b)是表示在电解槽内流动的电流的变化的图;
图5(a)是表示为了确定型腔的宽度与顶端空间的高度的关系而使用的样品的形状的平面图,图5(b)是放大表示图5(a)的A部截面的图;
图6是表示使在金属层之上剩余的顶端空间的高度H变化,使金属在型腔内电解淀积而制作各种样品,调查顶端空间的高度H与样品的细线部的厚度不均的关系的结果的图;
图7是横轴取型腔宽度W,纵轴取H/W之比表示细线部的厚度不均为1.01时的条件的图;
图8是表示使金属层之上剩余的顶端空间的高度H变化,在型腔内使金属电解淀积来制作各种样品,调查顶端空间的高度H与样品的细线部的厚度不均的关系的结果的图;
图9是表示比较例的剖面图;
图10(a)~(d)是说明使用有电解淀积抗蚀剂的绝缘覆膜的形成方法的图;
图11是使用比较例的母模型制作的金属铸件的平面图;
图12是表示使用喷涂器及光刻技术在导电性基材之上形成的绝缘层的截面的图;
图13(a)是表示本发明实施方式2的母模型的剖面图,图13(b)是表示实施方式2的另一母模型的剖面图;
图14是表示实施方式2的又一母模型的剖面图;
图15是表示本发明实施方式3的母模型和沿金属铸件的长度方向的截面的剖面图;
图16是表示改变倾斜面部的倾斜角度θ,测定金属层的厚度不均的结果的图;
图17是表示在导电性基材的上表面设有具有倾斜角度为60°以上的倾斜面的凹部的情况下金属层成长的状态的图;
图18是用于说明在导电性基材的凹部的一部分,即使倾斜角度为60°以上,也几乎对金属层的成长不产生影响的剖面图;
图19是表示实施方式3的不同例子的剖面图;
图20是表示根据本发明形成的电子零件用的触点部件的形状的立体图;
图21是表示本发明实施方式4的母模型的型腔和金属层的成长过程的图;
图22是表示实施方式4的另一例子的剖面图;
图23(a)、(b)分别是表示本发明的不同实施方式的母模型的剖面图;
图24(a)~(d)分别是表示本发明的不同实施方式的母模型的剖面图;
图25(a)~(d)分别是表示本发明的不同实施方式的母模型的剖面图;
图26(a)~(d)分别是表示本发明的不同实施方式的母模型的剖面图;
图27(a)、(b)分别是表示本发明的不同实施方式的母模型的剖面图;
图28(a)、(b)分别是表示本发明的不同实施方式的母模型的剖面图。
标记说明
11、31、41、51、61、71~88:母模型
12:金属铸件
13:导电性基材
14、14a:绝缘层
15:型腔
18:金属层
19:电解槽
21:对置电极
32:凹部
42a、42b、42c:平面部
43a、43b:倾斜面部
52:台阶部
具体实施方式
以下,参照附图说明本发明的优选实施方式。
(第一实施方式)
图1是用于说明本发明实施方式1的电铸方法(以下,称为电铸法)的剖面图,表示母模型11和使用该母模型11进行电铸的金属铸件12。
在实施方式1中使用的母模型11在导电性基材13的平坦的上表面层叠有厚膜的绝缘层14,在绝缘层14上形成有成为金属铸件12的翻转模型的形状的型腔15(凹部)。在型腔15的底面不残留绝缘层14,在型腔15的整个底面使导电性基材13的上表面露出。利用电铸法在母模型11的型腔15内使金属铸件12成形。另外,图1是与型腔15的长度方向(longitudinaldirection)正交的方向(宽度方向:transverse direction)的截面。
接着,说明使用如上所述的母模型11制作金属铸件12的工序。图2是表示利用电铸法使金属铸件12成型的工序,图2(a)~(f)表示用于形成母模型11的工序(母模型形成工序),图2(g)及(h)表示在型腔15内使金属电解淀积来制作金属铸件12的工序(电解淀积工序),图2(i)及(j)表示将金属铸件12从母模型11剥离的工序(剥离工序)。另外,实际上在母模型11形成有多个型腔15,一次制作多个金属铸件12,为了方便,对制作一个金属铸件12的情况进行说明。
图2(a)是上表面平坦的金属制的导电性基材13,至少在上表面实施用于使电解淀积的金属铸件12容易剥离的处理。在母模型形成工序中,首先,如图2(b)所示,在导电性基材13的上表面利用喷涂器及旋涂器涂敷阴型光致抗蚀剂16而形成均一厚度的厚膜。接着,如图2(c),预烘焙光致抗蚀剂16后,如图2(d)所示,用掩模17覆盖形成型腔15的区域,对光致抗蚀剂16进行曝光。由于光致抗蚀剂16被曝光的区域不溶化,所以显像时不溶解,只有被掩模17覆盖的区域通过显像而溶解去除,如图2(e)所示,在光致抗蚀剂16上形成型腔15。最后,通过后烘焙光致抗蚀剂16,由光致抗蚀剂16在导电性基材13的上表面形成规定厚度的绝缘层14。图2(f)表示这样得到的母模型11。
另外,在图1及图2中绝缘层14仅覆盖导电性基材13的上表面,但实际上,在型腔15的内部以外不电解淀积金属而用绝缘层覆盖导电性基材13的下表面及侧面等。
在电解淀积工序中,如图3所示,将母模型11配置在电解槽19内,利用直流电源20在母模型11与对置电极21之间施加电压,使电解液α中流有电流。开始通电时,电解液α中的金属离子电解淀积在导电性基材13的表面,金属层18析出。另一方面,由于绝缘层14截断电流,所以即使在母模型11与对置电极21之间施加电压,在绝缘层14上也不会直接电解淀积金属。因此,如图2(g)所示,在型腔15的内部金属层18从其底面向电压施加方向成长。
这时,电解淀积的金属层18(金属铸件12)的厚度由电流的累计通电量(即,通电电流的时间累计量,相当于图4(b)的画斜线的区域的面积)控制。因为每单位时间析出的金属量与电流值成比例,所以金属层18的体积由电流的累计通电量决定,金属层18的厚度由电流的累计通电量可知。
例如,直流电源20的电压如图4(a)所示,随着从通电开始经过的时间而逐渐且阶梯地增加时,则在对置电极21与母模型11之间流动的电流如图4(b)所示,也随着从通电开始经过的时间而逐渐且阶梯地增加。而且,通过监视通电电流的累计通电量,检测出金属层18达到目标厚度,断开直流电源20而停止通电。其结果,如图2(h)所示,由希望厚度的金属层18在型腔15内使金属铸件12成型。
另外,在型腔15内使金属层18(金属铸件12)成长的电解淀积工序中,型腔15的宽度为300μm以上的情况下,以留有高度为型腔15的宽度的1/2.85倍以上的空间(以下,称为顶端空间)的方式使金属层18成长。另外,在型腔15的宽度为200μm以上且不足300μm的情况下,以留有高度为型腔15的宽度的1/3.75倍以上的顶端空间的方式使金属层18成长。另外,型腔15的宽度为100μm以上且不足200μm的情况下,以留有高度为型腔15的宽度的1/4倍以上的顶端空间的方式使金属层18成长。另外,型腔15的宽度不足100μm的情况下,以留有高度为所述凹部的宽度的1/10倍以上的顶端空间的方式使金属层18成长。即,在本发明中,设型腔15的宽度为W、设型腔15的上表面开口(即,绝缘层14的上表面)与金属层18的上表面之间的顶端空间的垂直高度为H时,以在金属层18之上剩余的顶端空间的高度H满足:
若W≥300μm,则H≥W/2.85
若200μm≤W<300μm,则H≥W/3.75
若100μm≤W<200μm,则H≥W/4
若W<100μm,则H≥W/10的方式,使金属层18的成长停止。
将金属铸件12成型后,如图2(i)所示,利用蚀刻法等使绝缘层14剥离,另外,如图2(j)所示,得到将金属铸件12从导电性基材13剥离并讲母模型11的形状翻转复制的金属铸件12。
本发明的电铸方法中,如上所述在导电性基材13的上表面重叠而形成厚膜的绝缘层14,通过使绝缘层14开口,在母模型11内形成型腔15,所以可以使用光刻技术等,精密地制作微细的型腔15,因此,利用电铸法,可以制作微细且精密的金属铸件12。
(关于顶端空间)
另外,在本发明的电铸方法中,如上所述,由于在型腔15的上部剩余规定高度的顶端空间而使金属层18的成长停止,所以可以确保处于金属层18的上表面与型腔15的上表面开口之间的距离H,流入型腔15内并析出的金属离子中、在型腔15的上表面开口周缘部向型腔15内倾斜流入的金属离子被型腔15的上表面开口的边缘的绝缘层14截断,在金属层18的整个上表面流过均一的电流,使金属层18均一地成长。因此,使金属层18成长而成的金属铸件12与导电性基材13的相反侧的对置电极相对的面具有距导电性基材13的上表面一定的距离,成为仿照型腔15的形状。
以下,说明使金属铸件12成型时,将在金属铸件12之上剩余的顶端空间的高度H确定为
若W≥300μm,则H≥W/2.85
若200μm≤W<300μm,则H≥W/3.75
若100μm≤W<200μm,则H≥W/4
若W<100μm,则H≥W/10的依据(以下,将这些条件称为成长停止条件)。
另外,金属铸件12可以是形成圆形板状及矩形板状等板状,还可以形成在一方向上伸长的形状(例如,参照图20),特别是根据本发明制作的金属铸件12的形状没有限定。因此,制作板状的金属铸件12的情况下,只要在截面的最窄方向上的截面中满足上述成长停止条件即可。特别是,在形成于一方向上伸长的形状的金属铸件12中,只要以在宽度方向(短方向:transverse direction)的截面中满足上述成长停止条件而管理电解淀积工序即可。以下,举例说明制作形成在一方向上伸长的形状的金属铸件12的情况。
图5(a)是表示为了确定型腔15的宽度W与顶端空间的高度H的关系而使用的样品22的形状的平面图。另外,图5(b)是图5(a)的A部的剖面图。该样品22在形成带状的窄带部23a、23b、23c间每隔一定间距排列细线部24(长度4.5mm),其厚度为20μm~300μm。该细线部24如图20所示的成形件,在一方向上伸长且具有三维形状。样品22使用具有形成样品22的翻转形状的型腔15的母模型11,在该型腔15内使金属电解淀积。而且,制作使型腔15的宽度W(宽度方向的宽度)及顶端空间的高度H、绝缘层14的宽度L等变化的样品,为了分析而讲图5(a)中用虚线表示的区域切开,调查该细线部24的厚度均一程度。
根据测定的结果可知,若使顶端空间的高度H与型腔15的宽度W相等或形成比型腔15的宽度W大的高度(H/W≥1),则与型腔15的宽度W(即,细线部24的宽度)无关,在细线部24都不产生厚度不均。另外,型腔15的宽度W越小,细线部24的厚度不均越小(该状态由图6可知)。
图6表示使在金属层18上剩余的顶端空间的高度H变化,在型腔15内使金属电解淀积,制作各种样品22,通过实测调查顶端空间的高度H与细线部24的厚度不均的关系的结果。作为母模型11,使用型腔宽度W为100μm、200μm、300μm、400μm的模型。细线部24(金属铸件)的厚度不均是指,讲沿细线部24的宽度方向最薄的部位的厚度设为T1、讲最厚部位的厚度设为T2时,由T2/T1表示的情况。
根据近年的零件的精密化,希望电铸产生的金属成形件的厚度不均为1%以下。因此,在图6中确定用于使细线部24的厚度不均为1.01以下的条件时,型腔宽度W为400μm的情况下,需要使顶端空间的高度H为140μm以上,在型腔宽度W为300μm的情况下,需要使顶端空间的高度H为80μm以上,型腔宽度W为200μm的情况下,需要使顶端空间的高度H为50μm以上,型腔宽度W为100μm的情况下,需要使顶端空间的高度H为10μm以上。
在细线部24的厚度不均和顶端空间高度H与型腔宽度W之比H/W之间相关联,所以基于图6,图7为横轴取型腔宽度W,纵轴取H/W之比来表示厚度不均为1.01时的条件。
根据图6或图7,为了将厚度不均一抑制在1.01以下,在型腔宽度W为300μm以上的情况下,需要使顶端空间高度H与型腔宽度W之比为H/W≥140/400=1/2.85。另外,型腔宽度W为200μm以上且不足300μm的情况下,需要使顶端空间高度H与型腔宽度W之比设定为H/W≥80/300=1/3.75。另外,在型腔宽度W为100μm以上且不足200μm的情况下,需要使顶端空间高度H与型腔宽度W之比设定为H/W≥50/200=1/4。另外,在型腔宽度W为不足100μm的情况下,需要将顶端空间高度H与型腔宽度W之比设定为H/W≥10/100=1/10。
图8表示使金属层18之上剩余的顶端空间的高度H变化,在型腔15内使金属电解淀积,制作各种样品22,通过实测调查顶端空间的高度H与细线部24的厚度不均一的关系的结果。母模型11使用型腔宽度W为300μm的母模型,使绝缘层14的宽度L变化为100μm、200μm、300μm。
根据该测定结果可知,绝缘层宽度L比型腔宽度W的1/3倍窄时,细线部24的厚度不均减小。另外,根据理论计算,绝缘层宽度L为零时,不产生细线部24的厚度不均。
另外,绝缘层宽度L与型腔宽度W之比L/W为2/3以上的情况下,只要顶端空间高度H满足上述条件,则细线部24的厚度不均和型腔宽度W为300μm的情况几乎没变化。即,与型腔宽度W为300μm的情况一样,只要比H/W≥1,细线部24不产生厚度不均,型腔宽度W越小,细线部24的厚度不均越小。另外,
若W≥300μm时,H/W≥1/2.85
200μm≤W<300μm时,H/W≥1/3.75
100μm≤W<200μm时H/W≥1/4
W<100μm时,H/W≥1/10,则可以使细线部24的厚度不均减小到1%左右。特别是,绝缘层宽度L即使极端地增大,只要顶端空间高度H与型腔宽度W之比H/W为1/2.85以上,则可以减小细线部24的厚度不均。
(关于绝缘层的形成方法)
在本发明中,以在导电性基材13的上表面重叠的方式形成绝缘层14,因此,利用喷涂器及旋涂器(更优选喷涂器),可以使绝缘层14形成为均一的厚度,另外,由于可以形成尖细形状的型腔15,所以可以制作尖细形状的金属铸件12。特别是,利用喷涂器,如后述的实施方式,在导电性基材13的上表面具有凹凸的情况下,也可以以均一厚度形成度绝缘层14。将该点与比较例对比并进行说明。
图9是表示比较例的剖面图。该比较例的母模型101在金属制的导电性基材103上直接形成型腔105,除了型腔105的底面,在导电性基材103的表面形成绝缘覆膜104。而且,将该母模型101设置在电解槽内,在型腔105的底面使金属离子电解淀积,使金属铸件12成长。
在使用这种母模型101的情况下,利用电解淀积抗蚀剂在导电性基材103的表面形成绝缘覆膜104。图10(a)~(d)是说明使用电解淀积抗蚀剂的绝缘覆膜104的形成方法。在形成绝缘覆膜104的工序中,如图10(a)所示,形成型腔105的导电性基材103与对置电极106对置,配置于电解槽107的电解淀积抗蚀液β中。直流电源109通电时,水被电解,在对置电极106上吸附氢离子108a(H+),在导电性基材103的表面吸附氧离子108b(O2-)。另外,如图10(b)所示,电解淀积抗蚀液β中的成分即感光剂110(树脂)与导电性基材103的表面的氧离子反应,在导电性基材103的表面固化。这样,导电性基材103的表面由形成粒状的感光剂110的固化物覆盖。该导电性基材103从电解槽107取出后,如图10(c)所示,预烘烤。在80℃~100℃左右的温度预烘焙时,感光剂110的溶剂挥发的同时,感光剂110流动,充填感光剂110的孔等缺陷部分。接着,如图10(d)所示,在120℃~140℃左右的温度后烘焙,促进感光剂110的热聚合反应时,感光剂110再次流动而成为平滑的覆膜,在导电性基材103的表面烧制固定感光剂110而形成绝缘覆膜104。而且,在型腔105的底面除去绝缘覆膜104使导电性基材103露出,形成母模型101。
但是,这样利用电解淀积抗蚀剂形成绝缘覆膜104的情况下,后烘烤后的感光剂110流动的结果,如图10(d)所示,在导电性基材103的外缘部分(角部分)导电性基材103变薄,在型腔105内的内缘部分(内拐角部分)导电性基材103易变厚。其结果,与由导电性基材103形成的型腔105(绝缘覆膜形成前的型腔)相比,在由绝缘覆膜104覆盖的型腔中,在宽度方向的截面,内缘部分及外缘部分易带圆,难以得到尖细形状的金属铸件12。
图11是拍摄使用如上所述制作的母模型101制作的金属铸件12的显微镜照片的平面图,并放大表示其一部分。如图10中说明,利用电解淀积抗蚀法,在宽度方向的截面中,内缘部分和外缘部分形成圆弧,实际上三维形状的型腔105的角(边)为圆弧,在平面观察时,型腔105的内缘部分也形成圆弧。因此,在该型腔105内成型的金属铸件12也如图11,平面看角形成圆弧。由图11可知,使用该母模型101制作金属铸件12的情况下,型腔105的内缘部分及外缘部分因绝缘覆膜104而形成圆弧,所以在导电性基材103上即使形成有尖细形状的型腔105,也难以使金属铸件12反转成尖细的形状,特别是使角及拐角形成圆弧。
对此,在形成于导电性基材13之上的绝缘层14上将型腔15开口的方法中,由于在导电性基材13的表面使用喷涂器及旋涂器涂敷抗蚀剂,利用光刻技术使型腔15开口,所以可以精密且尖细地形成型腔15。图12是表示使用喷涂器及光刻技术在导电性基材13之上形成的绝缘层14的截面照片的图。另外,在图12的样品中切割母模型11时,为了防止绝缘层14的形状不完整,用树脂111固定绝缘层14的上表面和型腔15内部。
在本发明的母模型11中,因可以形成图12所示的尖细形状的型腔15,所以通过在该型腔15内使金属铸件12成型,可以制作尖细形状的金属铸件12。
(关于绝缘层的厚度)
另外,在本发明的电铸方法中,根据型腔15的宽度,确定在金属层18的上部剩余的顶端空间的最小高度(即,金属层相对于绝缘层的某厚度的厚度的最大值),所以能够以由凹部的宽度和要成型的金属铸件的厚度决定的必要最小量的绝缘层厚度(即节省部件材料),高效地使金属铸件成型。
另外,若可以减薄绝缘膜14的厚度,在在光刻工序中易使绝缘层14的边缘形状高精度化,因此,金属铸件12的电铸精度也随之增高。另外,若可以减薄绝缘层14的厚度,则光致抗蚀剂的成膜时间及剥离时间缩短,金属铸件12的生产效率提高。其结果,可以实现金属铸件12的高品质化和低成本化。
(本发明的第二实施方式)
图13(a)是表示本发明第二实施方式的母模型31的剖面图。在该母模型31中,在型腔15内在导电性基材13的上表面形成希望形状的凹部32,该凹部32构成型腔15的一部分。因此,通过在该型腔15内使金属电解淀积,可以使精度更高的形状的金属铸件12成型。
另外,在图13(a)所示的实施方式中,在型腔15的底面的一部分形成凹部32,但如图13(b)所示的另一实施方式,也可以在型腔15的整个底面形成凹部32。
另外,在图14所示的另一其它实施方式中,在比型腔15的底面更宽的范围内,在导电性基材13的上表面形成凹部32,利用绝缘层14填补凹部32的一部分。
另外,如图13(a)、(b)、图14,金属铸件12的上表面不平坦的情况下,顶端空间高度H为从金属铸件12的最高位置测定的距离。另外,如图13(a)、(b),绝缘层14的高度不均一的情况下,顶端空间高度H为测量至绝缘层14最低部位的上表面的高度的距离。因此,如图13(a)、(b)的情况下,顶端空间高度H为从金属铸件12的最高位置至绝缘层14的最低部位的上表面的垂直距离。另外,如图13(a)、(b)、图14,在宽幅方向的截面中,导电性基材13的上表面(凹部32)由倾斜面形成的情况下,厚度不均由在该倾斜面垂直的法线方向的厚度进行评价。
(本发明的第三实施方式)
图15是沿本发明第三实施方式的母模型41和金属铸件12的长度方向(longitudinal direction)的剖面图。在本实施方式中,关于型腔15的底面形状,以长度方向为例进行说明,这在宽度方向的底面也一样,长度及宽度两方均倾斜的情况也成立。但是,无论是哪种情况,始终是宽度方向在实施方式1说明的范围内进行电解淀积。在本实施方式中,宽度方向的截面中,以实施方式1中说明的条件进行电解淀积,另外,在长度方向,也根据在实施方式1中说明的条件进行电铸,由此如实施方式1,由上段的平面部42a和下段的平面部42c进行比较的情况下,不包含1%以内的厚度不均在内,至少能够以相当高的精度减小厚度不均。形成于该母模型41的型腔15其底面的深度不同,分别由与对置电极正对的(与电压施加方向垂直)的三个平面部42a、42b、42c和连接各平面部42a、42b、42c并相对于电压施加方向垂直的面倾斜的倾斜面部43a、43b组成。
在此,顶端空间的高度H为在型腔15最浅的部分剩余的空间的高度。如该图15所示,在型腔15的长度方向,与顶端空间的高度H相比,即使型腔15的长度长,顶端空间的高度H相对于型腔15的宽度(纸面的进深方向的长度=凹部的宽度)W只要满足前述的任一条件,就可以减小金属铸件12的厚度不均。
另外,对于具有倾斜面部43a、43b的底面,金属层18在平面部42a、42b、42c及倾斜面部43a、43b上以各自厚度相等(距底面的距离一定)的方式层叠并电解淀积。在平面部42a和倾斜面部43a形成的角部、及平面部42b和倾斜面部43b形成的角部,金属层18也以其厚度大致相等(距型腔15的底面的距离一定)的方式层叠并电解淀积。图15所示的箭头是表示金属层18的成长方向的向量。
另外,图15表示长度方向的截面,暂且假定为宽度方向的截面的情况下,当算出厚度不均时,不考虑倾斜面部的金属层18的厚度,测定底面水平的各面的金属层18的厚度,最厚部位的厚度T2相对于最薄部位的厚度T1的比T2/T1为厚度不均。即,在宽度方向的截面中,如实施方式1在型腔15的底面为水平面的情况及如实施方式2在型腔15的底面为倾斜面的情况下,评价水平面或倾斜面的法线方向的厚度,但在水平面和倾斜面混杂的情况下,只评价水平面的厚度。
图16表示改变倾斜面部43a、43b的倾斜角度θ(和与电压施加方向垂直的面之间形成的角度),测定金属层18的厚度不均的结果。如图所示,倾斜面部43a、43b的倾斜角度θ只要在60°以下,金属层18的厚度不均为1%以下,完全没问题。然而,倾斜面部43a、43b的倾斜角度θ超过60°时,产生金属层18的厚度不均。另外,与中段的平面部42b相比,该金属层18的厚度不均在上段的平面部42a及下段的平面部42c中具有增大的倾向。
因此,在型腔15的底面露出的导电性基材13的凹部32的表面相对于与电压施加方向垂直的面的倾斜角度优选为大致60°以下。图17是表示在导电性基材13的上表面设置具有倾斜角度为60°以上的倾斜面的凹部32的情况下,金属层18成长的状态的图。这样,倾斜角度超过60°时,电流不均,难以控制金属层18的厚度。但是,如图18所示,如凹部32的周缘部分的倾斜角度为60°以上的情况,即使存在倾斜角度为60°以上的区域,只要是一部分就几乎没有影响。另外,如该图18所示,在导电性基材13的上表面存在尖细的回折点部分的情况中,如图18中箭头标记所示,在该回折点部分,金属层18以回折点为中心,以成为均等厚度的方式成长,所以与导电性基材13的回折点部分对应的金属层18的上表面的回折点部分平缓地形成圆弧形状。在图13、图14、图23(b)等图示例中,金属层18的上表面也与导电性基材13的上表面同样地弯曲,但在实际的金属铸件12中弯曲部分进行倒角而形成圆弧形状。
这样,在本发明中,以将倾斜面部43a、43b的倾斜角度θ形成大致60°以下的方式在底面设计深度的变化,由此可以将金属铸件12的图案形成为使厚度保持一定并向电压施加方向弯曲的形状。换句话说,型腔15的底面不必与对置电极正对。
另外,绝缘层14的高度也可以不均一,所以如图19所示,在长度方向的绝缘层14的高度低的部位,比金属层18的上表面的最高位置低也没关系。但是,即使在图19的情况下,在宽度方向的截面观察的绝缘层14相对于金属铸件12,实施方式1的条件成立。
作为实施方式3的一例,图20表示利用本发明形成的电子零件用的触点部件的形状。根据本发明,没必要对这种形状的金属零件进行任何精加工,只利用电铸就可以形成。
(本发明的第四实施方式)
图21表示本发明的实施方式4的母模型51的型腔15和金属层18的成长过程。图21的箭头是表示金属层18成长的方向和成长量的向量。该型腔15通过在型腔15的侧壁面的中部形成台阶部52,在中途扩大型腔15的截面面积,使型腔15的开口面积比底面大。另外,绝缘层14以覆盖型腔15的底面上的周缘部的一部分的方式延伸。用绝缘层14a表示底面的绝缘层14的延伸部分。
使用该型腔15进行电铸时,首先,在型腔15的底面中没有被绝缘层14a覆盖的区域电解淀积金属,形成金属层18。另外,持续施加电压时,金属层18距底面未被绝缘层14a覆盖的部分的距离一定,且以在绝缘层14a之上覆盖重叠的方式成长。
另外,通电流而使金属层18成长时,在台阶部52之上金属层18突出成长。这时,从未被绝缘层14a覆盖的底面观察,金属层18在台阶部52的背阴(陰)的部分以距台阶部52的边缘的距离一定的方式成长。
这样,通过在型腔15设置台阶部52,金属铸件12铸造为向台阶部52的上部突出的形状。另外,通过用绝缘层14a覆盖型腔15的底面的周缘部,在其上部可以形成对金属铸件12倒角的形状。即,通过使用本变形例,在反转复制母模型11的形状的表面可以形成追加有圆弧状倒角的金属部件。
图22是表示在型腔15的底面设有绝缘层14a的另外例子的剖面图。该母模型61中,沿型腔15的底面的两侧部或外周缘,以绝缘层14覆盖底面的一部分的方式延伸而形成底面的绝缘层14a。使用该母模型61的情况下,金属层18以距底面的未被绝缘层14a覆盖的部分的距离一定且在绝缘层14a之上覆盖重叠的方式成长,由此,金属铸件12的上表面外周部弯曲成圆弧状而形成。
另外,如该实施方式,被型腔15的底面的一部分绝缘层14a覆盖而使金属层18上表面的一部分弯曲的情况下,金属层18的厚度不均由导电性基材13露出的区域之上的金属层18的垂直方向的厚度大致均一的区域进行评价。
(其它实施方式)
以下,表示各种形状的母模型71~88。
图23(a)是使用具有上方宽度窄而在两侧面带锥面的绝缘层14的母模型71的图。
图23(b)所示的母模型72为在导电性基材13的上表面具有凹部32,一侧壁面的绝缘层14处于凹部32之外,另一绝缘层14进入凹部32内的母模型。
图24(a)所示的母模型73将绝缘层14形成绝缘层91a、91b的双层构成,在开口宽度窄的绝缘层91a之上重叠有开口宽度宽的绝缘层91b。
图24(b)所示的母模型74是在上方窄的截面锥形的绝缘层91a之上重叠比其开口宽度宽的绝缘层91b而形成双层构成的绝缘层14的母模型。
图24(c)所示的母模型75是在型腔15的底面形成V槽状的凹部32,并且在开口宽度窄的绝缘层91a之上重叠开口宽度宽的绝缘层91b而将绝缘层14形成双层构成的母模型。
图24(d)所示的母模型76是以图23(b)的母模型72为基础,将其绝缘层14形成开口宽度窄的绝缘层91a和开口宽度宽的绝缘层91b的双层构成的母模型。
图25(a)所示的母模型77是使用由导电材料构成的导电性膜部92b覆盖由不导电材料(绝缘材料)构成的芯材92a的表面的导电性基材13的母模型。
图25(b)~(d)所示的母模型78~80也是使用由导电材料构成的导电性膜部92b覆盖由不导电材料(绝缘材料)构成的芯材92a的表面的导电性基材13的母模型,另外,在图25(b)的母模型78中,使用锥形的绝缘层14,在图25(c)、(d)的母模型79、80中使用具有凹部32的导电性基材13。
图26(a)~(d)所示的母模型81~84都使绝缘层14形成绝缘层91a、91b的双层构成,在开口宽度窄的绝缘层91a之上重叠开口宽度宽的绝缘层91b并使用用由导电材料构成的导电性膜部92b覆盖由不导电材料(绝缘材料)构成的芯材92a的表面的导电性基材13的母模型。
图27(a)所示的母模型85是在导电性基材13的上表面形成凹部32,以使绝缘层14进入凹部32的一部分的方式形成,并且在型腔15的底面使绝缘层14a延伸的母模型。另外,图27(b)的母模型86是进而将绝缘层14形成绝缘层91a、91b的双层构成的母模型。另外,图28(a)、(b)的母模型87、88是进而使用由导电材料构成的导电性膜部92b覆盖由不导电材料(绝缘材料)构成的芯材92a的表面的导电性基材13的母模型。
用于本发明的母模型如上所述,可以使用各种形状、构造的母模型,无论是哪一种母模型,顶端空间高度H和型腔宽度W都如下定义。顶端空间高度例如如图23、图24等所示,从制作的金属铸件12的最高位置至型腔15的上表面开口的高度(即,绝缘层14的上表面所在位置的高度的平面)的垂直距离。但是,绝缘层14的上表面的高度不均的情况下,如图13(a)、(b)所示,视为至最低位置的绝缘层14的上表面的垂直距离。另外,型腔宽度W为金属铸件12的上表面所在位置的高度处的型腔15的宽度。

Claims (9)

1.一种电铸方法,其具有:
母模型形成工序,在导电性基材的上表面重叠而形成绝缘层,在所述绝缘层设有凹部,并且使所述导电性基材在所述凹部的底面的至少一部分露出而形成母模型;
电解淀积工序,将所述母模型配置在电解槽内并施加电压,在所述凹部内的所述导电性基材的露出面电解淀积金属,其特征在于,
在所述电解淀积工序中,所述凹部的宽度为300μm以上的情况下,以留有高度为所述凹部的宽度的1/2.85倍以上的空间的方式使金属层在所述凹部内成长。
2.一种电铸方法,其具有:
母模型形成工序,在导电性基材的上表面重叠而形成绝缘层,在所述绝缘层设有凹部,并且使所述导电性基材在所述凹部的底面的至少一部分露出而形成母模型;
电解淀积工序,将所述母模型配置在电解槽内并施加电压,在所述凹部内的所述导电性基材的露出面电解淀积金属,其特征在于,
在所述电解淀积工序中,所述凹部的宽度为200μm以上且不足300μm的情况下,以留有高度为所述凹部的宽度的1/3.75倍以上的空间的方式使金属层在所述凹部内成长。
3.一种电铸方法,其具有:
母模型形成工序,在导电性基材的上表面重叠而形成绝缘层,在所述绝缘层设有凹部,并且使所述导电性基材在所述凹部的底面的至少一部分露出而形成母模型;
电解淀积工序,将所述母模型配置在电解槽内并施加电压,在所述凹部内的所述导电性基材的露出面电解淀积金属,其特征在于,
在所述电解淀积工序中,所述凹部的宽度为100μm以上且不足200μm的情况下,以留有高度为所述凹部的宽度的1/4倍以上的空间的方式使金属层在所述凹部内成长。
4.一种电铸方法,其具有:
母模型形成工序,在导电性基材的上表面重叠而形成绝缘层,在所述绝缘层设有凹部,并且使所述导电性基材在所述凹部的底面的至少一部分露出而形成母模型;
电解淀积工序,将所述母模型配置在电解槽内并施加电压,在所述凹部内的所述导电性基材的露出面电解淀积金属,其特征在于,
在所述电解淀积工序中,所述凹部的宽度不足100μm的情况下,以留有高度为所述凹部的宽度的1/10倍以上的空间的方式使金属层在所述凹部内成长。
5.如权利要求1~4中任一项所述的电铸方法,其特征在于,在所述母模型形成工序中,在所述凹部的底面的周缘部的至少一部分形成所述绝缘层。
6.如权利要求1~4中任一项所述的电铸方法,其特征在于,在与所述凹部的底面重叠的区域,在所述导电性基材的上表面形成有凹部。
7.如权利要求1~4中任一项所述的电铸方法,其特征在于,在所述凹部的底面露出的所述导电性基材的表面是以相对于与电压施加方向垂直的面的倾斜角度为60°以下的面为主而构成的集合。
8.如权利要求1~4中任一项所述的电铸方法,其特征在于,在所述母模型形成工序中,在所述凹部的侧壁面形成有将所述凹部的开口面积扩大的台阶部。
9.如权利要求1~4中任一项所述的电铸方法,其特征在于,在所述电解淀积工序中,在所述电解槽内流动的电流的累计通电量达到规定值时,停止施加所述电压。
CN2009801354373A 2008-09-29 2009-09-11 电铸方法 Active CN102149855B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008251085A JP5470791B2 (ja) 2008-09-29 2008-09-29 電気鋳造方法
JP251085/08 2008-09-29
PCT/JP2009/004522 WO2010035417A1 (ja) 2008-09-29 2009-09-11 電気鋳造方法

Publications (2)

Publication Number Publication Date
CN102149855A CN102149855A (zh) 2011-08-10
CN102149855B true CN102149855B (zh) 2012-10-03

Family

ID=42059431

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801354373A Active CN102149855B (zh) 2008-09-29 2009-09-11 电铸方法

Country Status (7)

Country Link
US (1) US9085828B2 (zh)
EP (1) EP2336393B1 (zh)
JP (1) JP5470791B2 (zh)
KR (1) KR101254888B1 (zh)
CN (1) CN102149855B (zh)
TW (1) TWI428475B (zh)
WO (1) WO2010035417A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170267520A1 (en) * 2010-10-21 2017-09-21 Hewlett-Packard Development Company, L.P. Method of forming a micro-structure
WO2016093355A1 (ja) * 2014-12-12 2016-06-16 シチズンホールディングス株式会社 電鋳部品の製造方法
US10115690B2 (en) * 2015-02-26 2018-10-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing micro pins and isolated conductive micro pin
EP3168057A1 (fr) * 2015-11-11 2017-05-17 Nivarox-FAR S.A. Procede de fabrication d'une piece metallique avec au moins un motif a illusion d'optique
US10213144B2 (en) 2016-01-25 2019-02-26 International Business Machines Corporation Nanopatterned biosensor electrode for enhanced sensor signal and sensitivity
US10376193B2 (en) 2016-07-25 2019-08-13 International Business Machines Corporation Embedded sacrificial layer to enhance biosensor stability and lifetime for nanopatterned electrodes
JP6936955B2 (ja) * 2016-09-30 2021-09-22 日立金属株式会社 金属箔製造用陰極ドラムおよび金属箔の製造方法
US10161898B2 (en) * 2017-01-30 2018-12-25 International Business Machines Corporation Nanopatterned biosensor electrode for enhanced sensor signal and sensitivity
US10548530B2 (en) 2017-03-01 2020-02-04 International Business Machines Corporation Biosensor calibration structure containing different sensing surface area
WO2018208074A1 (ko) * 2017-05-10 2018-11-15 성낙훈 수직성장 전주가공물과 그 제작 방법
CN107447243B (zh) * 2017-06-19 2023-07-14 中南大学 一种用于金属微弧氧化单向表面改性的装置
EP3839626B1 (fr) * 2019-12-18 2023-10-11 Nivarox-FAR S.A. Procede de fabrication d'un composant horloger
KR102558919B1 (ko) 2021-05-28 2023-07-24 주식회사 이랜텍 전주도금을 이용한 캐패시터형 센서 제조방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2831060B2 (ja) * 1989-11-22 1998-12-02 九州日立マクセル株式会社 電鋳製のic用リードフレーム
JP2992645B2 (ja) * 1990-11-19 1999-12-20 九州日立マクセル株式会社 透孔を有する電鋳製品の製造方法
JPH05259359A (ja) * 1992-03-14 1993-10-08 Justy:Kk Icパッケ―ジ用マイクロリ―ドピンのicチップ等への実装装着方法、icパッケ―ジ用マイクロリ―ドピン板の製造方法およびicパッケ―ジ用マイクロリ―ドピン板。
US7073254B2 (en) * 1993-11-16 2006-07-11 Formfactor, Inc. Method for mounting a plurality of spring contact elements
JPH0864145A (ja) * 1994-08-25 1996-03-08 Sumitomo Metal Mining Co Ltd アパチャーグリル
JPH08138941A (ja) * 1994-09-12 1996-05-31 Matsushita Electric Ind Co Ltd 積層型セラミックチップインダクタおよびその製造方法
US5647966A (en) * 1994-10-04 1997-07-15 Matsushita Electric Industrial Co., Ltd. Method for producing a conductive pattern and method for producing a greensheet lamination body including the same
JP3427332B2 (ja) 1995-02-21 2003-07-14 九州日立マクセル株式会社 精密微細パターンを有する電鋳製品の製造方法
US6156487A (en) * 1998-10-23 2000-12-05 Matsushita-Kotobuki Electronics Industries, Ltd. Top surface imaging technique for top pole tip width control in magnetoresistive read/write head processing
JP2001205599A (ja) * 2000-01-27 2001-07-31 Canon Inc マイクロガイド機構、マイクロアクチュエータおよびマイクロセンサ
US6933738B2 (en) * 2001-07-16 2005-08-23 Formfactor, Inc. Fiducial alignment marks on microelectronic spring contacts
US20050133375A1 (en) * 2002-06-28 2005-06-23 Gunter Schmid Method of producing electrodeposited antennas for RF ID tags by means of selectively introduced adhesive
EP2053146B1 (en) * 2006-08-07 2016-08-31 Seiko Instruments Inc. Method for manufacturing electroformed mold, electroformed mold, and method for manufacturing electroformed parts

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2001-205599A 2001.07.31
JP特开平8-138941A 1996.05.31
JP特开平8-64145A 1996.03.08

Also Published As

Publication number Publication date
US20110233063A1 (en) 2011-09-29
EP2336393B1 (en) 2019-02-20
WO2010035417A1 (ja) 2010-04-01
JP2010084158A (ja) 2010-04-15
TW201022479A (en) 2010-06-16
EP2336393A4 (en) 2016-01-27
EP2336393A1 (en) 2011-06-22
KR20110039489A (ko) 2011-04-18
TWI428475B (zh) 2014-03-01
CN102149855A (zh) 2011-08-10
KR101254888B1 (ko) 2013-04-15
US9085828B2 (en) 2015-07-21
JP5470791B2 (ja) 2014-04-16

Similar Documents

Publication Publication Date Title
CN102149855B (zh) 电铸方法
WO2008130079A1 (en) A micro-metal-mold with patterns of grooves, protrusions and through-openings, a processes for fabricating the mold, and micro-metal-sheet product made from the mold
CN110546310B (zh) 金属电沉积用的阴极板及其制造方法
CN103459680A (zh) 模具的制造方法
TW201833389A (zh) 母板、母板的製造方法及遮罩的製造方法
US3726770A (en) Electrodeposition process for producing perforated foils with raised portions at the edges of the holes
KR101889165B1 (ko) 증착용 마스크 제조방법, 이에 의해 제조된 증착용 마스크 및 이를 이용한 유기 발광 소자 제조방법
US20090288954A1 (en) Device suitable for electrochemically processing an object as well as a method for manufacturing such a device, a method for electrochemically processing an object, using such a device, as well as an object formed by using such a method
EP1871925A2 (en) Method for electroforming a studded plate and a copy die, electroforming die for this method, and copy die
KR101001165B1 (ko) 전주가공물의 균일성장 현상을 이용한 초정밀금형를제작하는 방법 및 그 방법에 의하여 제작되어진 초정밀금형
WO2010114358A1 (en) Method for producing an ecm tool and use thereof as a cathode in electrochemical machining of a workpiece
KR101860013B1 (ko) 마스크
KR101861702B1 (ko) 모판, 모판의 제조 방법, 및 마스크의 제조 방법
KR100980217B1 (ko) 전주가공물의 균일성장 현상을 이용한 전주마스타를 제작하는 방법
TWI388698B (zh) 電鑄法
KR100928476B1 (ko) 전주가공물의 균일성장 현상을 이용한 정밀치수의전주가공물을 제작하는 방법과 그 방법에 의한 전주가공물
JP7188218B2 (ja) 金属電着用の陰極板
KR20190005432A (ko) 전주가공에 사용되는 수직성장 마스터와 그 제조방법
RU2102536C1 (ru) Способ изготовления металлических тонкостенных изделий с рельефным профилем и перфорацией
JPS5813353A (ja) 成形型の製造方法
KR20190001713A (ko) 수직성장을 유도하는 전주금형과 그 가공방법
JP2000301727A (ja) インクジェットノズル用のノズル基板の製造方法
KR20190001261A (ko) 수직성장 전주가공물과 그 제작 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant