JPH05259359A - Ｉｃパッケ―ジ用マイクロリ―ドピンのｉｃチップ等への実装装着方法、ｉｃパッケ―ジ用マイクロリ―ドピン板の製造方法およびｉｃパッケ―ジ用マイクロリ―ドピン板。 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 ＩＣチップやセラミックパッケージ基板等に
狭いピッチ間隔でマイクロリードピンを簡単に確実に且
つ安価に装着する方法と、この製造方法を提供する。 【構成】 導電材を用いた電鋳加工法により並列された
多数のピン本体の頭部と尾部にそれぞれ切断可能に一体
成形された上部・下部フレームから成るマイクロリード
ピン基板を形成する工程とメッキ処理工程と、この多数
のピン基板を位置決め固定して、上部フレームを切断除
去したピン頭部及び固定したピン本体に金ロウ材を付着
させ、次に下部フレームを切断する工程から成る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は超高密度化による超多ピ
ン化実装する場合のＩＣパッケ―ジ用マイクロリ―ドピ
ンのＩＣチップ等への実装装着方法、ＩＣパッケ―ジ用
マイクロリ―ドピン板の製造方法およびＩＣパッケ―ジ
用マイクロリ―ドピン板に関する。

【０００２】

【従来の技術】ＩＣパッケ―ジ用マイクロリ―ドピン
は、１ピンごとにマイクロヘッダ―やアップセッタ―、
マイクロ旋盤等の形状加工工作機械でＩＣパッケ―ジ用
マイクロリ―ドピン本体を加工した後、該ＩＣパッケ―
ジ用マイクロリ―ドピン本体の単品を一定量の集合体と
して、バレル方式による無電解メッキでメッキ処理して
いる。

【０００３】

【本発明が解決しようとする課題】この従来技術では、
例えば９．０ミリ角のＩＣチップの場合で、マイクロリ
―ドピンは１ピンごとの取付け溶接加工のために、１ピ
ッチごとのピン間隔を精度良く安定的微小にすることは
不可能であり、１７ピンを縦横マトリックス状に取付け
溶接加工することが限界であり、取付け用基板面への取
付けピン数は、１７×１７＝２８９ピン数が取付け可能
限界ピン総数とされている。ピン間隔でいえば０．５０
８ミリピッチである。ピン数を数千ピンの高密度とする
には、従来技術ではＩＣチップの寸法を大きくするほか
はなく、大きくすればＩＣのＬＳＩ化は容易となるが、
ダウンサイジングの目的を果せなくなってしまう。ま
た、ピンの寸法を小さくした場合、従来技術ではメッキ
処理の場合、単品を一定量に集めてのバレル方式による
無電解メッキで行っているので、メッキ処理するＩＣパ
ッケ―ジ用マイクロリ―ドピン本体が微小で単品のため
メッキが付きにくく剥がれやすいという欠点があつた。
さらに、１ピンごとの取付け加工は取付け加工技術、取
付け加工時間、取付け精度、ともに問題を多発してしま
うので量産化できていないのが現状である。

【０００４】例えば、ＩＣを高機能化させ、ＬＳＩ化し
たス―パ―コンピュ―タ等に使われるＣＰＵ、もしくは
多機能化させたワンチップ型ＩＣを携帯用パソコンに用
いて高機能化しようとしても、入出力用のピン数の絶対
数が不足しているか、またはピン数を多くするためには
ＩＣチップの面積を大きくするか、もしくはチップ数を
多くせねばならず、実用化の大きさに問題が残っている
のが現状である。従来のＩＣパッケ―ジ用マイクロリ―
ドピンは、現状の最も微小寸法では、ピン径０．２ミリ
メートル、取付け頭部径０．３ミリメートル、全長１．
５ミリメートル以上であるが、１ピンごとにマイクロヘ
ッダ―やアップセッタ―、マイクロ旋盤等の従来技術で
成形されているため、取扱いが極めて難しく、ピン単体
が静電気を帯電してピン同志がくっついたり、放電によ
って瞬時に１００ミリメートル以上も飛び離れて紛失し
たりで、実験の領域を出ることができず、ピンの取付け
実装の量産の生産技術は確立できていないといっても過
言ではない。

【０００５】また、このＩＣパッケ―ジ用マイクロリ―
ドピンをＩＣチップにダイレクト実装したり、パッケ―
ジングの取付け溶接加工の際に溶接媒体として、Ａｕ８
０ｗｔ．％、Ｓｎ２０ｗｔ．％の割合の共昌合金による
金ロウ粒が、０．２ミリの球形状で１個ごとに治具を使
って手作業で取付け溶接加工されており、この金ロウと
溶接加工のコストのいずれもコストダウンの決め手を欠
いている。溶接加工について、ピンは静電気帯電、微小
等の要因から自動取付け溶接加工装置を用いることが不
可能なため、１本ごとの単体の状態での手作業による取
付け溶接加工のため、位置ずれによる誤作や金ロウのに
じみによる隣接ピンとの干渉による誤作等が頻発してい
るのが現状である。

【０００６】本発明は以上のような従来の欠点に鑑み、
加工物を１ピンごとの単品加工とせず、ＩＣチップまた
はＩＣセラミックスレイヤ―パッケ―ジ用基板の入出力
用マイクロリ―ドピンとして用いるために、０．０１ミ
リメートル〜０．１ミリメートルのＩＣパッケ―ジ用マ
イクロリ―ドピン形状で必要とする所定のピン数を連続
的ピッチパタ―ン形状に成形すること、これを支持する
フレ―ム形状を成形すること、これらピンとピン支持フ
レ―ムとを電鋳によって同時または連続して成形加工す
ることによりピン数を従来の数十倍の超高密度とし、Ｉ
Ｃチップに直接細密実装もしくは超高密度パッケ―ジン
グ用の用途に供するため、支持フレ―ムの両端に位置決
め用取付け孔付きで支持フレ―ムに支持されて、連続的
なピッチパタ―ン形状のピンを成形することによりピン
のダウンサイジングをはかり、数千本のマイクロリ―ド
ピンを１回の取付け溶接加工で同時に取付け実装がで
き、高速生産性を有し、高精度に加工することができる
ＩＣパッケ―ジ用マイクロリ―ドピンのＩＣチップ等へ
の実装装着方法、ＩＣパッケ―ジ用マイクロリ―ドピン
板の製造方法およびＩＣパッケ―ジ用マイクロリ―ドピ
ン板を提供することを目的としている。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、本発明は導電材を用いた電鋳加工方法によって並列
された多数本のピン本体、この多数本のピン本体の頭部
とそれぞれ切断可能に一体成形された上部フレ―ム、前
記多数本のピン本体のティ―ル部とそれぞれ簡単に切断
可能に一体成形された位置決め孔を有する下部フレ―ム
とからなるＩＣパッケ―ジ用マイクロリ―ドピン基板を
製造するＩＣパッケ―ジ用マイクロリ―ドピン基板形成
工程と、このＩＣパッケ―ジ用マイクロリ―ドピン基板
形成工程で形成されたＩＣパッケ―ジ用マイクロリ―ド
ピン基板の多数本のピン本体部分を金メッキ等の電解メ
ッキ処理してＩＣパッケ―ジ用マイクロリ―ドピン板を
形成するメッキ処理工程と、このメッキ処理工程後にＩ
Ｃパッケ―ジ用マイクロリ―ドピン板の下部フレ―ムお
よび多数本のピン本体の全体あるいは頭部先端部を除く
部位を収納することができる挿入溝を所定間隔で多数個
並列に形成された整列固定治具に多数枚のＩＣパッケ―
ジ用マイクロリ―ドピン板を位置決め状態に固定するＩ
Ｃパッケ―ジ用マイクロリ―ドピン板の固定工程と、こ
のＩＣパッケ―ジ用マイクロリ―ドピン板の固定工程後
に整列固定治具より上方に突出している上部フレ―ムを
切断して除去する上部フレ―ム除去工程と、この上部フ
レ―ム除去工程後にピン本体の頭部にそれぞれ金ロウ材
等のロウ材を付着させるロウ材付着工程と、このロウ材
付着工程後にＩＣチップあるいはＩＣセラミックスレイ
ヤ―パッケ―ジ用基板のリ―ドピン取付部と整列固定治
具に整列固定されたロウ材が付着されたピン本体とを位
置決めしてロウ付け固定するピン本体固定工程と、この
ピン本体固定工程後に整列固定治具を除去するととも
に、下部フレ―ムをピン本体より切断して除去する下部
フレ―ム除去工程とでＩＣパッケ―ジ用マイクロリ―ド
ピンのＩＣチップ等への実装装着方法を構成している。

【０００８】

【作用】上記のように構成されたＩＣパッケ―ジ用マイ
クロリ―ドピンのＩＣチップ等への実装装着方法では、
並列された多数本のピン本体が上・下部フレ―ムと一体
となっているため整列作業が容易にできるとともに、整
列固定治具に超高密度に整列固定された多数本のピン本
体をＩＣチップあるいはＩＣセラミックレイヤ―パッケ
―ジ用基板のリ―ドピン取付部にいっぺんに取付けるこ
とができる。

【０００９】

【本発明の実施例】以下、図面に示す実施例により、本
発明を詳細に説明する。

【００１０】図１ないし図１４の本発明の第１の実施例
において、１はＩＣパッケ―ジ用マイクロリ―ドピン基
板２を製造するＩＣパッケ―ジ用マイクロリ―ドピン基
板形成工程で、このＩＣパッケ―ジ用マイクロリ―ドピ
ン基板形成工程１は導電材を用いた電鋳加工によって行
なう。このＩＣパッケ―ジ用マイクロリ―ドピン基板形
成工程１で製造されるＩＣパッケ―ジ用マイクロリ―ド
ピン基板２は、図３ないし図５に示すように、例えば
０．２ミリメートルピッチで並列された断面楕円形状あ
るいは断面四角形状の多数本のピン本体５と、この多数
本のピン本体５の頭部と図５に示すように食い込みを有
するようにあるいは食い込みのない状態でそれぞれ簡単
に切断可能に一体成形された上部フレ―ム６と、前記多
数本のピン本体５のティ―ル部と食い込みを有するよう
にあるいは食い込みのない状態でそれぞれ簡単に切断可
能に一体成形された下部フレ―ム７と、この下部フレ―
ム７と前記上部フレ―ム６の両端部寄りの部位に形成さ
れた位置決め用の位置決め孔８、８、８、８とから構成
されている。前記電鋳加工は図２に示すように電鋳液Ａ
をフィルターポンプＢで循環させた電鋳槽Ｃ内に母型Ｄ
を入れてＩＣパッケ―ジ用マイクロリ―ドピン基板本体
３ａを形成した後、該ＩＣパッケ―ジ用マイクロリ―ド
ピン基板本体３ａを母型Ｄより剥離し、剥離したＩＣパ
ッケ―ジ用マイクロリ―ドピン基板本体３ａを電鋳槽Ｃ
内に入れてピン部分の断面形状を円形あるいは楕円形状
に形成する方法が使用される。なお、前記電鋳加工で用
いられる導電材はＣｕ、Ｎｉ、Ｆｅ、Ａｇ、Ａｕ、Ｐ
ｔ、Ｎｉ−Ｃｏ合金、Ｎｉ−Ｃｏ−Ａｕ合金等が用いら
れる。また、電鋳液Ａは使用する導電材に応じてワット
ニッケル、スルファンミン酸ニッケル、硫酸銅、ヒロリ
ン酸銅、ホウフッ化銅等が使用される。

【００１１】９は前記ＩＣパッケ―ジ用マイクロリ―ド
ピン基板形成工程１で製造されたＩＣパッケ―ジ用マイ
クロリ―ドピン基板２の多数本のピン本体５部分を表面
処理および導電性を良好にするために、図６に示すよう
に金メッキ等のメッキ処理してＩＣパッケ―ジ用マイク
ロリ―ドピン板１０を形成するメッキ処理工程で、この
メッキ処理工程９は従来と同様な電解メッキ方法で行な
う。

【００１２】１１は前記ＩＣパッケ―ジ用マイクロリ―
ドピン板１０を図９に示すように多数枚整列状態で整列
固定治具１２に固定するＩＣパッケ―ジ用マイクロリ―
ドピン板の固定工程で、このＩＣパッケ―ジ用マイクロ
リ―ドピン板の固定工程１１で使用される整列固定治具
１２は、図７および図８に示すように前記ＩＣパッケ―
ジ用マイクロリ―ドピン板１０の厚さ寸法よりもわずか
に大きな幅寸法で下部フレ―ム７およびピン本体５の全
体あるいはピン本体５の頭部の先端部を除く部位が収納
される挿入溝１３が所定間隔で多数個並列形成された整
列固定治具本体１４と、前記挿入溝１３内に挿入された
下部フレ―ム７の位置決め孔８、８と対応する部位に形
成された位置決めピン１５、１５を挿入するピン挿入孔
１６、１６とから構成されている。すなわち、整列固定
治具１２の挿入溝１３内にＩＣパッケ―ジ用マイクロリ
―ドピン板１０の下部フレ―ム７をそれぞれ挿入し、位
置決めピン１５、１５をピン挿入孔１６、１６および下
部フレ―ム７の位置決め孔８、８に挿入することによ
り、ピン本体５をマトリックス状に整列固定させる。

【００１３】１７は前記ＩＣパッケ―ジ用マイクロリ―
ドピン板の固定工程１１後に整列固定治具１２より上方
に突出している上部フレ―ム６を図１０に示すように除
去する上部フレ―ム除去工程で、この上部フレ―ム除去
工程１７は上部フレ―ム６を折曲げて切断したり、刃物
でカットしたり、あるいはレ―ザ―等で切断する。

【００１４】１８は前記上部フレ―ム除去工程１７後に
ピン本体５の頭部に、図１１に示すようにそれぞれ金ロ
ウ材等のロウ材１９を自動溶着機を用いて付着させるロ
ウ材付着工程で、このロウ付着工程１８でピン本体５の
頭部に付着させる金ロウ等は該ピン本体５をＩＣチップ
２０等のリ―ドピン取付部２１に取付けるためのもの
で、該取付け時に整列固定治具１２を反転するため、該
反転時に脱落しないように確実にロウ付けする。

【００１５】２２は前記ロウ材付着工程１８後に、図１
２に示すようにＩＣセラミックスレイヤ―パッケ―ジ用
基板あるいはＩＣチップ２０のリ―ドピン取付部２１と
整列固定治具１２に整列固定されたロウ材１９が付着さ
れたピン本体５とを位置決めしてロウ付け固定するピン
本体固定工程で、このピン本体固定工程２２はＩＣチッ
プ２０と整列固定治具１２とを位置決めして重ね、ロウ
材の材質に応じた溶解温度に加熱して、たとえば金ロウ
を使用する場合は３２０℃〜３５０℃に加熱された不活
性ガス雰囲気で溶着固定させる。

【００１６】２３は前記ピン本体固定工程２２後に、図
１３に示すように整列固定治具１２を除去するととも
に、下部フレ―ム７をピン本体５より切断して除去する
下部フレ―ム除去工程で、この下部フレ―ム除去工程２
３での下部フレ―ム７の除去作業は上部フレ―ム６の除
去作業と同様に行なう。

【００１７】このような実装装着方法を用いることによ
り、ＩＣチップあるいはＩＣセラミックスレイヤ―パッ
ケ―ジ用基板に数千本の入出力用マイクロリ―ドピンを
実装装着することができる。このように数千本の入出力
用マイクロリ―ドピンが実装装着されたＩＣセラミック
スレイヤ―パッケ―ジ用基板あるいはＩＣチップは図１
４に示すように積層ＰＣＢ、ＦＰＣあるいはＳＯＳ（シ
リコンオンシリコン）と呼ばれる別のセラミックス基板
等に取付けられて使用される。

【００１８】

【本発明の異なる実施例】次に図１５ないし図１８に示
す本発明の異なる実施例につき説明する。なお、これら
の本発明の異なる実施例の説明に当って、前記本発明の
第１の実施例と同一構成部分には同一符号を付して重複
する説明を省略する。

【００１９】図１５および図１６の本発明の第２の実施
例において、前記本発明の第１の実施例と主に異なる点
は、ロウ材付着工程１８ＡをＩＣセラミックスレイヤ―
パッケ―ジ用基板あるいはＩＣチップのリ―ドピン取付
部２１に金ロウ等のロウ材１９を自動溶着機を用いて付
着させた点で、このようなロウ材付着工程１８Ａを用い
ても前記本発明の第１の実施例と同様な作用効果が得ら
れる。

【００２０】図１７および図１８の本発明の第３の実施
例において、前記本発明の第１の実施例と主に異なる点
は、整列固定治具１２を下部に位置させ、ＩＣセラミッ
クスレイヤ―パッケ―ジ用基板あるいはＩＣチップ２０
を上部に位置させてピン本体固定工程２２Ａを行なった
点で、このようなピン本体固定工程２２Ａを行なって
も、前記本発明の第１の実施例と同様な作用効果が得ら
れる。

【００２１】

【本発明の効果】以上の説明から明らかなように、本発
明にあっては次に列挙する効果が得られる。

【００２２】（１）導電材を用いた電鋳加工方法によっ
て並列された多数本のピン本体、この多数本のピン本体
の頭部とそれぞれ切断可能に一体成形された上部フレ―
ム、前記多数本のピン本体のティ―ル部とそれぞれ簡単
に切断可能に一体成形された位置決め孔を有する下部フ
レ―ムとからなるＩＣパッケ―ジ用マイクロリ―ドピン
基板を製造するＩＣパッケ―ジ用マイクロリ―ドピン基
板形成工程と、このＩＣパッケ―ジ用マイクロリ―ドピ
ン基板形成工程で形成されたＩＣパッケ―ジ用マイクロ
リ―ドピン基板の多数本のピン本体部分を金メッキ等の
電解メッキ処理してＩＣパッケ―ジ用マイクロリ―ドピ
ン板を形成するメッキ処理工程と、このメッキ処理工程
後にＩＣパッケ―ジ用マイクロリ―ドピン板の下部フレ
―ムおよび多数本のピン本体の全体あるいは頭部先端部
を除く部位を収納することができる挿入溝を所定間隔で
多数個並列に形成された整列固定治具に多数枚のＩＣパ
ッケ―ジ用マイクロリ―ドピン板を位置決め状態に固定
するＩＣパッケ―ジ用マイクロリ―ドピン板の固定工程
と、このＩＣパッケ―ジ用マイクロリ―ドピン板の固定
工程後に整列固定治具より上方に突出している上部フレ
―ムを切断して除去する上部フレ―ム除去工程と、この
上部フレ―ム除去工程後にピン本体の頭部にそれぞれ金
ロウ材等のロウ材を付着させるロウ材付着工程と、この
ロウ材付着工程後にＩＣチップあるいはＩＣセラミック
スレイヤ―パッケ―ジ用基板のリ―ドピン取付部と整列
固定治具に整列固定されたロウ材が付着されたピン本体
とを位置決めしてロウ付け固定するピン本体固定工程
と、このピン本体固定工程後に整列固定治具を除去する
とともに、下部フレ―ムをピン本体より切断して除去す
る下部フレ―ム除去工程とからなるので、多数本のピン
本体の整列固定を容易に行なうことができる。したがっ
て、効率よくピンの実装装着ができる。

【００２３】（２）前記（１）によって、ピンの実装装
着作業中にピンが抜けたり、外れたりすることがないの
で、不良品の発生が少なく、楽に行なうことができる。

【００２４】（３）前記（１）によって、ピン本体を例
えば０．２ミリメートルピッチで並列させて形成できる
ので、ピンを例えば０．２ミリメートルピッチでＩＣチ
ップ等に実装装着でき、従来に比べ著しく小型コンパク
ト化を図ることができる。

【００２５】（４）前記（１）によって、多数本のピン
本体を安価にバラバラにならないように製造することが
できるとともに、実装装着が容易であるため、安価に多
数本のピン本体を実装装着することができる。

【００２６】（５）前記（１）によって、メッキ処理が
従来のようにメッキが付きにくく、剥がれやすいピン単
体のバレル方式による無電解メッキに比べ、板状のＩＣ
パッケ―ジ用マイクロリ―ドピン基板の状態でピン部分
に電解メッキすることができ、確実なメッキ処理がで
き、高品位で、良導電、耐蝕性等の表面が得られる。

【００２７】（６）請求項２、３、４も前記（１）〜
（４）と同様な効果が得られる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す工程図。

【図２】ＩＣパッケ―ジ用マイクロリ―ドピン基板形成
工程の説明図。

【図３ないし図５】ＩＣパッケ―ジ用マイクロリ―ドピ
ン基板の説明図。

【図６】メッキ処理工程の説明図。

【図７および図８】整列固定治具の説明図。

【図９】ＩＣパッケ―ジ用マイクロリ―ドピン板の固定
工程の説明図。

【図１０】上部フレ―ム除去工程の説明図。

【図１１】ロウ材付着工程の説明図。

【図１２】ピン本体固定工程の説明図。

【図１３】下部フレ―ム除去工程の説明図。

【図１４】積層ＰＣＢへの取付け状態を示す説明図。

【図１５および図１６】本発明の第２の実施例を示す説
明図。

【図１７および図１８】本発明の第３の実施例を示す説
明図。

【符号の説明】

１：ＩＣパッケ―ジ用マイクロリ―ドピン基板形成工
程、２：ＩＣパッケ―ジ用マイクロリ―ドピン基板、
３：封着金属合金母材、 ４：電子ビ―ム、
５：ピン本体、 ６：上部フレ―
ム、７：下部フレ―ム、 ８：位置決め
孔、９：メッキ処理工程、１０：ＩＣパッケ―ジ用マイ
クロリ―ドピン板、１１：ＩＣパッケ―ジ用マイクロリ
―ドピン板の固定工程、１２：整列固定治具、
１３：収納溝、１４：整列固定治具本体、
１５：位置決めピン、１６：ピン挿入孔、
１７：上部フレ―ム除去工程、１８、１８Ａ：
ロウ材付着工程、 １９：ロウ材、２０：ＩＣチッ
プ、 ２１：リ―ドピン取付部、２２、
２２Ａ：ピン本体固定工程、 ２３：下部フレ―ム除去
工程。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 導電材を用いた電鋳加工方法によって並
   列された多数本のピン本体、この多数本のピン本体の頭
   部とそれぞれ切断可能に一体成形された上部フレ―ム、
   前記多数本のピン本体のティ―ル部とそれぞれ簡単に切
   断可能に一体成形された位置決め孔を有する下部フレ―
   ムとからなるＩＣパッケ―ジ用マイクロリ―ドピン基板
   を製造するＩＣパッケ―ジ用マイクロリ―ドピン基板形
   成工程と、このＩＣパッケ―ジ用マイクロリ―ドピン基
   板形成工程で形成されたＩＣパッケ―ジ用マイクロリ―
   ドピン基板の多数本のピン本体部分を金メッキ等の電解
   メッキ処理してＩＣパッケ―ジ用マイクロリ―ドピン板
   を形成するメッキ処理工程と、このメッキ処理工程後に
   ＩＣパッケ―ジ用マイクロリ―ドピン板の下部フレ―ム
   および多数本のピン本体の全体あるいは頭部先端部を除
   く部位を収納することができる挿入溝を所定間隔で多数
   個並列に形成された整列固定治具に多数枚のＩＣパッケ
   ―ジ用マイクロリ―ドピン板を位置決め状態に固定する
   ＩＣパッケ―ジ用マイクロリ―ドピン板の固定工程と、
   このＩＣパッケ―ジ用マイクロリ―ドピン板の固定工程
   後に整列固定治具より上方に突出している上部フレ―ム
   を切断して除去する上部フレ―ム除去工程と、この上部
   フレ―ム除去工程後にピン本体の頭部にそれぞれ金ロウ
   材等のロウ材を付着させるロウ材付着工程と、このロウ
   材付着工程後にＩＣチップあるいはＩＣセラミックスレ
   イヤ―パッケ―ジ用基板のリ―ドピン取付部と整列固定
   治具に整列固定されたロウ材が付着されたピン本体とを
   位置決めしてロウ付け固定するピン本体固定工程と、こ
   のピン本体固定工程後に整列固定治具を除去するととも
   に、下部フレ―ムをピン本体より切断して除去する下部
   フレ―ム除去工程とを含むことを特徴とするＩＣパッケ
   ―ジ用マイクロリ―ドピンのＩＣチップ等への実装装着
   方法。
2. 【請求項２】 導電材を用いた電鋳加工方法によって並
   列された多数本のピン本体、この多数本のピン本体の頭
   部とそれぞれ切断可能に一体成形された上部フレ―ム、
   前記多数本のピン本体のティ―ル部とそれぞれ簡単に切
   断可能に一体成形された位置決め孔を有する下部フレ―
   ムとからなるＩＣパッケ―ジ用マイクロリ―ドピン基板
   を製造するＩＣパッケ―ジ用マイクロリ―ドピン基板形
   成工程と、このＩＣパッケ―ジ用マイクロリ―ドピン基
   板形成工程で形成されたＩＣパッケ―ジ用マイクロリ―
   ドピン基板の多数本のピン本体部分を金メッキ等の電解
   メッキ処理してＩＣパッケ―ジ用マイクロリ―ドピン板
   を形成するメッキ処理工程と、このメッキ処理工程後に
   ＩＣパッケ―ジ用マイクロリ―ドピン板の下部フレ―ム
   および多数本のピン本体の全体あるいは頭部先端部を除
   く部位を収納することができる挿入溝を所定間隔で多数
   個並列に形成された整列固定治具に多数枚のＩＣパッケ
   ―ジ用マイクロリ―ドピン板を位置決め状態に固定する
   ＩＣパッケ―ジ用マイクロリ―ドピン板の固定工程と、
   このＩＣパッケ―ジ用マイクロリ―ドピン板の固定工程
   後に整列固定治具より上方に突出している上部フレ―ム
   を切断して除去する上部フレ―ム除去工程と、この上部
   フレ―ム除去工程後にＩＣチップあるいはＩＣセラミッ
   クスレイヤ―パッケ―ジ用基板の金ロウ等のロウ材が付
   着されたリ―ドピン取付部と整列固定治具に整列固定さ
   れたピン本体とを位置決めしてロウ付け固定するピン本
   体固定工程と、このピン本体固定工程後に整列固定治具
   を除去するとともに、下部フレ―ムをピン本体より切断
   して除去する下部フレ―ム除去工程とを含むことを特徴
   とするＩＣパッケ―ジ用マイクロリ―ドピンのＩＣチッ
   プ等への実装装着方法。
3. 【請求項３】 並列された多数本のピン本体、この多数
   本のピン本体の頭部とそれぞれ簡単に切断可能に一体成
   形された上部フレ―ム、前記多数本のピン本体のティ―
   ル部とそれぞれ簡単に切断可能に一体成形された位置決
   め孔を有する下部フレ―ムとからなるＩＣパッケ―ジ用
   マイクロリ―ドピン基板を導電材を用いた電鋳で加工す
   るＩＣパッケ―ジ用マイクロリ―ドピン基板形成工程
   と、このＩＣパッケ―ジ用マイクロリ―ドピン基板形成
   工程で形成されたＩＣパッケ―ジ用マイクロリ―ドピン
   基板の多数本のピン本体部分を金メッキ等の電解メッキ
   処理するメッキ処理工程とを含むことを特徴とするＩＣ
   パッケ―ジ用マイクロリ―ドピン板の製造方法。
4. 【請求項４】 導電材を用いた電鋳で形成された並列さ
   れた多数本のピン本体と、この多数本のピン本体の頭部
   とそれぞれ簡単に切断可能に一体成形された上部フレ―
   ムと、前記多数本のピン本体のティ―ル部とそれぞれ簡
   単に切断可能に一体成形された下部フレ―ムと、この下
   部フレ―ムに形成された整列固定治具に位置決め状態で
   取付けるための位置決め孔と、前記多数本のピン本体の
   外周部に形成した金メッキ等のメッキ層とからなること
   を特徴とするＩＣパッケ―ジ用マイクロリ―ドピン板。