TWI428475B - 電鑄方法 - Google Patents
電鑄方法 Download PDFInfo
- Publication number
- TWI428475B TWI428475B TW098132636A TW98132636A TWI428475B TW I428475 B TWI428475 B TW I428475B TW 098132636 A TW098132636 A TW 098132636A TW 98132636 A TW98132636 A TW 98132636A TW I428475 B TWI428475 B TW I428475B
- Authority
- TW
- Taiwan
- Prior art keywords
- concave portion
- insulating layer
- conductive substrate
- width
- metal
- Prior art date
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
- C25D5/022—Electroplating of selected surface areas using masking means
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D1/00—Electroforming
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D1/00—Electroforming
- C25D1/003—3D structures, e.g. superposed patterned layers
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D1/00—Electroforming
- C25D1/10—Moulds; Masks; Masterforms
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D1/00—Electroforming
- C25D1/20—Separation of the formed objects from the electrodes with no destruction of said electrodes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
Description
本發明係關於一種用於成型金屬製品的電鑄方法。
在製造以機械加工製作困難的微細金屬製品上,電鑄方法係為周知。其乃對母模進行膜厚金屬電鍍,而後將膜厚電鍍品(金屬成型品)從母模剝離,而成型為金屬製品之賦予厚度的電鑄方法,一般稱厚度超過20μ的電鍍為電鑄。
例如,在揭示於專利文獻1之方法中,塗布光阻劑塗布於金屬製的母模之表面,將其圖案化而形成具有所要圖案的開口之光阻膜,接著電沈積金屬於光阻膜之開口內,即母模的表面中未遭光阻膜覆蓋的表面,而成型金屬層(膜厚電鍍)。其後,母模剝離金屬層而獲得所要形狀的微細金屬成型品。
然而,在電沈積金屬於母模的表面之步驟中,被光阻膜遮斷的電流之一部分流入光阻膜附近之電沈積部分,使電沈積量局部地增加,結果有使金屬層的厚度變成不均勻之不利情形。尤其,在金屬層的表面之中與光阻膜接觸的緣部,金屬層會隆起,因而金屬層的厚度會局部地變厚。
因此,在揭示於專利文獻1之方法中,預先將金屬層形成比光阻膜的厚度更大若干,將金屬層之表面加以研磨而平滑化,藉此而使金屬層的厚度變成均勻。
如以上,於先前技術的電鑄方法中,無法控制金屬層之表面(電沈積於母模之面的相反側之面)的形狀,而在金屬成型品之可成型形狀上受到很大的限制。又,為了整理金屬成型品之形狀,不得不在成型後進行研磨處理等,製造効率不佳,且此部分使得製造成本提高。
專利文獻1日本特開平8-225983號公報(段落0002,第7圖)
本發明係鑑於如上述之問題點而開發者,係以提供一種可控制電沈積於母模之面的相反側之金屬層表面之形狀的電鑄方法作為課題。
為了解決如此課題,本發明相關之第1電鑄方法具備有:母模形成步驟,重疊在導電性基材之上面而形成絕緣層,將凹部設於上述絕緣層,同時在上述凹部之底面的至少一部分露出上述導電性基材而形成母模;電沈積步驟,配置上述母模於電解槽內並施加電壓,電沈積金屬於上述凹部內之上述導電性基材的露出面,其特徵為:於上述電沈積步驟中,在上述凹部之寬度為300μm以上情況下,以殘留具有上述凹部之寬度的1/2.85倍以上之高度之空間的方式,將金屬層成長於上述凹部內。
又,本發明相關之第2電鑄方法具備有:母模形成步驟,重疊在導電性基材之上面而形成絕緣層,將凹部設於上述絕緣層,同時在上述凹部之底面的至少一部分露出上述導電性基材而形成母模;電沈積步驟,配置上述母模於電解槽內並施加電壓,以電沈積金屬於上述凹部內之上述導電性基材的露出面,其特徵為:於上述電沈積步驟中,在上述凹部之寬度為200μm以上且未滿300μm情況下,以殘留具有上述凹部之寬度的1/3.75倍以上之高度之空間的方式,將金屬層成長於上述凹部內。
又,本發明相關之第3電鑄方法具備有:母模形成步驟,重疊在導電性基材之上面而形成絕緣層,將凹部設於上述絕緣層,同時在上述凹部之底面的至少一部分露出上述導電性基材而形成母模;電沈積步驟,配置上述母模於電解槽內並施加電壓,以電沈積金屬於上述凹部內之上述導電性基材的露出面,其特徵為:於上述電沈積步驟中,在上述凹部之寬度為100μm以上且不滿200μm情況下,以殘留具有上述凹部之寬度的1/4倍以上之高度之空間的方式,將金屬層成長於上述凹部內。
又,本發明相關之第4電鑄方法具備有:母模形成步驟,重疊在導電性基材之上面而形成絕緣層,將凹部設於上述絕緣層,同時在上述凹部之底面的至少一部分露出上述導電性基材而形成母模;電沈積步驟,配置上述母模在電解槽內並施加電壓,以電沈積金屬於上述凹部內之上述導電性基材的露出面,其特徵為:於上述電沈積步驟中,在上述凹部之寬度不滿100μm情況下,以殘留具有上述凹部之寬度的1/10倍以上之高度之空間的方式,將金屬層成長於上述凹部內。
在此,所謂上述導電性基材係指利用電鑄析出金屬層用的基材。導電性基材之表面可為平坦狀,亦可在表面具有凸凹或段差。雖然為了作為電鑄時之電極而使用,導電性基材必須具有導電性,但是並不限定導電性基材之全體必須以導電材料製成的情況。亦可在由不導電材料製成的芯材之表面全體或其表面之一部分設置由導電材料製成的導電性塗層部。又,亦可在導電材料製成的芯材之表面的一部分設置由絕緣材料製成的絕緣性塗層部。
所謂上述絕緣層係指在電鑄時使導電性基材之表面電性絕緣,而抑制金屬之電沈積的層,一般係使用阻劑。又,所謂母模係由導電性基材及絕緣層製成,而形成成型用之一個或複數個之凹部的主電極。所謂電沈積係在配置於電解槽內之一方的電極(母模)析出與累積通電量成正比的金屬堆積物。
所謂凹部係指在導電性基材之上面利用絕緣層形成的凹部,具有製作的金屬成型品之反轉形狀。所謂凹部之寬度係在作成決定寬度的位置且在凹部之寬度係最狹窄方向的截面中,在最終停止金屬層之成長的高度所測定的開口寬度。所謂殘留在凹部內的空間之高度係指從析出於凹部內的金屬層之最上端到絕緣層之上面(凹部之上面開口)之間的空間之垂直距離。其中,在絕緣層之高度不均勻情況下,將從金屬層之最上端到金屬層之高度為最低處之絕緣層的上面為止之垂直距離稱為殘留在凹部內的空間之高度。
但是,在本發明相關之第1~4之電鑄方法中,並非電鑄金屬於凹部之內部空間全體,而係作成在金屬層的上部殘留預定之空間而停止金屬層之成長,藉此使凹部之上面開口之緣的絕緣層,將從不正對於對向電極之凹部的部分斜向地流入已電沈積之金屬層的電流加以遮斷,故電沈積的金屬之厚度不致產生變動。因此,電鑄的金屬層係以自未形成母模之絕緣層的部分算起的距離為一定的方式,均勻地成長。
又,在本發明相關之第1~4之電鑄方法中,由於係因應於凹部的寬度而決定欲殘留在金屬層之上部的頭部空間之最小值(即,相對於絕緣層之某厚度時之金屬層的厚度之最大值),故利用凹部之寬度及欲成型之金屬成型品之厚度所決定的必要最小量之絕緣層厚度(即省構件),藉此能有効地成型金屬成型品。
在本發明相關之第1~4之電鑄方法之某實施形態中,上述母模形成步驟亦可在上述凹部之底面的至少一部分形成上述絕緣層。金屬層係以自未形成母模之絕緣層的部分算起的距離為一定的方式進行成長,因此依照相關實施形態,能以在底面之外周部的絕緣層之上部形成曲面的方式形成金屬層。例如,依此,可對與金屬成型品之母模為相反側的邊緣進行倒角。
於本發明相關之第1~4之電鑄方法之另一實施形態中,亦可在重疊於上述凹部之底面的區域,將窪部形成在上述導電性基材之上面。依照相關實施形態,藉由導電性基材之窪部可將凹部之底面形狀作成各種之形狀,可成型各種形狀之金屬成型品。
在本發明相關之第1~4之電鑄方法之更另一實施形態中,露出於上述凹部之底面的上述導電性基材之表面亦可為主要對垂直於電壓施加方向的面之傾斜角度為60°以下的面構成的集合。在相關實施形態中,未形成母模之絕緣層的面係以作成從與垂直於對向電極之間的電壓施加方向之面傾斜不大於60°的方式,使此傾斜之面斜向地引入來自於對向電極的電流,而可防止金屬層之不均勻成長。但是,即使為從垂直於電壓施加方向之面具有大於60°之傾斜角度的面,只要比凹部之底面全體的面積更小的面積,金屬層即不易產生不均勻地成長。
在本發明相關之第1~4之電鑄方法之更另一實施形態中,上述母模形成步驟亦可在上述凹部之側壁面形成擴大上述凹部之開口面積的段差部。依照相關實施形態,可使金屬成型品之一部分朝與電壓施加方向不同的方向突出。
於本發明相關之第1~4之電鑄方法之某一實施形態中,上述電沈積步驟亦可在流入上述電解槽內之電流的累積通電量達到預定值之時停止上述電壓。由於電沈積的金屬之總量與所供給電流之累積通電量成正比,故即使不直接測定,亦可控制已成長之金屬層的厚度。
此外,本發明中用以解決上述課題之手段係具有將以上已說明之構成要素加以組合的特徵者,可利用本發明相關之構成要素之組合,作成多數之變化。
依照本發明,由於係在金屬層之上殘留因應於凹部的寬度的高度之空間而停止金屬層之成長,故來自側方的電流流入金屬層,使已成型的金屬層之成長方向的厚度變成均勻,因而沒有對與母模之相反側的表面進行修飾加工的需要。
以下,將參照附加圖面說明本發明之較佳實施形態。
第1圖係用於說明本發明之第1實施形態的電鑄方法(以下稱為電鑄法)的截面圖,顯示有母模11及使用此母模11進行電鑄的金屬成型品12。
第1實施形態使用的母模11係在導電性基材13之平坦的上面層疊厚膜之絕緣層14者,在絕緣層14形成有成為金屬成型品12的反轉模之形狀的凹部15。在凹部15之底面不殘留絕緣層14,而在凹部15之底面全體露出導電性基材13之上面。在母模11之凹部15內,利用電鑄法成型金屬成型品12。此外,第1圖係正交於凹部15之長邊方向的方向(短邊方向)的截面。
其次,將說明使用如上述之母模11而製作金屬成型品12之步驟。第2圖係表示利用電鑄法成型金屬成型品12之步驟,第2(a)~2(f)圖係顯示用於形成母模11之步驟(母模形成步驟),第2(g)及2(h)圖係顯示將金屬電沈積於凹部15內而製作金屬成型品12之步驟(電沈積步驟),第2(i)及2(j)圖係顯示將金屬成型品12從母模11剝離的步驟(剝離步驟)。此外,實際上,雖然能在母模11預先形成凹部15而一次製作複數個金屬成型品12,但是方便上將以製作一個金屬成型品12的情況加以說明。
第2(a)圖係上面為平坦的金屬製之導電性基材13,至少在上面施以讓金屬成型品12容易剝離的處理。在母模形成步驟中,首先如第2(b)圖所示,在導電性基材13之上面利用噴塗機或旋塗機塗布負型光阻劑16,而形成均勻厚度的厚膜。接著,如第2(c)圖,將光阻劑16預先烘烤之後,如第2(d)圖所示,以光罩17覆蓋形成凹部15之區域而將光阻劑16曝光。因為光阻劑16之被曝光區域不溶解,故在顯影時不溶解,因此僅光罩17覆蓋的區域利用顯影而溶解除去,如第2(e)圖所示,在光阻劑16上形成凹部15。最後,對光阻劑16進行後段烘烤,藉此利用光阻劑16,在導電性基材13之上面形成預定厚度的絕緣層14。第2(f)圖顯示依此獲得的母模11。
此外,在第1圖或第2圖中,雖然僅導電性基材13之上面被絕緣層14覆蓋,實際上係以在凹部15之內部之外未電沈積金屬的方式,亦以絕緣層14覆蓋導電性基材13之下面或側面等。
在電沈積步驟中,如第3圖所示,將母模11配置在電解槽19內,利用直流電源20施加電壓於母模11與對向電極21之間,而使電流流動到電解液α。當開始通電時,電解液α中的金屬離子電沈積於導電性基材13之表面,而析出金屬層18。另一方面,絕緣層14遮斷電流,故即使電壓施加於母模11與對向電極21之間,金屬並未直接電沈積於絕緣層14。因此,如第2(g)圖所示,金屬層18逐漸地在凹部15之內部從其底面朝電壓施加方向成長。
此時,已電沈積的金屬層18(金屬成型品12)之厚度藉電流之累積通電量(亦即通電電流的時間累積量,相當於施加於第4(b)圖之斜線的面積)管理。每單位時間析出的金屬量與電流值成正比,因此金屬層18之體積係以電流之累積通電量決定,金屬層18之厚度可由電流之累積通電量知悉。
例如,直流電源20的電壓,如第4(a)圖所示,當作成與通電開始的經過時間一起逐漸且階段地增加時,流動於母模11與對向電極21之間的電流亦如第4(b)圖所示,與通電開始的經過時間一起逐漸且階段地增加。其後,利用監視通電電流之累積通電量而檢測金屬層18達到作為目的之厚度之後,將直流電源20關閉而停止通電。結果,如第2(h)圖所示,利用所要厚度的金屬層18在凹部15內將金屬成型品12成型。
又,在凹部15內成長金屬層18(金屬成型品12)的電沈積步驟中,凹部15之寬度為300μm以上之情況下,以殘留具有凹部15之寬度的1/2.85倍以上之高度的空間(以下稱為頭部空間)的方式使金屬層18成長。又,在凹部15之寬度為200μm以上不滿300μm之情況下,以殘留具有凹部15之寬度的1/3.75倍以上之頭部空間(以下稱為頭部空間)的方式使金屬層18成長。又,在凹部15之寬度為100μm以上不滿200μm之情況下,以殘留具有凹部15之寬度的1/4倍以上之頭部空間(以下稱為頭部空間)的方式使金屬層18成長。又,在凹部15之寬度為不滿100μm之情況下,以殘留具有凹部15之寬度的1/10倍以上之頭部空間(以下稱為頭部空間)的方式使金屬層18成長。亦即,本發明於凹部15之寬度為W,凹部15之上面開口(即,絕緣層14之上面)與金屬層18的上面之間的頭部空間之垂直高度作為H時,殘留在金屬層18之上的頭部空間的高度H滿足下列的方式而停止金屬層18的成長。
300μm≦W時 H≧W/2.85
200μm≦W≦300μm時 H≧W/3.75
100μm≦W≦200μm時 H≧W/4
W<100μm時 H≧W/10
於金屬成型品12被成型之後,如第2(i)圖所示,利用蝕刻等將絕緣層14剝離,更如第2(j)圖所示,從導電性基材13剝離金屬成型品12,獲得反轉轉印母模11之形狀的金屬成型品12。
在本發明之電鑄方法中,如上述以重疊在導電性基材13之上面的方式形成厚膜之絕緣層14,藉由將絕緣層14開口而在母模11上形成凹部15,因此可利用微影蝕刻技術等精密地製作微細的凹部15。故可利用電鑄法使製作微細且精密的金屬成型品12。
又,在本發明之電鑄方法中,由於如上述係以在凹部15之上部殘留預定之高度的頭部空間的方式停止金屬層18之成長,因此可保持位於金屬層18之上面與凹部15之上面開口之間的距離H,流入於凹部15內而析出的金屬離子之中,將在凹部15之上面開口周緣部朝凹部15內斜向地流入之金屬離子,利用凹部15之上面開口的緣之絕緣層14加以遮斷,使均勻的電流在金屬層18之上面全體流動,而使金屬層18均勻地成長。因此,金屬層18成長而成的金屬成型品12,與導電性基材13相反側之對向電極為對向的面,從導電性基材13之上面具有一定之距離,而成為倣效凹部15之形狀,以下,將說明在成型金屬成型品12之時,殘留在金屬成型品12之上的頭部空間的高度H決定為如下之根據(以下,將稱此等條件為成長停止條件)。
300μm≦W時H≧W/2.85
200μm≦W≦300μm時 H≧W/3.75
100μm≦W≦200μm時 H≧W/4
W<100μm時 H≧W/10
此外,金屬成型品12可為作成圓形板狀或矩形板狀者,或作成一方向為長之形狀者(例如參照第20圖),尤其並不限定於利用本發明製作的金屬成型品12之形狀。因而,在製作板狀之金屬成型品12的情況下,只要在截面之最狹窄方向之截面作成滿足上述成長停止條件即可。尤其,在一方向作成長形的金屬成型品12中,只要在寬度方向(短邊方向)之截面中以滿足上述成長停止條件的方式來管理電沈積步驟即可。在以下,將取在一方向作成長形的金屬成型品12作為例子加以說明。
第5(a)圖係顯示為了決定凹部15之寬度W與頭部空間的高度H之關係而使用的樣品22之形狀的俯視圖。又,第5(b)圖係第5(a)圖之A部的截面圖。此樣品22係在作成帶狀的帶筘部(hoop)23a,23b,23c之間以每一定節距排列細線部24(長度4.5mm)者,其厚度係作成20μm~300μm。此細線部24係如第20圖所示之成型品,朝一方向為長形且具有3次元形狀者。樣品22係使用具有樣品22之反轉形狀的凹部15之母模11,而作成將金屬電沈積在該凹部15內者。其後,製作將凹部15之寬度W(短邊方向之寬度)或頭部空間的高度H、絕緣層14之寬度L等加以變化後的樣品,將第5(a)圖之虛線所示之區域切斷作為解析用,而調查其細線部24之厚度的均勻情形。
依測定的結果,將頭部空間的高度H作成與凹部15之寬度W相等,或作成比凹部15之寬度W更大的高度(H/W≧1),可了解與凹部15之寬度W無關,在細線部24不產生厚度變動。又,凹部15之寬度W越小,細線部24之厚度變動成為越小。(此等模樣可由第6圖了解)。
第6圖係變化殘留在金屬層18之上的頭部空間的高度H,將金屬電沈積在該凹部15內而製作各種的樣品22,藉由實際測量頭部空間的高度H與細線部24之厚度變動的關係,而表示調查的結果。母模11係使用凹部寬度W為100μm、200μm、300μm、400μm者。所謂細線部24(金屬成型品)之厚度變動係沿著細線部24之寬度方向最薄處的厚度為T1,最厚處的厚度為T2時,以T2/T1表示者。
電鑄引起之金屬成型品的厚度變動,由於近年來之零件的精密化而以1%以下較佳。因而,第6圖中,當訂定細線部24之厚度變動為1.01以下用之條件時,在凹部寬度W為400μm情況下,必須將頭部空間的高度H作成140μm以上,在凹部寬度W為300μm情況下,必須將頭部空間的高度H作成80μm以上,在凹部寬度W為200μm之情況下,必須將頭部空間的高度H作成50μm以上,在凹部寬度W為100μm情況下,必須將頭部空間的高度H作成10μm以上。
由於在細線部24之厚度變動與頭部空間的高度H對凹部寬度W之比H/W之間可發現相關,故根據第6圖,厚度變動為1.01之情況的條件在橫軸上取凹部寬度W,在縱軸上取H/W之比而表示者係第7圖。
依照第6圖或第7圖,為了將厚度變動抑制在1.01以下,於凹部寬度W為300μm情況下,頭部空間的高度H對凹部寬度W之比H/W須為:
H/W≧140/400=1/2.85
又,在凹部寬度W為200μm以上不滿300μm情況下,頭部空間的高度H對凹部寬度W之比H/W須為:
H/W≧80/300=1/3.75
又,在凹部寬度W為100μm以上不滿200μm情況下,頭部空間的高度H對凹部寬度W之比H/W須為:
H/W≧50/200=1/4
又,在凹部寬度W不滿100μm情況下,頭部空間的高度H對凹部寬度W之比H/W須為:
H/W≧10/100=1/10
第8圖係使殘留在金屬層18之上的頭部空間的高度H變化,以電沈積金屬於該凹部15內而製作各種樣品22,藉由實際測量頭部空間的高度H與細線部24之厚度變動的關係,而表示調查的結果。母模11係使用凹部寬度W為300μm者,將絕緣層14之寬度L變化為100μm、200μm、300μm、400μm。
依照此測定結果,當絕緣層寬度L比凹部寬度W之1/3倍更狹窄時,可了解細線部24之厚度變動變小。此外,依照理論計算,當絕緣層寬度L為0時,細線部24之厚度變動不會產生。
又,在絕緣層寬度L與凹部寬度W之比L/W為2/3以上時,若頭部空間的高度H滿足如上述之條件,細線部24之厚度變動與凹部寬度W為300μm之情況幾乎無變化。即,與凹部寬度W為300μm之情況相同,若比值H/W≧1,細線部24之厚度變動不致產生,凹部寬度W越小,細線部24之厚度變動就變越小。又,只要
300μm≦W時 H/W≧1/2.85
200μm≦W≦300μm時 H/W≧1/3.75
100μm≦W≦200μm時 H/W≧1/4
W<100μm時 H/W≧1/10,可將細線部24之厚度變動作成小至1%左右。尤其,即使極端地將絕緣層寬度L作成大時,只要頭部空間的高度H與凹部寬度W之比H/W為1/2.85以上,可將細線部24之厚度變動作成小。
本發明由於係以重疊於導電性基材13之上面的方式形成絕緣層14,故利用噴塗機或旋塗機(較佳為噴塗機)可將絕緣層14形成均勻厚度,又,由於可形成尖狀的凹部15,故可製作尖狀的金屬成型品12。尤其,依照噴塗機,如後述實施形態,即使在導電性基材13有凹凸的情況下,亦可形成均勻厚度的絕緣層14。此點將與比較例對照而說明。
第9圖係顯示比較例之斷面圖。此比較例之母模101係在金屬製之導電性基材103上直接形成凹部105,除了凹部105之底面以外,在導電性基材103之表面形成絕緣被膜104者。其後,將此母模101設置在電解槽內,電沈積金屬離子於凹部105之底面而使金屬成型品12成長。
在此種母模101情況下,利用電沈積阻劑而在導電性基材103之表面形成絕緣被膜104。第10(a)~10(d)圖係說明使用電沈積阻劑的絕緣被膜104之形成方法之圖。在形成絕緣被膜104的步驟中,如第10(a)圖所示,形成凹部105的導電性基材103係與對向電極106相對而配置在電解槽107之電沈積阻劑液β中。當通電至直流電源109時,水被電氣分解而使氫離子108a(H+
)被吸附到對向電極106、氧離子108b(O2-
)被吸附到導電性基材103之表面。更進一步,如第10(b)圖所示,屬於電沈積阻劑液β之成分的感光劑110(樹脂)與導電性基材103之表面的氧離子反應,而在導電性基材103之表面固化。如此,導電性基材103之表面為作成粒狀的感光劑110之固化物所覆蓋。在此導電性基材103從電解槽107取出之後,如第10(c)圖所示,進行前烘烤。當以80℃~100℃左右之溫度進行前烘烤時,感光劑110之溶劑揮發,同時感光劑110流動,使感光劑110之孔等的缺陷部分被掩埋。接著,如第10(d)圖所示,當以120℃~140℃左右之溫度進行後烘烤以促進感光劑110之熱聚合反應時,感光劑110更進一步流動而成為平滑的被膜,在導電性基材103之表面,感光劑110被燒固而形成絕緣被膜104。其後,在凹部105之底面將絕緣被膜104除去以露出導電性基材103,而形成母模101。
但是,依此利用電沈積阻劑而形成絕緣被膜104時,後烘烤後的感光劑110流動之結果如第10(d)圖所示,在導電性基材103之外緣部分(角部分),導電性基材103容易變薄,在凹部105之內緣部分(內隅部分),導電性基材103容易變厚。結果,與利用導電性基材103形成的凹部105(絕緣被膜形成前之凹部)比較,在以絕緣被膜104覆蓋的凹部,在短邊方向的截面之內緣部分或外緣部分容易帶有圓感,而不易獲得尖狀之金屬成型品12。
第11圖係拍攝使用如上述製作之母模101而製作之金屬成型品12的顯微鏡照相之俯視圖,一起將其一部分放大表示。如第10圖中所說明,在電沈積阻劑法中,雖然在短邊方向的截面之內緣部分或外緣部分變成圓弧,實際上3次元形狀之凹部105的角(邊)變圓,故平面觀看時,凹部105之內緣部分帶有圓感。因此,在此凹部105內成型的金屬成型品12也如第11圖般在俯視時角為圓形。由第11圖可知,在使用此母模101製作金屬成型品12時,凹部105之內緣部分或外緣部分利用絕緣被膜104而帶有圓感,因此即使在導電性基材103形成尖狀的凹部105時,亦難以在金屬成型品12轉印尖狀,尤其角或隅變圓。
相對於此,在形成於導電性基材13之上的絕緣層14開口的方法中,在導電性基材13之表面利用噴塗機或旋塗機塗布光阻劑,且利用微影蝕刻技術將凹部15開口,因此可精密且尖狀地形成凹部15。第12圖係顯示使用噴塗機及微影蝕刻技術而形成於導電性基材13之上的絕緣層14之斷面照相之圖。此外,在第12圖之樣品中,為了防止在切斷母模11時絕緣層14之形狀崩塌,以樹脂111將絕緣層14及凹部15內部加以固定。
在本發明之母模11中,可形成如第12圖所示之尖狀的凹部15,因此,藉由在此凹部15內成型金屬成型品12,可製作尖狀的金屬成型品12。
又,本發明之電鑄方法,因應於凹部15的寬度而決定欲殘留在金屬層18上部的頭部空間之最小值(即,相對於絕緣層之某厚度時之金屬層的厚度之最大值),故藉由利用凹部之寬度及欲成型之金屬成型品之厚度決定的必要最小量之絕緣層厚度(即省構件),能有効地成型金屬成型品。
更進一步,當絕緣層14之厚度薄時,在微影蝕刻步驟中能輕易地將絕緣層14之邊緣形狀加以高精度化,因此金屬成型品12之電鑄精度也隨著變高。又,當絕緣層14之厚度薄時,能使微影蝕刻之成膜時間或剝離時間變短,而提高金屬成型品12之生產効率。結果,可謀求金屬成型品12之高品質化及低成本化。
第13(a)圖係顯示本發明之第2實施形態的母模31的截面圖。在此母模31中,在凹部15內之導電性基材13的上面形成所要之形狀的窪部32,此窪部32構成凹部15之一部分。因而,藉由將金屬電沈積在此凹部15內,可成型更高精度之形狀的金屬成型品12。
又,在第13(a)圖所示的實施形態中,雖然在凹部15之底面的一部分形成窪部32,但如在第13(b)圖所示的實施形態,亦可在凹部15之底面的全體形成窪部32。
又,在第14圖所示之更另一實施形態中,涵蓋比凹部15之底面更寬廣的範圍在導電性基材13之上面形成窪部32,利用絕緣層14將窪部32之一部分加以掩埋。
此外,在如第13(a)圖、第13(b)圖、第14圖,金屬成型品12之上面為非平坦情況下,頭部空間的高度H作成從金屬成型品12之最高位置測定者。又,在如第13(a)圖、第13(b)圖,絕緣層14之高度為不均勻情況下,頭部空間的高度H係作成測定絕緣層14之最低處之上面為止的高度。因而,在第13(a)圖、第13(b)圖情況下,頭部空間的高度H係為從金屬成型品12之最高位置到絕緣層14之最低處之上面為止的垂直距離。又,如第13(a)圖、第13(b)圖、第14圖之短邊方向的斷面中,在導電性基材13之上面(窪部32)以傾斜面形成情況下,厚度變動係以垂直於此傾斜面之法線方向之厚度來評估。
第15圖係本發明之第3實施形態中沿著母模41及金屬成型品12之長邊方向的截面圖。在本實施形態中,關於凹部15之底面形狀,雖然係以長邊方向作為例子而說明,但是以短邊方向之底面也可說係同樣,在長邊及短邊雙方均為傾斜之時亦成立。但是,無論在那種情況,畢竟短邊方向係在第1實施形態中說明的範圍內進行電沈積。在本實施形態中,在短邊方向之斷面,雖然係如在第1實施形態中所說明的條件進行電沈積,但是更進一步在長邊方向依照第1實施形態中所說明的條件進行電沈積,則如第1實施形態上段之平面部42a與下段之平面部42c比較之情況,可將厚度變動作成不到1%以內相當高精度的厚度變動。形成在此母模41的凹部15係由:底面之深度相異且正對於各對向電極(垂直於電壓施加方向)之3個平面部42a,42b,42c、及連接到各平面部42a,42b,42c且對垂直於電壓施加方向的面傾斜之傾斜面部43a,43b所形成。
在此,頭部空間之高度H係為殘留在凹部15之最淺部分的空間之高度。如此第15圖所示,在凹部15之長邊方向,即使凹部15之長度比頭部空間之高度H更長,只要頭部空間之高度H對凹部15之寬度(紙面之深度方向的長度=凹部之寬度)滿足於前述任何之條件,即可使金屬成型品12之厚度變動作很小。
又,相對於具有傾斜面部43a,43b之底面,金屬層18係在平面部42a,42b,42c及傾斜面部43a,43b分別成為相等厚度(從底面算起之距離為一定)的方式而進行積層電沈積。在形成平面部42a與傾斜面部43a的角部乃至於形成平面部42b與傾斜面部43b的角部,金屬層18均積層電沈積成其厚度大致相等(從凹部15之底面算起之距離為一定)。第15圖所示的箭號係顯示金屬層18之成長方向的向量。
此外,第15圖雖表示長邊方向之斷面,但在假定其係短邊方向之斷面情況下,於計算厚度變動時,不考慮傾斜面部之金屬層18的厚度,測定底面為水平之各面的金屬層18之厚度,以最厚處之厚度T2與最薄處之厚度T1的比T2/T1為厚度變動。即,在短邊方向之斷面,如第1實施形態般底面為傾斜面之情況,或如第2實施形態凹部15之底面為傾斜面之情況,雖然評估水平面或傾斜面之法線方向的厚度,但在水平面及傾斜面混雜之情況下,僅評估水平面之厚度。
在第16圖中,表示變更傾斜面部43a,43b之傾斜角度θ(與垂直於電壓施加方向的面之間所成的角度),測定金屬層18之厚度變動的結果。如圖示,傾斜面部43a,43b之傾斜角度θ若在60°以下,金屬層18之厚度變動即在1%以下,完全無問題。但是,當傾斜面部43a,43b之傾斜角度θ超過60°時,會產生金屬層18之厚度變動。又,此金屬層18之厚度變動有上段之平面部42a及下段之平面部42c比中段之平面部42b更大的傾向。
因而,露出於凹部15之底面的導電性基材13之窪部32的表面以對垂直於電壓施加方向的面之傾斜角度大致在60°以下為較佳。第17圖係顯示在導電性基材13之上面設置傾斜角度具有60°以上之傾斜面的窪部32時,金屬層18之成長模樣的圖。當傾斜角度超過60°時,電流變成不均勻而使控制金屬層18之厚度變困難。但是,如第18圖所示,如窪部32之周緣部分的傾斜角度在60°以上之情形,即使存在有傾斜角度為60°以上之區域,仍有一部分幾乎不造成影響。又,如第18圖,在導電性基材13之上面存在有尖銳變曲點部分情況下,如第18圖箭號所示,在該變曲點部分,金屬層18以變曲點為中心成長為均等的厚度,因此對應於導電性基材13之變曲點部分的金屬層18之上面的變曲點部分變成流暢的弧狀。在第13圖、第14圖、第23(b)圖等之圖示例中,雖然金屬層18之上面亦與導電性基材13之上面同樣地折曲,但在實際之金屬成型品12,折曲部分帶有圓感而成為弧狀。
依此,本發明係將傾斜面部43a,43b之傾斜角度θ作成60°以下的方式,藉由在底面設置深度的變化,能使金屬成型品12之設計,一面能保持厚度為一定,一面能在電壓施加方向作成折曲者。換言之,凹部15之底面並不一定要正對著對向電極。
此外,由於絕緣層14之高度即使不均勻亦無妨,因此如第19圖所示,在長邊方向之絕緣層14的高度之低處比金屬層18之上面的最高位置更低亦無妨。但是,即使如第19圖之情況,在短邊方向之斷面看去之絕緣層14對金屬成型品12方面,如第1實施形態之條件仍可成立。
第20圖顯示第3實施形態之一例,由本發明形成的電子零件用之接點構件之形狀。依照本發明,能使此種形狀的金屬零件不需要任何修飾加工,能僅以電鑄而形成。
第21圖顯示本發明之第4實施形態的母模51之凹部15及金屬層18之成長過程。第21圖之箭號係顯示金屬層18之成長方向及成長量的向量。此凹部15在凹部15之側壁面之中程形成段差部52,藉此使凹部的截面積從中途擴大,而使凹部15的開口面積比底面更大。又,絕緣層14係延伸為覆蓋凹部15之底面上之周緣部的一部分。底面之絕緣層14的延伸部分被顯示為絕緣層14a。
當使用此凹部15進行電鑄時,首先,在凹部15的底面中絕緣層14a未覆蓋的區域,電沈積金屬而形成金屬層18。更進一步,當持續施加電壓時,金屬層18從未被底面之絕緣層14a覆蓋的部分算起之距離係以作成一定、且重疊地覆蓋在絕緣層14a之上的方式而成長。
更進一步,當使電流流入而使金屬層18成長時,金屬層18亦在段差部52之上突出而成長。此時,從未被絕緣層14a覆蓋的底面看去,在段差部52中為陰影的部分,係以從段差部52之邊緣算起的距離為一定的方式,使金屬層18成長。
依此,藉由在凹部15設置段差部52,鑄造金屬成型品12在突出於段差部52之上部的形狀上。又,藉由以絕緣層14a覆蓋凹部15之底面的周緣部,可將其上部之金屬成型品12作成倒角的形狀。即,藉由使用本變形例,可在將母模11之形狀反轉轉印之形狀的表面形成追加弧狀之倒角的金屬零件。
第22圖係顯示在凹部之底面設置絕緣層14a之另一例的截面圖。在此母模61中,凹部15之底面的兩側部或沿著外周緣之絕緣層14延伸而覆蓋底面之一部分,形成底面之絕緣層14a。於使用此母模61情況下,同樣地,以未被底面之絕緣層14a覆蓋的部分算起之距離變成一定,且重疊地覆蓋在絕緣層14a上的方式而使金屬層18成長,藉此,金屬成型品12之上面外周部彎曲為弧狀而形成。
此外,如此實施形態,利用凹部15之底面的一部分絕緣層14a覆蓋而使金屬層18之上面的一部分彎曲時,金屬層18之厚度變動係以導電性基材13露出之區域上的金屬層18之垂直方向的厚度為均勻的區域而進行評估。
以下,顯示各種形狀的母模71~88。
第23(a)圖係使用兩側面具有附加變細部分之絕緣層14而使上方寬度為狹窄的母模71者。
第23(b)圖所示的母模72係在導電性基材13之上面具有窪部32,一方之側壁面的絕緣層14位於窪部32之外,另一方之絕緣層14進入窪部32內者。
第24(a)圖所示的母模73係以絕緣層91a,91b之2層構成絕緣層14,在開口寬度狹窄的絕緣層91a之上重疊開口寬度寬廣的絕緣層91b。
第24(b)圖所示的母模74係在上方為狹窄的斷面推拔(taper)狀之絕緣層91a上重疊開口寬度比其更寬廣的絕緣層91b而作成兩層構成的絕緣層14者。
第24(c)圖所示的母模75係在凹部15之底面形成V溝狀的窪部32,同時在開口寬度狹窄的絕緣層91a上重疊開口寬度寬廣的絕緣層91b而將絕緣層14作成兩層構成者。
第24(d)圖所示的母模76係以第23(b)圖所示的母模72為基礎,將其絕緣層14作成開口寬度狹窄的絕緣層91a及開口寬度寬廣的絕緣層91b之兩層構成者。
第25(a)圖所示的母模77係使用以導電材料製導電性塗層部92b被覆不導電材料(絕緣材料)製芯材92a之表面後的導電性基材13者。
第25(b)~25(d)圖所示的母模78~80亦係使用以導電材料製導電性塗層部92b被覆不導電材料(絕緣材料)製芯材92a之表面後的導電性基材13者,更進一步在第25(b)圖之母模78使用推拔狀的絕緣層14,在第25(c),(d)圖之母模79,80使用具有窪部32之導電性基材13。
第26(a)~26(d)圖所示的母模81~84均係使用:以絕緣層14作為絕緣層91a,91b之兩層構成,在開口寬度狹窄的絕緣層91a上重疊開口寬度寬廣的絕緣層91b,同時以導電材料製導電性塗層部92b被覆不導電材料(絕緣材料)製芯材92a之表面後的導電性基材13者。
第27(a)圖所示的母模85係在導電性基材13之上面形成窪部32,形成絕緣層14,使之進入窪部32之一部分,同時於凹部15之底面延伸出絕緣層14a者。又,第27(b)圖所示的母模86係更進一步將絕緣層14作成絕緣層91a,91b之兩層構成者。又,第28(a),28(b)圖所示的母模87,88均係使用以導電材料製導電性塗層部92b被覆不導電材料(絕緣材料)製芯材92a之表面,後的導電性基材13者。
本發明使用的母材雖然可使用如上述各種形狀、構造者,但是在任何母材中,頭部空間的高度H或凹部寬度W定義如下。頭部空間的高度H,如第23圖、第24圖等所示,係從已製作之金屬成型品12的最高位置到凹部15之上面開口的高度(即,絕緣層14之上面所在之高度的平面)的垂直距離。但是,在絕緣層14之上面的高度有變動之時,如第13(a),(b)圖所示,係到最低位置之絕緣層14之上面的距離。又,凹部寬度W係金屬成型品12之上面所在的高度之凹部15的寬度。
11,31,41,51,61,71~88...母模
12...金屬成型品
13...導電性基材
14,14a...絕緣層
15...凹部
18...金屬層
19...電解槽
21...對向電極
32...窪部
42a,42b,42c...平面部
43a,43b...傾斜面部
52...段差部
第1圖係顯示使用於本發明第1實施形態的電鑄方法的母模之截面圖。
第2(a)~2(j)圖係表示利用第1實施形態的電鑄法成型金屬成型品之步驟的概略截面圖。
第3圖係顯示配置在電解槽內之母模的截面圖。
第4(a)圖係顯示施加於電解槽之電極間之電壓的變化之圖,第4(b)圖係顯示流動於電解槽內之電流的變化之圖。
第5(a)圖係顯示使用於決定凹部之寬度與頭部空間的高度之關係用的樣品之形狀的俯視圖。
第5(b)圖係第5(a)圖之A部的截面圖。
第6圖係變化殘留在金屬層上的頭部空間的高度H,電沈積金屬於該凹部內而製作各種的樣品,藉由實際測量頭部空間的高度H與細線部之厚度變動的關係,而表示調查的結果之圖。
第7圖係在橫軸上取凹部寬度W,在縱軸上取H/W之比而表示細線部之厚度變動為1.01之情況的條件的圖。
第8圖係變化殘留在金屬層之上的頭部空間的高度,電沈積金屬於該凹部內而製作各種的樣品,藉由實際測量頭部空間的高度與細線部之厚度變動的關係,而表示調查的結果之圖。
第9圖係顯示比較例之截面圖。
第10(a)~(d)圖係說明使用電沈積阻劑之絕緣被膜的形成方法之圖。
第11圖係使用比較例之母模製作之金屬成型品之俯視圖。
第12圖係顯示使用噴塗機及微影蝕刻技術而形成於導電性基材上的絕緣層之斷面的圖。
第13(a)圖係顯示本發明第2實施形態的母模之截面圖,第13(b)圖係顯示第2實施形態之另一母模之截面圖。
第14圖係顯示第2實施形態之更另一母模之截面圖。
第15圖係本發明之第3實施形態中沿著母模及金屬成型品之長邊方向的截面圖。
第16圖係表示變更傾斜面部之傾斜角度θ,而測定金屬層之厚度變動的結果之圖。
第17圖係顯示在導電性基材之上面設置傾斜角度具有60°以上之傾斜面的窪部時,金屬層之成長模樣的圖。
第18圖用於說明,在導電性基材之窪部的一部分,即使傾斜角度在60°以上,金屬層之成長仍幾乎不造成影響之截面圖。
第19圖係顯示第3實施形態之不同例的截面圖。
第20圖顯示由本發明形成的電子零件用之接點構件之形狀的立體圖。
第21圖係顯示本發明之第4實施形態的母模之凹部、及金屬層之成長過程之圖。
第22圖係顯示第4實施形態之另一例的截面圖。
第23(a),(b)圖係分別顯示本發明之不同實施形態之母模的截面圖。
第24(a)~(d)圖係分別顯示本發明不同的實施形態之母模的截面圖。
第25(a)~(d)圖係分別顯示本發明之不同的實施形態之母模的截面圖。
第26(a)~(d)圖係分別顯示本發明之不同實施形態之母模的截面圖。
第27(a),(b)圖係分別顯示本發明之不同實施形態之母模的截面圖。
第28(a),(b)圖係分別顯示本發明之不同實施形態之母模的截面圖。
11...母模
12...金屬成型品
13...導電性基材
14...絕緣層
15...凹部
H...頭部空間之高度
W...凹部寬度
Claims (8)
- 一種電鑄方法,具備有:母模形成步驟,重疊在導電性基材之上面而形成絕緣層,將凹部設於上述絕緣層,同時在上述凹部之底面的至少一部分露出上述導電性基材而形成母模;電沈積步驟,配置上述母模於電解槽內並施加電壓,以電沈積金屬於上述凹部內之上述導電性基材的露出面,其特徵為:在上述電沈積步驟中,上述凹部之寬度在300μm以上情況下,以殘留具有上述凹部之寬度的1/2.85倍以上之高度之空間的方式,將金屬層成長於上述凹部內。
- 一種電鑄方法,具備有:母模形成步驟,重疊在導電性基材之上面而形成絕緣層,將凹部設於上述絕緣層,同時在上述凹部之底面的至少一部分露出上述導電性基材而形成母模;電沈積步驟,配置上述母模於電解槽內並施加電壓,以電沈積金屬於上述凹部內之上述導電性基材的露出面,其特徵為:在上述電沈積步驟中,上述凹部之寬度為200μm以上不滿300μm情況下,以殘留具有上述凹部之寬度的1/3.75倍以上之高度之空間的方式,將金屬層成長於上述凹部內。
- 一種電鑄方法,具備有:母模形成步驟,重疊在導電性 基材之上面而形成絕緣層,將凹部設於上述絕緣層,同時在上述凹部之底面的至少一部分露出上述導電性基材而形成母模;電沈積步驟,配置上述母模於電解槽內並施加電壓,以電沈積金屬於上述凹部內之上述導電性基材的露出面,其特徵為:在上述電沈積步驟中,上述凹部之寬度為100μm以上不滿200μm情況下,以殘留具有上述凹部之寬度的1/4倍以上之高度之空間的方式,將金屬層成長於上述凹部內。
- 如申請專利範圍第1至3項中任一項之電鑄方法,其中上述母模形成步驟係在上述凹部之底面的至少一部分形成上述絕緣層。
- 如申請專利範圍第1至3項中任一項之電鑄方法,其中在重疊於上述凹部之底面的區域,將窪部形成於上述導電性基材上面。
- 如申請專利範圍第1至3項中任一項之電鑄方法,其中露出於上述凹部之底面的上述導電性基材之表面係為主要以對垂直於電壓施加方向的面之傾斜角度在60°以下的面構成的集合。
- 如申請專利範圍第1至3項中任一項之電鑄方法,其中上述母模形成步驟係在上述凹部之側壁面形成擴大上述凹部之開口面積的段差部。
- 如申請專利範圍第1至3項中任一項之電鑄方法,其中 上述電沈積步驟在流入上述電解槽內之電流的累積通電量達到預定值之時停止上述電壓。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008251085A JP5470791B2 (ja) | 2008-09-29 | 2008-09-29 | 電気鋳造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201022479A TW201022479A (en) | 2010-06-16 |
TWI428475B true TWI428475B (zh) | 2014-03-01 |
Family
ID=42059431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098132636A TWI428475B (zh) | 2008-09-29 | 2009-09-28 | 電鑄方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9085828B2 (zh) |
EP (1) | EP2336393B1 (zh) |
JP (1) | JP5470791B2 (zh) |
KR (1) | KR101254888B1 (zh) |
CN (1) | CN102149855B (zh) |
TW (1) | TWI428475B (zh) |
WO (1) | WO2010035417A1 (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170267520A1 (en) * | 2010-10-21 | 2017-09-21 | Hewlett-Packard Development Company, L.P. | Method of forming a micro-structure |
US10370769B2 (en) * | 2014-12-12 | 2019-08-06 | Citizen Watch Co., Ltd. | Method of manufacturing electroformed components |
US10115690B2 (en) * | 2015-02-26 | 2018-10-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing micro pins and isolated conductive micro pin |
EP3168057A1 (fr) * | 2015-11-11 | 2017-05-17 | Nivarox-FAR S.A. | Procede de fabrication d'une piece metallique avec au moins un motif a illusion d'optique |
US10213144B2 (en) | 2016-01-25 | 2019-02-26 | International Business Machines Corporation | Nanopatterned biosensor electrode for enhanced sensor signal and sensitivity |
US10376193B2 (en) | 2016-07-25 | 2019-08-13 | International Business Machines Corporation | Embedded sacrificial layer to enhance biosensor stability and lifetime for nanopatterned electrodes |
JP6936955B2 (ja) * | 2016-09-30 | 2021-09-22 | 日立金属株式会社 | 金属箔製造用陰極ドラムおよび金属箔の製造方法 |
US10161898B2 (en) * | 2017-01-30 | 2018-12-25 | International Business Machines Corporation | Nanopatterned biosensor electrode for enhanced sensor signal and sensitivity |
US10548530B2 (en) | 2017-03-01 | 2020-02-04 | International Business Machines Corporation | Biosensor calibration structure containing different sensing surface area |
WO2018208074A1 (ko) * | 2017-05-10 | 2018-11-15 | 성낙훈 | 수직성장 전주가공물과 그 제작 방법 |
CN107447243B (zh) * | 2017-06-19 | 2023-07-14 | 中南大学 | 一种用于金属微弧氧化单向表面改性的装置 |
EP3839626B1 (fr) * | 2019-12-18 | 2023-10-11 | Nivarox-FAR S.A. | Procede de fabrication d'un composant horloger |
KR102558919B1 (ko) | 2021-05-28 | 2023-07-24 | 주식회사 이랜텍 | 전주도금을 이용한 캐패시터형 센서 제조방법 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2831060B2 (ja) * | 1989-11-22 | 1998-12-02 | 九州日立マクセル株式会社 | 電鋳製のic用リードフレーム |
JP2992645B2 (ja) * | 1990-11-19 | 1999-12-20 | 九州日立マクセル株式会社 | 透孔を有する電鋳製品の製造方法 |
JPH05259359A (ja) * | 1992-03-14 | 1993-10-08 | Justy:Kk | Icパッケ―ジ用マイクロリ―ドピンのicチップ等への実装装着方法、icパッケ―ジ用マイクロリ―ドピン板の製造方法およびicパッケ―ジ用マイクロリ―ドピン板。 |
US7073254B2 (en) * | 1993-11-16 | 2006-07-11 | Formfactor, Inc. | Method for mounting a plurality of spring contact elements |
JPH0864145A (ja) * | 1994-08-25 | 1996-03-08 | Sumitomo Metal Mining Co Ltd | アパチャーグリル |
JPH08138941A (ja) * | 1994-09-12 | 1996-05-31 | Matsushita Electric Ind Co Ltd | 積層型セラミックチップインダクタおよびその製造方法 |
KR100276052B1 (ko) * | 1994-10-04 | 2000-12-15 | 모리시타 요이찌 | 전사도체의 제조방법 및 적층용 그린시트의 제조방법 |
JP3427332B2 (ja) | 1995-02-21 | 2003-07-14 | 九州日立マクセル株式会社 | 精密微細パターンを有する電鋳製品の製造方法 |
US6156487A (en) * | 1998-10-23 | 2000-12-05 | Matsushita-Kotobuki Electronics Industries, Ltd. | Top surface imaging technique for top pole tip width control in magnetoresistive read/write head processing |
JP2001205599A (ja) * | 2000-01-27 | 2001-07-31 | Canon Inc | マイクロガイド機構、マイクロアクチュエータおよびマイクロセンサ |
US6933738B2 (en) * | 2001-07-16 | 2005-08-23 | Formfactor, Inc. | Fiducial alignment marks on microelectronic spring contacts |
US20050133375A1 (en) * | 2002-06-28 | 2005-06-23 | Gunter Schmid | Method of producing electrodeposited antennas for RF ID tags by means of selectively introduced adhesive |
WO2008018261A1 (en) * | 2006-08-07 | 2008-02-14 | Seiko Instruments Inc. | Method for manufacturing electroformed mold, electroformed mold, and method for manufacturing electroformed parts |
-
2008
- 2008-09-29 JP JP2008251085A patent/JP5470791B2/ja active Active
-
2009
- 2009-09-11 US US13/063,638 patent/US9085828B2/en active Active
- 2009-09-11 EP EP09815839.7A patent/EP2336393B1/en active Active
- 2009-09-11 WO PCT/JP2009/004522 patent/WO2010035417A1/ja active Application Filing
- 2009-09-11 KR KR1020117005296A patent/KR101254888B1/ko active IP Right Grant
- 2009-09-11 CN CN2009801354373A patent/CN102149855B/zh active Active
- 2009-09-28 TW TW098132636A patent/TWI428475B/zh active
Also Published As
Publication number | Publication date |
---|---|
EP2336393B1 (en) | 2019-02-20 |
CN102149855B (zh) | 2012-10-03 |
EP2336393A4 (en) | 2016-01-27 |
KR101254888B1 (ko) | 2013-04-15 |
EP2336393A1 (en) | 2011-06-22 |
US9085828B2 (en) | 2015-07-21 |
WO2010035417A1 (ja) | 2010-04-01 |
KR20110039489A (ko) | 2011-04-18 |
US20110233063A1 (en) | 2011-09-29 |
TW201022479A (en) | 2010-06-16 |
CN102149855A (zh) | 2011-08-10 |
JP5470791B2 (ja) | 2014-04-16 |
JP2010084158A (ja) | 2010-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI428475B (zh) | 電鑄方法 | |
KR102474454B1 (ko) | 증착 마스크의 제조 방법 및 증착 마스크 | |
KR101871956B1 (ko) | 모판, 모판의 제조 방법, 및 마스크의 제조 방법 | |
Zhao et al. | Experimental study on uniformity of copper layer with microstructure arrays by electroforming | |
KR102010001B1 (ko) | Oled 화소 형성 마스크의 제조에 사용되는 전주도금 모판 | |
KR20180089068A (ko) | 전주가공법에 의하여 제작되는 금형과 그 제작방법 | |
CN110670014A (zh) | 一种母版芯模、掩膜板及其制作方法 | |
JPH0789078A (ja) | 微小穴を有する金属部材の製造方法 | |
TWI304225B (en) | Method and process for improved uniformity of electrochemical plating films produced in semiconductor device processing | |
JP2006341500A (ja) | 積層構造体、ドナー基板、および積層構造体の製造方法 | |
JP6770708B2 (ja) | 蒸着マスク、蒸着マスクの製造方法及び有機半導体素子の製造方法 | |
WO2006112696A2 (en) | Method for electroforming a studded plate and a copy die, electroforming die for this method, and copy die | |
JP2008208431A (ja) | 電鋳型とその製造方法および電鋳部品の製造方法 | |
KR102401067B1 (ko) | 전주가공에 사용되는 수직성장 마스터와 그 제조방법 | |
US20230035647A1 (en) | Electroforming process | |
TWI388698B (zh) | 電鑄法 | |
JP6764457B2 (ja) | スクリーン印刷用メタルマスク | |
KR20190001713A (ko) | 수직성장을 유도하는 전주금형과 그 가공방법 | |
KR20190001261A (ko) | 수직성장 전주가공물과 그 제작 방법 | |
JP2007092097A (ja) | 電鋳型とその製造方法及び電鋳部品の製造方法 | |
JP2005256126A (ja) | 金属膜を有する物品の製造方法 | |
JP2001026895A (ja) | 電鋳用母型、その製造方法、電鋳用母型を用いた突起部を有する構造体の製造方法 | |
JPS61235591A (ja) | 多孔金属薄板を製造するための電鋳用母型及びその製造方法 | |
JPH108288A (ja) | めっき用原版とそれを用いた金属薄膜の形成方法、及びめっき用原版の製造方法 | |
JPH0371410A (ja) | 薄膜磁気ヘッドの製造方法 |