CN102142267A - 半导体存储器的数据输出电路和相关方法 - Google Patents

半导体存储器的数据输出电路和相关方法 Download PDF

Info

Publication number
CN102142267A
CN102142267A CN2010105719836A CN201010571983A CN102142267A CN 102142267 A CN102142267 A CN 102142267A CN 2010105719836 A CN2010105719836 A CN 2010105719836A CN 201010571983 A CN201010571983 A CN 201010571983A CN 102142267 A CN102142267 A CN 102142267A
Authority
CN
China
Prior art keywords
data set
data
signal
sensor amplifier
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105719836A
Other languages
English (en)
Other versions
CN102142267B (zh
Inventor
金载镒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mimi Ip Co ltd
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102142267A publication Critical patent/CN102142267A/zh
Application granted granted Critical
Publication of CN102142267B publication Critical patent/CN102142267B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种半导体存储器的数据输出电路和相关方法的各个实施例。在一个示例性实施例中，一种数据输出电路可以包括：多个全局线；读出放大器模块，被配置为在不同的定时将多个数据输出至所述多个全局线；管线锁存器模块，被配置为在不同的定时锁存经由所述多个全局线传输的所述多个数据；以及控制单元，被配置为利用地址信号来控制所述多个数据从所述读出放大器模块输出的定时和所述管线锁存器模块的锁存定时。

Description

半导体存储器的数据输出电路和相关方法
相关申请的交叉引用
本申请要求2010年1月29日在韩国知识产权局提交的韩国专利申请No.10-2010-0008695的优先权，其全部内容通过引用合并在本文中，如同全部列出一样。
技术领域
本发明的各个实施例涉及半导体存储器，更具体而言涉及半导体存储器的数据输出电路及相关方法。
背景技术
设置在半导体存储器中用于传输数据的全局线占据相当大部分的外围电路面积。尽管正在不断开发用于最小化全局线之间的距离的技术，但是其它因素中的耦合现象阻碍了全局线之间距离的降低。
参见图1，半导体存储器现有的数据传输电路1可以包括多个读出放大器IOSA、多个全局线GIO<0:7>和多个管线锁存器。
多个读出放大器IOSA按照顺序分别接收多个数据OCT<0:7>。多个读出放大器IOSA根据由读取命令产生的信号IOSTBP来读出多个数据OCT<0:7>，并输出所读出的数据OCT<0:7>至多个全局线GIO<0:7>。
多个管线锁存器响应于由读取命令产生的另一个信号PINB，来锁存多个全局线GIO<0:7>上所加载的数据。
由于多个读出放大器IOSA根据信号IOSTBP共同地操作，因此多个数据OCT<0:7>同时被加载到多个全局线GIO<0:7>上。另外，由于多个管线锁存器根据信号PINB共同地操作，因此多个数据OCT<0:7>同时被锁存。
例如，如图2所示，当加载在相邻的全局线GIO<0:2>上的数据的相位不同时，会因相邻的全局线GIO<0:2>之间形成的耦合电容CC而导致在数据中产生耦合噪声，如图中虚线所指出的。
因此，在半导体存储器现有的数据输出电路中，耦合噪声导致数据传输特性例如数据传输速度变差。
发明内容
因此，本发明的各个示例性实施例可以提供一种半导体存储器的数据输出电路，其能够减少耦合噪声，并因此提高其数据传输特性。
为达到上述优点并根据本发明的目的，如在此处作为实施例并被概述的那样，本发明的一个示例性方面可以提供一种半导体存储器的数据输出电路，包括：多个全局线；读出放大器模块，被配置为在不同的定时将多个数据输出至所述多个全局线；管线锁存器模块，被配置为在不同的定时锁存经由所述多个全局线而传输的所述多个数据；以及控制单元，被配置为利用地址信号来控制所述多个数据从所述读出放大器模块输出的定时和所述管线锁存器模块的锁存定时。
在另一个示例性方面，一种半导体存储器的数据输出电路可以包括：读出放大器模块，被配置为响应于具有不同激活定时的第一控制信号对，来读出第一数据组和第二数据组；多个全局线，被配置为传输由所述读出放大器模块所读出的所述第一数据组和所述第二数据组；管线锁存器模块，被配置为响应于具有不同激活定时的第二控制信号对，来锁存经由所述多个全局线传输的所述第一数据组和所述第二数据组；以及控制单元，被配置为利用地址信号来产生所述第一控制信号对和所述第二控制信号对。
在又一个示例性方面，一种半导体存储器的数据输出电路可以包括：读出放大器模块，被配置为在相同的定时读出第一数据组和第二数据组，并响应于具有不同激活定时的第一控制信号对来输出所读出的第一数据组和第二数据组；多个全局线，被配置为传输从所述读出放大器模块输出的所述第一数据组和所述第二数据组；管线锁存器模块，被配置为响应于具有不同激活定时的第二控制信号对，来锁存经由所述全局线传输的所述第一数据组和所述第二数据组；以及控制单元，被配置为利用地址信号来产生所述第一控制信号对和所述第二控制信号对。
本发明的各个示例性方面还可以提供一种半导体存储器的数据输出电路中处理数据的方法。所述方法可以包括以下步骤：将多个数据分类为第一数据组和第二数据组；响应于具有不同激活定时的第一控制信号对来读出所述第一数据组和所述第二数据组；经由多个全局线将所读出的第一数据组和第二数据组传输至管线锁存器模块；以及响应于具有不同激活定时的第二控制信号对来锁存所传输的第一数据组和第二数据组。
本发明的其他目的和优点将在以下的描述中提出一部分，并且一部分将会从描述中明显了解或者可以通过实施本发明来获悉。借助于尤其在权利要求书中所指出的元件和组合将会实现和达成本发明的目的和优点。
将会理解的是，以上的概述和以下的详细描述仅仅是示例性和说明性的，并非如同权利要求书那样限制本发明。
附图说明
包括在本说明书中并构成说明书的一部分的附图示出了与根据本发明的各个实施例，并且这些附图与文字说明一起用来解释本发明的原理。
图1是说明半导体存储器现有的数据输出电路的框图。
图2是说明现有的数据输出电路中的全局线的数据传输波形的图。
图3是说明根据本发明的某些公开的实施例的半导体存储器的数据输出电路的示例框图。
图4是说明根据本发明的某些公开的实施例的图3所示的控制单元的示例电路图。
图5是说明根据本发明的某些公开的实施例的输出波形的示例图。
图6是说明根据本发明的某些公开的实施例的数据输出电路中全局线的数据传输波形的示例图。
图7是说明根据本发明的某些公开的实施例的半导体存储器的数据输出电路的示例框图。
图8是说明根据本发明的一些公开的实施例的图7所示的读出放大器的示例电路图。
具体实施方式
现在将详细参照根据本发明的示例性实施例、附图中所示的实例。只要有可能，在附图中将使用相同的附图标记表示相同或相似的部件。
在详细描述具体的示例性实施例之前，首先将描述本发明的一些实施例的操作原理。
管线锁存器根据地址(例如A2)的电平，确定要从8位数据OCT<0:7>中首先输出的数据。例如，当处于低电平的地址A2指定数据OCT<0:3>时，首先输出数据OCT<0:3>，然后输出数据OCT<4:7>。因此，与数据OCT<0:3>的输出定时相比，数据OCT<4:7>的输出定时具有时序余量或延迟时间段。相反地，当处于高电平的地址A2指定数据OCT<4:7>时，首先输出数据OCT<4:7>，然后输出数据OCT<0:3>。在这种情况下，与数据OCT<4:7>的输出定时相比，数据OCT<0:3>的输出定时具有时序余量或延迟时间段。
根据本发明的一些示例性实施例可以在数据之间使用上述时间余量或延迟时间段，以使得一半数据至全局线的时序延迟于另一半数据。
参见图3，根据本发明的一个示例性实施例的半导体存储器的数据输出电路100可以包括读出放大器模块200、多个全局线GIO<0:7>、管线锁存器模块400和控制单元600。
读出放大器模块200可以被配置为根据多个数据OCT<0:7>的顺序将所述多个数据OCT<0:7>分类成数据组。例如，数据OCT<0:7>可以被分类为第一数据组OCT<0:3>和第二数据组OCT<4:7>。读出放大器模块200也可以被配置为响应于第一控制信号对IOSTBP_03和IOSTBP_47，在互不相同的定时读出第一数据组OCT<0:3>和第二数据组OCT<4:7>，然后将所读出的第一数据组OCT<0:3>和第二数据组OCT<4:7>输出至全局线GIO<0:7>。
读出放大器模块200可以包括多个读出放大器210至280。读出放大器210、230、250和270可以响应于第一控制信号IOSTBP_03来读出第一数据组OCT<0:3>，并将所读出的第一数据组OCT<0:3>输出至全局线GIO<0:3>。另一方面，读出放大器220、240、260和280响应于第一控制信号IOSTBP_47来读出第二数据组OCT<4:7>，并将所读出的第二数据组OCT<4:7>输出至全局线GIO<4:7>。
结果，读出放大器210至280以OCT<0>、OCT<4>、OCT<1>、OCT<5>、OCT<2>、OCT<6>、OCT<3>和OCT<7>这样的顺序输出数据。
在一些示例性实施例中，可以采用与现有的读出放大器例如图1所示的读出放大器IOSA相同的方式来配置读出放大器210至280。
可以一个接一个交替地布置全局线GIO<0:3>和全局线GIO<4:7>，以便可以采用与读出放大器210至280所输出的数据OCT<0:7>的顺序相同的顺序来布置全局线GIO<0:7>。即，可以采用GIO<0>、GIO<4>、GIO<1>、GIO<5>、GIO<2>、GIO<6>、GIO<3>及GIO<7>这样的顺序来布置全局线GIO<0:7>。
管线锁存器模块400可以被配置为响应于第二控制信号对PINB_03和PINB_47，在互不相同的定时锁存第一数据组OCT<0:3>和第二数据组OCT<4:7>。
管线锁存器模块400可以包括多个管线锁存器410至440。管线锁存器410至440中的每个可以被连接至从多个全局线GIO<0:7>中选择的彼此不相邻的两个全局线。
即，全局线GIO<0:7>可以按GIO<0>、GIO<1>、GIO<2>、GIO<3>、GIO<4>、GIO<5>、GIO<6>和GIO<7>这样的顺序来与管线锁存器410至440相连接。
构成管线锁存器410至440的一半的管线锁存器410和420可以响应于第二控制信号PINB_03来锁存第一数据组OCT<0:3>。构成管线锁存器410至440的另一半的管线锁存器430和440可以响应于第二控制信号PINB_47来锁存第二数据组OCT<4:7>。
控制单元600可以被配置为响应于地址信号A2，通过使第一源信号IOSTBP和第二源信号PINB旁通和延迟，来产生第一控制信号对I0STBP_03和IOSTBP_47以及第二控制信号对PINB_03和PINB_47。在一些示例性实施例中，控制单元600可以使用本领域已知的任何读取命令所产生的控制信号作为第一源信号IOSTBP和第二源信号PINB。
参见图4，控制单元600可以包括第一控制部610和第二控制部620。控制单元600可以进一步包括用于通过将地址信号A2反相来产生反相地址信号A2B的反相器IV1。第一控制部610可以包括延迟组件DLY和多个传输门PG1至PG4。
当地址信号A2具有低电平(即，指定数据OCT<0:3>时所处的电平)时，第一控制部610可以使第一源信号IOSTBP旁通，并将其输出作为第一控制信号IOSTBP_03。另外，第一控制部610可以使第一源信号IOSTBP延迟，并将其输出作为第一控制信号IOSTBP_47。
当地址信号A2具有高电平(即，指定数据OCT<4:7>时所处的电平)时，第一控制部610可以使第一源信号IOSTBP延迟，并将其输出作为第一控制信号IOSTBP_03。另外，第一控制部610可以使第一源信号IOSTBP旁通，并将其输出作为第一控制信号IOSTBP_47。
第二控制部620包括延迟组件DLY和多个传输门PG5至PG8。当地址信号A2具有低电平(即，指定数据OCT<0:3>时所处的电平)时，第二控制部620可以使第二源信号PINB旁通，并将其输出作为第二控制信号PINB_03。另外，第二控制部620可以使第二源信号PINB延迟，并将其输出作为第二控制信号PINB_47。
当地址信号A2具有高电平(即，指定数据OCT<4:7>时所处的电平)时，第二控制部620可以使第二源信号PINB延迟，并将其输出作为第二控制信号PINB_03。另外，第二控制部620可以使第二源信号PINB旁通，并将其输出作为第二控制信号PINB_47。
下面将参照图3至图5描述根据本发明的一些示例性实施例的半导体存储器的数据输出电路100的操作。
当地址信号A2具有低电平(即，指定数据OCT<0:3>时所处的电平)时，第一控制信号对IOSTBP_03与IOSTBP_47以及第二控制信号对PINB_03与PINB_47是利用根据读取命令所产生的第一源信号IOSTBP和第二源信号PINB来产生的。
如图5所示，来自于第一控制信号对IOSTBP_03与IOSTBP_47中的第一控制信号IOSTBP_03可以比第一控制信号IOSTBP_47更早被激活。响应于被激活的第一控制信号IOSTBP_03，读出放大器210、230、250和270可以读出第一数据组OCT<0:3>，并将所读出的第一数据组OCT<0:3>输出至全局线GIO<0:3>。
类似地，如图5所示，来自于第二控制信号对PINB_03与PINB_47中的第二控制信号PINB_03可以比第二控制信号PINB_47更早被激活。响应于被激活的第二控制信号PINB_03，管线锁存器410及420可以锁存由全局线GIO<0:3>传输来的第一数据组OCT<0:3>。
响应于在第一控制信号IOSTBP_03之后被激活的第一控制信号IOSTBP_47，读出放大器220、240、260和280可以读出第二数据组OCT<4:7>，并将所读出的第二数据组OCT<4:7>输出至全局线GIO<4:7>。
响应于在第二控制信号PINB_03之后被激活的第二控制信号PINB_47，管线锁存器430和440可以锁存由全局线GIO<4:7>传输来的第二数据组OCT<4:7>。
相反地，当地址信号A2具有高电平(即，指定数据OCT<4:7>时所处的电平)时，第一控制信号对IOSTBP_03与IOSTBP_47以及第二控制信号对PINB_03与PINB_47是利用根据另一个读取命令所产生的第一源信号IOSTBP和第二源信号PINB而产生的。
如图5所示，来自于第一控制信号对IOSTBP_03与IOSTBP_47中的第一控制信号IOSTBP_47可以比第一控制信号IOSTBP_03更早被激活。响应于被激活的第一控制信号IOSTBP_47，读出放大器220、240、260和280可以读出第二数据组OCT<4:7>，并将所读出的第二数据组OCT<4:7>输出至全局线GIO<4:7>。
类似地，如图5所示，来自于第二控制信号对PINB_03与PINB_47中的第二控制信号PINB_47可以比第二控制信号PINB_03更早被激活。响应于被激活的第二控制信号PINB_47，管线锁存器430和440可以锁存由全局线GIO<4:7>传输来的第二数据组OCT<4:7>。
响应于在第一控制信号IOSTBP_47之后被激活的第一控制信号IOSTBP_03，读出放大器210、230、250和270可以读出第一数据组OCT<0:3>，并将所读出的第一数据组OCT<0:3>输出至全局线GIO<0:3>。
响应于在第二控制信号PINB_47之后被激活的第二控制信号PINB_03n，管线锁存器410和420可以锁存由全局线GIO<0:3>传输来的第一数据组OCT<0:3>。
在本发明的各个实施例中，例如图5所示的实施例，全局线GIO<0:3>和GIO<4:7>的数据电平的转变定时可以互不相同，且多个管线锁存器410至440的每个可以锁存彼此不相邻的两个全局线的数据。
因此，从图6可见，即使在相邻的全局线GIO<0>、GIO<4>和GIO<1>上所加载的数据的相位不同时，也可以将耦合噪声减少到不会使数据传输特性变差的水平。
图7是说明根据另一个示例性实施例的半导体存储器的数据输出电路101的示例框图。数据输出电路101可以包括读出放大器模块800、多个全局线GIO<0:7>、管线锁存器模块400和控制单元600。
可以采用与图3所示的实施例相同的方式来配置全局线GIO<0:7>、管线锁存器模块400和控制单元600。读出放大器模块800与多个全局线GIO<0:7>之间的连接也可以与图3所示的连接相同。
读出放大器模块800可以被配置为利用第一源信号IOSTBP在相同的定时来读出第一数据组OCT<0:3>和第二数据组OCT<4:7>，并响应于第一控制信号对IOSTBP_03与IOSTBP_47，在不同的定时来将所读出的第一数据组OCT<0:3>和第二数据组OCT<4:7>输出至多个全局线GIO<0:7>。
读出放大器模块800可以包括多个读出放大器810至880。读出放大器810至880可以彼此相同。读出放大器810至880可以利用第一源信号IOSTBP在相同的定时来读出第一数据组OCT<0:3>和第二数据组OCT<4:7>。
读出放大器810、830、850和870可以响应于第一控制信号IOSTBP_03，来将所读出的第一数据组OCT<0:3>输出至全局线GIO<0:3>。读出放大器820、840、860和880可以响应于第一控制信号IOSTBP_47，来将所读出的第二数据组OCT<4:7>输出至全局线GIO<4:7>。
如图8所示，读出放大器810可以包括读出放大部811以及输出定时控制部812。在一个示例性实施例中，读出放大部811可以具有与图3所示的读出放大器210至280相同的电路结构。读出放大部811可以被配置为响应于第一源信号IOSTBP来读出数据OCT<0>。
输出时序控制部812可以包括多个反相器IV11至IV14、传输门PG11以及多个晶体管M11和M12。反相器IV13和IV14可以构成锁存器LT，晶体管M11和M12可以构成驱动器。
在输出时序控制部812中，当第一控制信号IOSTBP_03具有高电平时，可以使传输门PG11导通并且可以使读出放大部811所读出的数据OCT<0>通过。
当数据OCT<0>通过传输门PG11时，多个晶体管M11和M12的任一个可以驱动全局线GIO<0>至数据OCT<0>的电平。另外，由于通过了传输门PG11的数据OCT<0>被储存在锁存器LT中，因此在第一控制信号IOSTBP_03具有低电平的期间，全局线GIO<0>的电平保持不变。
虽然读出放大器820、840、860和880是采用与读出放大器810相同的方式来配置的，但是它们可以被配置为接收第一控制信号IOSTBP_47而取代接收第一控制信号IOSTBP_03。
响应于第一源信号IOSTBP，读出放大器810、830、850和870以及读出放大器820、840、860和880可以在相同的定时读出第一数据组OCT<0:3>和第二数据组OCT<4:7>。
然而，响应于具有不同激活定时的第一控制信号IOSTBP_03和第一控制信号IOSTBP_47，读出放大器810、830、850和870以及读出放大器820、840、860和880可以将所读出的数据输出至全局线GIO<0:7>。
因此，类似于图3所示的实施例，第一数据组OCT<0:3>与第二数据组OCT<4:7>加载到全局线GIO<0:7>上的定时可以互不相同。
此后，类似于图3所示的实施例，第一数据组OCT<0:3>与第二数据组OCT<4:7>可以由管线锁存器410至440来锁存。
从以上描述可明显得知，本文所公开的半导体存储器的数据输出电路的示例性实施例可以通过使数据传输定时差异化来减少耦合噪声，这可以导致半导体存储器的电路面积减少并改善传输特性。
虽然以上已经参照用于特定应用的说明性实施例来描述了一些实施例，但是应当理解描述的实施例仅仅是作为示例。接触到本发明所提供的教导的本领域技术人员将会想到其它修改、应用和/或实施例以及具有重要应用的其它领域。因此，本文所描述的半导体存储器的数据输出电路不应当限于所描述的实施例。确切地说，本文所描述的半导体存储器的数据输出电路应当仅仅根据结合以上描述和附图的所附权利要求书来被限定。

Claims (28)

1.一种半导体存储器的数据输出电路，包括：
多个全局线；
读出放大器模块，所述读出放大器模块被配置为在不同的定时将多个数据输出至所述多个全局线；
管线锁存器模块，所述管线锁存器模块被配置为在不同的定时锁存经由所述多个全局线传输的所述多个数据；以及
控制单元，所述控制单元被配置为利用地址信号对所述多个数据从所述读出放大器模块输出的定时和所述管线锁存器模块的锁存定时进行控制。
2.如权利要求1所述的数据输出电路，其中，所述读出放大器模块被配置为根据所述多个数据的顺序将所述多个数据分类为第一数据组和第二数据组，并在不同的定时将所述第一数据组和所述第二数据组输出至所述多个全局线。
3.如权利要求1所述的数据输出电路，其中，
所述读出放大器模块被配置为根据所述多个数据的顺序，将所述多个数据分类为第一数据组和第二数据组，
所述读出放大器模块包括被布置为序列的多个读出放大器，所述多个读出放大器包括第一组和第二组，所述第一组中的读出放大器与所述第二组中的读出放大器在所述序列中彼此交替，以及
所述第一组中的读出放大器和所述第二组中的读出放大器被配置为在不同的定时分别将所述第一数据组和所述第二数据组输出至所述多个全局线。
4.如权利要求1所述的数据输出电路，其中，
所述管线锁存器模块包括多个管线锁存器，以及
所述多个管线锁存器的每个被连接至彼此不相邻的全局线。
5.如权利要求1所述的数据输出电路，其中，
所述读出放大器模块被配置为根据所述多个数据的顺序，将所述多个数据分类为第一数据组和第二数据组，
所述管线锁存器模块包括被配置为接收所述多个数据的多个管线锁存器，以及
所述多个管线锁存器的一半和所述多个管线锁存器的另一半被配置为在不同的定时分别锁存所述第一数据组和所述第二数据组。
6.如权利要求1所述的数据输出电路，其中，所述控制单元被配置为响应于所述地址信号，使第一源信号和第二源信号旁通或延迟，来产生用于控制所述读出放大器模块的输出定时和所述管线锁存器模块的锁存定时的多个控制信号。
7.如权利要求6所述的数据输出电路，其中，所述第一源信号和所述第二源信号由读取命令产生。
8.一种半导体存储器的数据输出电路，包括：
读出放大器模块，所述读出放大器模块被配置为响应于具有不同激活定时的第一控制信号对，来读出第一数据组和第二数据组；
多个全局线，所述多个全局线被配置为传输所述读出放大器模块所读出的所述第一数据组和所述第二数据组；
管线锁存器模块，所述管线锁存器模块被配置为响应于具有不同激活定时的第二控制信号对，来锁存经由所述多个全局线传输的所述第一数据组和所述第二数据组；以及
控制单元，所述控制单元被配置为利用地址信号来产生所述第一控制信号对和所述第二控制信号对。
9.如权利要求8所述的数据输出电路，其中，根据数据的顺序来将多个数据分组，以将所述多个数据分类为所述第一数据组和所述第二数据组。
10.如权利要求8所述的数据输出电路，其中，
所述读出放大器包括被布置成序列的多个读出放大器，所述多个读出放大器包括第一组和第二组，所述第一组中的读出放大器与所述第二组中的读出放大器在所述序列中彼此交替，以及
所述第一组中的读出放大器被配置为响应于所述第一控制信号对中的一个信号来读出所述第一数据组；而所述第二组中的读出放大器被配置为响应于所述第一控制信号对中的另一个信号来读出所述第二数据组。
11.如权利要求8所述的数据输出电路，其中，
所述管线锁存器模块包括多个管线锁存器，以及
所述多个管线锁存器的每个被连接至彼此不相邻的全局线。
12.如权利要求8所述的数据输出电路，其中，
所述管线锁存器模块包括多个管线锁存器，以及
所述多个管线锁存器的一半被配置为响应于所述第二控制信号对中的一个信号来锁存所述第一数据组；而所述多个管线锁存器的另一半被配置为响应于所述第二控制信号对中的另一个信号来锁存所述第二数据组。
13.如权利要求8所述的数据输出电路，其中，所述控制单元被配置为响应于所述地址信号，来延迟所述第一控制信号对中的一个信号的激活定时和所述第二控制信号对中的一个信号的激活定时。
14.如权利要求8所述的数据输出电路，其中，所述控制单元被配置为响应于所述地址信号，使第一源信号和第二源信号旁通或延迟，来产生所述第一控制信号对和所述第二控制信号对。
15.一种半导体存储器的数据输出电路，包括：
读出放大器模块，所述读出放大器模块被配置为在相同的定时读出第一数据组和第二数据组，并响应于具有不同激活定时的第一控制信号对来输出所读出的第一数据组和第二数据组；
多个全局线，所述多个全局线被配置为传输从所述读出放大器模块输出的所述第一数据组和所述第二数据组；
管线锁存器模块，所述管线锁存器模块被配置为响应于具有不同激活定时的第二控制信号对，来锁存经由所述多个全局线传输的所述第一数据组和所述第二数据组；以及
控制单元，所述控制单元被配置为利用地址信号来产生所述第一控制信号对和所述第二控制信号对。
16.如权利要求15所述的数据输出电路，其中，根据数据的顺序将多个数据分组，以将所述多个数据分类为所述第一数据组和所述第二数据组。
17.如权利要求15所述的数据输出电路，其中，
所述读出放大器模块包括被配置为在相同的定时读出所述第一数据组和所述第二数据组的多个读出放大器，所述多个读出放大器被布置成序列并且包括第一组和第二组，所述第一组中的读出放大器与所述第二组中的读出放大器在所述序列中彼此交替，以及
所述第一组中的读出放大器被配置为响应于所述第一控制信号对中的一个信号来输出所读出的所述第一数据组，而所述第二组中的读出放大器被配置为响应于所述第一控制信号对中的另一个数据来输出所读出的所述第二数据组。
18.如权利要求15所述的数据输出电路，其中，
所述管线锁存器模块包括多个管线锁存器，以及
所述多个管线锁存器的每个被连接至彼此不相邻的全局线。
19.如权利要求15所述的数据输出电路，其中，
所述管线锁存器模块包括多个管线锁存器，以及
所述多个管线锁存器的一半被配置为响应于所述第二控制信号对中的一个信号来锁存所述第一数据组，而所述多个管线锁存器的另一半被配置为响应于所述第二控制信号对中的另一个信号来锁存所述第二数据组。
20.如权利要求15所述的数据输出电路，其中，所述控制单元被配置为响应于所述地址信号，来延迟所述第一控制信号对中的一个信号的激活定时和所述第二控制信号对中的任一个信号的激活定时。
21.如权利要求15所述的数据输出电路，其中，所述控制单元被配置为响应于所述地址信号，使第一源信号和第二源信号旁通或延迟，来产生所述第一信号对和所述第二信号对。
22.一种半导体存储器的数据输出电路中处理数据的方法，包括以下步骤：
将多个数据分组为第一数据组和第二数据组；
响应于具有不同激活定时的第一控制信号对，来读出所述第一数据组和所述第二数据组；
经由多个全局线将所读出的所述第一数据组和所述第二数据组传输至管线锁存器模块；以及
响应于具有不同激活定时的第二控制信号对，来锁存所传输的所述第一数据组和所述第二数据组。
23.如权利要求22所述的方法，还包括以下步骤：利用地址信号产生用于控制所述激活定时的控制信号。
24.如权利要求23所述的方法，还包括以下步骤：响应于所述地址信号，来延迟所述第一控制信号对中的一个信号的激活定时和所述第二信号对中的一个信号的激活定时。
25.如权利要求22所述的方法，其中，所述第一数据组和所述第二数据组是基于所述多个数据的顺序而被分组的。
26.如权利要求22所述的方法，其中，读出所述第一数据组和所述第二数据组的步骤包括以下步骤：
将布置成序列的多个读出放大器分组为第一组和第二组，其中所述第一组中的读出放大器与所述第二组中的读出放大器在序列中彼此交替，
响应于所述第一控制信号对中的一个信号，用所述第一组中的读出放大器读出所述第一数据组，以及
响应于所述第一控制信号对中的另一个信号，用所述第二组中的读出放大器读出所述第二数据组。
27.如权利要求22所述的方法，其中，锁存所传输的所述第一数据组和所述第二数据组的步骤包括以下步骤：
将多个管线锁存器分类为第一锁存器组和第二锁存器组，
响应于所述第二控制信号对中的一个信号，用所述第一锁存器组锁存所述第一数据组，以及
响应于所述第二控制信号对中的另一个信号，用所述第二锁存器组锁存所述第二数据组。
28.如权利要求22所述的方法，还包括以下步骤：响应于所述地址信号，使第一源信号和第二源信号旁通或延迟，来产生所述第一控制信号对和所述第二控制信号对。
CN201010571983.6A 2010-01-29 2010-12-03 半导体存储器的数据输出电路和相关方法 Active CN102142267B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0008695 2010-01-29
KR1020100008695A KR20110088947A (ko) 2010-01-29 2010-01-29 반도체 메모리의 데이터 출력 회로

Publications (2)

Publication Number Publication Date
CN102142267A true CN102142267A (zh) 2011-08-03
CN102142267B CN102142267B (zh) 2015-10-07

Family

ID=44341551

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010571983.6A Active CN102142267B (zh) 2010-01-29 2010-12-03 半导体存储器的数据输出电路和相关方法

Country Status (5)

Country Link
US (1) US8369160B2 (zh)
JP (1) JP2011159377A (zh)
KR (1) KR20110088947A (zh)
CN (1) CN102142267B (zh)
TW (1) TWI496158B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102432934B1 (ko) 2015-12-02 2022-08-17 에스케이하이닉스 주식회사 적층형 반도체 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02185794A (ja) * 1989-01-11 1990-07-20 Sharp Corp 半導体記憶装置
US6163501A (en) * 1999-03-08 2000-12-19 Kabushiki Kaisha Toshiba Synchronous semiconductor memory device
US6201760B1 (en) * 1998-12-30 2001-03-13 Hyundai Electronics Industries Co., Ltd. Apparatus and method for performing data read operation in DDR SDRAM
CN101404184A (zh) * 2007-10-04 2009-04-08 松下电器产业株式会社 半导体存储装置
CN101572118A (zh) * 2008-04-29 2009-11-04 三星电子株式会社 半导体存储器装置及其存取方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6029998A (ja) * 1983-07-28 1985-02-15 Nec Corp ダイナミツクメモリ
JPS62114194A (ja) * 1985-11-13 1987-05-25 Mitsubishi Electric Corp 半導体記憶装置
US4800530A (en) * 1986-08-19 1989-01-24 Kabushiki Kasiha Toshiba Semiconductor memory system with dynamic random access memory cells
JPS6443894A (en) * 1987-08-10 1989-02-16 Nec Corp Semiconductor memory
JPS6455794A (en) * 1987-08-26 1989-03-02 Nec Corp Semiconductor memory
JPH08315567A (ja) * 1995-05-22 1996-11-29 Mitsubishi Electric Corp 半導体記憶装置
JP2000029925A (ja) 1998-07-15 2000-01-28 Fujitsu Ltd クロストークノイズ計算方法及び記憶媒体
KR100296912B1 (ko) * 1998-12-24 2001-08-07 박종섭 반도체 장치의 파이프 카운터 신호 발생 장치
US6294937B1 (en) * 1999-05-25 2001-09-25 Lsi Logic Corporation Method and apparatus for self correcting parallel I/O circuitry
KR100341576B1 (ko) * 1999-06-28 2002-06-22 박종섭 반도체메모리장치의 파이프데이터 입력 제어 방법 및 장치
US6496889B1 (en) * 1999-09-17 2002-12-17 Rambus Inc. Chip-to-chip communication system using an ac-coupled bus and devices employed in same
KR100331554B1 (ko) * 1999-09-27 2002-04-06 윤종용 인접된 커패시터 사이의 크로스토크가 억제된 반도체 소자의 커패시터 어레이 및 그 제조방법
JP2001167572A (ja) * 1999-12-08 2001-06-22 Hitachi Ltd 伝送回路とこれを用いた半導体集積回路および半導体メモリ
JP4684394B2 (ja) 2000-07-05 2011-05-18 エルピーダメモリ株式会社 半導体集積回路装置
US6556494B2 (en) * 2001-03-14 2003-04-29 Micron Technology, Inc. High frequency range four bit prefetch output data path
US6813207B2 (en) * 2002-01-11 2004-11-02 Kabushiki Kaisha Toshiba Semiconductor memory device
US6754120B1 (en) * 2003-02-11 2004-06-22 Rambus Inc. DRAM output circuitry supporting sequential data capture to reduce core access times
KR100543908B1 (ko) * 2003-05-30 2006-01-23 주식회사 하이닉스반도체 저전력과 고주파에 유리한 데이터 입력 제어부를 구비하는동기식 반도체 메모리 장치
KR100562985B1 (ko) 2003-12-30 2006-03-23 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
JP4221329B2 (ja) * 2004-04-28 2009-02-12 パナソニック株式会社 半導体記憶装置
KR100694418B1 (ko) * 2004-11-15 2007-03-12 주식회사 하이닉스반도체 메모리 장치의 병렬 압축 테스트 회로
KR100911197B1 (ko) * 2007-12-27 2009-08-06 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 출력 회로
US8594114B2 (en) * 2008-05-29 2013-11-26 Promos Technologies Pte. Ltd. Shielding of datalines with physical placement based on time staggered access
JP5195140B2 (ja) * 2008-08-06 2013-05-08 富士通セミコンダクター株式会社 半導体メモリおよびメモリシステム
KR101003119B1 (ko) * 2008-11-18 2010-12-21 주식회사 하이닉스반도체 반도체 집적회로의 데이터 라이트 장치
JP4945616B2 (ja) * 2009-09-18 2012-06-06 株式会社日立製作所 ディジタルインターフェースを有する半導体装置
JP5650475B2 (ja) * 2010-09-14 2015-01-07 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその制御方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02185794A (ja) * 1989-01-11 1990-07-20 Sharp Corp 半導体記憶装置
US6201760B1 (en) * 1998-12-30 2001-03-13 Hyundai Electronics Industries Co., Ltd. Apparatus and method for performing data read operation in DDR SDRAM
US6163501A (en) * 1999-03-08 2000-12-19 Kabushiki Kaisha Toshiba Synchronous semiconductor memory device
CN101404184A (zh) * 2007-10-04 2009-04-08 松下电器产业株式会社 半导体存储装置
CN101572118A (zh) * 2008-04-29 2009-11-04 三星电子株式会社 半导体存储器装置及其存取方法

Also Published As

Publication number Publication date
CN102142267B (zh) 2015-10-07
JP2011159377A (ja) 2011-08-18
KR20110088947A (ko) 2011-08-04
TWI496158B (zh) 2015-08-11
US8369160B2 (en) 2013-02-05
US20110188323A1 (en) 2011-08-04
TW201126532A (en) 2011-08-01

Similar Documents

Publication Publication Date Title
CN102281051B (zh) 数据输入电路
US8036046B2 (en) Data output circuit and method
US7161867B2 (en) Semiconductor memory device
US6819616B2 (en) Serial to parallel data input methods and related input buffers
CN104375970A (zh) 半导体集成电路
JP4903481B2 (ja) メモリ装置の構造
CN102013269B (zh) 半导体集成电路
US7368939B2 (en) Data input/output circuit included in semiconductor memory device
US11137939B2 (en) Semiconductor memory device and operating method thereof
CN102467953B (zh) 半导体存储装置及包括半导体存储装置的半导体系统
US9741411B2 (en) Bank control circuit and semiconductor memory device for data access with limited bandwidth for commands
CN102142267B (zh) 半导体存储器的数据输出电路和相关方法
US8873305B2 (en) Semiconductor memory device having data compression test circuit
JP5760226B2 (ja) モジュール制御回路、半導体モジュール、及び半導体モジュールの制御方法
US6532187B2 (en) Semiconductor device having integrated memory and logic
US9923627B2 (en) Semiconductor device, semiconductor memory device and communication system
US8473831B2 (en) Semiconductor memory apparatus and data read method of the same
US7643355B2 (en) Semiconductor memory device and method of inputting/outputting data
KR20070028074A (ko) 메모리 장치
KR20110001416A (ko) 반도체 메모리 장치
JP3982539B2 (ja) 電子回路システム及び信号伝送方法
CN114639405A (zh) 管道锁存器电路、其操作方法以及包括其的半导体存储器设备
CN110390963A (zh) 采样电路和使用采样电路的半导体存储器件
CN102170278A (zh) 地址延迟电路
KR20110097471A (ko) 파이프래치제어회로 및 반도체 메모리 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: Gyeonggi Do, South Korea

Patentee after: Sk Hynix Inc.

Country or region after: Republic of Korea

Address before: Gyeonggi Do, South Korea

Patentee before: HYNIX SEMICONDUCTOR Inc.

Country or region before: Republic of Korea

CP03 Change of name, title or address
TR01 Transfer of patent right

Effective date of registration: 20240613

Address after: American Texas

Patentee after: Mimi IP Co.,Ltd.

Country or region after: U.S.A.

Address before: Gyeonggi Do, South Korea

Patentee before: Sk Hynix Inc.

Country or region before: Republic of Korea

TR01 Transfer of patent right