CN102130133A - Sonos器件及其制造方法 - Google Patents

Sonos器件及其制造方法 Download PDF

Info

Publication number
CN102130133A
CN102130133A CN 201010027280 CN201010027280A CN102130133A CN 102130133 A CN102130133 A CN 102130133A CN 201010027280 CN201010027280 CN 201010027280 CN 201010027280 A CN201010027280 A CN 201010027280A CN 102130133 A CN102130133 A CN 102130133A
Authority
CN
China
Prior art keywords
silicon oxynitride
floating boom
layer
oxide layer
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201010027280
Other languages
English (en)
Other versions
CN102130133B (zh
Inventor
陈华伦
熊涛
陈瑜
陈雄斌
罗啸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 201010027280 priority Critical patent/CN102130133B/zh
Publication of CN102130133A publication Critical patent/CN102130133A/zh
Application granted granted Critical
Publication of CN102130133B publication Critical patent/CN102130133B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种SONOS器件，其源漏镜像对称，栅极包括一氮氧化硅浮栅和一多晶硅控制栅，氮氧化硅浮栅在沟道方向分为互相隔离且在隔离氧化层两侧呈镜像对称的氮氧化硅浮栅一和氮氧化硅浮栅二。氮氧化硅浮栅一和二在沟道方向的宽度通过侧墙工艺来定义，隔离氧化层的宽度通过侧墙的间距来定义。本发明还公开了所述SONOS器件的制造方法。本发明能够缩小器件的特征尺寸、提高器件的集成度，还能够避免镜像数据位间发生数据合并或丢失、提高器件的可靠性。

Description

SONOS器件及其制造方法
技术领域
本发明涉及半导体制集成电路制造领域，尤其是涉及一种SONOS器件，本发明还涉及该SONOS器件的制造方法。
背景技术
如图1所示，为现有SONOS器件的结构示意图，包括了形成于硅衬底上的源区、漏区、以及栅极。所述源区通过源极引出，所述漏区通过漏极引出，并且所述源区和漏区为镜像对称结构。硅衬底上源区和漏区之间的部分为形成沟道的沟道区，所述栅极包括了一氮氧化硅浮栅以及一多晶硅控制栅，所述氮氧化硅浮栅通过一浮栅氧化层和所述衬底相隔离，通过一控制栅氧化层和所述多晶硅控制栅相隔离，所述多晶硅控制栅接栅极电极。可以看出现有SONOS器件的栅极结构自下而上即从衬底到所述多晶硅控制栅间为Silicon-Oxide-SION-Oxide-Poly Siclion(SONOS)。由于所述氮氧化硅浮栅具有局部俘获电荷的特点，又因为源区和漏区为镜像对称，因此现有SONOS器件能实现镜像数据的存储即镜像对称的2位数据的存储。存储的方法是利用热电子注入分别在器件的源端或漏端注入电荷到其对应的所述氮氧化硅浮栅中，从源端和漏端注入的电荷由于被局域在注入位置处、所述注入电荷将只改变其对应的源或漏端的状态即实现镜像数据位的存储。最后利用DIBL(Drain-Induced-Barrier-Lower)效应分别读取源或漏端的状态来确定00/01/10/11：即实现镜像数据位(Mirror-Bit)的读取。
所述SONOS的工作原理为，以N型SONOS实施例为例说明如下：
1、编程：当栅极电压大于阈值电压、漏极接一较高的正电压而使源极和硅衬底接地时，则所述正电压一会使所述SONOS近漏端的沟道区的耗尽区内产生很强的电场，该强电场的作用下使器件发生热电子注入效应，这时电子会注入到靠近漏端的所述氮氧化硅浮栅中，由于所述氮氧化硅浮栅具有局部俘获电荷的特点，因此这些热电子被局限在漏端的所述氮氧化硅浮栅。同理，如果源漏电位相互交换，则能够在源端端局部注入电子进入所述氮氧化硅浮栅中。而这些电子的注入能够改变所述SONOS器件的阈值电压Vt，从而区分出所述SONOS器件所处的不同状态。
2、读取：当器件四端即栅极、源极、漏极和硅衬底的电位都为零时，其能带图如图2A所示，如B点所示为源区和硅衬底形成的PN结势垒、如A点所示为漏区和硅衬底形成的PN结势垒，这两个势垒相同，且电子在源和硅衬底之间的跃迁几率与漏和硅衬底间的跃迁几率相同，因此源漏间的电流Ids为0。
若此时漏极和栅极同时接高电位，其能带图如图2B所示，由于漏极的外接高电位，漏极与硅衬底之间的势垒(B点)增大许多；另一方面，由于栅极的高电位使得P硅衬底反型成N型，从而源极与硅衬底之间的势垒由于硅衬底的反型也有所降低(B点)，只是下降的幅度没有A点来得多。尽管如此，这也使得源端的电子能够克服B点的势垒高度从而越迁到A直至漏极，形成从漏极到源极的电流。
由以上可以看出，漏极与源极之间到底是否有电流，不取决于漏端的势垒A，而是取决于源端的势垒B。因此即使A点初始状态由于热电子注入到所述氮化硅浮栅中的近漏端处，使得A点的电势能比B点的要来得高，但一旦在漏极和栅极加高电位，则A点的电势能由于漏极外接高电位仍会大大低于B点，则器件同样会导通。所以，若要读A点的状态，则必须源极与漏极对调，在栅极和源极接高电位，才能读到A点的状态(比如导通为1，不通则为0)。同理在漏极和栅极加高电位实际上读到的是B点的状态。
利用以上的分析，如果我们定义所述SONOS器件的状态为AB，则可以在栅极＝源极＝1(高电位)的情况下读取A的0或者1；在栅极＝漏极＝1(高电位)的情况下读取B的0或者1，从而通过两次读取得到所述EEPROM器件00/01/10/11四个状态。
但是现有SONOS器件的问题是，虽然所述氮氧化硅浮栅具有局部俘获电荷的能力，但如果沟道长度L过小，即A点距离B过近，则A点俘获的电荷仍然能够越迁到B点，使得当由于热电子(HCI)注入电子到A点时，不仅A点的电势能升高，同时B的电势能也升高，破坏了所述氮氧化硅浮栅的局部俘获电荷的特性。这样的话，当我们在所述漏极和栅极接如上面定义的正电压进行读取B点的状态时，会由于A点的热电子注入误读为B点有热电子注入，从而误读B的状态，即发生数据合并(Data merge)或者数据丢失(Data Loss)。
另一个问题是如果沟道长度L太长，则HCI效应会大大的减弱，从而影响编程的速度与效率。以上两方面限制了镜像数据位(Mirror-Bit)的应用，使得其可靠性大大降低，也增加了制造的难度。
3、擦除：利用F-N擦除。
发明内容
本发明所要解决的技术问题是提供一种SONOS器件，能够缩小器件的特征尺寸、提高器件的集成度，还能够避免镜像数据位间发生数据合并或丢失、提高器件的可靠性；为此，本发明还提供一种SONOS器件的制造方法。
为解决上述技术问题，本发明提供的SONOS器件，包括：一源区、一漏区和一沟道区，所述源区和漏区形成于硅衬底上，沟道区处于源区和漏区之间，所述源区和漏区掺杂相同并在所述沟道区两侧呈镜像对称结构；一氮氧化硅浮栅，形成于所述沟道区上方，所述氮氧化硅浮栅和所述沟道区通过一浮栅氧化层相隔离，所述氮氧化硅浮栅在沟道方向分为互相用氧化层隔离且在所述隔离氧化层两侧呈镜像对称的氮氧化硅浮栅一和氮氧化硅浮栅二，所述氮氧化硅浮栅一和氮氧化硅浮栅二分别靠近所述源区和漏区；一多晶硅控制栅，形成于所述氮氧化硅浮栅上方并通过一控制栅氧化层和所述氮氧化硅浮栅相隔离。
所述氮氧化硅浮栅一和氮氧化硅浮栅二的在沟道方向的宽度通过侧墙工艺来定义，所述隔离氧化层的宽度通过所述侧墙之间的距离来定义；所述氮氧化硅浮栅一和氮氧化硅浮栅二的宽度精度能达到5纳米。
为解决上述技术问题，本发明提供的SONOS器件的制造方法，包括如下步骤：
步骤一、用热氧化工艺生长一层浮栅氧化层、用化学气相淀积工艺生长氮氧化硅层；
步骤二、用化学气相淀积工艺生长介质层一，其厚度由工艺需要进行调整；
步骤三、在所述介质层一上用光刻工艺定义所述SONOS器件的氮氧化硅浮栅区域，在所述氮氧化硅浮栅区域形成一光刻胶窗口，其它区域用光刻胶保护；用反应离子刻蚀工艺将所述氮氧化硅浮栅区域的氮氧化硅层上的介质层一刻蚀掉，停在所述氮氧化硅层上，随后进行去胶及清洗；
步骤四、再用化学气相淀积工艺淀积第一层多晶硅，该第一层多晶硅的厚度根据氮氧化硅浮栅一和氮氧化硅浮栅二所需要的最小特征宽度进行调整；
步骤五、用反应离子刻蚀工艺将所述第一层多晶硅去除并在所述介质层一的侧壁形成多晶硅侧墙，由该多晶硅侧墙的宽度定义所述氮氧化硅浮栅一和氮氧化硅浮栅二的最小特征宽度；
步骤六、用反应离子刻蚀干法刻蚀工艺将所述介质层一和所述氮氧化硅层去除并停在所述浮栅氧化层上，其中由所述多晶硅侧墙保护的所述氮氧化硅层保留；
步骤七、用反应离子刻蚀干法刻蚀工艺将所述多晶硅侧墙去除，并停在所保留的所述氮氧化硅层上；
步骤八、用光刻工艺在所保留的所述氮氧化硅层上的所述氮氧化硅浮栅一和氮氧化硅浮栅二的外围氮氧化硅部分形成光刻胶窗口，其它区域用光刻胶保护；再用反应离子刻蚀将所述外围氮氧化硅刻蚀掉并停在所述浮栅氧化层上，随后进行去胶及清洗，从而形成所述氮氧化硅浮栅一和氮氧化硅浮栅二；
步骤九、用化学气相淀积工艺淀积第二层氧化层，该第二层氧化层能完全填充所述氮氧化硅浮栅一和氮氧化硅浮栅二的间隙；
步骤十、用反应离子刻蚀干法刻蚀工艺将所述氮氧化硅浮栅一和氮氧化硅浮栅二上部的所述第二层氧化层去除，并停在所述氮氧化硅浮栅一和氮氧化硅浮栅二上，其中处于所述氮氧化硅浮栅一和氮氧化硅浮栅二之间的所述第二层氧化层被保留，该保留的所述第二层氧化层作为器件的隔离氧化层；
步骤十一、用热氧化工艺或化学气相淀积工艺淀积控制栅氧化层，再用化学气相淀积工艺生长第二层多晶硅，接着光刻定义所述SONOS器件的栅极区域，在所述栅极区域形成一光刻胶保护层，接着用反应离子刻蚀工艺刻蚀所述第二层多晶硅，并停在所述控制栅氧化层上，去除光刻胶及清洗，从而形成所述多晶硅控制栅；
步骤十二、进行轻掺杂源漏区注入、侧墙工艺、源漏注入从而形成所述SONOS器件。
本发明的SONOS器件及其制造方法是通过在SONOS器件区域形成一个侧墙(Spacer)，并利用侧墙的宽度来定义镜像数据位存储单元即所述氮氧化硅浮栅一和氮氧化硅浮栅二的宽度(CD)，而侧墙之间的间距则定义所述氮氧化硅浮栅一和氮氧化硅浮栅二的间距(Space)。由于不管是侧墙本身的宽度还是其间距都可以做得很小且可以灵活调整，这样就能使SONOS器件单元尺寸更小，提高了集成度；且由于所述氮氧化硅浮栅一和氮氧化硅浮栅二是物理上完全被隔离的，因此能够避免所述氮氧化硅浮栅一和氮氧化硅浮栅二之间常见的数据合并/丢失(Data Merge/Loss)现象，从而提升了可靠性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有SONOS器件的结构示意图；
图2A是现有N型SONOS器件的能带示意图一；
图2B是现有N型SONOS器件的能带示意图二；
图3是本发明SONOS器件的结构示意图；
图4-图14是本发明SONOS器件制造过程中的结构示意图。
具体实施方式
如图3所示，为本发明SONOS器件的结构示意图，包括：一源区、一漏区和一沟道区，所述源区和漏区形成于硅衬底上，沟道区处于源区和漏区之间，所述源区和漏区掺杂相同并在所述沟道区两侧呈镜像对称结构；一氮氧化硅浮栅，形成于所述沟道区上方，所述氮氧化硅浮栅和所述沟道区通过一浮栅氧化层相隔离，所述氮氧化硅浮栅在沟道方向分为互相用氧化层隔离且在所述隔离氧化层两侧呈镜像对称的氮氧化硅浮栅一和氮氧化硅浮栅二，所述氮氧化硅浮栅一和氮氧化硅浮栅二分别靠近所述源区和漏区；一多晶硅控制栅，形成于所述氮氧化硅浮栅上方并通过一控制栅氧化层和所述氮氧化硅浮栅相隔离。其中所述氮氧化硅浮栅一和氮氧化硅浮栅二的在沟道方向的宽度通过侧墙工艺来定义，所述隔离氧化层的宽度通过所述侧墙之间的距离来定义；所述氮氧化硅浮栅一和氮氧化硅浮栅二的宽度精度能达到5纳米。
如图4-图14所示，是本发明SONOS器件制造过程中的结构示意图，本发明SONOS器件的制造方法包括如下步骤：步骤一、如图4所示，用热氧化工艺生长第一层氧化层即浮栅氧化层、用化学气相淀积工艺生长氮氧化硅层；所述浮栅氧化层的厚度为10-40埃，氮氧化硅层的厚度为70-200埃。
步骤二、如图5所示，用化学气相淀积工艺生长介质层一，所述介质层一为单层或者多层结构的组合，如为用TEOS工艺生长的氧化硅层、用HTO工艺生长的氧化硅层、氧化硅层-多晶硅层的双层结构；所述介质层一的厚度范围为500-3000埃，其厚度具体值由工艺需要进行调整。
步骤三、如图6所示，在所述介质层一上用光刻工艺定义所述SONOS器件的氮氧化硅浮栅区域，在所述氮氧化硅浮栅区域形成一光刻胶窗口，其它区域用光刻胶保护；用反应离子刻蚀工艺将所述氮氧化硅浮栅区域的氮氧化硅层上的介质层一刻蚀掉，停在所述氮氧化硅层上，随后进行去胶及清洗。
步骤四、如图7所示，再用化学气相淀积工艺淀积第一层多晶硅，该第一层多晶硅的厚度根据氮氧化硅浮栅一和氮氧化硅浮栅二所需要的最小特征宽度进行调整；所述氮氧化硅浮栅一和氮氧化硅浮栅二所需要的最小特征宽度的范围为：40-150纳米，所述第一层多晶硅的厚度对应为：50-300纳米。
步骤五、如图8所示，用反应离子刻蚀工艺将所述第一层多晶硅去除并在所述介质层一的侧壁形成多晶硅侧墙，由该多晶硅侧墙的宽度定义所述氮氧化硅浮栅一和氮氧化硅浮栅二的最小特征宽度。
步骤六、如图9所示，用反应离子刻蚀干法刻蚀工艺将所述介质层一和所述氮氧化硅层去除并停在所述浮栅氧化层上，其中由所述多晶硅侧墙保护的所述氮氧化硅层保留。
步骤七、如图10所示，用反应离子刻蚀干法刻蚀工艺将所述多晶硅侧墙去除，并停在所保留的所述氮氧化硅层上。
步骤八、如图11所示，用光刻工艺在所保留的所述氮氧化硅层上的所述氮氧化硅浮栅一和氮氧化硅浮栅二的外围氮氧化硅部分形成光刻胶窗口，其它区域用光刻胶保护；再用反应离子刻蚀将所述外围氮氧化硅刻蚀掉并停在所述浮栅氧化层上，随后进行去胶及清洗，从而形成所述氮氧化硅浮栅一和氮氧化硅浮栅二。
步骤九、如图12所示，用化学气相淀积工艺淀积第二层氧化层，该第二层氧化层能完全填充所述氮氧化硅浮栅一和氮氧化硅浮栅二的间隙。
步骤十、如图13所示，用反应离子刻蚀干法刻蚀工艺将所述氮氧化硅浮栅一和氮氧化硅浮栅二上部的所述第二层氧化层去除，并停在所述氮氧化硅浮栅一和氮氧化硅浮栅二上，其中处于所述氮氧化硅浮栅一和氮氧化硅浮栅二之间的所述第二层氧化层被保留，该保留的所述第二层氧化层作为器件的隔离氧化层。
步骤十一、如图14所示，用热氧化工艺或化学气相淀积工艺淀积第三层氧化层即控制栅氧化层，所述控制栅氧化层的厚度为30-200埃；再用化学气相淀积工艺生长第二层多晶硅，接着光刻定义所述SONOS器件的栅极区域，在所述栅极区域形成一光刻胶保护层，接着用反应离子刻蚀工艺刻蚀所述第二层多晶硅，并停在所述控制栅氧化层上，去除光刻胶及清洗，从而形成所述多晶硅控制栅。
步骤十二、如图3所示，进行轻掺杂源漏区注入、侧墙工艺、源漏注入从而形成所述SONOS器件。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (7)

1.一种SONOS器件，其特征在于，包括：
一源区、一漏区和一沟道区，所述源区和漏区形成于硅衬底上，沟道区处于源区和漏区之间，所述源区和漏区掺杂相同并在所述沟道区两侧呈镜像对称结构；
一氮氧化硅浮栅，形成于所述沟道区上方，所述氮氧化硅浮栅和所述沟道区通过一浮栅氧化层相隔离，所述氮氧化硅浮栅在沟道方向分为互相用氧化层隔离且在所述隔离氧化层两侧呈镜像对称的氮氧化硅浮栅一和氮氧化硅浮栅二，所述氮氧化硅浮栅一和氮氧化硅浮栅二分别靠近所述源区和漏区；
一多晶硅控制栅，形成于所述氮氧化硅浮栅上方并通过一控制栅氧化层和所述氮氧化硅浮栅相隔离。
2.如权利要求1所述SONOS器件，其特征在于：所述氮氧化硅浮栅一和氮氧化硅浮栅二的在沟道方向的宽度通过侧墙工艺来定义，所述隔离氧化层的宽度通过所述侧墙之间的距离来定义；所述氮氧化硅浮栅一和氮氧化硅浮栅二的宽度精度能达到5纳米。
3.一种SONOS器件的制造方法，其特征在于，包括如下步骤：
步骤一、用热氧化工艺生长一层浮栅氧化层、用化学气相淀积工艺生长一氮氧化硅层
步骤二、用化学气相淀积工艺生长介质层一，其厚度由工艺需要进行调整；
步骤三、在所述介质层一上用光刻工艺定义所述SONOS器件的氮氧化硅浮栅区域，在所述氮氧化硅浮栅区域形成一光刻胶窗口，其它区域用光刻胶保护；用反应离子刻蚀工艺将所述氮氧化硅浮栅区域的所述氮氧化硅层上的介质层一刻蚀掉，停在所述氮氧化硅层上，随后进行去胶及清洗；
步骤四、再用化学气相淀积工艺淀积第一层多晶硅，该第一层多晶硅的厚度根据氮氧化硅浮栅一和氮氧化硅浮栅二所需要的最小特征宽度进行调整；
步骤五、用反应离子刻蚀工艺将所述第一层多晶硅去除并在所述介质层一的侧壁形成多晶硅侧墙，由该多晶硅侧墙的宽度定义所述氮氧化硅浮栅一和氮氧化硅浮栅二的最小特征宽度；
步骤六、用反应离子刻蚀干法刻蚀工艺将所述介质层一和所述氮氧化硅层去除并停在所述浮栅氧化层上，其中由所述多晶硅侧墙保护的所述氮氧化硅层保留；
步骤七、用反应离子刻蚀干法刻蚀工艺将所述多晶硅侧墙去除，并停在所保留的所述氮氧化硅层上；
步骤八、用光刻工艺在所保留的所述氮氧化硅层上的所述氮氧化硅浮栅一和氮氧化硅浮栅二的外围氮氧化硅部分形成光刻胶窗口，其它区域用光刻胶保护；再用反应离子刻蚀将所述外围氮氧化硅刻蚀掉并停在所述浮栅氧化层上，随后进行去胶及清洗，从而形成所述氮氧化硅浮栅一和氮氧化硅浮栅二；
步骤九、用化学气相淀积工艺淀积第二层氧化层，该第二层氧化层能完全填充所述氮氧化硅浮栅一和氮氧化硅浮栅二的间隙；
步骤十、用反应离子刻蚀干法刻蚀工艺将所述氮氧化硅浮栅一和氮氧化硅浮栅二上部的所述第二层氧化层去除，并停在所述氮氧化硅浮栅一和氮氧化硅浮栅二上，其中处于所述氮氧化硅浮栅一和氮氧化硅浮栅二之间的所述第二层氧化层被保留，该保留的所述第二层氧化层作为器件的隔离氧化层；
步骤十一、用热氧化工艺或化学气相淀积工艺淀积控制栅氧化层，再用化学气相淀积工艺生长第二层多晶硅，接着光刻定义所述SONOS器件的栅极区域，在所述栅极区域形成一光刻胶保护层，接着用反应离子刻蚀工艺刻蚀所述第二层多晶硅，并停在所述控制栅氧化层上，去除光刻胶及清洗，从而形成所述多晶硅控制栅；
步骤十二、进行轻掺杂源漏区注入、侧墙工艺、源漏注入从而形成所述SONOS器件。
4.如权利要求3所述的SONOS器件的制造方法，其特征在于：步骤一中所述浮栅氧化层的厚度为10-40埃，氮氧化硅层的厚度为70-200埃。
5.如权利要求3所述的SONOS器件的制造方法，其特征在于：步骤二中所述介质层一为单层或者多层结构的组合，如为用TEOS工艺生长的氧化硅层、用HTO工艺生长的氧化硅层、氧化硅层-多晶硅层的双层结构；所述介质层一的厚度为500-3000埃。
6.如权利要求3所述的SONOS器件的制造方法，其特征在于：步骤四中所述氮氧化硅浮栅一和氮氧化硅浮栅二所需要的最小特征宽度的范围为：40-150纳米，所述第一层多晶硅的厚度对应为：50-300纳米。
7.如权利要求3所述的SONOS器件的制造方法，其特征在于：步骤十一中所述控制栅氧化层的厚度为30-200埃。
CN 201010027280 2010-01-18 2010-01-18 Sonos器件及其制造方法 Active CN102130133B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010027280 CN102130133B (zh) 2010-01-18 2010-01-18 Sonos器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010027280 CN102130133B (zh) 2010-01-18 2010-01-18 Sonos器件及其制造方法

Publications (2)

Publication Number Publication Date
CN102130133A true CN102130133A (zh) 2011-07-20
CN102130133B CN102130133B (zh) 2013-01-09

Family

ID=44268131

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010027280 Active CN102130133B (zh) 2010-01-18 2010-01-18 Sonos器件及其制造方法

Country Status (1)

Country Link
CN (1) CN102130133B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035648A (zh) * 2011-09-28 2013-04-10 无锡华润上华科技有限公司 闪存单元结构及其制作方法
CN103378150A (zh) * 2012-04-23 2013-10-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN103928466A (zh) * 2013-01-14 2014-07-16 上海华虹宏力半导体制造有限公司 Flash闪存器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691304B (zh) * 2004-04-23 2010-05-05 上海华虹Nec电子有限公司 一种抑制多晶硅针孔的多晶硅层缓冲局部场氧化硅结构工艺方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035648A (zh) * 2011-09-28 2013-04-10 无锡华润上华科技有限公司 闪存单元结构及其制作方法
CN103035648B (zh) * 2011-09-28 2015-12-02 无锡华润上华科技有限公司 闪存单元结构的制作方法
CN103378150A (zh) * 2012-04-23 2013-10-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN103378150B (zh) * 2012-04-23 2016-04-20 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN103928466A (zh) * 2013-01-14 2014-07-16 上海华虹宏力半导体制造有限公司 Flash闪存器件

Also Published As

Publication number Publication date
CN102130133B (zh) 2013-01-09

Similar Documents

Publication Publication Date Title
US8526242B2 (en) Flash memory and fabrication method and operation method for the same
CN102347281B (zh) 分栅闪存单元及其形成方法
CN101154666B (zh) 半导体存储器件及其制造方法
CN102088000B (zh) Eeprom的存储单元及其制造方法
US9711513B2 (en) Semiconductor structure including a nonvolatile memory cell and method for the formation thereof
CN103165615A (zh) 分栅快闪存储器及其形成方法
CN101807577B (zh) 分立栅快闪存储器及其制造方法
CN103811498A (zh) 一种低电场源极抹除非挥发性内存单元及其制造方法
CN102130133B (zh) Sonos器件及其制造方法
CN102130132B (zh) Eeprom器件及其制造方法
CN103633118A (zh) 浮栅电可擦除型只读存储器及制造方法
CN105261594B (zh) 自对准分离栅闪存的形成方法
CN102760737A (zh) 浮栅型eeprom器件及其制造方法
CN102290444A (zh) Sonos结构、sonos存储器
CN101714560A (zh) Eeprom以及用于制造eeprom的方法
CN101211857A (zh) 快闪存储器件及其制造方法
CN102163576A (zh) 分栅闪存单元及其制造方法
CN102569088B (zh) 半导体器件结构和制作该半导体器件结构的方法
CN102709287A (zh) 非挥发性记忆胞及其制造方法
CN102280378A (zh) Sonos结构和sonos存储器的形成方法
CN105118832A (zh) Sonos存储器及其制造方法
CN103872059A (zh) P型沟道闪存器件及其制造方法
CN104425386A (zh) 快闪存储器及快闪存储器的制作方法
US11605641B2 (en) Flash device and manufacturing method thereof
CN101958324B (zh) Sonos快闪存储器单元及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.