CN103035648B - 闪存单元结构的制作方法 - Google Patents
闪存单元结构的制作方法 Download PDFInfo
- Publication number
- CN103035648B CN103035648B CN201110301446.4A CN201110301446A CN103035648B CN 103035648 B CN103035648 B CN 103035648B CN 201110301446 A CN201110301446 A CN 201110301446A CN 103035648 B CN103035648 B CN 103035648B
- Authority
- CN
- China
- Prior art keywords
- floating boom
- flash memory
- memory unit
- unit structure
- blocks ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
一种闪存单元结构，包括半导体基层和依次层叠在半导体基层上的隧穿氧化层、浮栅、绝缘介质层和控制栅，浮栅的侧壁表面植入有阻挡离子层。闪存单元结构的制作方法包括以下步骤：在半导体基层上形成依序层叠的隧穿氧化层和浮栅；在浮栅上形成依序层叠的绝缘介质层和控制栅；向浮栅的侧壁植入阻挡离子，形成浮栅的侧壁表面的阻挡离子层。当浮栅处于保持载流子的状态时，浮栅侧壁的阻挡离子层提高了载流子从浮栅逃逸的势垒高度，从而提高了闪存单元结构保存信息的持久性和使用寿命。
Description
【技术领域】
本发明涉及半导体器件结构以及制作方法，尤其是涉及一种闪存单元结构及制作方法。
【背景技术】
闪存是市面上常见的一种存储器件。闪存相对只读存储器(ROM)而言，是一类可编程只读存储器(PROM)。闪存中的闪存单元在没有通电的状态下仍然可以保存其存储的信息至十年之久。
传统的闪存单元结构包括半导体基层和依次层叠于半导体基层的栅介质层、存储信息的浮栅、绝缘介质层和控制栅。闪存单元是通过浮栅中是否有存储电子来识别“0”或“1”这样的数字信息。为提高闪存单元保持信息的能力，闪存单元中半导体基层上堆叠结构部分的侧壁覆盖有绝缘层，保护浮栅存储的电子不受周边环境的影响。当覆盖闪存单元中堆叠结构部分侧壁的绝缘层质量欠缺时，将直接影响整个闪存单元保存信息的持久性，使得整个闪存器件使用寿命缩短。
【发明内容】
基于此，有必要提供一种闪存单元结构，使其保存的信息具有良好的持久性，提高闪存器件的使用寿命。
本发明的闪存单元结构，包括半导体基层和依次层叠在半导体基层上的隧穿氧化层、浮栅、绝缘介质层和控制栅。浮栅的侧壁表面植入有阻挡离子层。
在闪存单元结构的较佳实施例中，浮栅具有浮栅保持载流子的状态，浮栅的侧壁表面的阻挡离子层的离子与浮栅保持的载流子电荷类型相反。
在闪存单元结构的较佳实施例中，浮栅保持的载流子为电子，阻挡离子层的离子为三价元素的离子。
在闪存单元结构的较佳实施例中，阻挡离子层的离子为硼离子。
本发明的闪存单元结构的制作方法，包括以下步骤：在半导体基层上形成依序层叠的隧穿氧化层和浮栅；在浮栅上形成依序层叠的绝缘介质层和控制栅；向浮栅的侧壁植入阻挡离子，形成浮栅的侧壁表面的阻挡离子层。
在闪存单元结构的制作方法的较佳实施例中，浮栅的侧壁植入的阻挡离子采用离子注入法植入。
在闪存单元结构的制作方法的较佳实施例中，在闪存单元结构的浮栅形成之后，沉积一层包含阻挡离子的材料层覆盖浮栅，阻挡离子从该材料中扩散植入浮栅侧壁。进一步地，阻挡离子为硼离子，包含阻挡离子的材料为含硼氧化硅。
在闪存单元结构的制作方法的较佳实施例中，含硼氧化硅采用化学气相法沉积，硼离子通过快速退火从含硼氧化硅扩散至浮栅侧壁。进一步地，快速退火后的含硼氧化硅采用湿法去除。
上述闪存单元结构中，浮栅的侧壁表面具有阻挡离子层。当浮栅处于保持载流子的状态时，浮栅侧壁的阻挡离子层提高了载流子从浮栅逃逸的势垒高度，从而提高了闪存单元结构保存信息的持久性和使用寿命。
【附图说明】
图1为本发明闪存单元结构实施例的截面示意图；
图2为本发明闪存单元结构制作方法的第一实施例的示意图；
图3为本发明闪存单元结构制作方法的第二实施例的示意图；
图4～图7为本发明闪存单元结构制作方法的第三实施例的示意图。
【具体实施方式】
为使闪存单元结构存储的信息具有良好的持久性，提高闪存单元结构的使用寿命，提出了一种闪存单元结构及其制作方法。
该闪存单元结构的实施例如图1所示，包括半导体基层10和依次层叠在半导体基层10上的隧穿氧化层12、浮栅14、绝缘介质层16和控制栅18。浮栅14的侧壁表面植入有阻挡离子层141。
当浮栅14处于保持载流子的状态时，阻挡离子层141可以有效地提高载流子从浮栅14逃逸出的势垒高度，从而提高了闪存单元结构保存信息的持久性和使用寿命。
在本闪存单元结构的实施例中，为使阻挡离子层141具有良好的阻挡浮栅14的载流子逃逸的效果，浮栅14的侧壁表面的阻挡离子层141的离子与浮栅14保持的载流子电荷类型相反。
在本闪存单元结构的实施例中，如图1所示，浮栅14保持的载流子为电子，阻挡离子层的离子为三价元素的离子。在其他闪存单元结构的实施例中，浮栅14保持的载流子也可以是空穴，对应地，阻挡离子层141的离子为五价元素的离子。由于目前业界浮栅14采用的材料主要为多晶硅，因此阻挡离子层141的离子采用三价元素的离子相对四价元素的硅显正电荷性，若采用五价元素的离子相对四价元素的硅则显负电荷性。因此，阻挡离子层141的离子可以根据浮栅14保持的载流子种类选择植入浮栅14后显相反电荷性的离子。
在本闪存单元结构的实施例中，阻挡离子层141的离子为硼离子。硼离子相对其他三价元素的离子在半导体工艺中应用得更为广泛，且很容易植入至图1所示的浮栅14的侧壁形成阻挡离子层141。
上述闪存单元结构实施例的制作方法，包括以下步骤：请参阅图2，在半导体基层10上形成依序层叠的隧穿氧化层12和浮栅14；请参阅图3，在浮栅14上形成依序层叠的绝缘介质层16和控制栅18；向浮栅14的侧壁植入阻挡离子，形成图1所示浮栅14的侧壁表面的阻挡离子层141。
请参阅图2和图3，浮栅14的侧壁植入的阻挡离子采用离子注入法植入。
请参阅图2，离子注入法植入浮栅14的侧壁的阻挡离子是在形成浮栅14之后，形成图1所示的绝缘介质层16和控制栅18之前。在半导体基层10上形成依序层叠的隧穿氧化层12和浮栅14后，采用离子注入直接向浮栅14的侧壁注入阻挡离子，形成图1所示浮栅14的侧壁表面的阻挡离子层141。在图2所示的离子注入法形成浮栅14的侧壁表面的阻挡离子层的实施例中，浮栅14上还层叠有制作浮栅14时的掩模层15。在完成浮栅14侧壁的阻挡离子注入后，掩模层15可以采用湿法清洗去除。
对比图2，请参阅图3，离子注入法植入浮栅14的侧壁的阻挡离子也可以在绝缘介质层16和控制栅18形成之后。在半导体基层10上形成依序层叠的隧穿氧化层12和浮栅14；然后在浮栅14上形成依序层叠的绝缘介质层16和控制栅18；最后向浮栅14的侧壁离子注入法植入阻挡离子，形成图1所示浮栅14的侧壁表面的阻挡离子层141。
请参阅图4至图7，与图2和图3不同，图4至图7揭露了闪存单元结构中浮栅14的侧壁植入阻挡离子的另一种方法，采用离子扩散法实现。请参阅图4，在闪存单元结构中依次层叠的隧穿氧化层12和浮栅14形成之后，且此时浮栅14上还层叠有制作浮栅14时的掩模层15。请参阅图5，在图4所示的闪存单元结构上沉积一层包含阻挡离子的材料层17覆盖浮栅14。阻挡离子为硼离子，该包含阻挡离子的材料17为含硼氧化硅。硼离子相对其他三价元素的离子更容易扩散，且容易从含硼氧化硅中析出。请参阅图6，为加速硼离子从含硼氧化硅中扩散至浮栅14的侧壁，对图5所示的闪存单元结构进行快速退火，形成浮栅14侧壁的阻挡离子层141。请参阅图7，对图6所示的快速退火后的含硼氧化硅及掩模层15采用湿法去除。
当然在其他采用离子扩散法形成浮栅14侧壁的阻挡离子层141的实施例中，在半导体基层10上隧穿氧化层12和浮栅14形成之后，直接将包含阻挡层离子的材料17沉积覆盖于浮栅14表面和侧壁，然后对其进行快速退火使阻挡层离子快速扩散至浮栅14的侧壁形成浮栅侧壁的阻挡离子层141。
以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (4)
1.一种闪存单元结构的制作方法，包括以下步骤：
在半导体基层形成依序层叠的隧穿氧化层和浮栅；
在所述浮栅上形成依序层叠的绝缘介质层和控制栅；
向所述浮栅的侧壁植入阻挡离子，形成所述浮栅的侧壁表面的阻挡离子层；
其中，在所述闪存单元结构的浮栅形成之后，浮栅上还层叠有制作浮栅时的掩模层，然后沉积一层包含阻挡离子的材料覆盖所述浮栅及掩模层，所述阻挡离子从所述材料中扩散植入所述浮栅侧壁。
2.根据权利要求1所述的闪存单元结构的制作方法，其特征在于，所述阻挡离子为硼离子，所述包含阻挡离子的材料为含硼氧化硅。
3.根据权利要求2所述的闪存单元结构的制作方法，其特征在于，所述含硼氧化硅采用化学气相法沉积，所述硼离子通过快速退火从含硼氧化硅扩散至所述浮栅侧壁。
4.根据权利要求3所述的闪存单元结构的制作方法，其特征在于，所述快速退火后的含硼氧化硅及掩模层采用湿法去除。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110301446.4A CN103035648B (zh) | 2011-09-28 | 2011-09-28 | 闪存单元结构的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110301446.4A CN103035648B (zh) | 2011-09-28 | 2011-09-28 | 闪存单元结构的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103035648A CN103035648A (zh) | 2013-04-10 |
| CN103035648B true CN103035648B (zh) | 2015-12-02 |
Family
ID=48022383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110301446.4A Active CN103035648B (zh) | 2011-09-28 | 2011-09-28 | 闪存单元结构的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103035648B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102130133A (zh) * | 2010-01-18 | 2011-07-20 | 上海华虹Nec电子有限公司 | Sonos器件及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006229045A (ja) * | 2005-02-18 | 2006-08-31 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR100904464B1 (ko) * | 2007-05-07 | 2009-06-24 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그 제조방법 |
-
2011
- 2011-09-28 CN CN201110301446.4A patent/CN103035648B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102130133A (zh) * | 2010-01-18 | 2011-07-20 | 上海华虹Nec电子有限公司 | Sonos器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103035648A (zh) | 2013-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI609480B (zh) | Non-volatile semiconductor memory and non-volatile semiconductor memory manufacturing method | |
| CN103594473B (zh) | 非易失性存储器件及其制造方法 | |
| CN104716101A (zh) | 半导体装置的制造方法 | |
| CN104716097A (zh) | 半导体装置的制造方法 | |
| CN114496783B (zh) | 一种基于缓冲层制备的沟槽型碳化硅mosfet及其制备方法 | |
| CN104716137A (zh) | 半导体装置的制造方法 | |
| US8530950B1 (en) | Methods and structures for split gate memory | |
| CN103050445B (zh) | 记忆体及其制作方法 | |
| TW480715B (en) | Nonvolatile memory structure capable of increasing gate coupling-coefficient | |
| CN103035648B (zh) | 闪存单元结构的制作方法 | |
| US7858491B2 (en) | Method of fabricating semiconductor device | |
| JP2009253259A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US20120292684A1 (en) | Non-volatile memory device and method for fabricating the same | |
| JP2010045239A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR20120053686A (ko) | 플로팅 게이트형 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR100865853B1 (ko) | 소자 분리막을 포함하는 반도체 소자 및 그것의 형성 방법 | |
| CN102194823B (zh) | 记忆体元件及其制造方法 | |
| CN106992183A (zh) | 一种电荷捕获型非易失存储器及其制作方法 | |
| KR100946120B1 (ko) | 반도체 메모리 소자 및 이의 제조 방법 | |
| CN102087964B (zh) | Sonos结构及其形成方法 | |
| KR100862634B1 (ko) | 나노 부유게이트형 비휘발성 메모리소자 | |
| WO2005122246A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5552521B2 (ja) | 半導体装置の製造方法 | |
| KR20110077715A (ko) | 불휘발성 메모리 소자의 형성방법 | |
| TW586222B (en) | Self-aligned dual-bit NVM cell and method for forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |