CN106992183A - 一种电荷捕获型非易失存储器及其制作方法 - Google Patents
一种电荷捕获型非易失存储器及其制作方法 Download PDFInfo
- Publication number
- CN106992183A CN106992183A CN201710272690.XA CN201710272690A CN106992183A CN 106992183 A CN106992183 A CN 106992183A CN 201710272690 A CN201710272690 A CN 201710272690A CN 106992183 A CN106992183 A CN 106992183A
- Authority
- CN
- China
- Prior art keywords
- grid
- nonvolatile storage
- control gate
- charge trap
- perform step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003860 storage Methods 0.000 title claims abstract description 49
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 13
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 33
- 229920005591 polysilicon Polymers 0.000 claims description 32
- 230000002093 peripheral effect Effects 0.000 claims description 30
- 239000011248 coating agent Substances 0.000 claims description 28
- 238000000576 coating method Methods 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 28
- 238000011161 development Methods 0.000 claims description 23
- 230000008021 deposition Effects 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 150000002500 ions Chemical class 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 3
- 230000005516 deep trap Effects 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 230000018109 developmental process Effects 0.000 description 17
- 238000000151 deposition Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005040 ion trap Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种电荷捕获型非易失存储器及其制作方法，所述电荷捕获型非易失存储器之选择栅和外围区栅极同时沉积、刻蚀形成，进而在存储区与外界区的边界区处无环形冗余结构。所述电荷捕获型非易失存储器通过自对准方法形成侧墙型选择栅，所述电荷捕获型非易失存储器之选择栅的高度高于控制栅的高度。本发明通过自对准的方法形成侧墙型选择栅，有效的减小了选择栅和控制栅之间的距离，从而达到进一步缩小存储单元尺寸的目的；同时，通过沉积控制栅硬掩模版的方法增加控制栅高度，从而形成侧墙型的选择栅，通过控制栅硬掩模版的去除在栅极顶部形成金属硅化物，从而有效降低栅极电阻，有效防止选择栅和控制栅顶部的金属硅化物短接。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种电荷捕获型非易失存储器及其制作方法。
背景技术
典型的电荷捕获型非易失存储器是一种2T(2Transistor)结构，由控制栅和选择栅两个栅极组成。其中，控制栅底部为氧化硅-氮化硅-氧化硅(ONO)层，选择栅底部为栅氧化层，且所述控制栅和所述选择栅通过一步刻蚀同时形成。请参阅图18～图24，图18～图24为现有SONOS的制作工艺流程图。以SONOS为例，其简化形成过程如下：
执行步骤S21：提供一种包含选择栅区域21和控制栅区域22的半导体基底20，该半导体基底20上覆盖有前序工艺所需的氧化硅层23，且所述选择栅区域21已经过离子阱注入。
执行步骤S22：光刻胶涂布显影，露出控制栅区域22，通过刻蚀去除控制栅区域22的氧化硅层23，同时进行控制栅区域22的离子阱注入。
执行步骤S23：进行ONO层24沉积。
执行步骤S24：光刻胶涂布显影，露出选择栅区域21，分别进行干法和湿法刻蚀，以去除选择栅区域21的ONO层24和氧化硅层23。
执行步骤S25：栅氧化层25沉积，以形成选择栅区域21的栅氧化层。
执行步骤S26：多晶硅26沉积。
执行步骤S27：光刻胶涂布显影，选择栅27和控制栅28通过一步干法刻蚀形成。
显然地，在步骤S24中ONO层24的刻蚀和步骤S22中氧化硅层23的刻蚀需要留有一定光刻对准窗口，因而步骤S24中ONO层24的刻蚀需要越过选择栅区域21和控制栅区域22的边界，势必给进一步缩小器件尺寸带来相当大的困难，成为制约非易失性存储器(SONOS)发展的一个关键因素。
故针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本发明一种电荷捕获型非易失存储器及其制作方法及其补偿方法。
发明内容
本发明是针对现有技术中，现有SONOS之ONO层的刻蚀需要越过选择栅区域和控制栅区域的边界，势必给进一步缩小器件尺寸带来相当大的困难，成为制约非易失性存储器发展的一个关键因素等缺陷提供一种电荷捕获型非易失存储器。
本发明之第二目的是针对现有技术中，现有SONOS之ONO层的刻蚀需要越过选择栅区域和控制栅区域的边界，势必给进一步缩小器件尺寸带来相当大的困难，成为制约非易失性存储器发展的一个关键因素等缺陷提供一种电荷捕获型非易失存储器的制作方法。
为实现本发明之目的，本发明提供一种电荷捕获型非易失存储器，所述电荷捕获型非易失存储器之存储区与外界区的边界区处无环形冗余结构。
可选地，所述电荷捕获型非易失存储器之选择栅和外围区栅极同时沉积、刻蚀形成。
可选地，所述电荷捕获型非易失存储器通过自对准方法形成侧墙型选择栅。
可选地，所述电荷捕获型非易失存储器之选择栅的高度高于控制栅的高度。
可选地，所述选择栅的高度大于所述控制栅的高度至少300埃。
可选地，所述选择栅和控制栅的至少顶部部分区域形成金属硅化物。
为实现本发明之又一目的，本发明提供一种电荷捕获型非易失存储器的制作方法，所述电荷捕获型非易失存储器的制作方法，包括：
执行步骤S1：在经过深阱注入的硅基衬底上依次进行预清洗、ONO层沉积、第一多晶硅沉积、硬掩模版氧化硅层沉积、多晶硅离子注入、预清洗、硬掩模板氮化硅层沉积；
执行步骤S2：第一光刻胶涂布显影，仅覆盖存储区处用于形成控制栅的顶部区域；
执行步骤S3：存储区的第一多晶硅经过干法刻蚀后形成存储区的控制栅，外围电路区的第一多晶硅同时被刻蚀去除，且刻蚀终止于所述ONO层的第二氧化物层，并通过氧化工艺在所述控制栅侧壁形成再氧化层；
执行步骤S4：氧化物各向同性刻蚀终止于ONO层的氮化物层；
执行步骤S5：第二光刻胶涂布显影，所述第二光刻胶覆盖外围低压器件区、外围高压器件区和边界区，并进行离子注入；
执行步骤S6：去除所述第二光刻胶后，通过湿法刻蚀分别去除有源区ONO层的氮化物层和第一氧化物层。
执行步骤S7：经过预清洗后，进行第一厚栅氧化层沉积；
执行步骤S8：第三光刻胶涂布显影露出外围低压器件区，通过湿法刻蚀去除外围低压器件区的第一厚栅氧化层；
执行步骤S9：去除第三光刻胶后，进行薄栅氧化层沉积，最终在所述外围低压器件区形成薄栅氧化层，外围高压器件区形成第二厚栅氧化层，存储区之非控制栅区域形成第二厚栅氧化层；
执行步骤S10：第二多晶硅沉积，所述第二多晶硅同时覆盖存储区、外围低压器件区、外围高压器件区和边界区，以用于形成存储区的选择栅和外围区的栅极。
执行步骤S11：第四光刻胶涂布显影，覆盖P型晶体管区域，进行N型离子注入退火；
执行步骤S12：去除所述第四光刻胶，重新进行第五光刻胶涂布显影，所述第五光刻胶覆盖外围区用于形成栅极的第二多晶硅之顶部；
执行步骤S13：第二多晶硅刻蚀，同时形成存储区的侧墙型选择栅和外围区的栅极，经湿法刻蚀去除控制栅顶部的硬掩模版氮化硅层；
执行步骤S14：第五光刻胶涂布显影，所述第五光刻胶边界设置在所述控制栅之硬掩模版氧化硅层的顶部；
执行步骤S15：刻蚀去除控制栅之间的多晶硅，随后去除第五光刻胶，以形成存储区的控制栅、选择栅和外围区的栅极；
执行步骤S16：通过栅极侧墙沉积、栅极侧墙刻蚀工艺，形成栅极侧墙；
执行步骤S17：在所述选择栅、控制栅顶部、外围电路栅极顶部和有源区形成金属硅化物。
可选地，所述电荷捕获型非易失存储器之选择栅和外围区栅极同时沉积、刻蚀形成。
可选地，所述电荷捕获型非易失存储器通过自对准方法形成侧墙型选择栅。
可选地，形成所述侧墙型选择栅时，所述控制栅顶部覆盖有硬掩模版。
可选地，所述硬掩模版至少含有氮化硅层。
可选地，所述氮化硅层在所述选择栅刻蚀后和所述控制栅一侧多晶硅刻蚀前去除。
可选地，所述硅基衬底上沉积的第一多晶硅的厚度为1000～1500埃，硬掩模版氧化硅层的厚度小于250埃，硬掩模版氮化硅层的厚度为500～1000埃。
综上所述，本发明电荷捕获型非易失存储器通过自对准的方法形成侧墙型选择栅，有效的减小了选择栅和控制栅之间的距离，从而达到进一步缩小存储单元尺寸的目的；同时，通过沉积控制栅硬掩模版的方法增加控制栅高度，从而形成侧墙型的选择栅，通过硬掩模版的去除在栅极顶部形成金属硅化物，从而有效降低栅极电阻，同时达到选择栅高度高于控制栅的效果，有效防止选择栅和控制栅顶部的金属硅化物短接。
附图说明
图1～图17所示为本发明电荷捕获型非易失存储器的制作流程图。
图18～图24为现有SONOS的制作工艺流程图。
具体实施方式
为详细说明本发明创造的技术内容、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明。
请参阅图1～图17，图1～图17所示为本发明电荷捕获型非易失存储器的制作流程图。所述电荷捕获型非易失存储器的制作方法，包括：
执行步骤S1：在经过深阱注入的硅基衬底100上依次进行预清洗、ONO层101沉积、第一多晶硅102a沉积、硬掩模版氧化硅层103沉积、多晶硅离子注入、预清洗、硬掩模板氮化硅层104沉积。
其中，所述ONO层101进一步包括在所述硅基衬底100上呈层叠设置，依次自下而上的第一氧化物层101a、氮化物层101b、第二氧化物层101c。所述硅基衬底100之有源区进一步分为存储区100a、外围低压器件区100b、外围高压器件区101c，以及位于存储区100a和所述外围器件区之间的边界区100d。
同时，为了便于本发明的简要描述，所述外围低压器件区100b、外围高压器件区101c，以及位于存储区100a和所述外围器件区之间的边界区100d相对于所述存储区100a亦称为外围区。
执行步骤S2：第一光刻胶105a涂布显影，仅覆盖存储区100a处用于形成控制栅的顶部区域；
执行步骤S3：存储区100a的第一多晶硅102a经过干法刻蚀后形成存储区100a的控制栅106，外围电路区的第一多晶硅102a同时被刻蚀去除，且刻蚀终止于所述ONO层101的第二氧化物层101c，并通过氧化工艺在所述控制栅106侧壁形成再氧化层107。明显地，有源区由于受氮化物层的阻挡可以有效防止被氧化。
执行步骤S4：氧化物各向同性刻蚀终止于ONO层101的氮化物层101b。
执行步骤S5：第二光刻胶105b涂布显影，所述第二光刻胶105b覆盖外围低压器件区100b、外围高压器件区100c和边界区100d，并进行离子注入。
显然地，覆盖于所述外围低压器件区100b、外围高压器件区100c和边界区100d的第二光刻胶105b和所述控制栅106顶部的硬掩模版氧化硅层103和硬掩模版氮化硅104可有效阻挡所述离子注入，从而使有效离子注入区域仅限于所述存储区100a的非控制栅区域。
作为本领域技术人员，容易理解地，所述离子注入用以形成选择栅沟道，在将所述离子注入工艺置于此处时可减少ONO层101生长所产生的热效应对离子注入的影响。然而，所述离子注入之工艺步骤可按需求进行顺序改变，并非限于此，不应视为对本发明技术方案的限制。
执行步骤S6：去除所述第二光刻胶105b后，通过湿法刻蚀分别去除有源区ONO层101的氮化物层101b和第一氧化物层101a。
执行步骤S7：经过预清洗后，进行第一厚栅氧化层108a沉积；
执行步骤S8：第三光刻胶105c涂布显影露出外围低压器件区100b，通过湿法刻蚀去除外围低压器件区100b的第一厚栅氧化层108a；
执行步骤S9：去除第三光刻胶105c后，进行薄栅氧化层沉积，最终在所述外围低压器件区100b形成薄栅氧化层109，外围高压器件区100c形成第二厚栅氧化层108b，存储区100a之非控制栅区域形成第二厚栅氧化层108b。显然地，在所述存储区100a之非控制栅区域亦可根据工艺需求形成薄栅氧化层。
执行步骤S10：第二多晶硅102b沉积，所述第二多晶硅102b同时覆盖存储区100a、外围低压器件区100b、外围高压器件区100c和边界区100d，以用于形成存储区100a的选择栅和外围区的栅极。
执行步骤S11：第四光刻胶105d涂布显影，覆盖P型晶体管区域，进行N型离子注入退火，以抑制多晶硅耗尽效应，减小栅氧化层电性厚度。明显地，在本领域中亦可根据工艺需要选择是否执行所述步骤。
执行步骤S12：去除所述第四光刻胶105d，重新进行第五光刻胶105e涂布显影，所述第五光刻胶105e覆盖外围区用于形成栅极的第二多晶硅102b之顶部。
执行步骤S13：第二多晶硅102b刻蚀，同时形成存储区100a的侧墙型选择栅110和外围区的栅极111。明显地，进行同时沉积、刻蚀保证了本发明不会在所述边界区100d产生现有存储区常见的环形冗余结构。然后，经湿法刻蚀去除控制栅106顶部的硬掩模版氮化硅层104，并实现所述选择栅110的高度大于所述控制栅106的高度之目的。
执行步骤S14：第五光刻胶105e涂布显影，所述第五光刻胶105e边界设置在所述控制栅106之硬掩模版氧化硅层103的顶部。
执行步骤S15：刻蚀去除控制栅106之间的多晶硅，随后去除第五光刻胶105e，以形成存储区100a的控制栅106、选择栅110和外围区的栅极111。
执行步骤S16：通过栅极侧墙沉积、栅极侧墙刻蚀工艺，形成栅极侧墙112。
执行步骤S17：在所述选择栅110、控制栅106顶部、栅极111顶部和有源区形成金属硅化物113。显然地，由于选择栅110的高度大于控制栅106的高度，则所述选择栅110之栅极侧墙112有效的防止了位于所述控制栅106顶部和所述选择栅110顶部的金属硅化物113短接。
作为本领域技术人员，容易知晓地，在本发明中形成所述侧墙型选择栅110时，所述控制栅106顶部覆盖有硬掩模版。所述硬掩模版至少含有氮化硅层。且，所述氮化硅层在所述选择栅刻蚀后和所述控制栅一侧多晶硅刻蚀前去除。
请继续参阅图1～图17，显然地，本发明提供一种电荷捕获型非易失存储器1，所述电荷捕获型非易失存储器1之选择栅110和外围区栅极111同时沉积、刻蚀形成，因而在存储区100a与外界区的边界区100d处无环形冗余结构。所述电荷捕获型非易失存储器1通过自对准方法形成侧墙型选择栅110。所述电荷捕获型非易失存储器1之选择栅110的高度高于控制栅106的高度。
更具体地，所述选择栅110的高度大于所述控制栅106的高度至少300埃，以便形成所述选择栅110的栅极侧墙112，且所述栅极侧墙112设置在所述控制栅106之顶部的非完整区域，可有效防止选择栅110和控制栅106通过金属硅化物113造成短接。其中，所述金属硅化物113至少形成在所述选择栅110和控制栅106的顶部部分区域。
作为本发明之具体实施方式，非限制性地，所述硅基衬底100上沉积的所述第一多晶硅102a的厚度为1000～1500埃，所述硬掩模版氧化硅层103的厚度为小于250埃，所述硬掩模版氮化硅层104的厚度为500～1000埃。
综上所述，本发明电荷捕获型非易失存储器通过自对准的方法形成侧墙型选择栅，有效的减小了选择栅和控制栅之间的距离，从而达到进一步缩小存储单元尺寸的目的；在缩小尺寸的过程中，外围电路栅极和存储区选择栅同时沉积刻蚀而成，工艺简单，不会带来额外的环状冗余结构。同时，通过沉积控制栅硬掩模版的方法增加控制栅高度，从而形成侧墙型的选择栅，通过硬掩模版的去除在栅极顶部形成金属硅化物，从而有效降低栅极电阻，同时达到选择栅高度高于控制栅的效果，有效防止选择栅和控制栅顶部的金属硅化物短接。
本领域技术人员均应了解，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变型。因而，如果任何修改或变型落入所附权利要求书及等同物的保护范围内时，认为本发明涵盖这些修改和变型。
Claims (13)
1.一种电荷捕获型非易失存储器，其特征在于，所述电荷捕获型非易失存储器之存储区与外界区的边界区处无环形冗余结构。
2.如权利要求1所述电荷捕获型非易失存储器，其特征在于，所述电荷捕获型非易失存储器之选择栅和外围区栅极同时沉积、刻蚀形成。
3.如权利要求1所述电荷捕获型非易失存储器，其特征在于，所述电荷捕获型非易失存储器通过自对准方法形成侧墙型选择栅。
4.如权利要求3所述电荷捕获型非易失存储器，其特征在于，所述电荷捕获型非易失存储器之选择栅的高度高于控制栅的高度。
5.如权利要求4所述电荷捕获型非易失存储器，其特征在于，所述选择栅的高度大于所述控制栅的高度至少300埃。
6.如权利要求4所述电荷捕获型非易失存储器，其特征在于，所述选择栅和控制栅的至少顶部部分区域形成金属硅化物。
7.一种如权利要求1所述电荷捕获型非易失存储器的制作方法，其特征在于，所述电荷捕获型非易失存储器的制作方法，包括：
执行步骤S1：在经过深阱注入的硅基衬底上依次进行预清洗、ONO层沉积、第一多晶硅沉积、硬掩模版氧化硅层沉积、多晶硅离子注入、预清洗、硬掩模板氮化硅层沉积；
执行步骤S2：第一光刻胶涂布显影，仅覆盖存储区处用于形成控制栅的顶部区域；
执行步骤S3：存储区的第一多晶硅经过干法刻蚀后形成存储区的控制栅，外围电路区的第一多晶硅同时被刻蚀去除，且刻蚀终止于所述ONO层的第二氧化物层，并通过氧化工艺在所述控制栅侧壁形成再氧化层；
执行步骤S4：氧化物各向同性刻蚀终止于ONO层的氮化物层；
执行步骤S5：第二光刻胶涂布显影，所述第二光刻胶覆盖外围低压器件区、外围高压器件区和边界区，并进行离子注入；
执行步骤S6：去除所述第二光刻胶后，通过湿法刻蚀分别去除有源区ONO层的氮化物层和第一氧化物层。
执行步骤S7：经过预清洗后，进行第一厚栅氧化层沉积；
执行步骤S8：第三光刻胶涂布显影露出外围低压器件区，通过湿法刻蚀去除外围低压器件区的第一厚栅氧化层；
执行步骤S9：去除第三光刻胶后，进行薄栅氧化层沉积，最终在所述外围低压器件区形成薄栅氧化层，外围高压器件区形成第二厚栅氧化层，存储区之非控制栅区域形成第二厚栅氧化层；
执行步骤S10：第二多晶硅沉积，所述第二多晶硅同时覆盖存储区、外围低压器件区、外围高压器件区和边界区，以用于形成存储区的选择栅和外围区的栅极。
执行步骤S11：第四光刻胶涂布显影，覆盖P型晶体管区域，进行N型离子注入退火；
执行步骤S12：去除所述第四光刻胶，重新进行第五光刻胶涂布显影，所述第五光刻胶覆盖外围区用于形成栅极的第二多晶硅之顶部；
执行步骤S13：第二多晶硅刻蚀，同时形成存储区的侧墙型选择栅和外围区的栅极，经湿法刻蚀去除控制栅顶部的硬掩模版氮化硅层；
执行步骤S14：第五光刻胶涂布显影，所述第五光刻胶边界设置在所述控制栅之硬掩模版氧化硅层的顶部；
执行步骤S15：刻蚀去除控制栅之间的多晶硅，随后去除第五光刻胶，以形成存储区的控制栅、选择栅和外围区的栅极；
执行步骤S16：通过栅极侧墙沉积、栅极侧墙刻蚀工艺，形成栅极侧墙；
执行步骤S17：在所述选择栅、控制栅顶部、外围电路栅极顶部和有源区形成金属硅化物。
8.如权利要求7所述电荷捕获型非易失存储器的制作方法，其特征在于，所述电荷捕获型非易失存储器之选择栅和外围区栅极同时沉积、刻蚀形成。
9.如权利要求7所述电荷捕获型非易失存储器的制作方法，其特征在于，所述电荷捕获型非易失存储器通过自对准方法形成侧墙型选择栅。
10.如权利要求7所述电荷捕获型非易失存储器的制作方法，其特征在于，形成所述侧墙型选择栅时，所述控制栅顶部覆盖有硬掩模版。
11.如权利要求10所述电荷捕获型非易失存储器的制作方法，其特征在于，所述硬掩模版至少含有氮化硅层。
12.如权利要求11所述电荷捕获型非易失存储器的制作方法，其特征在于，所述氮化硅层在所述选择栅刻蚀后和所述控制栅一侧多晶硅刻蚀前去除。
13.如权利要求7～12任一权利要求所述电荷捕获型非易失存储器的制作方法，其特征在于，所述硅基衬底上沉积的第一多晶硅的厚度为1000～1500埃，硬掩模版氧化硅层的厚度小于250埃，硬掩模版氮化硅层的厚度为500～1000埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710272690.XA CN106992183B (zh) | 2017-04-24 | 2017-04-24 | 一种电荷捕获型非易失存储器及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710272690.XA CN106992183B (zh) | 2017-04-24 | 2017-04-24 | 一种电荷捕获型非易失存储器及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106992183A true CN106992183A (zh) | 2017-07-28 |
| CN106992183B CN106992183B (zh) | 2020-01-24 |
Family
ID=59417316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710272690.XA Active CN106992183B (zh) | 2017-04-24 | 2017-04-24 | 一种电荷捕获型非易失存储器及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106992183B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110379708A (zh) * | 2019-07-22 | 2019-10-25 | 上海华力微电子有限公司 | 闪存的分裂栅极的制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06112500A (ja) * | 1992-09-30 | 1994-04-22 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| US5991204A (en) * | 1998-04-15 | 1999-11-23 | Chang; Ming-Bing | Flash eeprom device employing polysilicon sidewall spacer as an erase gate |
| CN101145560A (zh) * | 2006-09-15 | 2008-03-19 | 株式会社东芝 | 半导体器件及其制造方法 |
| CN102484052A (zh) * | 2009-07-21 | 2012-05-30 | 桑迪士克科技股份有限公司 | 基于纳米结构的nand闪存单元及其外围电路的形成方法 |
| CN103904081A (zh) * | 2012-12-26 | 2014-07-02 | 爱思开海力士有限公司 | 非易失性存储器件及其制造方法 |
-
2017
- 2017-04-24 CN CN201710272690.XA patent/CN106992183B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06112500A (ja) * | 1992-09-30 | 1994-04-22 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| US5991204A (en) * | 1998-04-15 | 1999-11-23 | Chang; Ming-Bing | Flash eeprom device employing polysilicon sidewall spacer as an erase gate |
| CN101145560A (zh) * | 2006-09-15 | 2008-03-19 | 株式会社东芝 | 半导体器件及其制造方法 |
| CN102484052A (zh) * | 2009-07-21 | 2012-05-30 | 桑迪士克科技股份有限公司 | 基于纳米结构的nand闪存单元及其外围电路的形成方法 |
| CN103904081A (zh) * | 2012-12-26 | 2014-07-02 | 爱思开海力士有限公司 | 非易失性存储器件及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110379708A (zh) * | 2019-07-22 | 2019-10-25 | 上海华力微电子有限公司 | 闪存的分裂栅极的制造方法 |
| CN110379708B (zh) * | 2019-07-22 | 2021-08-13 | 上海华力微电子有限公司 | 闪存的分裂栅极的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106992183B (zh) | 2020-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7265409B2 (en) | Non-volatile semiconductor memory | |
| CN100352021C (zh) | 一种制造多位存储器单元的方法 | |
| US9190532B2 (en) | Method of making a split gate non-volatile floating gate memory cell having a separate erase gate, and a memory cell made thereby | |
| US6465836B2 (en) | Vertical split gate field effect transistor (FET) device | |
| TWI654744B (zh) | 積體晶片與其形成方法 | |
| CN104716101A (zh) | 半导体装置的制造方法 | |
| US10256137B2 (en) | Self-aligned trench isolation in integrated circuits | |
| EP2495756A2 (en) | Non-volatile memory structure and method for manufacturing the same | |
| US20180323314A1 (en) | Charge Trapping Split Gate Device and Method of Fabricating Same | |
| CN103489916A (zh) | 阶梯栅氧化层有源漂移区结构的n型ldmos及其制作方法 | |
| CN1652324A (zh) | 半导体器件及其制造方法 | |
| US20100264481A1 (en) | Nonvolatile Memory Devices and Related Methods | |
| US7429766B2 (en) | Split gate type nonvolatile memory device | |
| EP1417704A2 (en) | Method of manufacturing a non-volatile memory | |
| KR20100013136A (ko) | 반도체 메모리 소자 및 그 제조 방법 | |
| CN106992183A (zh) | 一种电荷捕获型非易失存储器及其制作方法 | |
| CN104425500B (zh) | Sonos非挥发性存储器及其制造方法 | |
| US20090134447A1 (en) | Flash Memory Device and Method for Manufacturing the Same | |
| EP3387669A1 (en) | Method of forming a polysilicon sidewall oxide spacer in a memory cell | |
| US20150097224A1 (en) | Buried trench isolation in integrated circuits | |
| US6380034B1 (en) | Process for manufacturing memory cells with dimensional control of the floating gate regions | |
| CN105990092B (zh) | 半导体结构的形成方法 | |
| CN106941104B (zh) | 一种结合耐高压晶体管的电荷捕获型非易失存储器制作方法 | |
| CN113764349B (zh) | 半导体器件的制造方法 | |
| CN111653479B (zh) | 半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |