CN102111628A - 显示面板模块、半导体集成电路、驱动方法和电子设备 - Google Patents

Abstract

提供了一种显示面板模块、半导体集成电路、像素阵列单元的驱动方法和电子设备，该显示面板模块包括：像素阵列单元，其中以矩阵状态排列每个都具有电流驱动的自发光器件以及控制所述自发光器件的驱动的像素电路的子像素；信号线驱动单元，其驱动信号线；写控制线驱动单元，其基于给定频率的扫描时钟，对将出现在所述信号线处的电位写入所述子像素进行控制；以及电力供应控制单元，控制关于所述子像素的驱动电力供应的供应和停止。

Description

显示面板模块、半导体集成电路、驱动方法和电子设备

技术领域

本说明书中说明的发明涉及一种驱动电流驱动的自发光器件的像素电路的驱动技术。本说明书中建议的发明可以被应用于显示面板模块、半导体集成电路、像素阵列单元的驱动方法以及安装了所述显示面板模块的电子设备。

背景技术

截至目前，显示面板模块已被广泛用作从单一视点获取的图像(在下面的说明中称为2D图像)的显示装置。然而，显示通过使用双眼视差获取的图像(在下面的说明中称为3D图像)并允许用户将所述图像感知为立体图像的显示装置近些年已经得到发展。所述2D图像实际上占据了现有内容的绝大部分。

因此，假定能够显示2D图像和3D图像两者的设备对于未来的显示面板模块将是必需的。

图1显示了能够显示2D图像和3D图像两者的图像系统的构造示例。图像系统1具有当以相同屏幕尺寸显示2D图像和3D图像时优选使用的结构。

图像系统1包括图像回放单元3、显示装置5、红外线发光单元7和液晶快门眼镜9。在这些装置中，图像回放单元3是具有回放2D图像和3D图像两者的功能的视频设备，除了所谓的图像回放装置之外，其还包括机顶盒和计算机。所述显示装置5是输入图像数据的输出装置，除了所谓的电视接收机之外，其还包括监视器。

红外线发光单元7是使用红外光通知液晶快门眼镜9左眼图像和右眼图像的显示时序或显示的切换时序的装置。图1显示了将所述红外线发光单元7提供在所述显示装置5的上框架部分的中心附近的示例。所述液晶快门眼镜9是显示3D图像时用户必须配戴的附件之一。当然，显示2D图像时用户配戴液晶快门眼镜9也没有问题。用于通知所述液晶快门眼镜9所述显示时序或显示的切换时序的手段并不局限于红外光。

图2显示了所述液晶快门眼镜9的操作图像。在图中，框中以白色显示的图片表示所述液晶快门处于打开(open)状态，即，外面的光能够被透射的状态。框中用影线显示的图片表示所述液晶快门处于关闭(closed)状态，即，外面的光不能被透射的状态。

如图2所示，在3D图像的显示期间，两个液晶快门不同时处于打开状态，而是它们中任意一个被控制为处于打开状态，且随着显示图像而切换。具体地，在显示左眼图像期间只有左眼的液晶快门被控制为处于打开状态，在显示右眼图像期间只有右眼的液晶快门被控制为处于打开状态。在所述图像系统1中，可以通过所述液晶快门的互补的打开/关闭操作来观看立体图像。

图3显示了所述液晶快门眼镜9的电子电路部分的等效电路。所述液晶快门9包括电池11、红外光接收单元13、快门驱动单元15和液晶快门17、19。

所述电池11是诸如纽扣电池的轻量且小巧的电池。所述红外光接收单元13被安装在所述眼镜的前部，其为接收红外光的电子组件，所述红外光上叠加了显示图像的切换信息。

所述快门驱动单元15是基于所接收到的切换信息执行所述右眼的液晶快门17和左眼的液晶快门19的打开/关闭的切换控制、以使其与显示图像同步的电子组件。

发明内容

在JP-A-2007-286623(专利文件1)中，公开了一种具有用于显示2D图像的驱动电路和用于显示3D图像的驱动电路、并与显示图像的切换一致地切换用于驱动显示面板的驱动电路的图像系统。

图4A和4B显示了专利文件1中公开的驱动方法。图4A和4B显示了关注给定水平线时驱动周期的关系。

图4A和4B显示了将已经以每秒60帧成像的2D图像和3D图像显示在显示面板上时的操作的关系。所述显示面板的驱动由有源矩阵驱动方法控制。

图4A显示了关注给定水平线时2D图像数据的处理时序。如图4A所示，在输入2D图像时，在1/60秒期间内执行了从帧图像F的写入到点亮的处理操作。

图4B显示了关注给定水平线时3D图像数据的处理时序。由白色条表示的时段是左眼图像L或右眼图像R的处理时段，由黑色条表示的时段是黑屏的处理时段。如图4B所示，在输入3D图像时，以1/240秒为单位，执行了从所述左眼图像L的写入到点亮的处理操作、从所述黑屏的写入到点亮的处理操作、从所述右眼图像R的写入到点亮的处理操作以及从所述黑屏的写入到点亮的处理操作。

这里，在所述左眼图像L和右眼图像R的处理时段之间插入所述黑屏的处理时段的原因是防止屏幕上的左和右图像被同时显示并混合。图5显示了其操作原理。图5显示了各个水平线的处理时序与用户所观看到的显示状态之间的关系。同样，在图5的情况中，白色条部分表示左眼图像L或右眼图像R的处理时段(主要被视为点亮时段)，而黑色条所示的时段指示了黑屏的处理时段(主要被视为点亮时段)。

如图5所示，显示(点亮)顶行水平线中的右眼图像R的起始时刻可以被延迟到显示(点亮)最后一行水平线中的左眼图像L的结束之后。在显示(点亮)最后一行水平线中的左眼图像L的结束与显示(点亮)顶行水平线中的右眼图像R的起始之间的时段可以被分配为所述液晶快门的打开/关闭状态的切换时段。

如上所述，专利文件1中公开了显示3D图像的驱动技术。然而，在所述驱动系统的情况中，必须实际上以可视帧率(60Hz)的四倍(240Hz)的速度驱动所述显示面板。这意味着必须为像素阵列单元或其电路应用具有极高性能的组件，这可能导致生产成本的增加。

如图5所示，黑屏的显示时段和3D图像的显示时段必须具有相同数量。因此，在插入黑屏的现有技术的情况中，存在这样的问题：难以避免屏幕亮度被必然地降低。

另外，如在专利文件1所示的驱动方法中，在显示2D图像时和显示3D图像时切换驱动方法的系统中，需要通过检测图像格式的差异切换所述驱动方法的功能配置。而且，在专利文件1所示的驱动方法中，2D图像的驱动电路和3D图像的驱动电路都是必需的。因此，存在这样的问题：除增加组件数量外，电路布局也将很复杂。

鉴于上述问题，作为实施例，本发明的发明人建议：

一种显示面板，包括：

像素阵列单元，其中以矩阵状态排列每个都具有电流驱动的自发光器件以及控制所述自发光器件的驱动的像素电路的子像素，

信号线驱动单元，其驱动信号线；

写控制线驱动单元，其基于给定频率的扫描时钟，对将出现在所述信号线处的电位写入所述子像素进行控制；以及

电力供应控制单元，其控制关于所述子像素的驱动电力供应的供应和停止，并满足以下条件。

即，发明人建议如下的显示面板：其中所述信号线驱动单元、写入控制线驱动单元和电力供应控制单元以固定的共同驱动时序操作，从而使相邻帧的显示时段在显示2D图像或3D图像的任一情况中都不重叠。

在此情况下，优选地，所述写控制线驱动单元基于给定频率的扫描时钟控制写时序，以及所述电力供应控制单元基于与所述写控制线驱动单元相同的扫描时钟控制驱动电力供应的供应时序，所述驱动电力供应规定了所述自发光器件的点亮时段。

此外，在此情况中，优选地，所述电力供应控制单元在首先完成信号电位写入的第一水平线的信号电位的写入完成后、过去了给定长度的等待时间之后，以信号电位写入的完成顺序，以给定的多个水平线为单位，以相同的时序供应规定了所述自发光器件的点亮时段的驱动电力供应，并且所述电力供应控制单元将一帧中的点亮时段的长度控制为在所有水平线中相同。

此外，在此情况中，优选地，所述等待时间和所述点亮时段被设置为使得从点亮所述第一水平线开始到点亮信号电位的写入最后完成的第二水平线结束的时段期间给出的各个帧的显示时段在相邻帧之间不重叠。

此外，优选地，在将2D图像或3D图像显示在屏幕上的任一情况下以共同的驱动时序操作所述信号线驱动单元、所述写控制线驱动单元和所述电力供应控制单元。

此外，在此情况下，优选地，所述扫描时钟的频率被设置为与水平扫描频率一致。

另外，发明人建议了一种半导体集成电路，其包括满足以上操作条件的驱动电路。发明人建议了满足以上驱动条件的像素阵列单元的驱动方法。发明人还建议了一种电子设备，其上安装了以上的显示面板模块。所述电子设备包括所述显示面板模块、控制整个系统的操作的系统控制单元以及接收关于系统控制单元的操作输入的操作输入单元。

在发明人建议的本发明的实施例的情况中，在显示2D图像或3D图像的任一情况下可以以共同的驱动时序操作各个驱动电路。能够通过使用相同的扫描时钟控制将出现在信号线处的电位写到子像素以及关于所述子像素的驱动电力供应的供应和停止。因此，不需要像相关技术中一样分别准备2D图像的驱动电路和3D图像的驱动电路。在发明人建议的本发明的实施例中，确定图像是2D图像还是3D图像的操作不是需要的。因此，相比于应用相关技术的显示面板模块，能够降低生产成本。此外，原则上在观看2D图像时不会出现诸如图像质量的破坏和特征的破坏的麻烦，甚至在配戴所述液晶快门眼镜时也是如此。

附图说明

图1是能够显示2D图像和3D图像两者的图像系统的概念性视图；

图2是说明用于观看3D图像的液晶快门眼镜的操作状态的视图；

图3是显示了所述液晶快门眼镜的电子功能部分的等效电路的图；

图4A和4B是说明了2D图像和3D图像的驱动技术的图(相关技术的示例)；

图5是说明了显示3D图像时各个水平线的处理时序与显示时段之间的关系的图(相关技术的示例)；

图6是显示了有机EL面板模块的外部结构示例的视图；

图7是说明了根据第一实施例的有机EL面板模块的系统构造的图；

图8是说明了布局结构的图；

图9是说明了子像素的像素结构示例的图；

图10是显示了信号线驱动单元的电路构造示例的图；

图11是显示了信号线的驱动波形示例的图；

图12是显示了写控制线驱动单元的电路构造示例的图；

图13是显示了根据第一实施例的电力供应控制线驱动单元的电路构造的图；

图14A和14B是说明了2D图像和3D图像的驱动技术的图；

图15A至15E是显示了子像素的驱动波形示例与内部电位之间的关系的图；

图16A至16E是显示了子像素的驱动波形示例与内部电位之间的关系的图；

图17A至17D是说明了对点亮起始的等待时间与水平线之间的关系的图；

图18A至18D是说明了显示3D图像时各个水平线的处理时序和显示时段的图(相关技术的示例)；

图19是显示了点亮操作时子像素的等效电路的图；

图20是显示了在非发光时段期间熄灭操作时子像素的等效电路的图；

图21是显示了在非发光时段期间初始化操作时子像素的等效电路的图；

图22是显示了在非发光时段期间初始化操作时子像素的等效电路的图；

图23是显示了在非发光时段期间阈值校正操作时子像素的等效电路的图；

图24是显示了与所述阈值校正操作的完成点对应的子像素的等效电路的图；

图25是显示了与从所述阈值校正操作的完成到写入信号电位的起始的操作对应的子像素的等效电路的图；

图26是显示了在信号电位的写操作时子像素的等效电路的图；

图27是显示了在迁移率校正操作时子像素的等效电路的图；

图28是显示了与对点亮起始的等待时间对应的子像素的等效电路的图；

图29是显示了点亮起始之后子像素的等效电路的图；

图30是显示了根据第二实施例的有机EL面板模块的系统构造的图；

图31是显示了根据第二实施例的述电力供应控制线驱动单元的电路构造的图；

图32A至32G是说明了在显示3D图像时各个水平线的处理时序和显示时段之间的关系的图；

图33是说明了根据第三实施例的有机EL面板模块的系统构造的图；

图34是显示了根据第三实施例的电力供应控制线驱动单元的电路构造的图；

图35是显示了根据第四实施例的有机EL面板模块的系统构造的图；

图36是显示了根据第四实施例的电力供应控制线驱动单元的电路构造的简图；

图37是说明了所述子像素的另一个电路构造示例的图；

图38是说明了所述子像素的另一个电路构造示例的图；

图39是显示了电子设备的概念性构造示例的图；

图40是显示了所述电子设备的产品示例的视图；以及

图41是显示了所述电子设备的产品示例的视图。

具体实施方式

在下文中，将以下面的顺序说明将本发明应用于有源矩阵驱动的有机EL面板模块的情况：

(A)所述有机EL面板模块的外部结构

(B)实施例1(通过使用不同的偏移时钟控制发光时段和非发光时段的实施例)

(C)实施例2(通过使用相同的偏移时钟控制发光时段和非发光时段的实施例)

(D)实施例3(通过使用相同的偏移时钟控制发光时段和非发光时段的实施例)

(E)其它实施例

关于本说明书中没有特别显示或说明的部分，应用了本技术领域中众所周知或公知的技术。下面将说明的实施例是本发明的示例，并且本发明并不局限于这些实施例。

(A)外部结构

在本说明书中，所述显示面板模块将被用作两种含义。其中之一是通过使用半导体工艺在基板上形成像素阵列单元和驱动电路(例如，信号线驱动单元、写控制线驱动单元、电力供应控制线驱动单元等)的显示面板模块。另一个是被制造为特定应用的IC的驱动电路被安装在形成像素阵列单元的基板上的显示面板模块。

图6显示了所述有机EL面板模块的外部结构的示例。有机EL面板模块21具有如下结构：相对的基板25被粘贴(bond)到支撑基板23中的像素阵列单元的形成区域上。

所述支撑基板23由诸如玻璃或塑料的透明基础材料制成。所述相反的基板25由诸如玻璃或塑料的透明材料制成。

所述相反的基板25是用于夹入密封材料以密封所述支撑基板23的表面的部件。

至少在发光侧确保基板的透明性就足够，而可以在另一基板侧上使用非透明基板。此外，用于输入外部信号或驱动电力供应的FPC(柔性印刷电路)27被布置在所述有机EL面板模块21上。

(B)实施例1

(B-1)系统配置

图7显示了根据本实施例的有机EL面板模块31的系统构造示例。

图7所示的有机EL面板模块31包括像素阵列单元33及其驱动电路，即信号线驱动单元35、写控制线驱动单元37、电力供应控制线驱动单元39和时序发生器41。在它们之中，所述电力供应控制线驱动单元39对应于所附权利要求中的“电力供应控制单元”。

(a)像素阵列单元

在本实施例中，在具有规定的分辨率的屏幕中分别在垂直方向和水平方向上将每个都构成白色单元的像素排列在所述像素阵列单元33中。图8显示了构成白色单元的子像素51的布局结构。如图8所示，所述白色单元被构造为R(红色)像素51、G(绿色)像素51和B(蓝色)像素51的组合。

假定所述像素阵列单元33的垂直分辨率是M，水平分辨率是N，则所述像素阵列单元33的子像素的总数可以由M×N×3给出。

图9显示了作为所述像素阵列单元33中包括的像素结构的最小单元的子像素51及其驱动电路单元之间的连接关系。

在本实施例的情况中，所述子像素51包括N沟道薄膜晶体管N1、N2和N3、存储色调信息的存储电容器Cs以及有机EL器件OLED，如图9所示。所述薄膜晶体管N1是控制信号线DTL上出现的电位(在下面的说明中称为“信号线电位”)的写入的开关器件。在下面的说明中，所述薄膜晶体管N1被称为采样晶体管N1。

另外，所述薄膜晶体管N2是向所述有机EL器件OLED供应具有对应于所述存储电容器Cs中存储的电位的幅度的驱动电流的开关器件。在下面的说明中，所述薄膜晶体管N2被称为驱动晶体管N2。

此外，所述薄膜晶体管N3是控制向所述驱动晶体管N2的一个主要电极供应和停止供应驱动电压VDD的开关器件。在下面的说明中，所述薄膜晶体管N3被称为电力供应控制晶体管N3。

(b)信号线驱动单元的构造

所述信号线驱动单元35是驱动信号线DTL的电路装置。各个信号线DTL被排列为使得在所述屏幕的垂直方向(Y方向)上延伸，并且3×N条线被排列在所述屏幕的水平方向(X方向)上。在本实施例中，所述信号线驱动单元35通过三个值驱动所述信号线DTL，它们是阈值校正电位Vofs_L、初始化电位Vofs_H和信号电位Vsig。

所述阈值校正电位Vofs_L是对应于例如像素色调中黑色电平的电位。所述阈值校正电位Vofs_L被用于校正所述驱动晶体管N2的阈值电压Vth的变化的操作(称为“阈值校正操作”)。

所述初始化电位Vofs_H是用于抵消所述存储电容器Cs所存储的电压的电位。所述抵消存储电容器Cs所存储的电压的操作在下面的说明中被称为初始化操作。

所述初始化电位Vofs_H被设置为比能够被应用为对应于所述像素色调的信号电位Vsig的最大值更高的电压。因此，甚至当所述信号电位Vsig在前一帧时段期间被给予任意电位时，所存储的电压都能够被抵消。

当显示2D图像以及当显示3D图像时，以相同的驱动时序操作本实施例中的信号驱动单元35。

图10显示了所述信号线驱动单元35的内部构造示例。所述信号线驱动单元35包括移位寄存器61、锁存单元63、数字/模拟转换电路65、缓冲电路67和选择器69。

所述移位寄存器61是基于时钟信号CK取得获取像素数据Din的时序的电路装置。在本实施例中，所述移位寄存器61具有对应于所述信号线DTL的数量的至少3×N个延迟级。因此，在一个水平扫描周期中使用具有3×N个脉冲的时钟信号CK。

所述锁存单元63是基于从所述移位寄存器61输出的时序信号获取相应的存储区域中的像素数据Din的存储电路。

所述数字/模拟转换电路65是将由所述锁存单元63获取的像素数据Din转换成模拟信号电压Vsig的电路装置。所述数字/模拟转换电路65的转换特征由H电平基准电位Vref_H和L电平基准电位Vref_L规定。

所述缓冲电路67是将信号幅度转换为适合面板驱动的信号电平的电路装置。

所述选择器69是一个水平扫描周期中选择性地输出对应于像素色度的信号电视Vsig、阈值校正电位Vofs_L和初始化电位Vofs_H之一的电路装置。图11显示了所述选择器69的信号线电位的输出示例。在本实施例中，所述选择器69以初始化电位Vofs_H、阈值校正电位Vofs_L和信号电位Vsig的顺序输出电位。

(c)写控制线驱动单元的构造

所述写控制线驱动单元37是控制通过写控制线WSL按行的顺序(line-sequentially)向子像素51写入信号线电位的驱动装置。所述写控制线WSL被排列使得在所述水平方向(X方向)上延伸，而M条线被排列在所述屏幕的垂直方向(Y方向)上。

所述写控制线驱动单元37是以水平线为单位指定初始化操作、阈值校正操作、信号电位写操作和迁移率校正操作的执行时序的电路装置。当显示2D图像以及当显示3D图像时，本实施例情况中，也以相同的驱动时序操作写控制线驱动电路37。

图12显示了所述写控制线驱动单元37的电路构造示例。所述写控制线驱动单元37包括用于设置的移位寄存器71、用于重置的移位寄存器73、逻辑门75和缓冲电路77。

所述用于设置的移位寄存器71包括对应于垂直分辨率的M个延迟级。基于与水平扫描时钟同步的第一偏移时钟CK1操作所述用于设置的移位寄存器71，并且其在每次输入所述第一偏移时钟CK1时将设置脉冲传送至下一延迟级。由起始脉冲st1给出开始传送的时序。

所述用于重置的移位寄存器73也包括对应于垂直分辨率的M个延迟级。也基于与水平扫描时钟同步的第一偏移时钟CK1操作所述用于重置的移位寄存器73，并且，其在每次输入所述第一偏移时钟CK1时将重置脉冲传送至下一延迟级。由起始脉冲st2给出开始传送的时序。

所述逻辑门75是产生具有从所述设置脉冲的输入到所述重置脉冲的输入的脉冲宽度的脉冲信号的电路装置。布置了对应于所述写控制线WSL的数量的逻辑门75。当必须在一个水平扫描周期中给出多次的写时序时，优选地计算给出多次写时序的脉冲波形与由所述设置脉冲和重置脉冲规定的脉冲信号之间的逻辑积波形。在这种情况下，所述设置脉冲和重置脉冲具有指定向其输出多次写时序的水平线的功能。

所述缓冲电路77是将逻辑电平的控制脉冲转换为驱动电平的控制脉冲的电路装置。对于所述缓冲电路77，同时驱动连接到写控制线WSL的N个子像素的能力是必需的。

(d)电力供应控制线驱动单元的构造

所述电力供应控制线驱动单元39是通过电力供应控制线DSL控制关于所述子像素51的驱动电力供应VDD的供应和供应停止的驱动装置。所述电力供应控制线DSL被排列使得其在所述水平方向(X方向)上延伸，并且，M条线被排列在所述屏幕的垂直方向(Y方向)上。

所述电力供应控制线驱动单元39被操作使得在所述阈值校正操作、迁移率校正等在非发光时段中的执行时段期间供应所述驱动电力供应VDD。所述控制操作被执行使得其与所述写控制线驱动单元37的写控制操作同步。因此，基于与所述水平扫描时钟同步的第一偏移时钟CK1执行所述电力供应控制线驱动单元39的操作。

所述电力供应控制线驱动单元39被操作使得仅在所述有机EL器件OLED被控制为在发光时段中点亮的时段期间供应所述驱动电力供应VDD。在本实施例的情况中，以比非发光时段期间的扫描速度更高的扫描速度执行发光时段期间由电力供应控制线驱动单元39进行的控制操作。即，通过使用比第一偏移时钟CK1更快的第二偏移时钟CK2执行所述操作。

如上所述，在发光时段中控制脉冲的扫描速度被提高的原因在于压缩了从所述屏幕的上端部分的点亮起始(显示起始)到所述屏幕的下端的点亮结束(显示结束)的时段长度，使得比相关技术方法中的更短。所述第二偏移时钟CK2与第一偏移时钟CK1的比越高，则所述屏幕的上面部分和下面部分之间的发光时段的长度越短。

在本实施例中，所述第二偏移时钟CK2的速度被设置为所述第一偏移时钟CK1(一个水平扫描时钟)的2.77倍。

当显示2D图像以及当显示3D图像时，也以相同的驱动时序操作本实施例中的电力供应控制线驱动单元39。

图13显示了所述电力供应控制线驱动单元39的电路构造示例。所述电力供应控制线驱动单元39包括用于非发光时段的电路级、用于发光时段的电路级、用于根据这些时段选择性地输出控制脉冲的电路级以及将逻辑电平的控制脉冲转换为驱动电平的控制脉冲的电路级。

所述用于非发光时段的电路级包括用于设置的移位寄存器81、用于重置的移位寄存器83和逻辑门85。

所述用于设置的移位寄存器81包括对应于垂直分辨率的M个延迟级。基于与水平扫描时钟同步的第一偏移时钟CK1操作所述用于设置的移位寄存器81，并且其在每次输入所述第一偏移时钟CK1时将设置脉冲传送至下一延迟级。由起始脉冲st11给出开始传送的时序。

所述用于重置的移位寄存器83也包括对应于垂直分辨率的M个延迟级。也基于与水平扫描时钟同步的第一偏移时钟CK1操作所述用于重置的移位寄存器83，并且，其在每次输入所述第一偏移时钟CK1时将重置脉冲传送至下一延迟级。由起始脉冲st12给出开始传送的时序。

所述逻辑门85是产生具有从所述设置脉冲的输入到所述重置脉冲的输入的脉冲宽度的脉冲信号的电路装置。布置了对应于所述电力供应控制线DSL的数量的逻辑门85。

当期望所述脉冲信号的边缘被设置在一个水平扫描周期的中间时，优选地计算给出所述边缘的时序的脉冲波形与由所述设置脉冲和重置脉冲产生的脉冲信号之间的逻辑积波形。

相似地，所述用于发光时段的电路级包括用于设置的移位寄存器91、用于重置的移位寄存器93和逻辑门95。

所述用于设置的移位寄存器91包括对应于垂直分辨率的M个延迟级。基于比水平扫描时钟更高的第二偏移时钟CK2操作所述用于设置的移位寄存器91，并且，其在每次输入所述第二偏移时钟CK2时将设置脉冲传送至下一延迟级。由起始脉冲st13给出开始传送的时序。

所述用于重置的移位寄存器93也包括对应于垂直分辨率的M个延迟级。也基于比水平扫描时钟更高的第二偏移时钟CK2操作所述用于重置的移位寄存器93，并且，其在每次输入所述第二偏移时钟CK2时将重置脉冲传送至下一延迟级。由起始脉冲st14给出开始传送的时序。

所述逻辑门95是产生具有从所述设置脉冲的输入到所述重置脉冲的输入的脉冲宽度的脉冲信号的电路装置。布置了对应于所述电力供应控制线DSL的数量的逻辑门95。

当期望所述脉冲信号的边缘被设置在一个水平扫描周期的中间时，优选地计算给出所述边缘的时序的脉冲波形与由所述设置脉冲和重置脉冲产生的脉冲信号之间的逻辑积波形。

由切换电路101执行来自为这两个处理时段而提供的电路单元的脉冲信号的切换。所述切换电路101在非发光时段期间选择从所述逻辑门85输入的脉冲信号，在发光时段期间选择从所述逻辑电路95输入的脉冲信号。由未示出的切换信号实现脉冲信号的选择的切换。所述逻辑门95的脉冲信号也可以被用作切换信号。

即，应用了将脉冲信号的切换与所述逻辑门95的逻辑电平的切换联锁(interlock)的方法。自然地，当从所述逻辑门95输入的脉冲信号被切换到H电平时，选择所述脉冲信号，而当所述信号被切换到L电平时，选择从所述逻辑门85输入的脉冲信号。

缓冲电路103被布置在所述切换电路101的后级。所述缓冲电路103是将逻辑电平的电力供应控制信号转换为驱动电平的电力供应控制信号的电路装置。对于所述缓冲电路103，同时驱动连接到电力供应控制线DSL的N个子像素的能力是必需的。

(e)时序发生器41的构造

时序发生器41是生成驱动所述有机EL面板模块31所必需的时序控制信号和时钟的电路装置。所述时序发生器41生成例如时钟信号CK、第一偏移时钟CK1、第二偏移时钟CK2、起始脉冲st1、st2、st11、st12、st13、st14等。

(B-2)驱动操作

(a)显示安排的概述

在下文中，将说明根据本实施例的有机EL面板31的显示安排。在本实施例的情况中，将基于对所述有机EL面板模块31给予以每秒60帧成像的图像流的假设进行说明。即，假定以每秒60帧成像或生成2D图像的图像流和3D图像的图像流的情况。

图14A和14B显示了本实施例中假定的图像流的显示安排。如图14A和14B所示，应用了以每秒120帧执行所述显示的驱动方法而不考虑要输入的图像流的类型差异。即，1/60秒内显示2帧的驱动方法。

图14A显示了2D图像的显示安排。在2D图像的情况中，在以1/60秒为单位给定的显示时段的前半时段和后半时段中显示具有相同图像内容的帧图像。即，每个帧图像会被显示两次，诸如F1、F1、F2、F2、F3、F3、F4、F4......。优选地，在所述显示时段的后半时段中插入对所述输入图像执行运动补偿而得到的图像。插入已经被执行了运动补偿的图像，由此增加了运动图像的显示质量。所述显示对应于所谓的倍速显示技术。

图14B显示了3D图像的显示安排。在3D图像的情况中，在以1/60秒为单位的显示时段的前半时段显示左眼图像L，而后半时段显示右眼图像R。即，左眼图像和右眼图像被交替地显示，诸如L1、R1、L2、R2、L3、R3、L4、R4......。

(b)驱动时序的概述

图15A-15E和图16A-16E显示了当关注包括在所述像素阵列单元33中的某些水平线上的子像素51时，驱动信号波形与所述驱动晶体管N2的电位变化之间的关系。图15A至15E对应于位于第一行的水平线的操作，图16A至16E对应于位于最后一行的水平线的操作。两个操作之间的差异在于对发光时段的等待时间T1和TM的长度，其出现在非发光时段结束之后，如下文所述。

这里，图15A和16A是对应于所关注的子像素51的写控制线WSL的驱动波形。

图15B和图16B是所述信号线DTL的驱动波形。图15C和16C是相应的电力供应控制线DSL的驱动波形。图15D和16D是所述驱动晶体管N2的栅极电位Vg的波形。图15E和16E是所述驱动晶体管N2的源极电位Vs的波形。

如图15A至15E和图16A至16E所示，所述有机EL面板模块31的驱动操作能够被分离为非发光时段期间的驱动操作和发光时段期间的驱动操作。

在所述非发光时段中，执行所述初始化操作、将信号电位Vsig写入子像素51的操作以及校正所述驱动晶体管N2的特征变化的操作(阈值校正操作和迁移率校正操作)。

在所述发光时段中，基于非发光时段写入的信号电位Vsig执行点亮所述有机EL器件OLED的操作和暂时停止点亮的操作(即，熄灭操作)。在本实施例的情况中，执行所述熄灭操作的时序和时段长度被设置为根据每个水平线而不同。原因是，必须吸收给出点亮时间的脉冲信号的扫描速度和给出非发光时段的控制时序的控制脉冲的扫描速度之间的差异。

图17A至17D显示了被提供用于速度调整的等待时间与所述水平线之间的关系。图17A至17D显示了水平线的数量是5的情况从而将更好地定义对应关系。图17A显示了左眼图像L和右眼图像R的输入时序。图17B显示了输入图像数据与水平线之间的对应关系。破折线的位置对应于水平线1至5。

图17C显示了对应于各个水平线的、从非发光时段结束到发光时段开始的等待时间T1至T5之间的关系。如图所示，根据所述非发光时段的关系，所述发光时段首先开始的水平线1的等待时间T1是最长的，而所述发光时段最后开始的水平线5的等待时间T5是最短的(包括0(zero))。通过平均划分T1和T5之间的差异而得到的等待时间T2、T3和T4被分配给水平线2、3和4。

所述等待时间T可以被自由地固定的原因是能够通过控制电力供应控制线DSL自由地设置点亮所述有机EL面板模块的起始时刻与所述点亮时段的长度。

图17D显示了左眼图像L和右眼图像R的显示时序。如图所示，左眼图像L和右眼图像R的显示时段不重叠。另外，各个显示时段之间存在空闲的时间。因此，如果能够在所述空闲时间期间切换所述液晶快门的打开/关闭，则可以输入右眼和左眼的必要图像。

图18A至18D显示了作为特定数值示例的上面的驱动时序的关系。图18A是给出一个帧周期的垂直同步脉冲的波形图。在本实施例的情况中，给定所述垂直同步脉冲使得每秒显示120帧。因此，在本实施例的情况中，从所述垂直同步脉冲到垂直同步脉冲的时段长度(一个帧长度)被给定为8.33ms。

图18B是显示了图像流的图。在图中显示了第一帧中包括的左眼图像L1和右眼图像R1以及第二帧中包括的左眼图像L2的一部分。如图所示，在所述垂直同步脉冲和垂直同步脉冲之间输入了各个帧图像。

图18C是显示了驱动所述写控制线WSL的控制脉冲的扫描操作。如图所示，基于所述第一偏移时钟CK1，按行的顺序偏移驱动所述控制脉冲。在本实施例的情况中，例如，所述水平扫描时钟被用作第一偏移时钟CK1。

图18D是用于各个水平线的说明非发光时段以及发光时段期间点亮时段和熄灭时段的布局关系的图。在图中，白色条显示的部分是非发光时段。同样在所述图中，填充的部分是熄灭时段。带影线的时段是点亮时段。如图所示，所述熄灭时段被排列在所述点亮时段之前和之后。在这种情况下，提供在所述点亮时段之前的熄灭时段的长度对应于上述等待时间T。

如图18D所示，在各个水平线的等待时间T中，第一行的水平线1的等待时间T1是最长的，而最后一行的水平线M的等待时间TM是最短的。相反，在所述点亮时段之后提供的熄灭时段中，第一行的水平线1的熄灭时段是最短的，而最后一行的水平线M的熄灭时段是最长的。所述熄灭时段被排列在所述点亮时段之前和之后的原因是将各个水平线的点亮时段的长度设置为相同。即，所述布局是为了防止所述水平线之间产生亮度差。

在图18D的情况中，所述点亮时段的扫描速度(即第二偏移时钟CK2)是所述第一偏移时钟CK1的2.77倍。所述关系也可以从指示所述点亮时段的斜率的加粗破折线箭头的斜率比白色条显示的非发光时段的边界的斜率更陡的事实看出来。所述关系具有缩小所述帧图像的显示时段(从第一行的点亮开始到最后一行的点亮结束的时段)的优势。在本实施例的情况中，各个水平线的点亮时段的长度是一个帧周期的46％，即3.832ms。

左眼图像L1和右眼图像R1的显示时段之间确保1.5ms的空闲时间。关于所述空闲时间，至少确保液晶快门的打开/关闭控制所必需的时段就足够。因此，只要能够确保最小必要的空闲时间，就可以自由地控制所述点亮时段的长度和所述扫描速度(第二偏移时钟CK2)。

(c)驱动操作的细节

在下文中，将详细说明子像素中的驱动状态。将参考上面图15A至15E和图16A至16E说明所述驱动晶体管N2的驱动时序和电位状态的变化。

(c-1)发光时段中的点亮操作

图19显示了发光时段中子像素的操作状态。此时，所述写控制线WSL处于L电平，且所述采样晶体管N1被控制为处于关断状态。相应地，所述驱动晶体管N2的栅极电极被控制为处于浮接状态。

另一方面，所述电力供应控制线DSL处于H电平，且所述电力供应控制晶体管N3被控制为处于导通状态。相应地，所述驱动晶体管N2被控制为在饱和的状态中操作。即，所述驱动晶体管N2操作为向所述有机EL器件OLED供应与所述存储电容器Cs中存储的电压一致的驱动电流的恒流源。以这种方式，所述有机EL器件OLED发出与像素色度一致的亮度的照明光。在发光时段期间关于所有子像素51被执行所述操作。

(c-2)非发光时段中的熄灭操作

当所述发光时段结束时，所述非发光时段开始。在所述非发光时段中，执行关断所述有机EL器件OLED的操作。

图20显示了在所述熄灭操作的时刻子像素的操作状态。在所述熄灭操作中，所述电力供应控制线DSL被切换到L电平，且所述电力供应控制晶体管N3被控制为处于关断状态。维持所述采样晶体管N1的关断状态。

根据所述操作，停止对所述有机EL器件OLED供应驱动电流。根据所述操作关断作为电流驱动器件的有机EL器件OLED。同时，所述有机EL器件OLED的两个电极之间的电压被减小到阈值电压Vth(oled)。因此，所述驱动晶体管N2的源极电位Vs被减小到通过将负极电位Vcat加到所述阈值电压Vth(oled)得到的电位。所述驱动晶体管N2的栅极电位Vg也与所述源极电位一起被减小。此时，前一帧的色度信息仍然被存储在所述存储电容器Cs中。

(c-3)非发光时段中的初始化操作

接下来，执行初始化前一帧的色调信息的初始化操作。

图21显示了初始化操作时所述子像素中的操作状态。当初始化时刻到来时，所述写控制线WSL被控制为处于H电平，且所述采样晶体管N1被切换为导通状态。与所述采样晶体管N1的导通操作同步地将所述初始化电位Vofs_H施加给信号线DTL。因此，所述初始化电位Vofs_H被写到所述驱动晶体管N2的栅极电位Vg(图15D，图16D)。

所述驱动晶体管N2的源极电位Vs随着所述栅极电位Vg(图15E，16E)的增加而增加。即，所述源极电位Vs被增加到比通过将负极电位Vcat加到阈值电压Vth(oled)得到的电位更高。因此，所述有机EL器件OLED变为导通状态。然而，所述电力供应控制晶体管N3维持关断状态，因此，所述有机EL器件OLED操作使得从所述驱动晶体管N2的源极电极获取电荷。然后，所述驱动晶体管N2的源极电位Vs被再次转变到Vcat+Vth(oled)。

因此，“Vofs H”和“Vcat+Vth(oled)”(即所述初始化电压)之间的差值给定的电压被写到存储电容器Cs中。所述操作被称为初始化操作。

虽然所述有机EL器件OLED在初始化操作的过程中有片刻处于发光状态，如上所述，但所述发光是在低亮度下执行的，且所述发光时段极短，因此，所述发光不影响图像质量。

当所述初始化电压被写入存储电容器Cs中时，所述信号线DTL的电位被从所述初始化电位Vofs_H切换到阈值校正电位Vofs_L。图22显示了该时间点的子像素中的操作状态。此时，所述采样晶体管N1维持导通状态。因此，所述驱动晶体管Ns的栅极电位Vg被从所述初始化电位Vofs_H减小到阈值校正电位Vofs_L(图15D，图16D)。

与所述栅极电位Vg的电位变化所关联，所述驱动晶体管N2的源极电位Vs也减小(图15E，图16E)。这是因为所述初始化电压已经被存储在所述存储电容器Cs中。然而，所述存储电容器Cs所存储的电压是对所述初始化电压的轻微缩小。在所述初始化结束时存储电容器Cs所存储的电压足够地高于所述驱动晶体管N2的阈值电压Vth。根据上述操作，完成了用于校正所述驱动晶体管N2的阈值电压Vth的变化的准备。

(c-4)非发光时段的阈值校正操作

接下来，开始阈值校正操作。图23显示了阈值校正操作的时刻子像素中的操作状态。当所述电力供应控制线DSL被控制为处于H电平且所述电力供应控制晶体管N3被控制为导通时开始所述阈值校正操作。

在开始时刻，甚至当考虑变动时，所述驱动晶体管N2的栅/源极之间的电压Vgs也比所述阈值电压Vth更宽。因此，当所述电力控制晶体管N3被导通时，所述驱动晶体管N2也被切换为导通状态。

根据以上操作，电流开始流动从而通过驱动晶体管N2对寄生到存储电容器Cs和所述有机EL器件OLED的电容组件充电。

所述驱动晶体管N2的源极电位Vs随着所述充电操作而逐渐地增加。所述驱动晶体管N2的栅极电位Vg被固定为阈值校正电位Vofs_L。因此，当所述电力供应控制晶体管N3被控制为处于导通状态时(图15D，15E和图16D，16E)，所述驱动晶体管N2的栅/源极之间的电压Vgs从初始化电压开始逐渐变窄。

然后，当所述驱动晶体管N2的栅/源极之间的电压Vgs达到所述阈值电压Vth时，所述驱动晶体管N2自动地执行关断操作。图24显示了当所述驱动晶体管N2被自动地关断时所述子像素中的操作状态。此时，继续关于所述驱动晶体管N2的栅极电极写入所述阈值校正电位Vofs_L。所述驱动晶体管N2的源极电位Vs由Vofs_L-Vth给出。根据所述操作，完成了所述阈值校正操作。

“Vofs_L-Vth”被固定为比“Vcat+Vth(oled)”低的电位。因此，此时所述有机EL器件OLED还维持为熄灭状态。

当完成所述阈值校正操作时，所述采样晶体管N1和电力供应控制晶体管N3同时被控制为处于关断状态，如图25所示。此时，所述驱动晶体管N2和所述有机EL器件OLED都处于关断状态。

这里，当忽略关断电流的影响时，所述驱动晶体管N2的栅极电位Vg和源极电位Vs维持已经完成所述阈值校正操作时刻的电位状态的存储状态。

(c-5)非发光时段中信号电位的写操作

接下来，开始所述信号电位Vsig的写操作。图26显示了当执行所述信号电位Vsig的写操作时所述子像素中的操作状态。在本实施例的情况中，通过在所述电力供应控制晶体管N3被控制为关断的状态下将所述采样晶体管N1控制为导通而开始所述操作。

在所述采样晶体管N1被切换为导通状态之前，所述信号线DTL的电位被切换为所述信号电位Vsig(图15A至15C和图16A至16C)。

随着所述操作的开始，所述驱动晶体管N2的栅极电位Vg被增加到所述信号电位Vsig(图15D，图16D)。即，所述信号电位Vsig被写入存储电容器Cs中。所述驱动晶体管N2的源极电位Vs随着所述栅极电位Vg的增加而被轻微地增加(图15E，图16E)。

当以上述方式写入所述信号电位Vsig时，所述驱动晶体管N2的栅/源极之间的电压Vgs相比所述阈值电压Vth被扩展从而导通所述驱动晶体管N2。然而，驱动电流不流经所述驱动晶体管N2，因为所述电力供应控制晶体管N3处于关断状态。因此，所述有机EL器件OLED的熄灭状态被维持。(c-6)非发光时段中的迁移率操作

当完成了所述信号电位Vsig的写入时，开始校正所述驱动晶体管N2的迁移率μ的变化的操作。图27显示了在所述操作时刻子像素中的操作状态。通过将所述电力供应控制晶体管N3控制为导通而开始所述操作。

当所述电力供应控制晶体管N3被控制为导通时，具有对应于栅/源极之间的电压Vgs的幅度的驱动电流开始流经所述驱动晶体管N2。所述驱动电流流动从而对所述存储电容器Cs和所述有机EL器件OLED的寄生电容充电。即，所述驱动晶体管N2的源极电位Vs被增加。所述有机EL器件OLED的熄灭状态被维持直到所述源极电位Vs超过所述有机EL器件OLED的阈值电压Vth(oled)。

所述迁移率校正时段流动的驱动电流具有这样的特征：当栅/源极之间的电压Vgs相同时，所述电流随着驱动晶体管N2的迁移率μ的增加而增加，所述电流随着驱动晶体管N2的迁移率μ的减小而减小。因此，栅/源极之间的电压Vgs随着所述驱动晶体管N2的迁移率μ的增加而减小。

作为所述校正操作的结果，通过使用具有像素色度的驱动晶体管N2向所述有机EL器件OLED供应了相同幅度的驱动电流，而不论所述迁移率μ的差异。即，不论所述迁移率μ的差异如何，当所述像素色度相同时，所述子像素51的发光亮度被校正为相同。

在图15A和图16A中，在校正所述迁移率μ时使用的写控制线WSL的控制脉冲的波形变为非线性的。这是为了防止对应于所述像素色度水平的校正量的过量和不足。

当电力供应控制晶体管N3的导通状态在完成所述迁移率校正操作之后继续时，所述驱动晶体管N2的源极电位Vs被增加到超过所述有机EL器件OLED的阈值电压Vth(oled)，并开始所述有机EL器件OLED的点亮。

然而，在本实施例的情况中，给出点亮时段的控制脉冲的扫描速度被设置为高于给出非发光时段的驱动时序的控制脉冲的扫描速度。因此，必须为已经根据各个水平线设定的等待时间T延迟点亮的起始点。

因此，在本实施例的情况中，所述电力供应控制晶体管N3被控制为关断直到关于相应的水平线的等待时间T已过去(图15C和图16C)。

图16A至16C显示了对应于最后一行(第M行)的水平线的驱动波形，且等待时间TM被设置为0(zero)，因此，所述点亮时段在迁移率校正状态之后立即被启动。

(c-7)发光时段中的等待时间操作

如上所述，已经完成了非发光时段中的所有操作，开始发光时段的操作。如上所述，在所述非发光时段已经被完成的时刻，已经完成了点亮所述有机EL器件OLED的必要处理。然而，所述发光时段中使用的第二偏移时钟CK2的时钟速度比所述非发光时段中使用的第一偏移时钟CK1的时钟速度更高，如上所述。

因此，必须允许所述有机EL器件OLED的点亮的等待时间T随着所述水平线更接近顶行而变得更长，如图18D所示。

图28显示了等待时间T中子像素中的操作状态。如图28所示，对于根据各个水平线所设定的等待时间T，所述电力供应控制晶体管N3被控制为处于关断状态。自然地，在等待时间期间，所述水平线被显示为黑色。

(c-8)发光时段中的点亮操作

当针对各个水平线设置的等待时间T过去时，所述电力供应控制晶体管N3被切换为导通状态，且所述有机EL器件OLED的点亮操作被启动，如图29所示。

(B-3)简介

如上所述，通过应用根据实施例1的驱动方法，显示3D图像所必需的驱动频率能够被减小到相关技术中的频率的一半。具体地，能够以每秒120帧将以每秒60帧取得或生成的3D图像显示在屏幕上。

当所述驱动频率被减小时，能够增加所述像素阵列单元33的操作裕度(margin)。相应地，可以降低所述像素阵列单元33的生产成本。另外，通过减小所述驱动频率还能够降低时序发生器和驱动电路(例如，所述移位寄存器)的操作速度。根据以上观点，可以降低所述有机EL面板模块的生产成本。

同样在本实施例中，不需要分别准备2D图像的驱动电路和3D图像的驱动电路。即，在根据本实施例的驱动方法中，不需要区分2D图像和3D图像，能够以单一的驱动时序显示这些图像。因此，与相关技术中的示例相比，可以减小驱动电路的布局区域。同样在本实施例中，用于确定图像类型的电路是不必要的。同样根据这些观点，本发明能够有助于降低所述有机EL面板模块的生产成本。

同样在本实施例中，不需要为每一帧写全黑屏。因此，本实施例中的点亮时段的长度可以被设置为比通过全黑屏的相关技术示例的长。即，通过应用根据本实施例的驱动技术，在显示3D图像时能够维持屏幕的亮度。

(B-4)实施例1的修改示例

(a)偏移时钟的其它设置示例

在上面的实施例1中，已经说明了第二偏移时钟CK2中的时钟速度被设置为所述第一偏移时钟CK1的时钟速度的2.77倍的情况。

然而，所述第一偏移时钟CK1和第二偏移时钟CK2之间的时钟速度的比值并不局限于此。

(b)发光时段在一帧中所占的比率

在上面的实施例中，已经说明了所述发光时段在一帧中的比率是46％的情况。

然而，所述发光时段可以采用其它比率。自然地，随着所述发光时段的比率的增加，即使所述驱动电压VDD相同，屏幕亮度也能够增加。

(c)等待时间

在上面的实施例中，已经说明了信号电位Vsig的写操作被最后完成的水平线的等待时间TM被设置为0(zero)的情况。

然而，将所述等待时间TM设置为0(zero)并不总是必须的。

(c)实施例2

(c-1)系统构造示例

图30显示了根据本实施例的有机EL面板模块201的系统构造示例。在图30中，相同的编号和符号被赋予对应于图7的部分。

图30所示的所述有机EL面板模块201包括像素阵列单元33及其驱动电路，即信号线驱动单元35、写控制线驱动单元37、电力供应控制线驱动单元203和时序发生器205。

仅电力供应控制线驱动203和时序发生器205是新组件，下文将对其说明。

(a)所述电力供应控制线驱动单元的构造

图31显示了所述电力供应控制线驱动单元203的电路构造示例。在图31中，相同的编号和符号被赋予对应于图13的部分。

所述电力供应控制线驱动单元203包括非发光时段的电路级、发光时段的电路级、根据这些时段选择性地输出控制脉冲的电路级以及将逻辑电平的控制脉冲转换为驱动电平的控制脉冲的电路级。在它们之中，所述非发光时段的电路级和将控制脉冲转换为驱动电平的控制脉冲的电路级具有与图13的电力供应控制线驱动单元39相同的构造。所述发光时段的电路级和根据时段选择性地输出控制脉冲的电路级具有与所述电力供应控制线驱动单元39不同的构造。仅所述发光时段的电路级和根据所述时段选择性地输出控制脉冲的电路级是新组件，将在下面对其说明。

所述发光时段的电路级被进一步划分为位于水平线中奇数线处的线(在下面的说明中称为“奇数线”)的电路部分和位于偶数线处的线(在下面的说明中称为“偶数线”)的电路部分。在下文中，将说明水平线的数量是偶数且奇数线的数量与偶数线的数量一致的情况。

所述发光时段的电路级中奇数线的电路部分包括用于设置的移位寄存器211、用于重置的移位寄存器213和逻辑门215。

所述用于设置的移位寄存器211包括对应于垂直分辨率的一半(奇数线的数量)的M/2个延迟级。基于与水平扫描时钟同步的第一偏移时钟CK1操作所述用于设置的移位寄存器211，并且，其在每次输入所述第一偏移时钟CK1时将设置脉冲传送至下一延迟级。由起始脉冲st21给出开始传送的时序。

所述用于重置的移位寄存器213也包括对应于垂直分辨率的一半(奇数线的数量)的M/2个延迟级。也基于与水平扫描时钟同步的第一偏移时钟CK1操作所述用于重置的移位寄存器213，并且，其在每次输入所述第一偏移时钟CK1时将重置脉冲传送到下一延迟级。由起始脉冲st22给出开始传送的时序。

所述逻辑门215是产生具有从所述设置脉冲的输入到所述重置脉冲的输入的脉冲宽度的脉冲信号的电路装置。布置了对应于奇数线的电力供应控制线DSL的数量的逻辑门215。

当期望所述脉冲信号的边缘被设置在一个水平扫描周期的中间时，优选地计算给出所述边缘的时序的脉冲波形与由所述设置脉冲和重置脉冲产生的脉冲信号之间的逻辑积波形。

所述发光时段的电路级中偶数线的电路部分包括用于设置的移位寄存器217、用于重置的移位寄存器219和逻辑门221。

所述用于设置的移位寄存器217包括对应于垂直分辨率的一半(偶数线的数量)的M/2个延迟级。基于与水平扫描时钟同步的第一偏移时钟CK1操作所述用于设置的移位寄存器217，并且，其在每次输入所述第一偏移时钟CK1时将设置脉冲传送至下一延迟级。以与奇数线的用于设置的移位寄存器211一样的方式，由起始脉冲st21给出开始传送的时序。因此，以相同的时序，从用于设置的移位寄存器211和用于设置的移位寄存器217输出设置脉冲。

所述用于重置的移位寄存器219也包括对应于垂直分辨率的一半(偶数线的数量)的M/2个延迟级。也基于与水平扫描时钟同步的第一偏移时钟CK1操作所述用于重置的移位寄存器219，并且，其在每次输入所述第一偏移时钟CK1时将重置脉冲传送至下个延迟级。以与奇数线的用于重置的移位寄存器213一样的方式，由起始脉冲st22给出开始传送的时序。因此，以相同的时序从用于重置的移位寄存器213和用于重置的移位寄存器219输出重置脉冲。

在水平线的数量是奇数的情况中，用于设置的移位寄存器217和用于重置的移位寄存器219都包括(M-1)/2个延迟级。

所述逻辑门221是产生具有从所述设置脉冲的输入到所述重置脉冲的输入的脉冲宽度的脉冲信号的电路装置。布置了对应于偶数线的电力供应控制线DSL的数量的逻辑门221。

当期望所述脉冲信号的边缘被设置在一个水平扫描周期的中间时，优选地计算给出所述边缘的时序的脉冲波形与由所述设置脉冲和重置脉冲产生的脉冲信号之间的逻辑积波形。

切换电路223在非发光时段期间选择从所述逻辑门85输入的脉冲信号，在发光时段期间选择从所述逻辑电路215和逻辑电路221输入的脉冲信号。由未显示的切换信号实现脉冲信号的选择的切换。所述逻辑门215和逻辑门221的脉冲信号也可以被用作切换信号。

根据上面的构造，以电力供应控制线DSL为单位，从所述电力供应控制线驱动单元203以相同的时序向相邻的两个水平线供应驱动信号。例如，以相同的时序分别将所述驱动信号供应给第一和第二水平线的电力供应控制线DSL，第三和第四水平线的电力供应控制线DSL，......，以及第(M-1)和第M水平线的电力供应控制线DSL。

在水平线的数量是奇数的情况中，所述驱动信号被独立地供应给最后M行的电力供应控制线DSL。

(b)所述时序发生器的构造

所述时序发生器205是生成驱动所述有机EL面板模块201所必需的时序控制信号和时钟的电路装置。所述时序发生器205生成例如时钟信号CK、第一偏移时钟CK1、起始脉冲st1、st2、st11、st12、st21、st22等。

(c-2)驱动时序的示例

这里，将参考图32A至32G说明所述有机EL面板模块201的驱动时序的示例。在图32A至32G中，将说明所述有机EL面板模块201的水平线的数量(有效的扫描线的数量)是1080且每秒显示120帧的情况。

图32A是给出一个帧周期的垂直同步脉冲的波形图。在本实施例的情况中，与图18A类似，给出所述垂直同步脉冲使得每秒显示120帧，且相邻的两个垂直同步脉冲之间的时段长度(一帧长度)被给定为8.33ms。

图32B是示出图像流的图。图中示出了第(n-1)帧中包括的右眼图像Rn-1的部分、第n帧中包括的左眼图像Ln和右眼图像Rn的部分以及第(n+1)帧中包括的左眼图像Ln+1的部分。如图所示，在两个相邻的垂直同步脉冲之间输入各个帧图像。

图32C是显示了驱动所述写控制线WSL的控制脉冲的扫描操作的图。以与图18C所示的示例相同的方式，基于所述第一偏移时钟CK1按行的顺序偏移驱动所述控制脉冲。

图32D是显示了各个水平线的点亮时段的图。在图中，所述波形处于高电平的部分指示了各个水平线的点亮时段。在本实施例中，与所述第一偏移时钟CK1同步地，以两线为单位顺序地开始点亮从第一和第二行的水平线(水平线1，2)至最后一行之前的一行和最后一行的水平线(水平线1079，1080)，并在给定的点亮时段完成之后结束点亮。即，以两线为单位，将各个水平线的点亮时段偏移所述第一偏移时钟CK1的间隔。因此，所述点亮时段的扫描速度将大体上是所述第一偏移时钟CK1的时钟速度的两倍。

图32E显示了左眼图像L和右眼图像R的显示时序。在本实施例中，各个水平线的点亮时段的长度是一帧周期的25％(即，占空比为25％)，且第n帧的左眼图像Ln和右眼图像Rn的显示时段不重叠。另外，在左眼图像Ln的显示时段和右眼图像Rn的显示时段之间确保给定的空闲时间。关于所述空闲时间，至少确保液晶快门的打开/关闭控制所必需的时段就足够。因此，只要能够确保最小必要的空闲时间，就可以自由地控制所述点亮时段的长度(占空比)。

图32F和32G将在后面说明。

(c-3)简介

如上所述，通过应用根据实施例2的驱动方法，以与实施例1相同的方式，显示3D图像所必需的驱动频率可以被减小到相关技术中的一半。具体地，以每秒60帧取得或生成的3D图像能够以每秒120帧显示在屏幕上。

在本实施例的情况中，仅使用第一偏移时钟CK1，所述有机EL器件OLED的点亮时段的扫描速度能够被设置为所述第一偏移时钟CK1的时钟速度的大致两倍。不必要使用第一偏移时钟CK1和第二偏移时钟CK2的两种类型的偏移时钟，因此，相比实施例1可以减少电路规模。另外，不必要使用比所述第一偏移时钟CK1快的第二偏移时钟CK2，因此，相比实施例1减小了电力消耗。

与实施例1的情况类似，在本实施例的情况中，不必要准备2D图像的驱动电路和3D图像的驱动电路，以及为每一帧写黑屏。

(D)实施例3

(D-1)系统构造

图33显示了根据本实施例的有机EL面板模块301的系统构造示例。在图33中，相同的编号和符号被赋予对应于图7和图30的部分。

图33中所示的有机EL面板模块301包括像素阵列单元33及其电路，它们是信号线驱动单元35、写控制线驱动单元37、电力供应控制驱动单元303和时序发生器205。

在下文中，仅说明作为新组件的电力供应控制线驱动单元303。

(a)电力供应控制线驱动单元的构造

图34显示了所述电力供应控制线驱动单元303的电路构造示例。在图34中，相同的编号和符号被赋予对应于图13和图31的部分。下面将说明水平线的数量是偶数且奇数线的数量等于偶数线的数量的情况。

所述电力供应控制线驱动单元303包括非发光时段的电路级、发光时段的电路级、根据这些时段选择性地输出控制脉冲的电路级以及将逻辑电平的控制脉冲转换为驱动电平的控制脉冲的电路级。在它们之中，所述非发光时段的电路级和将控制脉冲转换为驱动电平的控制脉冲的电路级具有与图13的电力供应控制线驱动单元39相同的配置。所述发光时段的电路级和根据时段选择性地输出控制脉冲的电路级具有与所述电力供应控制线驱动单元39不同的配置。下面将仅说明作为新组件的发光时段的电路级和根据所述时段选择性地输出控制脉冲的电路级。

所述发光时段的电路级包括用于设置的移位寄存器311、用于重置的移位寄存器313和逻辑门315。

所述用于设置的移位寄存器311包括对应于垂直分辨率的一半的M/2个延迟级。基于与水平扫描时钟同步的第一偏移时钟CK1操作所述用于设置的移位寄存器311，并且，其在每次输入所述第一偏移时钟CK1时将设置脉冲传送至下一延迟级。以与图31的用于设置的移位寄存器211和用于设置的移位寄存器217相同的方式，由起始脉冲st21给出开始传送的时序。

所述用于重置的移位寄存器313也包括对应于垂直分辨率的一半的M/2个延迟级。也基于与水平扫描时钟同步的第一偏移时钟CK1操作所述用于重置的移位寄存器313，并且，其在每次输入所述第一偏移时钟CK1时将重置脉冲传送至下一延迟级。以与图31的用于重置的移位寄存器213和用于重置的移位寄存器219相同的方式，由起始脉冲st22给出开始传送的时序。

所述逻辑门315是产生具有从所述设置脉冲的输入到所述重置脉冲的输入的脉冲宽度的脉冲信号的电路装置。布置了对应于所述电力供应控制线DSL的数量的一半的逻辑门315。从一个逻辑门315输出的脉冲信号被划分为2个，并被供应到对应于相邻的两个水平线的电力供应控制线DSL的切换电路317。例如，位于图35的顶部的逻辑门315将所述脉冲信号供应到对应于第一和第二水平线的电力供应控制线DSL的切换电路317，位于从顶部往下的第二行的逻辑门315将所述脉冲信号供应到对应于第三和第四水平线的电力供应控制线DSL的切换电路317，以及位于底部的逻辑门315(从顶部往下的第M/2个门)将所述脉冲信号供应到对应于第(M-1)和第M水平线的电力供应控制线DSL的切换电路317。

在所述水平线的数量是奇数的情况中，将来自位于底部的逻辑电路315的脉冲信号仅供应到对应于第M水平线的电力供应控制线DSL的切换电路317。

所述切换电路317在非发光时段期间选择从所述逻辑门85输入的脉冲信号，在发光时段期间选择从所述逻辑电路315输入的脉冲信号。由未显示的切换信号实现脉冲信号的选择的切换。所述逻辑门315的脉冲信号也可以被用作切换信号。

根据上面的构造，以与图31的电力供应控制线驱动单元203相同的方式，以电力供应控制线DSL为单位从所述电力供应控制线驱动单元303以相同的时序向相邻的两个水平线供应驱动信号。

(D-3)简介

如上所述，通过应用根据实施例3的驱动方法，以与实施例2相同的方式，仅使用第一偏移时钟CK1，所述有机EL器件OLED在点亮时段期间的扫描速度能够被设置为所述第一偏移时钟CK1的时钟速度的大致两倍。

另外，与实施例2相比，能够减小所述发光时段期间中用于设置的移位寄存器和用于重置的移位寄存器的数量以及逻辑门的数量。

(D-4)实施例3的修改示例

a.发光时段期间所述有机EL器件OLED的扫描速度的其它设置示例

如下所述，通过改变同时驱动的电力供应控制线DSL的数量，发光时段期间中所述有机EL器件OLED的扫描速度可以被设置为任意值。

例如，当同时驱动的电力供应控制线DSL的数量被设置为n线时，由此将发光时段期间中所述有机EL器件OLED的扫描速度设置为所述第一偏移时钟CK1的大致n倍。

图32F是显示了当同时驱动的电力供应控制线DSL的数量被设置为3线时各个水平线的点亮时段的图。在图32F的情况中，与所述第一偏移时钟CK1同步地，以三线为单位顺序地开始点亮从第一行到第三行的水平线(水平线1至3)到从最后一行之前的第二行到最后一行的水平线(水平线1078至1080)，并在给定的点亮时段完成之后停止点亮。即，以三线为单位，将各个水平线的点亮时段偏移所述第一偏移时钟CK1的间隔。因此，所述点亮时段的扫描速度将大致是所述第一偏移时钟CK1的时钟速度的三倍。

图32G显示了左眼图像L和右眼图像R的显示时序。在本实施例中，各个水平线的点亮时段的长度是一帧周期的50％(也即，占空比为50％)，且第n帧的左眼图像Ln和右眼图像Rn的显示时段不重叠。另外，在左眼图像Ln的显示时段和右眼图像Rn的显示时段之间确保了空闲时间。关于所述空闲时间，仅确保液晶快门的打开/关闭控制所必需的时段就足够。因此，只要能够确保最小必要的空闲时间，就可以自由地控制所述点亮时段的长度。

此外，点亮时段期间所述有机EL器件OLED的扫描速度可以被大致设置为所述第一偏移时钟CK1的除整数倍数之外的倍数。

(a-1)系统构造示例

图35显示了根据修改的示例的有机EL面板模块401的系统构造示例。在图35中，相同的编号和符号被赋予对应于图7的部分。

图35所示的有机EL面板模块401包括像素阵列单元33及其驱动电路，它们是信号线驱动单元35、写控制线驱动单元37、电力供应控制线驱动单元403和时序发生器405。

在下文中，仅说明作为新组件的电力供应控制线驱动单元403和时序发生器405。

(a-2)电力供应控制线驱动单元的构造

图36显示了所述电力供应控制线驱动单元403的电路构造示例。在图36中，相同的编号和符号被赋予对应于图13的部分。

所述电力供应控制线驱动单元403包括非发光时段的电路级、发光时段的电路级、根据这些时段选择性地输出控制脉冲的电路级以及将逻辑电平的控制脉冲转换为驱动电平的控制脉冲的电路级。在它们之中，所述非发光时段的电路级和将控制脉冲转换为驱动电平的控制脉冲的电路级具有与图13的电力供应控制线驱动单元39相同的构造。所述发光时段的电路级和根据时段选择性地输出控制脉冲的电路级具有与所述电力供应控制线驱动单元39不同的构造。仅在下面说明作为新组件的发光时段的电路级和根据所述时段选择性地输出控制脉冲的电路级。

所述发光时段的电路级包括用于设置的移位寄存器411、用于重置的移位寄存器413和逻辑门415。

所述用于设置的移位寄存器411包括对应于垂直分辨率的2/5的2M/5个延迟级。基于与水平扫描时钟同步的第一偏移时钟CK1操作所述用于设置的移位寄存器411，并且，其在每次输入所述第一偏移时钟CK1时将设置脉冲传送至下一延迟级。由起始脉冲st31给出开始传送的时序。

所述用于重置的移位寄存器413也包括对应于垂直分辨率的2/5的2M/5个延迟级。也基于与水平扫描时钟同步的第一偏移时钟CK1操作所述用于重置的移位寄存器413，并且，其在每次输入所述第一偏移时钟CK1时将重置脉冲传送至下一延迟级。由起始脉冲st32给出开始传送的时序。

所述逻辑门415是产生具有从所述设置脉冲的输入到所述重置脉冲的输入的脉冲宽度的脉冲信号的电路装置。布置了对应于所述电力供应控制线DSL的数量的2/5的逻辑门415。从一个逻辑门415输出的脉冲信号被交替地划分为二个或三个，并被供应到对应于相邻的两个或三个水平线的电力供应控制线DSL的切换电路417。例如，位于图36的顶部的逻辑门415将所述脉冲信号供应到对应于第一和第二水平线的电力供应控制线DSL的切换电路417，位于从顶部往下的第二行的逻辑门415将所述脉冲信号供应到对应于第三至第五水平线的电力供应控制线DSL的切换电路417，位于从顶部往下的第三行的逻辑门415将所述脉冲信号供应到第六和第七水平线的电力供应控制线DSL，位于从顶部往下的第四行的逻辑门415将所述脉冲信号供应到第八至第十水平线的电力供应控制线DSL，以及，位于底部(从顶部往下的第2M/5个门)的逻辑门415将所述脉冲信号供应到对应于第(M-2)至第M水平线的电力供应控制线DSL的切换电路417。

在所述水平线的数量不是5的倍数的情况中，依据水平线的数量，从底部的逻辑门415输出的脉冲信号的分支数量被设置为1或2。

所述切换电路417在非发光时段期间选择从所述逻辑门85输入的脉冲信号，并且在发光时段期间选择从所述逻辑电路415输入的脉冲信号。由未示出的切换信号实现脉冲信号的选择的切换。所述逻辑门415的脉冲信号也可以被用作切换信号。

(a-3)所述时序发生器的配置

所述时序发生器405是生成驱动所述有机EL面板模块401所必需的时序控制信号和时钟的电路装置。所述时序发生器405生成例如时钟信号CK、第一偏移时钟CK1、起始脉冲st1、st2、st31、st32等。

(a-4)简介

根据上面的构造，以相邻的两个或三个水平线的电力供应控制线DSL为单位，从所述电力供应控制线驱动单元403以相同时序供应驱动信号。

因此，仅使用所述第一偏移时钟CK1，发光时段期间的有机EL器件OLED的扫描速度可以被设置为所述第一偏移时钟CK1的时钟速度的大致2.5倍(＝5/2)。

例如，同时驱动的电力供应控制线DSL的数量被重复地设置为2、3、2、2、3和2线......，由此，将发光时段中的有机EL器件OLED的扫描速度设置为所述第一偏移时钟CK1的时钟速度的大致2.33倍(＝7/3)。另外，同时驱动的电力供应控制线DSL的数量被重复地设置为3、2、3、3、2、和3线......，由此，将发光时段中的有机EL器件OLED的扫描速度设置为所述第一偏移时钟CK1的时钟速度的大致2.66倍(＝8/3)。

如上所述，改变同时驱动的电力供应控制线DSL的组合的数量，由此任意地设置发光时段期间中的有机EL器件OLED的大致扫描速度。

(E)其它实施例

(E-1)子像素的其它构造

在上面的实施例的情况中，已经说明了所述子像素51包括三个N沟道薄膜晶体管的情况。

然而，所述子像素51中包括的薄膜晶体管可以是P沟道薄膜晶体管。

图37和图38显示了上述类型的电路示例。图37是仅将所述薄膜晶体管全部替换为P沟道薄膜晶体管、而同时维持根据本实施例的子像素51的连接关系的示例。另一方面，图38是改变了存储电容器Cs的连接的电路示例。在图38的情况中，所述存储电容器Cs的电极之一被连接到固定的电力供应线(VDD0)。

所述子像素51中包括的薄膜晶体管的数量可以是4个或更多，或者可以是2个。只要所述电路能够以水平线为单位控制驱动电力供应的供应和停止，则根据本发明实施例的驱动技术就可以被应用于所述子像素的任意电路构造。

(E-2)切换时序的通知装置

在上面实施例的情况中，已经说明了通过红外通信向所述液晶快门眼镜9通知所述液晶快门的切换时序的情况。

然而，当前或不久的将来可用的无线通信技术都可以被应用于切换时序的通知。

(E-3)产品示例

(a)系统构造

在上面的说明中，已经说明了仅与有机EL面板模块相关的面板构造和驱动方法。然而，上述有机EL面板模块也可以被发布为安装在不同类型的电子设备上的产品的形式。在下文中，显示了将所述有机EL面板模块安装在其它电子设备上的示例。

图39是电子设备501的概念性构造示例。所述电子设备501包括其上安装了上述驱动电路的显示面板模块503、系统控制单元505、操作输入单元507和切换时序通知装置509。

由所述系统控制单元505执行的处理内容根据所述电子设备501的产品形式而不同。所述操作输入单元507是关于所述系统控制电路505接收操作输入的装置。作为操作输入单元507，例如使用诸如开关和按钮的机械接口、图形接口等。

所述切换时序通知装置509可以不仅仅被集成地附接到所述电子仪器501的壳体，也可以作为独立的外部装置而附接到所述电子仪器501的壳体，如图39所示。

(b)特定的示例

图40显示了所述电子设备是电视接收机的情况中的外观示例。电视接收机511具有其中显示屏幕515和切换时序通知装置517被布置在壳体513的前端的结构。这里所述显示屏幕515的部分对应于所述实施例中说明的有机EL面板模块。

此外，例如，计算机被假定为此类的电子设备。图41显示了笔记本计算机521的外观示例。

所述笔记本计算机521包括下部壳体523、上部壳体525、键盘527、显示屏幕529和切换时序通知装置531。在它们之间，显示屏幕529的部分对应于所述实施例中说明的有机EL面板模块。

另外，游戏装置、电子书和电子词典等都可以被假定为所述电子设备。(E-4)其它显示示例

在上面的实施例中，已经说明了本发明被应用于有机EL面板模块的情况。

然而，上述电力供应系统电路的构造可以被应用到其它的自发光显示面板模块。

例如，本发明能够被应用到在矩阵状态中排列LED的显示装置，以及在屏幕上排列具有二极管结构的发光器件的显示面板模块。例如，本发明还可以被应用到无机EL面板中。

(E-5)其它

关于以上实施例，在本发明主旨的范围内可以考虑不同的修改示例。基于本说明书的说明，还可以考虑创建或组合各种类型的修改示例和应用示例。

本申请包含与2009年12月24日提交到日本专利局的日本再现专利申请JP2009-292901中公开的主题相关的主题，这里通过引用将其全部内容合并于此。

Claims (6)

1.一种显示面板模块，包括：

像素阵列单元，其中以矩阵状态排列子像素，每个子像素都具有电流驱动的自发光器件以及控制所述自发光器件的驱动的像素电路；

信号线驱动单元，其驱动信号线；

写控制线驱动单元，其基于给定频率的扫描时钟，对将出现在所述信号线处的电位写入所述子像素进行控制；以及

电力供应控制单元，控制关于所述子像素的驱动电力供应的供应和停止，其在首先完成信号电位写入的第一水平线的信号电位的写入完成后、过去了给定长度的等待时间之后，基于所述扫描时钟，以信号电位写入的完成顺序，以给定的多个水平线为单位，以相同的时序供应规定了所述自发光器件的点亮时段的驱动电力供应，并且所述电力供应控制单元将一帧中的点亮时段的长度控制为在所有水平线中相同；

其中，所述等待时间和所述点亮时段被设置为使得从点亮所述第一水平线开始到点亮最后完成信号电位的写入的第二水平线结束的时段期间给出的各个帧的显示时段在相邻帧之间不重叠。

2.如权利要求1所述的显示面板模块，

其中，在将2D图像或3D图像显示在屏幕上的任一情况下，以共同的驱动时序操作所述信号线驱动单元、所述写控制线驱动单元和所述电力供应控制单元。

3.如权利要求2所述的显示面板模块，

其中，所述扫描时钟的频率被设置为与水平扫描频率一致。

4.一种半导体集成电路，包括：

至少电力供应控制单元，其控制像素阵列单元的驱动，在所述像素阵列单元中，以矩阵状态排列子像素，每个子像素都具有电流驱动的自发光器件以及控制所述自发光器件的驱动的像素电路，

其中，所述电力供应控制单元控制关于所述子像素的驱动电力供应的供应和停止，其在首先完成信号电位写入的第一水平线的信号电位的写入完成后、过去了给定长度的等待时间之后，基于用于对将出现在所述信号线处的电位写入所述子像素进行控制的扫描时钟，以信号电位写入的完成顺序，以给定的多个水平线为单位，以相同的时序供应规定了所述自发光器件的点亮时段的驱动电力供应，并且所述电力供应控制单元将一帧中的点亮时段的长度控制为在所有水平线中相同，并且

所述等待时间和所述点亮时段被设置为使得从点亮所述第一水平线开始到点亮最后完成信号电位的写入的第二水平线结束的时段期间给出的各个帧的显示时段在相邻帧之间不重叠。

5.一种像素阵列单元的驱动方法，在所述像素阵列单元中，以矩阵状态排列子像素，每个子像素都具有电流驱动的自发光器件以及控制所述自发光器件的驱动的像素电路，所述方法包括以下步骤：

基于给定频率的扫描时钟对将在信号线处出现的电位写入所述子像素进行控制；以及

在首先完成信号电位写入的第一水平线的信号电位的写入完成后、过去了给定长度的等待时间之后，基于所述扫描时钟，以信号电位写入的完成顺序，以给定的多个水平线为单位，以相同的时序供应规定了所述自发光器件的点亮时段的驱动电力供应，并且将一帧中的点亮时段的长度控制为在所有水平线中相同；

其中，所述等待时间和所述点亮时段被设置为使得从点亮所述第一水平线开始到点亮最后完成信号电位的写入的第二水平线结束的时段期间给出的各个帧的显示时段在相邻帧之间不重叠。

6.一种电子设备，包括：

显示面板模块，具有：

像素阵列单元，其中，以矩阵状态排列子像素，每个子像素都具有电流驱动的自发光器件以及控制所述自发光器件的驱动的像素电路，

信号线驱动单元，其驱动信号线，

写控制线驱动单元，其基于给定频率的扫描时钟，对将出现在所述信号线处的电位写入所述子像素进行控制，

电力供应控制单元，控制关于所述子像素的驱动电力供应的供应和停止，其在首先完成信号电位写入的第一水平线的信号电位的写入完成后、过去了给定长度的等待时间之后，基于所述扫描时钟，以信号电位写入的完成顺序，以给定的多个水平线为单位，以相同的时序供应规定了所述自发光器件的点亮时段的驱动电力供应，并且所述电力供应控制单元将一帧中的点亮时段的长度控制为在所有水平线中相同；

系统控制单元，其控制所述整个系统的操作；以及

操作输入单元，用于所述系统控制单元，

其中，所述等待时间和所述点亮时段被设置为使得从点亮所述第一水平线开始到点亮最后完成信号电位的写入的第二水平线结束的时段期间给出的各个帧的显示时段在相邻帧之间不重叠。

Images