KR20120109720A

KR20120109720A - 표시 패널의 구동 방법 및 이를 수행하는 표시 장치

Info

Publication number: KR20120109720A
Application number: KR1020110026863A
Authority: KR
Inventors: 이우원; 김범진
Original assignee: 삼성디스플레이 주식회사
Priority date: 2011-03-25
Filing date: 2011-03-25
Publication date: 2012-10-09
Also published as: US8803864B2; US20120242639A1

Abstract

표시 패널의 구동 방법은 액티브 구간 동안 제1 게이트 온 전압을 갖는 복수의 게이트 신호들을 출력하는 단계, 상기 게이트 신호들에 동기되어 수평 라인들의 데이터를 출력하는 단계, 블랭크 구간 동안 상기 제1 게이트 온 전압 보다 낮은 제2 게이트 온 전압을 갖는 홀수 번째 또는 짝수 번째 게이트 신호들을 출력하는 단계 및 상기 홀수 번째 또는 짝수 번째 게이트 신호들에 동기되어 홀수 번째 또는 짝수 번째의 수평 라인들의 데이터를 출력하는 단계를 포함한다.

Description

표시 패널의 구동 방법 및 이를 수행하는 표시 장치 {METHOD OF DRIVING DISPLAY PANEL AND DISPAY APPARATUS PERFORMING THE METHOD}

본 발명은 표시 패널의 구동 방법 및 이를 수행하는 표시 장치에 관한 것으로, 구체적으로는 표시 장치의 화질을 향상시킬 수 있는 표시 패널의 방법 및 이를 수행하는 표시 장치에 관한 것이다.

일반적으로 액정 표시 장치는 2차원 영상을 표시한다. 최근 게임, 영화 등과 같은 분야에서 3차원 영상에 대한 수요가 증가함에 따라, 상기 액정표시장치를 이용하여 3차원 영상을 표시하고 있다.

일반적으로, 3차원 영상은 사람의 두 눈을 통한 양안시차(binocular parallax)의 원리를 이용하여 입체 영상을 표시한다. 예를 들어, 사람의 두 눈은 일정 정도 떨어져 존재하기 때문에 각각의 눈으로 다른 각도에서 관찰한 영상은 뇌에 입력된다. 상기 입체 영상 표시 장치는 사람의 상기 양안시차를 이용한다.

상기 양안시차를 이용하는 방식으로는, 안경 방식과 비안경 방식(autostereoscopic)이 있다. 상기 안경 방식은 양안에 각기 다른 편광축을 갖는 편광 필터에 의한 수동적(passive) 편광 안경(Polarized Glasses) 방식과, 시간 분할되어 좌안 영상과 우안 영상을 주기적으로 표시하고, 이 주기에 동기된 좌안 셔터와 우안 셔터를 개폐하는 안경을 쓰는 능동적(active) 셔터 안경(Shutter Glasses) 방식 등이 있다.

상기 능동적 셔터 안경 방식은 선택적으로 우안 영상 및 좌안 영상을 인가함에 따라, 표시 패널의 홀수 라인과 짝수 라인에서 충전율 차이가 발생한다.

따라서, 관찰자가 데이터 겹침 현상을 인식하며, 크로스 토크(cross talk)가 발생하는 문제점이 있다.

본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 화질을 향상시킬 수 있는 표시 패널의 구동 방법을 제공하는 것이다.

본 발명의 다른 목적은 상기 표시 패널의 구동 방법을 수행하는 표시 장치를 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널의 구동 방법은 액티브 구간 동안 제1 게이트 온 전압을 갖는 복수의 게이트 신호들을 출력하는 단계, 상기 게이트 신호들에 동기되어 수평 라인들의 데이터를 출력하는 단계, 블랭크 구간 동안 상기 제1 게이트 온 전압 보다 낮은 제2 게이트 온 전압을 갖는 홀수 번째 또는 짝수 번째 게이트 신호들을 출력하는 단계 및 상기 홀수 번째 또는 짝수 번째 게이트 신호들에 동기되어 홀수 번째 또는 짝수 번째의 수평 라인들의 데이터를 출력하는 단계를 포함한다.

본 발명의 실시예에서, 상기 데이터는 좌안용 영상 데이터 또는 우안용 영상 데이터일 수 있다.

본 발명의 실시예에서, 게이트 온 전압 제어 신호에 기초하여 상기 제1 게이트 온 전압 및 상기 제2 게이트 온 전압을 생성하는 단계를 더 포함할 수 있다.

본 발명의 실시예에서, 상기 제1 및 제2 게이트 온 전압을 생성하는 단계는 상기 게이트 온 전압 제어 신호가 제1 레벨일 경우 상기 제1 게이트 온 전압을 생성하고, 상기 게이트 온 전압 제어 신호가 제2 레벨일 경우 상기 제2 게이트 온 전압을 생성할 수 있다.

본 발명의 실시예에서, 상기 제1 및 제2 게이트 온 전압들을 생성하는 단계는 상기 게이트 온 전압 제어 신호가 제1 레벨일 경우 제1 전원 전압을 수신하여 상기 제1 전원 전압을 상기 제1 게이트 온 전압으로 증폭하고, 상기 게이트 온 전압 제어 신호가 제2 레벨일 경우 상기 제1 전원 전압보다 낮은 제2 전원 전압을 수신하여 상기 제2 전원 전압을 상기 제2 게이트 온 전압으로 증폭하는 단계를 포함할 수 있다.

본 발명의 실시예에서, 상기 제1 및 제2 게이트 온 전압들을 생성하는 단계는 상기 게이트 온 전압 제어 신호가 제1 레벨일 경우 직렬 연결된 제1 및 제2 저항들을 이용하여 전원 전압을 분압하여 상기 제1 게이트 온 전압을 생성하고 상기 게이트 온 전압 제어 신호가 제2 레벨일 경우 상기 제1 저항에 병렬 연결된 제3 저항 및 상기 제1 및 제2 저항들을 이용하여 제3 전원 전압을 분압하여 상기 제2 게이트 온 전압을 생성하는 단계를 포함할 수 있다.

본 발명의 실시예에서, 이전 블랭크 구간 동안 홀수 번째 게이트 신호들 및 홀수 번째의 수평 라인들의 데이터를 출력하면 현재 블랭크 구간 동안 짝수 번째 게이트 신호들 및 짝수 번째 수평 라인들의 데이터를 출력할 수 있다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 복수의 게이트 라인들 및 상기 게이트 라인들과 교차하는 복수의 데이터 라인들을 포함하는 표시 패널, 액티브 구간 동안 제1 게이트 온 전압을 갖는 복수의 게이트 신호들을 상기 게이트 라인들에 출력하고, 블랭크 구간 동안 상기 제1 게이트 온 전압 보다 낮은 제2 게이트 온 전압을 갖는 홀수 번째 또는 짝수 번째 게이트 신호들을 홀수 번째 또는 짝수 번째 게이트 라인들에 출력하는 게이트 구동부 및 상기 액티브 구간 동안 상기 게이트 신호들에 동기되어 수평 라인들의 데이터를 상기 데이터 라인들에 출력하고, 상기 블랭크 구간 동안 상기 홀수 번째 또는 짝수 번째 게이트 신호들에 동기되어 홀수 번째 또는 짝수 번째의 수평 라인들의 데이터를 상기 데이터 라인들에 출력하는 데이터 구동부를 포함한다.

본 발명의 실시예에서, 상기 게이트 신호의 온 전압 레벨을 제어하는 게이트 온 전압 제어 신호를 출력하는 타이밍 콘트롤러를 더 포함할 수 있다.

본 발명의 실시예에서, 상기 게이트 온 전압 제어 신호에 기초하여 제1 및 제2 게이트 온 전압을 생성하는 전압 생성부를 더 포함할 수 있다.

본 발명의 실시예에서, 상기 전압 생성부는 상기 게이트 온 전압 제어 신호가 제1 레벨이면 상기 제1 게이트 온 전압을 생성하고, 상기 게이트 온 전압 제어 신호가 제2 레벨이면, 상기 제2 게이트 온 전압을 생성할 수 있다.

본 발명의 실시예에서, 상기 전압 생성부는 상기 게이트 온 전압 제어 신호가 제1 레벨일 경우 제1 전원 전압을 수신하고, 상기 게이트 온 전압 제어 신호가 제2 레벨일 경우 상기 제1 전원 전압보다 낮은 제2 전원 전압을 수신하는 전압 선택부를 포함할 수 있다.

본 발명의 실시예에서, 상기 전압 선택부는 제1 스위칭 소자를 포함하며, 상기 제1 스위칭 소자는 상기 게이트 온 전압 제어 신호에 응답하여 상기 제2 전원 전압을 수신할 수 있다.

본 발명의 실시예에서, 상기 전압 선택부는 상기 게이트 온 전압 제어 신호가 상기 제2 레벨일 때 오프 되어, 상기 제1 전원 전압을 차단하는 전력 조절부를 더 포함할 수 있다.

본 발명의 실시예에서, 상기 전압 생성부는 상기 전압 선택부로부터 수신된 상기 제1 또는 제2 전원 전압들을 증폭하여 상기 제1 또는 제 상기 제2 게이트 온 전압을 생성하는 증폭부를 더 포함할 수 있다.

본 발명의 실시예에서, 상기 전압 생성부는 직렬로 연결된 제1 및 제2 저항들을 포함하며, 상기 게이트 온 전압 제어 신호가 상기 제1 레벨일 때, 상기 제1 및 제2 저항들을 이용하여 제3 전원 전압을 분압하여 상기 제1 게이트 온 전압을 생성할 수 있다.

본 발명의 실시예에서, 상기 전압 생성부는 제3 저항 및 상기 게이트 온 전압 제어 신호에 기초하여 상기 제3 저항을 선택적으로 상기 제1 저항과 병렬로 연결하는 제2 스위칭부를 더 포함할 수 있다.

본 발명의 실시예에서, 상기 전압 생성부는 상기 게이트 온 전압 제어 신호가 상기 제2레벨일 때, 상기 제1 저항에 병렬 연결된 제3 저항 및 상기 제1 및 제2 저항들을 이용하여 제3 전원 전압을 분압하여 상기 제2 게이트 온 전압을 생성할 수 있다.

본 발명의 실시예에 따르면, 블랭크 구간 동안 인가되는 게이트 온 전압은 액티브 구간 동안 인가되는 전압의 레벨 보다 낮은 전압이 입력된다.

따라서, 상기 블랭크 구간의 홀수 번째 데이터 또는 짝수 번째 데이터만 인가하는 것에 의해 발생하는 충전율 차이 및 상기 충전율 차이에 의해 이전 액티브 및 블랭크 구간 동안 출력된 데이터가 중첩되어 인식되는 현상을 방지하여 표시 장치의 화질을 향상 시킬 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 2는 도 1에 도시된 전압 생성부의 회로도이다.
도 3은 도 1의 전압 생성부의 구동 방법을 나타낸 흐름도이다.
도 4는 도 1에 도시된 게이트 구동부의 블록도이다.
도 5는 도4에 도시된 게이트 구동부의 출력 파형을 나타낸 타이밍도들이다.
도 6은 도 4의 제1 및 제2 쉬프트 레지스터들의 블록도이다.
도 7은 도1의 표시 장치의 구동 방법을 나타내는 타이밍도들이다.
도 8은 본 발명의 다른 실시예에 따른 전압 생성부의 회로도이다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다. 도 2는 도 1에 도시된 표시 장치에 인가되는 데이터를 나타낸 타이밍도이다.

도 1을 참조하면, 도 1에 도시된 표시 장치(1000)는 표시 패널(100) 및 패널 구동부(600)를 포함한다. 상기 패널 구동부는 타이밍 콘트롤러(200), 전압 생성부(300), 게이트 구동부(400) 및 데이터 구동부(500)를 포함할 수 있다.

상기 표시 패널(100)은 영상을 표시한다. 상기 표시 패널(100)은 복수의 게이트 라인들(GL1~GL2k-1, GL2k~ GLm), 복수의 데이터 라인들(DL1~DLn) 및 복수의 화소들(P)을 포함한다. 상기 게이트 라인들(GL1~GL2k-1, GL2k~ GLm)은 제1 방향(D1)으로 연장된다. 상기 데이터 라인들(DL1~DLn)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다. 상기 화소들(P) 각각은 게이트 라인(GL)과 데이터 라(DL)에 연결된 스위칭 소자(110) 및 상기 스위칭 소자(110)와 전기적으로 연결된 화소 전극(미도시)을 포함한다.

상기 타이밍 콘트롤러(200)는 외부로부터 수신된 원시 제어 신호에 기초하여 상기 게이트 구동부(400)를 제어하는 게이트 제어 신호(GCS) 및 상기 데이터 구동부(500)의 구동을 제어하는 데이터 제어 신호(DCS)를 생성한다.

상기 타이밍 콘트롤러(200)는 영상 신호를 수신하고, 상기 원시 제어 신호에 기초하여 상기 영상 신호를 상기 데이터 구동부(500)에 제공한다.

또한, 상기 타이밍 콘트롤러(200)는 상기 원시 제어 신호에 기초하여 상기 전압 생성부(300)를 제어하는 게이트 온 제어 신호(VCS)를 생성하여 상기 전압 생성부(300)에 제공한다.

상기 전압 생성부(300)는 상기 게이트 온 제어 신호(VCS)에 기초하여 제1 및 제2 게이트 온 전압들(Von1, Von2) 및 게이트 오프 전압(Voff)을 생성한다. 구체적으로, 상기 전압 생성부(300)는 상기 게이트 온 제어 신호(VCS)가 로우 레벨(low-level)인 경우, 제1 레벨을 갖는 상기 제1 게이트 온 전압(Von1)을 출력한다. 상기 전압 생성부(300)는 상기 게이트 온 제어 신호(VCS)가 하이 레벨(High-level)인 경우, 제2 레벨을 갖는 상기 제2 게이트 온 전압(Von2)을 출력한다.

상기 제1 및 제2 게이트 온 전압들(Von1, Von2)의 크기가 서로 다르므로, 상기 제1 및 제2 게이트 온 전압들(Von1, Von2)이 인가되는 상기 표시 패널(100)의 상기 화소들(P)의 충전율을 조정할 수 있다. 상기 제1 및 제2 게이트 온 전압들(Von1, Von2)의 생성 및 출력에 대해서는 이하에서 자세히 검토한다.

상기 게이트 구동부(400)는 상기 표시 패널(100)의 게이트 라인들(GL1~GLm)의 일 단부와 연결된다. 상기 게이트 구동부(400)는 상기 타이밍 콘트롤러(200)로부터 제공되는 상기 게이트 제어 신호(GCS), 상기 전압 생성부(300)로부터 제공되는 제1 및 제2 게이트 온 전압들(Von1, Von2) 및 게이트 오프 전압(Voff)을 이용하여 복수의 게이트 신호들을 생성하고, 상기 게이트 신호들을 상기 표시 패널(100) 상에 배열된 상기 게이트 라인들(GL1~GLm)에 순차적으로 인가한다.

상기 게이트 구동부(400)는 복수의 게이트 드라이브 IC(미도시)를 구비할 수 있다. 상기 게이트 드라이브 IC는 상기 화소(P)의 스위칭 소자와 동일한 공정에 의해 상기 표시 패널의 주변영역에 직접 형성된 복수의 스위칭 소자들을 포함할 수 있다.

상기 데이터 구동부(500)는 상기 데이터 라인들(DL1~DLn)의 일 단부와 연결된다. 상기 데이터 구동부(500)는 상기 타이밍 콘트롤러(200)로부터 제공되는 상기 데이터(DATA) 및 데이터 제어 신호(DCS)와 계조 전압 생성부(미도시)로부터 제공되는 계조 전압들을 수신한다. 상기 데이터 구동부(500)는 상기 계조 전압들을 바탕으로 상기 데이터(DATA)를 아날로그 형태의 데이터 전압으로 변환하여 상기 표시 패널(100) 상에 배열된 상기 데이터 라인들(DL1~DLn)에 각각 인가한다. 상기 데이터 구동부(500)는 복수의 데이터 드라이브 IC(미도시)를 구비할 수 있다.

도 2는 도 1에 도시된 전압 생성부의 회로도이다. 도 3은 도 1의 전압 생성부의 구동 방법을 나타낸 흐름도이다.

도 2를 참조하면, 상기 전압 생성부(300)는 전원 선택부(310) 및 증폭부(320)을 포함한다.

상기 전원 선택부(310)는 외부로부터 수신된 전원 전압들(AVDD)이 입력되는 제1 및 제2 전원 전압 단자들(a, b)을 포함한다. 상기 제1 전원 전압 단자(a)는 제1 전원 전압(AVDD1)을 수신하고, 전력 조절 소자(311)에 연결된다. 상기 제2 전원 전압 단자(b)는 제2 전원 전압(AVDD2)을 수신하고 스위칭 소자(Q1)에 연결된다. 예를 들어, 상기 스위칭 소자(Q1)는 NPN 형 트랜지스터 일 수 있다.

상기 제1 전원 전압(AVDD1)은 제2 전원 전압(AVDD2) 보다 큰 것이 바람직하다. 예를 들어, 상기 제1 전원 전압(AVDD1)은 약 11V이고, 상기 제2 전원 전압(AVDD2)은 약 5V이다.

도 2 및 도 3을 참조하면, 상기 전압 생성부(300)는 전원 전압들 및 게이터 온 제어 신호(VCS)를 수신한다(단계 S110). 상기 전압 생성부(300)는 상기 게이트 온 제어 신호(VCS)의 레벨을 판단한다(단계 S120).

상기 전압 생성부(300)에 로우 레벨(low-elvel)을 갖는 상기 게이트 온 제어 신호(VCS)가 입력되면, 상기 스위칭 소자(Q1)은 오프(off) 상태가 되고, 상기 제1 전원 전압(AVDD1)이 상기 증폭부(320)로 입력된다. 상기 증폭부(320)로 입력된 상기 제1 전원 전압(AVDD1)을 증폭하여 상기 제1 게이트 온 전압(Von1)을 생성한다(단계 S130). 예를 들어, 상기 제1 게이트 온 전압(Von1)은 약 30V 일 수 있다.

상기 전압 생성부(300)에 하이 레벨(High-elvel)을 갖는 상기 게이트 온 제어 신호(VCS)이 입력되면, 상기 스위칭 소자(Q1)은 온(on) 상태가 되고, 상기 제2 전원 전압(AVDD2)이 상기 증폭부(320)로 입력된다. 이 때, 상기 전압 선택부(310)에 과도한 전류가 흐르는 것을 방지하기 위하여, 상기 전력 조절 소자(311)를 오프 시킨다. 상기 증폭부(320)로 입력된 상기 제2 전원 전압(AVDD2)을 증폭하여 상기 제2 게이트 온 전압(Von2)을 생성한다(단계 S140). 예를 들어, 상기 제2 게이트 온 전압(Von2)은 약 25V 일 수 있다.

도 4는 도 1에 도시된 게이트 구동부의 블록도이다. 도 5는 도4에 도시된 게이트 구동부의 출력 파형을 나타낸 타이밍도들이다.

도 4 및 도 5를 참조하면, 상기 게이트 구동부(400)는 제1 및 제2 쉬프트 레지스터들(410, 420), 레벨 쉬프터(430) 및 출력 버퍼(440)를 포함한다. 본 실시예에서는, 상기 제1 쉬프트 레지스터(410)는 홀수 번째 게이트 라인을 제어하고, 상기 제2 쉬프트 레지스터(420)는 짝수 번째 게이트 라인을 제어하는 것을 예로 들어 설명하였으나, 이에 한정되지 않으며 다양하게 변형될 수 있다.

상기 게이트 구동부(400)은 상기 전압 생성부(300)로부터 제공되는 제1 및 제2 게이트 온 전압들(Von1, Von2) 및 게이트 오프 전압(Voff)을 이용하여 복수의 게이트 신호들을 생성하고, 상기 게이트 신호들을 상기 표시 패널(100) 상에 배열된 상기 게이트 라인들(GL1~GLm)에 순차적으로 인가한다.

상기 게이트 제어 신호(GCS)는 제1 및 제2 스캔 개시 신호들(STV1, STV2) 및 제1 및 제2 클럭 신호들(CPV1, CPV2)를 포함한다.

상기 제1 쉬프트 레지스터(410)는 상기 제1 스캔 개시 신호(STV1) 및 상기 제1 클럭 신호(CPV1)를 수신한다. 상기 제2 쉬프트 레지스터(420)는 상기 제2 스캔 개시 신호(STV2) 및 상기 제2 클럭 신호(CPV2)를 수신한다. 상기 제1 클럭 신호(CPV1) 및 상기 제2 클럭 신호(CPV2)는 지연차를 갖는 서로 다른 신호일 수 있다.

상기 제1 및 제2 쉬프트 레지스터들(410, 420)은 상기 제1 및 제2 스캔 개시 신호들(STV1, STV2) 및 상기 제1 및 제2 클럭 신호들(CPV1, CPV2)을 바탕으로 상기 게이트 라인들(GL1~GL2k-1, GL2k~ GLm)에 인가되는 상기 게이트 신호들을 생성하는 게이트 펄스들(GP)을 순차적으로 출력한다. 상기 제1 쉬프트 레지스터(410)는 상기 홀수 번째 게이트 신호들을 생성하는 홀수 번째 게이트 펄스들(GP)을 생성하고, 상기 제2 쉬프트 레지스터(420)는 상기 짝수 번째 게이트 신호들을 생성하는 짝수 번째 게이트 펄스들(GP)을 생성한다. 상기 레벨 쉬프터(430)는 상기 전압 생성부(300)로부터 상기 제1 게이트 온 전압(Von1) 및 상기 게이트 오프 전압(Voff)를 수신하고, 상기 제1 및 제2 쉬프트 레지스터들(410, 420)으로부터 상기 게이트 펄스들(GP)을 수신하여 상기 게이트 신호들을 생성한다.

상기 출력 버퍼(440)는 상기 레벨 쉬프터(430)로부터 수신한 게이트 신호들을 증폭하여 각각의 상기 게이트 라인들(GL1~GL2k-1, GL2k~ GLm)에 순차적으로 인가한다. 상기 게이트 온 전압 제어 신호(VCS)가 상기 로우 레벨(low-level)을 가지면 상기 출력 버퍼(440)는 상기 홀수 및 짝수 게이트 라인들(GL1~GL2k-1, GL2k~ GLm) 각각에 제1 게이트 신호(Ga)를 인가한다. 상기 게이트 온 전압 제어 신호(VCS)가 상기 하이 레벨(high-level)을 가지면 상기 출력 버퍼(440)는 상기 홀수 또는 짝수 게이트 라인들(GL2k-1, GL2k) 각각에 제2 게이트 신호(Gb)를 인가한다. 상기 제1 게이트 신호(Ga)는 상기 제2 게이트 신호(Gb)보다 큰 전압을 가진다.

도 6은 도 4의 제1 및 제2 쉬프트 레지스터들의 블록도이다.

상기 제1 쉬프트 레지스터(410)는 복수의 스테이지들을 포함하고, 상기 제1 수직 개시 신호(STV1) 및 제1 클럭 신호(CPV1)를 수신한다.

상기 스테이지들(SRC1, SRC3, SRC5......) 각각은 입력 단자(D), 클럭 단자(CT) 및 출력 단자(Q)를 포함하고, D 플립플롭(D-FF: Data Flip Flop )일 수 있다. 상기 입력 단자(D)는 상기 제1 수직개시신호(STV1) 또는 이전 스테이지의 출력 신호를 수신한다. 상기 클럭 단자(CT)는 상기 제1 클럭 신호(CPV1)를 수신한다. 상기 출력 단자(Q)는 상기 제1 클럭 신호(CPV1)에 동기된 홀수 번째 게이트 펄스들(GP1, GP3……)을 출력한다.

상기 제2 쉬프트 레지스터(420)는 복수의 스테이지들을 포함하고, 상기 제2 수직 개시 신호(STV2) 및 제2 클럭 신호(CPV2)를 수신한다.

상기 스테이지들(SRC2, SRC4, SRC6......) 각각은 입력 단자(D), 클럭 단자(CT) 및 출력 단자(Q)를 포함하고, D 플립플롭(D-FF: Data Flip Flop )일 수 있다. 상기 입력 단자(D)는 상기 제2 수직개시신호(STV2) 또는 이전 스테이지의 출력 신호를 수신한다. 상기 클럭 단자(CT)는 상기 제2 클럭 신호(CPV2)를 수신한다. 상기 출력 단자(Q)는 상기 제2 클럭 신호(CPV2)에 동기된 짝수 번째 게이트 펄스들(GP2, GP4……)을 출력한다.

도 7은 도1의 표시 장치의 구동 방법을 나타내는 타이밍도들이다.

도 7을 참조하면, 상기 표시 패널(100)은 한 프레임 단위(1F)로 구동한다. 상기 프레임(1F)은 우안 영상 액티브 구간(R_Active), 우안 영상 블랭크 구간(R_Blank), 좌안 영상 액티브 구간(L_Active) 및 좌안 영상 블랭크 구간(L_Blank)을 포함한다.

예를 들어, 상기 우안 영상 액티브 구간(R_Active) 및 상기 좌안 영상 액티브 구간(L_Active)은 약 180Hz로 구동되어 우안 및 좌안 영상 데이터를 각각 약 5.56ms 동안 표시 할 수 있다. 또한, 상기 우안 영상 블랭크 구간(R_Blank) 및 상기 좌안 영상 블랭크 구간(L_Blank)은 약 360Hz 로 구동되어 우안 영상의 짝수 데이터 및 좌안 영상의 홀수 데이터를 각각 약 2.78ms 동안 표시 할 수 있다. 따라서, 상기 프레임(1F)은 60Hz로 구동된다. 그러나, 상기 프레임(1F)의 구동 주파수는 이에 한정되지 않고 다양하게 변형될 수 있다.

도 1 및 도 7을 참조하면, 상기 전압 생성부(300)는 게이트 온 제어 신호(VCS)를 수신한다.

상기 우안 영상 액티브 구간(R_Active) 동안, 상기 전압 생성부(300)는 상기 로우 레벨(low-level)의 게이트 온 제어 신호(VCS)를 수신하고, 이를 바탕으로 상기 게이트 구동부(400)로 제1 게이트 온 전압(Von1)을 출력한다. 상기 게이트 구동부(400)는 상기 제1 및 제2 스캔 개시 신호들(STV1, STV2), 상기 제1 및 제2 클럭 신호들(CPV1, CPV2) 및 제1 게이트 온 전압(Von1)을 수신하고 상기 게이트 라인들(GL1~GL2k-1, GL2k~ GLm)에 게이트 신호들을 인가한다. 상기 데이터 구동부(500)는 상기 게이트 신호들에 동기되어 수평 라인들의 데이터를 출력한다. 따라서, 상기 표시 패널에 우안 데이터(R_DATA)가 표시 된다.

이후, 상기 우안 영상 블랭크 구간(R_Blank) 동안, 상기 전압 생성부(300)는 상기 하이 레벨(High-level)의 게이트 온 제어 신호(VCS)를 수신하고, 이를 바탕으로 상기 게이트 구동부(400)로 제2 게이트 온 전압(Von2)을 출력한다. 상기 게이트 구동부(400)는 상기 제 2 스캔 개시 신호(STV2), 상기 제1 및 제2 클럭 신호들(CPV1, CPV2) 및 제2 게이트 온 전압(Von2)을 수신하고 상기 짝수 번째 게이트 라인들(GL2k)에 게이트 신호들을 인가한다. 상기 데이터 구동부(500)는 상기 짝수 번째 게이트 신호들에 동기되어 짝수 번째 수평 라인의 데이터를 출력한다. 따라서, 상기 표시 패널에 우안 짝수 번째 데이터(R_even_DATA)가 표시 된다.

이후, 상기 좌안 영상 액티브 구간(L_Active) 동안, 상기 전압 생성부(300)는 상기 로우 레벨(low-level)의 게이트 온 제어 신호(VCS)를 수신하고, 이를 바탕으로 상기 게이트 구동부(400)로 제1 게이트 온 전압(Von1)을 출력한다. 상기 게이트 구동부(400)는 상기 제1 및 제2 스캔 개시 신호들(STV1, STV2), 상기 제1 및 제2 클럭 신호들(CPV1, CPV2) 및 제1 게이트 온 전압(Von1)을 수신하고 상기 게이트 라인들(GL1~GL2k-1, GL2k~ GLm)에 게이트 신호들을 인가한다. 상기 데이터 구동부(500)는 상기 게이트 신호들에 동기되어 수평 라인들의 데이터를 출력한다. 따라서, 상기 표시 패널에 좌안 데이터(L_DATA)가 표시 된다.

이후, 상기 좌안 영상 블랭크 구간(L_Blank) 동안, 상기 전압 생성부(300)는 상기 하이 레벨(High-level)의 게이트 온 제어 신호(VCS)를 수신하고, 이를 바탕으로 상기 게이트 구동부(400)로 제2 게이트 온 전압(Von2)을 출력한다. 상기 게이트 구동부(400)는 상기 제 1 스캔 개시 신호(STV2), 상기 제1 및 제2 클럭 신호들(CPV1, CPV2) 및 제2 게이트 온 전압(Von2)을 수신하고 상기 홀수 번째 게이트 라인들(GL2k-1)에 게이트 신호들을 인가한다. 상기 데이터 구동부(500)는 상기 홀수 번째 게이트 신호들에 동기되어 홀수 번째 수평 라인의 데이터를 출력한다. 따라서, 상기 표시 패널에 좌안 홀수 번째 데이터(L_odd_DATA)가 표시 된다.

본 실시예에 따르면, 상기 표시 장치(1000)는 블랭크 구간 및 액티브 구간을 포함하는 한 프레임 단위로 구동되며, 상기 블랭크 구간에서 홀수 번째 데이터 또는 짝수 번째 데이터만 인가한다. 이와 함께, 상기 블랭크 구간 동안 인가되는 게이트 온 전압은 상기 액티브 구간 동안 인가되는 전압의 레벨 보다 낮은 전압이 입력된다.

도 8은 본 발명의 다른 실시예에 따른 전압 생성부의 회로도이다.

도 8에 따른 실시예는 도1 내지 도 7에 따른 실시예와 전압 생성부(300)의 회로도를 제외하고 동일하다. 따라서, 동일한 구성요소는 동일한 도면 부호를 부여하고, 반복되는 설명은 생략한다.

도8을 참조하면, 상기 전압 생성부(300a)는 변압 소자(310a), 스위칭 소자(Q1a) 및 제1, 2 및 3 저항(R1, R2, R3)을 포함한다.

상기 변압 소자(310a)의 입력 단자는 상기 제1 노드(X)에 연결되고, 출력 단자(FB)는 제3 노드(W)에 연결된다. 상기 제1 저항(R1)의 제1 단은 상기 제3 노드(W)에 연결되어 있으며, 제2 단은 상기 변압 소자(310a)의 접지 단자(GND)에 연결되어 있다. 상기 제2 저항(R2)의 제1 단은 상기 제3 노드(W)에 연결되어 있으며, 제2 단은 제2 노드(Y)에 연결되어 있다. 상기 제3 저항(R3)의 제1 단은 상기 스위칭 소자(Q1a)의 출력 단자(E)에 연결되고, 제2 단은 상기 변압 소자(310a)의 접지 단자(GND)에 연결되어 있다. 상기 스위칭 소자(Q1a)의 제어 단자(B)는 제 4노드(Z)에 연결되고, 입력 단자(B)는 상기 제3 노드(W)에 연결된다. 상기 제1 노드(X)는 전원 전압 단자와 연결되고, 상기 제2 노드(Y)는 게이트 온 전압 출력 단자와 연결된다. 상기 제4 노드(Z)는 게이트 온 제어 신호(VCS) 입력 단자와 연결된다.

도 8을 참조하면, 상기 우안 영상 및 좌안 영상 액티브 구간들(R_Active, L_Active) 동안, 상기 전압 생성부(300a)에는 로우 레벨(low-elvel)을 갖는 상기 게이트 온 제어 신호(VCS)가 입력된다. 따라서, 상기 스위칭 소자(Q1a)는 오프(off) 상태가 되어 상기 제1 및 제2 저항들(R1, R2)이 직렬로 연결된다. 따라서, 상기 게이트 온 출력 단자로 출력되는 게이트 온 전압(Von)은 다음의 수학식 1과 같다.

[수학식 1]

예를 들어, 상기 제1 게이트 온 전압(Von1)은 약 30V 일 수 있다. 따라서, 상기 전원 전압(AVDD), 상기 변압 소자(310a)의 출력(V_FB) 및 제1 및 제2 저항들(R1, R2)의 크기는 상기 제1 게이트 온 전압(Von1)을 고려하여 조정될 수 있다.

상기 제1 게이트 온 전압(Von1)은 상기 우안 영상 및 좌안 영상 액티브 구간들(R_Active, L_Active) 동안, 상기 게이트 구동부(400)에 제공된다.

상기 우안 영상 및 좌안 영상 블랭크 구간들(R_Blank, L_Blank) 동안, 상기 전압 생성부(300a)에는 하이 레벨(High-elvel)을 갖는 상기 게이트 온 제어 신호(VCS)이 입력된다. 따라서, 상기 스위칭 소자(Q1a)는 온(on) 상태가 되어 상기 제1 및 제3 저항들(R1, R3)이 병렬로 연결된다. 상기 제2 저항(R2)은 병렬로 연결된 상기 제1 및 제3 저항들(R1, R3)과 직렬로 연결된다. 따라서, 상기 게이트 온 출력 단자로 출력되는 게이트 온 전압(Von)은 다음의 수학식 2과 같다.

[수학식 2]

예를 들어, 상기 제2 게이트 온 전압(Von2)은 약 25V 일 수 있다. 따라서, 상기 전원 전압(AVDD), 상기 변압 소자(310a)의 출력(V_FB) 및 제1, 제2 및 제3 저항들(R1, R2, R3)의 크기는 상기 제2 게이트 온 전압(Von2)을 고려하여 조정될 수 있다.

상기 제2 게이트 온 전압(Von2)은 상기 우안 영상 및 좌안 영상 블랭크 구간들(R_Blank, L_Blank) 동안, 상기 게이트 구동부(400)에 제공된다.

이상에서 설명한 바와 같이, 본 발명의 실시예들에 따르면 블랭크 구간 동안 인가되는 게이트 온 전압은 액티브 구간 동안 인가되는 전압의 레벨 보다 낮은 전압이 입력된다.

이상에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100: 표시 패널 200: 타이밍 콘트롤러
300: 전압 생성부 400: 게이트 구동부
500: 데이터 구동부 VCS: 게이트 온 전압 제어 신호
Von1, Von2: 제1 및 제2 게이트 온 전압들

Claims

액티브 구간 동안 제1 게이트 온 전압을 갖는 복수의 게이트 신호들을 출력하는 단계;
상기 게이트 신호들에 동기되어 수평 라인들의 데이터를 출력하는 단계;
블랭크 구간 동안 상기 제1 게이트 온 전압 보다 낮은 제2 게이트 온 전압을 갖는 홀수 번째 또는 짝수 번째 게이트 신호들을 출력하는 단계; 및
상기 홀수 번째 또는 짝수 번째 게이트 신호들에 동기되어 홀수 번째 또는 짝수 번째의 수평 라인들의 데이터를 출력하는 단계를 포함하는 표시 패널의 구동 방법.
제1항에 있어서, 상기 데이터는 좌안용 영상 데이터 또는 우안용 영상 데이터인 것을 특징으로 하는 표시 패널의 구동 방법.
제1 항에 있어서, 게이트 온 전압 제어 신호에 기초하여 상기 제1 게이트 온 전압 및 상기 제2 게이트 온 전압을 생성하는 단계를 더 포함하는 표시 패널의 구동 방법.
제3 항에 있어서, 상기 제1 및 제2 게이트 온 전압을 생성하는 단계는,
상기 게이트 온 전압 제어 신호가 제1 레벨일 경우 상기 제1 게이트 온 전압을 생성하고,
상기 게이트 온 전압 제어 신호가 제2 레벨일 경우 상기 제2 게이트 온 전압을 생성하는 단계를 포함하는 표시 패널의 구동 방법.
제4항에 있어서, 상기 제1 및 제2 게이트 온 전압들을 생성하는 단계는,
상기 게이트 온 전압 제어 신호가 제1 레벨일 경우 제1 전원 전압을 수신하여 상기 제1 전원 전압을 상기 제1 게이트 온 전압으로 증폭하고,
상기 게이트 온 전압 제어 신호가 제2 레벨일 경우 상기 제1 전원 전압보다 낮은 제2 전원 전압을 수신하여 상기 제2 전원 전압을 상기 제2 게이트 온 전압으로 증폭하는 단계를 포함하는 표시 패널의 구동 방법.
제4항에 있어서, 상기 제1 및 제2 게이트 온 전압들을 생성하는 단계는,
상기 게이트 온 전압 제어 신호가 제1 레벨일 경우 직렬 연결된 제1 및 제2 저항들을 이용하여 전원 전압을 분압하여 상기 제1 게이트 온 전압을 생성하고,
상기 게이트 온 전압 제어 신호가 제2 레벨일 경우 상기 제1 저항에 병렬 연결된 제3 저항 및 상기 제1 및 제2 저항들을 이용하여 제3 전원 전압을 분압하여 상기 제2 게이트 온 전압을 생성하는 단계를 포함하는 표시 패널의 구동 방법.
제1항에 있어서, 이전 블랭크 구간 동안 홀수 번째 게이트 신호들 및 홀수 번째의 수평 라인들의 데이터를 출력하면,
현재 블랭크 구간 동안 짝수 번째 게이트 신호들 및 짝수 번째 수평 라인들의 데이터를 출력하는 것을 특징으로 하는 표시 패널의 구동 방법.
복수의 게이트 라인들 및 상기 게이트 라인들과 교차하는 복수의 데이터 라인들을 포함하는 표시 패널;
액티브 구간 동안 제1 게이트 온 전압을 갖는 복수의 게이트 신호들을 상기 게이트 라인들에 출력하고, 블랭크 구간 동안 상기 제1 게이트 온 전압 보다 낮은 제2 게이트 온 전압을 갖는 홀수 번째 또는 짝수 번째 게이트 신호들을 홀수 번째 또는 짝수 번째 게이트 라인들에 출력하는 게이트 구동부; 및
상기 액티브 구간 동안 상기 게이트 신호들에 동기되어 수평 라인들의 데이터를 상기 데이터 라인들에 출력하고, 상기 블랭크 구간 동안 상기 홀수 번째 또는 짝수 번째 게이트 신호들에 동기되어 홀수 번째 또는 짝수 번째의 수평 라인들의 데이터를 상기 데이터 라인들에 출력하는 데이터 구동부를 포함하는 표시 장치.
제8항에 있어서, 상기 데이터는 좌안용 영상 데이터 또는 우안용 영상 데이터인 것을 특징으로 하는 표시 장치.
제8 항에 있어서, 상기 게이트 신호의 온 전압 레벨을 제어하는 게이트 온 전압 제어 신호를 출력하는 타이밍 콘트롤러를 더 포함하는 것을 특징으로 하는 표시 장치.
제 10항에 있어서, 상기 게이트 온 전압 제어 신호에 기초하여 제1 및 제2 게이트 온 전압을 생성하는 전압 생성부를 더 포함하는 것을 특징으로 하는 표시 장치.
제11항에 있어서, 상기 전압 생성부는 상기 게이트 온 전압 제어 신호가 제1 레벨이면 상기 제1 게이트 온 전압을 생성하고, 상기 게이트 온 전압 제어 신호가 제2 레벨이면, 상기 제2 게이트 온 전압을 생성하는 것을 특징으로 하는 표시 장치.
제12항에 있어서, 상기 전압 생성부는
상기 게이트 온 전압 제어 신호가 제1 레벨일 경우 제1 전원 전압을 수신하고, 상기 게이트 온 전압 제어 신호가 제2 레벨일 경우 상기 제1 전원 전압보다 낮은 제2 전원 전압을 수신하는 전압 선택부를 포함하는 것을 특징으로 하는 표시 장치.
제13항에 있어서, 상기 전압 선택부는 제1 스위칭 소자를 포함하며,
상기 제1 스위칭 소자는 상기 게이트 온 전압 제어 신호에 응답하여 상기 제2 전원 전압을 수신하는 것을 특징으로 하는 표시 장치.
제13항에 있어서, 상기 전압 선택부는 상기 게이트 온 전압 제어 신호가 상기 제2 레벨일 때 오프 되어, 상기 제1 전원 전압을 차단하는 전력 조절부를 더 포함하는 것을 특징으로 하는 표시 장치.
제 13항에 있어서, 상기 전압 생성부는
상기 전압 선택부로부터 수신된 상기 제1 또는 제2 전원 전압들을 증폭하여 상기 제1 또는 제 상기 제2 게이트 온 전압을 생성하는 증폭부를 더 포함하는 것을 특징으로 하는 표시 장치.
제12항에 있어서, 상기 전압 생성부는
직렬로 연결된 제1 및 제2 저항들을 포함하며,
상기 게이트 온 전압 제어 신호가 상기 제1 레벨일 때, 상기 제1 및 제2 저항들을 이용하여 제3 전원 전압을 분압하여 상기 제1 게이트 온 전압을 생성하는 것을 특징으로 하는 표시 장치.
제17항에 있어서, 상기 전압 생성부는
제3 저항; 및
상기 게이트 온 전압 제어 신호에 기초하여 상기 제3 저항을 선택적으로 상기 제1 저항과 병렬로 연결하는 제2 스위칭부를 더 포함하는 것을 특징으로 하는 표시 장치.
제18항에 있어서, 상기 전압 생성부는
상기 게이트 온 전압 제어 신호가 상기 제2레벨일 때
상기 제1 저항에 병렬 연결된 제3 저항 및 상기 제1 및 제2 저항들을 이용하여 제3 전원 전압을 분압하여 상기 제2 게이트 온 전압을 생성하는 것을 특징으로 하는 표시 장치.
제8항에 있어서, 이전 블랭크 구간 동안 홀수 번째 게이트 신호들 및 홀수 번째의 수평 라인들의 데이터를 출력하면,
현재 블랭크 구간 동안 짝수 번째 게이트 신호들 및 짝수 번째 수평 라인들의 데이터를 출력하는 것을 특징으로 하는 표시 장치.