CN102104379B - Adpll电路、半导体器件和便携信息设备 - Google Patents

Adpll电路、半导体器件和便携信息设备 Download PDF

Info

Publication number
CN102104379B
CN102104379B CN201010593793.4A CN201010593793A CN102104379B CN 102104379 B CN102104379 B CN 102104379B CN 201010593793 A CN201010593793 A CN 201010593793A CN 102104379 B CN102104379 B CN 102104379B
Authority
CN
China
Prior art keywords
frequency
signal
displacement
digital
automatic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010593793.4A
Other languages
English (en)
Other versions
CN102104379A (zh
Inventor
远藤良
新保二郎
北村智满
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102104379A publication Critical patent/CN102104379A/zh
Application granted granted Critical
Publication of CN102104379B publication Critical patent/CN102104379B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
    • H03L7/103—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator the additional signal being a digital signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Abstract

本发明涉及ADPLL电路、半导体器件和便携信息设备。本发明在ADPLL环境或者与ADPLL环境接近的环境之下提供ABS精确度提高手段并且实现ABS处理时间缩短。在ABS电路中的数字频率比较器中预备用于存储在从DPFD输出的DPE信号中的初始相位差的DFF。紧接在开始ABS操作之后，向DFF中记录从DPFD输出的DPE信号作为表达DPFD的内部电路中的初始相位差的信号。此后，数字频率比较器通过使用通过从输入的DPE信号减去DFF中记录的初始相位误差而获得的信号来进行ABS，由此实现高速和稳定的ABS操作。

Description

ADPLL电路、半导体器件和便携信息设备
相关申请的交叉引用
包括说明书、说明书附图和说明书摘要、于2009年12月16日提交的第2009-284765号日本专利申请的公开内容通过整体引用结合于此。
技术领域
本发明涉及一种主要用于无线发送器/接收器等的ABS(自动频带选择)电路配置并且具体地涉及PLL(锁相环)配置。
背景技术
ABS功能是用于近年来的无线发送器/接收器配置的不可或缺的技术要素。各自使用无线发送器/接收器的蜂窝电话一般适用于例如800MHz、900MHz和2GHz的三频带或者双频带。
ABS功能的处理时间缩短等同于PLL的锁相速度增加。因此，增加PLL的锁相速度至关重要。
在公开号为2005-109618的日本待审专利(专利文献1)中描述的发明中公开了一种通过将二进制搜索方法运用于开环方法的PLL并且按照视向VCO输入的频带切换控制信号数目而定的次数进行相位确定来确定最终选择频带的方法。
由于ABS的精确度和处理时间具有权衡关系，所以为了缩短ABS的处理时间，需要高精确度的ABS。为了实现高精确度的ABS，一种使用DPFD(数字相位比较器)的方法近年来变得普遍。
另外也考虑通过使用所有电路配置数字化的ADPLL(全数字锁相环)来增加PLL的精确度并且通过普通半导体制造工艺来配置无线发送器/接收器。
专利文献1：公开号为2005-109618的日本待审专利
发明内容
然而在专利文献1中描述的发明涉及一种常规模拟PLL而不能应用于ADPLL。
在DPFD中不可避免地存在由器件延迟引起的输入相位差的初始值(模拟数量)。当该值大时不采用ABS的初始值并且它引起功能故障。
另外也存在与DPFD的输出数字数据的初始值有关的问题。由于DPFD的输出为数字数据，所以关于该数据可以将输入相位差完全设置成“0”。在使用DPFD的ABS中，通过使用DPFD的输出来读取相位改变。当输入相位差积累时，它也在对DPFD进行饱和处理时被认为不便。
本发明的目的在于在ADPLL环境或者与ADPLL环境接近的环境之下提供ABS精确度提高手段并且实现ABS处理时间缩短。
此外还提供用于通过提供用于进行ABS处理而不积累输入相位差来防止出现饱和的手段。
本发明的上述和其它目的以及新颖特征根据说明书和附图的描述将变得清楚。
在本申请中公开的发明中的有代表性的发明的概况将简述如下。
与本发明的一个有代表性的实施例有关的一种ADPLL电路包括：数控振荡器；数字相位比较器，用于检测在通过将数控振荡器的输出的频率分频而获得的分频信号与参考信号之间的相位误差；以及ABS电路，用于进行自动频率选择。ABC电路中具有数字频率比较器，该数字频率比较器用于根据数字频率比较器的输出来检测分频信号与参考信号之间相位误差的移位方向，并且数字频率比较器包括第一D触发器，该第一D触发器用于在开始启动数字相位比较器的ABS操作时存储在分频信号与参考信号之间的相位误差的移位数量。
在该ADPLL电路中，数字频率比较器可以具有减法器，该减法器用于从输入的数字相位比较器的输出减去第一D触发器中存储的相位误差的移位数量。
在该ADPLL电路中，数字频率比较器可以通过使用通过从数字相位比较器的输出减去第一D触发器中存储的相位误差的移位数量而获得的值的符号来检测相位误差的移位方向。
在该ADPLL电路中，ABS电路还可以包括二进制搜索器件，从二进制搜索器件输出由两个或者更多信号线配置的频带信号，并且通过向二进制搜索器件供应相位误差的移位方向来确定频带信号的信号线中的任何信号线的值。
该ADPLL电路还可以包括数字低通滤波器，并且可以向数控振荡器输入经由数字低通滤波器的频带信号和数字相位比较器的输出。
该ADPLL电路还可以包括模拟相位比较器和选择器电路，并且选择器电路可以选择向二进制搜索器件输入数字相位比较器的输出和模拟相位比较器的输出中的哪一个。
在本发明的范围中也包括具有任何上述ADPLL电路的半导体器件和包括该半导体器件的便携信息设备。
通过本申请中公开的发明中的有代表性的发明获得的效果将简述如下。
通过使用与本发明的一个有代表性的实施例有关的ABS电路，可以数字地消除包括TDC(时间数字转换器)的ADPLL和DPFD中所用TDC的初始频率误差。这可以有助于提高ABS精确度并且增加锁频速度。
附图说明
图1是示出了与本发明的第一实施例有关的用于蜂窝电话的ADPLL电路的配置的框图。
图2是示出了与本发明的第一实施例有关的数字频率比较器的配置的框图。
图3是示出了与本发明的第一实施例有关的数字频率比较器的操作的定时图。
图4是示出了与本发明的第一实施例有关的二进制搜索器件的配置的框图。
图5是用于说明与本发明的第一实施例有关的ABS电路的操作的流程图。
图6是用于说明与本发明的第一实施例有关的二进制搜索的概念图。
图7是表达与本发明的第一实施例有关的ABS处理的整个操作的定时图。
图8是表达与本发明的第二实施例有关的用于蜂窝电话的ADPLL电路的配置的框图。
图9是示出了与本发明的第二实施例有关的模拟频率比较器的配置的框图。
图10是示出了与本发明的第二实施例有关的数字频率比较器的配置的框图。
图11是示出了与本发明的第二实施例有关的从数字频率比较器输出的DCMP_EN信号的波形的定时图。
具体实施方式
下文将参照附图描述本发明的实施例。
第一实施例
图1是示出了与本发明的第一实施例有关的用于蜂窝电话的ADPLL电路的配置的框图。
ADPLL电路包括TCXO101、DPFD102、ABS电路103、DLPF104、DCO105、MMD106和SDM107。
TCXO101是输出REF信号作为参考频率信号的温度补偿型参考频率振荡电路。向DPFD102和在ABS电路103中的二进制搜索器件103-2(后文将描述)供应REF信号。
DPFD(数字相位频率检测器)102是用于检测在从TCXO101输入的REF信号与从MMD106输入的DIV信号(后文将描述)之间的相位差的相位差检测电路。DPFD102经常包括用于在REF信号单位基础上检测两个信号之间粗略偏差的计数器和用于导出比REF信号更小的差值的TDC(时间数字转换器)。
向ABS103和DLPF104输入DPFD102导出的相位差作为DPE信号(数字值)。在该实施例中，DPE信号是具有n(满足n＞1的整数)位位宽的信号。
ABS(自动频带选择)电路103是用于使用预先设置的频率作为参考来确定频率的频率频带选择电路。
ABS电路103包括数字频率比较器103-1和二进制搜索器件103-2。
数字频率比较器103-1是用于从DPFD102的输出来吸收初始相位的移位和相位变化的模块。图2是示出了与本发明的第一实施例有关的数字频率比较器103-1的配置的框图。
数字频率比较器103-1包括定序器301、第一选择器302、第一DFF303、减法器304、第二选择器305和第二DFF306。
定序器301是用于生成各选择器的操作定时的控制电路。
向定序器301输入ABS_ON信号和REF信号。在上电等时从高阶侧上的作为控制电路的主定序器(在图2中未示出)输出ABS_ON信号从而指示开始自动频率设置。REF信号是从TCXO101输入的参考频率。如也在TCXO101的描述中所述的，该信号被温度补偿，从而防范温度改变的可靠性高。定序器301基于ABS_ON信号和REF信号来操作。
作为定序器301的输出信号，存在INITIAL_LATCH_EN信号和COMP_LATCH_EN信号。
向定序器301输入的ABS_ON信号在开始比较各位时处于“H”电平而在完成时变成“L”电平。通过仅按照二进制搜索器件103-2的输出信号线数目重复操作来完成ABS操作。
使用REF信号在ABS_ON信号上升之后的上升沿作为定时，INITIAL_LATCH_EN信号上升。INITIAL_LATCH_EN信号的下降定时与REF信号的在INITIAL_LATCH_EN信号上升之后的上升沿匹配。
在定序器301中的倒计数器在ABS_ON信号的上升沿复位并且开始倒计数。当倒计数器变成零时，COMP-LATCH_EN信号变成“H”电平。当信号处于“H”电平时，第二DFF306使用减法器304的输出作为比较结果来保持第二选择器305的值。COMP_LATCH_EN信号的下降定时与REF信号的在COMP_LATCH_EN信号上升之后的下一上升沿匹配。
第一选择器302是用于确定是否向第一DFF303输出作为DPFD102的输出值的DPE信号以及是否反馈第一DFF303的输出值的选择器电路。
向第一选择器302输入INITIAL_LATCH_EN信号。当INITIAL_LATCH_EN信号处于“H”电平时，从第一选择器302输出DPE信号的值。当INITIAL_LATCH_EN信号处于“L”电平时，从第一选择器302输出第一DFF303的值。
第一DFF(D触发器)303是用于保持第一选择器302的输出的D触发器组。第一DFF303由数目与DPE的位数(在图2中为n(n＞0并且n为整数))对应的D触发器配置。
向第一DFF303输出REF信号作为定时。
当REF信号从“L”改变成“H”时，第一DFF303锁存供应的来自第一选择器302的输出信号。因而第一选择器302可以保持图3中所示“初始相位差”的值(后文将描述)。将DFF303的输出信号表达为DPE0。
减法器304从供应的DPFD102的输出值(DPE信号)减去第一DFF303中存储的“初始相位差”的值(DPE0)。
当从输入的DPE信号减去“初始相位差”的值(DPE0)时，符号变成“+”或者“-”。减法器304向第二选择器305仅输出该符号。该符号表达“相移方向”，该方向表明是REF信号超前于DIV信号还是DIV信号超前于REF信号。
因此，减法器304的输出由一位组成。它实现用通过抵消初始相位差而获得的频率信息进行ABS操作。
第二选择器305是用于确定是否向第二DFF306输出减法器304的输出信号以及是否向第二DFF306本身馈送第二DFF306的值的选择器电路。
向第二选择器305输入COMP_LATCH_EN信号。当COMP_LATCH_EN信号处于“H”电平时，第二选择器305向第二DFF306输出减法器304的输出信号。当COMP_LATCH_EN信号处于“L”电平时，第二选择器305向第二DFF306输出第二DFF306的输出本身。
第二DFF306是用于保持被减去“初始相位差”的DPE信号的“符号”的D触发器。也向第二DFF306输入REF信号，并且在REF信号的上升沿更新第二DFF306的数据。
如上文所述，第二DFF306保持被减去“初始相位差”的DPE信号的“符号”。因此，不同于第一DFF303，第二DFF306总是由一位的D触发器配置。
当REF信号从“L”改变成“H”时，第二DFF306锁存第二选择器305的输出。通过该操作，可以按照被减去“初始相位差”值的DPE信号导出在DIV信号与REF信号之间的相位差。向二进制搜索器件103-2输出第二DFF306的输出作为比较结果。
通过锁存“初始相位差”的值(DPE0)并且从输入的DPE减去“初始相位差”的值，可以及早地稳定向二进制搜索器件103-2输入的比较结果。因而可以及早地获得在ABS_ON信号的上升时段中并且另外在整个ABS操作中的稳定性。
图3是示出了与本发明的第一实施例有关的数字频率比较器103-1的操作的定时图。使用该图将描述数字频率比较器103-1的操作。
在该实施例中，ADPLL的整个操作包括1)上电(接通)、2)ABS处理(ABS)和3)锁频(锁定)。在图3中，在最上层中的状态表明操作。
在操作之中，2)ABS处理与本发明直接地相关。在ABS处理时段期间，ABS_ON信号由未示出的主定序器输入九次。ABS_ON信号的输入次数依赖于待调整的频带信号(从二进制搜索器件103-2向DCO105输出的信号)的数目。因此，当频带信号数目增加时，ABS_ON信号的输入次数增加。当频带信号数目减少时，ABS_ON信号的输入次数也减少。
由ABS_ON信号的一次输入来确定频带信号的状态。后文将参照图3描述整个处理，而现在将描述当输入ABS_ON信号一次时数字频率比较器103-1如何操作。
如上文所述，在REF信号的紧接在输入ABS_ON信号之后的上升沿，定序器301使INITIAL_LATCH_EN信号上升(在图3中为#1)。当获得这一状态时，第一选择器302向第一DFF303输出DPE信号。
当输入“H”电平的ABS_ON信号时，DPFD102也与ABS电路103同时开始操作。由于DPFD102也响应于从TCXO101输出的REF信号来操作，所以在从输入“H”电平的ABS_ON信号起的一段时间之后，在作为DPFD102的输出的DPE信号中反映DIV信号与REF信号之差，并且输出作为结果的DPE信号(在图3中为#2)。
当REF信号在DPE信号的输入时段期间上升时，第一DFF303保持DPE信号(在图3中为#3)。从那时起，即使在INITIAL_LATCH_EN信号变成“L”电平之后仍然持续地保持第一DFF303中保持的DPE的初始值(初始相位差)。该初始相位差对应于DPFD102中的器件延迟。通过由减法器304抵消器件延迟，可以进行高精确度的ABS操作。通过逻辑综合工具设计DFF之间的所有数据使得不出现建立/保持等中的定时违例。
减法器304从DPE信号减去第一DFF303中保持的值作为DPFD102的输出而不受外部电路影响。当保持第一DFF303中保持的DPE的初始值时，从DPE信号减去初始相位差作为DPFD102的输出。
在参考时间(后文将描述的图5中的步骤S1005)流逝之后，定序器301在REF信号的上升沿将COMP_LATCH_EN信号设置成高电平(在图3中为#4)。因而第二选择器305向第二DFF306供应通过将DPE信号减去初始相位差而获得的信号的符号。在下一REF信号的上升沿，符号由第二DFF306锁存(在图3中为#5)。按照符号来确定向二进制搜索器件103-2供应的比较结果。也在这一情况下，通过逻辑综合工具设计DFF之间的所有数据使得不出现建立/保持等的定时违例。
通过重复输入ABS_ON信号九次，可以确定从二进制搜索器件103-2输出的九个频带信号的值。
二进制搜索器件103-2是用于基于从数字频率比较器103-1供应的比较结果来确定向DCO105供应的九位频带信号的模块。
图4是示出了二进制搜索器件103-2的配置的框图。如也根据该图清楚的是，二进制搜索器件103-2包括控制器103-2a和锁存器组103-2b。
向控制器103-2a供应从数字频率比较器103-1输入的比较结果、从TCXO101输入的REF信号和ABS_ON信号。通过控制器103-2a确定向DCO105输入的频带信号。控制器103-2a也输出用于使从它本身输出的频带信号由锁存器组103-2b锁存的定时信号。
控制器103-2a基于由数字频率比较器103-1供应的比较结果来检测REF信号与DIV信号之间移位的方向。当比较结果为“1”时认为满足REF＜DIV并且控制器103-2a在待处理的频带信号线中设置“0”。当比较结果为“0”时认为满足REF＞DIV并且控制器103-2a在待处理的频带信号线中设置“1”。
锁存器组103-2b是用于稳定地保持从控制器103-2a输出的频带信号的锁存器组。存在锁存器组103-2b用于在来自控制器103-2a的输出被稳定之后通过响应于定时信号锁存从控制器103-2a输出的频带信号来稳定DCO105的操作。如果DCO105的操作条件允许，则可以不提供锁存器组103-2b并且可以向DCO105直接地供应控制器103-2a的输出。
DLPF104是为了去除DPFD102获得的REF信号与DIV信号之差的高阶谐波分量而插入的数字低通滤波器。
DCO105是基于ABS电路103和DLPF104的输出来操作的数控振荡器。在该实施例中，DCO105的二进制权值取决于从ABS电路103输出的(九个)频带信号。DCO105的热权值取决于DLPF104的输出。
MMD106是用于对DCO105的输出进行分频的多模分频器。MMD106的输出是DIV信号。在DPFD102中比较DIV信号与作为参考操作时钟的REF信号。
SDM107是用于确定MMD106的分频比的分频比设置模块。根据所需操作频率来改变向SDM107输入的输入值，因而确定向MMD106输入的值(分频比)。
下文将描述具有这样的配置的ADPLL的操作。
图5是用于说明与本发明的第一实施例有关的ABS电路103的操作的流程图。
首先，在开始初始操作如上电时，控制器103-2a将变量“j”初始化成0(步骤S1001)。变量“j”表达将由控制器103-2a控制的频带信号是什么。通过变量“j”也存储ABS_ON信号的输入次数。在该实施例的描述中，当变量“j”为“1”时，最高有效频带信号[8]是待控制的对象。当变量“j”为“9”时，频带信号[0]是待控制的对象。
接着，与在步骤S1001中的处理对应，控制器103-2a将作为锁存器组103-2b的输出的频带信号[8:0]设置成二进制表示“0_1111_1111”(步骤S1002)。
通过设置这样的值，可以将初始值设置成可以在ABS电路103中设置的频率范围的几乎中心。二进制表示“0_1111_1111”仅为例子，并且也可以使用“1_0000_0000”。也可以有意地设置另一值。
上述处理在启动之后立即进行并且必须在输入ABS_ON信号之后进行。
此后，ABS电路103从未示出的主定序器接收“H”电平的ABS_ON信号(步骤S1003)。响应于ABS_ON信号的上升沿，控制器103-2a将变量“j”递增一。响应于ABS_ON信号的上升沿，定序器301使INITIAL_LATCH_EN信号上升以进行用于向第一DFF304中存储DIV信号与REF信号之间的初始相位差的处理(步骤S1004)。
在参考时间流逝(步骤S1005)之后，定序器301使COMP_LATCH_EN信号上升并且锁存减法器304的输出、也就是在目标频率与实际频率之间的比较结果。
此后，ABS电路103接收ABS_ON信号的下降沿(步骤S1006)。截至该接收完成ABS_ON处理，并且二进制搜索器件103-2参考从数字频率比较器103-1输入的比较结果(步骤S1007)。
在参考的比较结果为REF＜DIV(在步骤S1007中为是)的情况下，控制器103-2a向待操作的信号线设置“0”(步骤S1009)。在参考的比较结果为REF≥DIV(在步骤S1007中为否)的情况下，控制器103-2a向待操作的信号线设置“1”(步骤S1008)。
在完成步骤S1009或者S1008中的对频带信号线的处理之后，控制器103-2a确认变量“j”是否等于9(步骤S1010)。
当j＝9(在步骤S1010中为是)时，不再输入ABS_ON信号。因此，控制器103-2a输出定时信号(步骤S1013)并且完成ABS操作。
另一方面，当j不等于9(在步骤S1010中为否)时，在接收下一ABS_ON信号时待控制的频带信号设置成“0”(步骤S1011)之后，控制器103-2a向锁存器组103-2b输出定时信号(步骤S1012)。通过该操作，改变从DCO105输出的频率，并且可以进行二进制频率搜索。
在初始值在步骤S1002中设置成“1_0000_0000”的情况下，在步骤S1011中的设置值变成“1”。
在完成步骤S1012中的处理之后，程序返回到步骤S1003中的处理并且继续该处理直至步骤S1013。
利用这样的配置，可以如图6中所示进行二进制搜索的ABS操作。图6是用于说明与本发明的第一实施例有关的二进制搜索的概念图。
图6中的竖直轴表明频带信号所选频率。图6的水平轴表明ABS_ON信号的输入次数。
如上文所述，在该实施例中，频带信号具有九位的位宽。因而有可能竖直轴具有从“0”至“511”的值。也如在步骤S1002中所述，频带信号的初始值为“0_1111_1111”，从而值为255，也就是说，值定位于可设置范围的几乎中心。
每当输入ABS_ON信号时，在步骤S1006中确定在REF信号与DIV信号之间的关系(大或者小)。通过进行该操作(随着“j”在水平轴上的值增加)，可以高速进行ABS操作。
最终将描述整个ABS处理(ABS)的流程。图7是表达与本发明的第一实施例有关的ABS处理的整个操作的定时图。假设该图中的DCO设置频率在用频带[8:0]进行设置时存在于255与256之间。
在定时图中，定位于上层的“状态”和“ABS_ON信号”与在图3上层的“状态”和“ABS_ON信号”相同。
1)如在步骤S1002中所述，在上电(接通)时向DCO105输出的频带[8:0]设置成二进制表示“0_1111_1111”。因此，在图7中的最下层的“DCO振荡频率”(也就是DCO105的输出)被稳定于频带[8:0]＝255(二进制表示“0_1111_1111”)。
2)当程序进行至ABS(ABS处理)时，向ABS电路103输入“H”电平的ABS_ON信号(图5中的步骤S1003)。此后，直至向ABS电路103输入“L”电平的ABS_ON信号的处理如参照图5所述。
当向ABS电路103输入“L”电平的ABS_ON信号时生成图5中的步骤S1011中的定时信号输出。因此，使用ABS_ON信号的上升沿作为触发器来更新图7中的中间层中的频带[8:0]的值。由于DCO的实际输出低于DCO设置频率，所以ABS电路103中的“比较结果”变成“L”电平(在步骤S1007中为否)。因而将第一位的值设置成“1”(图5中的步骤S1008)并将第二位的值设置成“0”(图5中的步骤S1011)。输出频带[8:0]作为二进制表示“1_0111_1111”、也就是十进制表示383(在图7中为#A)。
由于改变频带[8:0]的更新，所以有时要求DCO105的输出在预定时段内稳定。该时段为图7中所示的“稳定时段”。粗略地估计稳定时段的时间，并且未示出的主定序器重新输入ABS_ON信号(在图7中为#B)。这意味着在频带信号中的第二位开始ABS处理。
接着进行与对频带信号的第一位的处理类似的处理。在图7中的#C，在ABS电路103中的“比较结果”变成“H”(在图5中的步骤S1007中为是)。因而将第二位的值设置成“0”(图5中的步骤S1009)，并且也将第三位的值改变成“0”(图5中的步骤S1011)。因而输出频带[8:0]作为二进制表示“1_0011_1111”、也就是十进制表示319(在图7中为#C)。
之后执行对ABS_ON信号的处理七次(共九次)。通过以这样的方式进行处理，无论DCO设置频率如何都可以将ABS的误差减少至最小值。
该实施例的效果在于可以缩短S1005中的处理时间。也就是说，通过减去初始相位差，可以使DIV信号与REF信号之间的差值更接近实际值。因而可以估计分频次数更少，并且可以使将在S1005中采用的“参考时间”为更小值。它可以缩短ABS_ON信号的上升时段，还可以缩短ABS操作本身的处理时间。
如根据上文理解的那样，在ABS_ON信号的各上升沿存储DIV信号与REF信号之差(图5中的步骤S1004)。由于可以在每次输入ABS_ON信号时取消初始相位差(进行共九次)，所以未积累相位差。因而可以实现及早稳定DCO105的频率。
第二实施例
接着将描述本发明的第二实施例。
在第一实施例中，尽管DIV信号与REF信号之差小，但是进行操作无任何问题。
然而在DIV信号与作为目标频率的REF信号偏差大的情况下，在进行充分比较之前出现饱和并且ABS的精确度下降。
在该实施例中提出一种与模拟ABS的混合模式。
图8是表达与本发明的第二实施例有关的用于蜂窝电话的ADPLL电路的配置的框图。
与第一实施例的不同点主要在于ABS电路103的配置。
在第二实施例中的ABS电路103包括数字频率比较器103-3、二进制搜索器件103-2、模拟频率比较器103-4和第三选择器103-5。由于二进制搜索器件103-2类似于第一实施例的二进制搜索器件，所以将不重复描述。
模拟频率比较器103-4是向其直接地输入待比较的DIV信号和REF信号的普通模拟频率比较器。图9是示出了与第二实施例有关的模拟频率比较器103-4的配置的框图。
如根据该图清楚的那样，DIV信号和REF信号被按照相同分频比分频。此后，向模拟频率比较器103-4中的DFF400的数据端子输入通过将DIV信号的频率分频而获得的信号而向定时端子输入通过将REF信号的频率分频而获得的信号。在DIV信号超前于REF信号的情况下，输出“1”作为比较结果。在其它情况下，输出“0”作为比较结果。
图10是示出了与本发明的第二实施例有关的数字频率比较器103-3的配置的框图。图11是示出了与本发明的第二实施例有关的从数字频率比较器103-3输出的DCMP_EN信号的波形的定时图。
数字频率比较器103-3的基本配置与第一实施例的基本配置相同。添加一个DCMP_EN信号作为来自定序器301的输出信号线。
向第三选择器103-5输入DCMP_EN信号。DCMP_EN信号与第一实施例中的变量“j”互锁。第三选择器103-5向二进制搜索器件103-2输出模拟频率比较器103-3的比较结果直至“j”在图5中的步骤S1005中变成“3”。另一方面，在“j”变成“3”之后(或者在用于使“j”等于3的ABS_ON信号的上升沿之后)，第三选择器103-5向二进制搜索器件103-2输出数字频率比较器103-1的输出。
图11示出了该操作。在图11中的上层的“状态”和“ABS_ON”类似于图3中的“状态”和“ABS_ON”。因而DCMP_EN信号的波形如图11中所示。
通过该操作，在ABS_ON信号的第一位与第二位之间的时段中、也就是频率波动最大的时段，切换模拟频率比较器103-4的输出。在第三位之后切换数字频率比较器103-3的输出。
这里已经在上文中基于实施例具体地描述发明人实现的发明。然而本发明显然并不限于前述实施例，而是可以加以各种修改而不脱离主旨。
本发明旨在于缩短紧接在启动等之后的ABS处理时段。具体而言，考虑应用于便携信息设备，比如蜂窝电话。具体而言，本发明可以应用于多个频率频带(所谓双频带和三频带)。然而本发明并不限于该应用。
例如，本发明可以恰当地应用于如下电子设备，该电子设备需要在改变光盘驱动等的旋转速度时通过应用本发明的ABS处理来自动调整频率。

Claims (19)

1.一种被配置成在RF收发器中采用的全数字锁相环电路，包括：
数控振荡器；
数字相位比较器，用于检测在通过将所述数控振荡器的输出的频率分频而获得的分频信号与参考信号之间的相位误差；以及
自动频带选择电路，用于进行自动频率选择，
其中所述自动频带选择电路中具有数字频率比较器，所述数字频率比较器用于根据所述数字相位比较器的输出来检测所述分频信号与所述参考信号之间相位误差的移位方向，并且
其中所述数字频率比较器包括第一D触发器，所述第一D触发器用于在开始启动所述数字相位比较器的自动频带选择操作时存储在所述分频信号与所述参考信号之间的所述相位误差的移位数量，
其中所述数字频率比较器还包括减法器，所述减法器用于从输入的所述数字相位比较器的输出减去所述第一D触发器中存储的所述相位误差的所述移位数量，
其中所述数字频率比较器通过使用通过从所述数字相位比较器的所述输出减去所述第一D触发器中存储的所述相位误差的所述移位数量而获得的值的符号来检测所述相位误差的移位方向，
其中所述自动频带选择电路还包括二进制搜索器件，
其中从所述二进制搜索器件输出由两个或者更多信号线配置的频带信号，并且
其中通过从所述数字频率比较器向所述二进制搜索器件供应所述相位误差的移位方向来确定所述频带信号的所述信号线中的任何信号线的值。
2.根据权利要求1所述的全数字锁相环电路，还包括数字低通滤波器，
其中向所述数控振荡器输入经由所述数字低通滤波器的所述数字相位比较器的输出和所述频带信号。
3.根据权利要求1所述的全数字锁相环电路，还包括模拟相位比较器和选择器电路，
其中所述选择器电路选择向所述二进制搜索器件输入所述数字相位比较器的输出和所述模拟相位比较器的输出中的哪一个。
4.一种半导体器件，包括根据权利要求1至3中的任一权利要求所述的全数字锁相环电路。
5.一种便携信息设备，包括根据权利要求4所述的半导体器件。
6.一种全数字锁相环的自动频带选择操作的方法，所述全数字锁相环包括自动频带选择电路、数字相位检测器和数控振荡器，所述方法包括：
(a)向所述自动频带选择电路输入ON信号，
(b)在开始启动所述自动频带选择操作时向所述自动频带选择电路输出在分频所述数控振荡器的输出的频分信号和来自所述数字相位检测器的参考信号之间的相位误差的第一移位数量，
(c)在开始启动所述自动频带选择操作时在所述自动频带选择电路的触发器中存储所述相位误差的所述第一移位数量，
(d)在参考时间流逝之后检测在所述数字相位检测器中的、在分频所述数控振荡器的输出的频分信号和所述参考信号之间的相位误差的第二移位数量，
(e)从所述数字相位检测器向所述自动频带选择电路输出所述第二移位数量，以及
(f)将所述触发器中的所述第一移位数量与所述第二移位数量进行比较，以及基于从所述第二移位数量减去所述第一移位数量以在所述自动频带选择电路的数字频率比较器中检测相位误差的移位方向。
7.根据权利要求6所述的全数字锁相环的自动频带选择操作的方法，其中所述数字频率比较器包括在开始启动所述自动频带选择操作时存储相位误差的所述第一移位数量的所述触发器。
8.根据权利要求7所述的全数字锁相环的自动频带选择操作的方法，其中所述数控振荡器的所述输出的所述频分信号由多模分频器进行分频。
9.根据权利要求8所述的全数字锁相环的自动频带选择操作的方法，其中多次执行步骤(d)至步骤(f)。
10.根据权利要求9所述的全数字锁相环的自动频带选择操作的方法，其中，在步骤(f)中，所述自动频带选择电路的减法器从第二移位数量减去所述触发器中的所述第一移位数量。
11.根据权利要求10所述的全数字锁相环的自动频带选择操作的方法，其中在步骤(f)之后，第二触发器存储相位误差的移位方向，所述相位误差的移位方向是减法的结果。
12.一种全数字锁相环的自动频率选择操作的方法，所述全数字锁相环包括自动频带选择电路、数字相位检测器和数控振荡器，所述方法包括：
(a)向所述自动频带选择电路输入ON信号，
(b)在开始启动所述自动频率选择操作时向所述自动频带选择电路输出在分频所述数控振荡器的输出的频分信号和来自所述数字相位检测器的参考信号之间的相位误差的第一移位数量，
(c)在开始启动所述自动频率选择操作时在触发器中存储所述相位误差的所述第一移位数量，
(d)在参考时间流逝之后检测在所述数字相位检测器中的、在分频所述数控振荡器的输出的频分信号和所述参考信号之间的相位误差的第二移位数量，以及
(e)从所述数字相位检测器向所述自动频带选择电路输出所述第二移位数量,
(f)在步骤(e)之后，从所述第二移位数量减去所述触发器中的所述第一移位数量，以及
(g)在步骤(f)之后，第二触发器存储相位误差的移位方向，所述相位误差的移位方向是减法的结果。
13.根据权利要求12所述的全数字锁相环的自动频率选择操作的方法，其中所述第一移位数量和所述第二移位数量是数字值。
14.根据权利要求12所述的全数字锁相环的自动频率选择操作的方法，其中所述自动频带选择电路包括数字频率比较器。
15.根据权利要求14所述的全数字锁相环的自动频率选择操作的方法，其中所述数字频率比较器包括在开始启动所述自动频率选择操作时存储相位误差的所述第一移位数量的所述触发器。
16.根据权利要求12所述的全数字锁相环的自动频率选择操作的方法，还包括：
(h)在步骤(g)之后，基于所检测的结果改变所述数控振荡器的频率。
17.根据权利要求12所述的全数字锁相环的自动频率选择操作的方法，其中所述数控振荡器的所述输出的所述频分信号由多模分频器分频。
18.根据权利要求12所述的全数字锁相环的自动频率选择操作的方法，其中多次执行步骤(d)至步骤(f)。
19.根据权利要求12所述的全数字锁相环的自动频率选择操作的方法，还包括：
(h)在步骤(g)之后，基于所述减法的结果改变从所述数控振荡器输出的频率。
CN201010593793.4A 2009-12-16 2010-12-15 Adpll电路、半导体器件和便携信息设备 Active CN102104379B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009284765A JP5457813B2 (ja) 2009-12-16 2009-12-16 Ａｄｐｌｌ回路、半導体装置及び携帯情報機器
JP2009-284765 2009-12-16

Publications (2)

Publication Number Publication Date
CN102104379A CN102104379A (zh) 2011-06-22
CN102104379B true CN102104379B (zh) 2016-03-23

Family

ID=44142224

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010593793.4A Active CN102104379B (zh) 2009-12-16 2010-12-15 Adpll电路、半导体器件和便携信息设备

Country Status (3)

Country Link
US (3) US8207767B2 (zh)
JP (1) JP5457813B2 (zh)
CN (1) CN102104379B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5457813B2 (ja) * 2009-12-16 2014-04-02 ルネサスエレクトロニクス株式会社 Ａｄｐｌｌ回路、半導体装置及び携帯情報機器
KR101199780B1 (ko) * 2010-06-11 2012-11-12 (주)에프씨아이 주파수 합성기의 주파수 보정 장치 및 그 방법
US8253458B2 (en) * 2011-01-11 2012-08-28 Freescale Semiconductor, Inc. Digital phase locked loop with reduced switching noise
US8570107B2 (en) * 2011-04-01 2013-10-29 Mediatek Singapore Pte. Ltd. Clock generating apparatus and frequency calibrating method of the clock generating apparatus
US8461885B2 (en) * 2011-06-08 2013-06-11 Analog Devices, Inc. Hybrid digital-analog phase locked loops
US8471614B2 (en) * 2011-06-14 2013-06-25 Globalfoundries Singapore Pte. Ltd. Digital phase locked loop system and method
JP2014017731A (ja) * 2012-07-10 2014-01-30 Japan Radio Co Ltd 電圧制御発振器およびｐｌｌ回路
US8723566B1 (en) * 2012-11-28 2014-05-13 Cadence Ams Design India Private Limited Correcting for offset-errors in a PLL/DLL
US8593189B1 (en) * 2013-01-31 2013-11-26 Taiwan Semiconductor Manufacturing Company Limited Phase locked loop (PLL) with multi-phase time-to-digital converter (TDC)
JP6177155B2 (ja) * 2014-02-10 2017-08-09 ソニーセミコンダクタソリューションズ株式会社 発振回路および周波数シンセサイザ
US9391624B1 (en) * 2014-06-26 2016-07-12 Marvell International Ltd. Method and apparatus for avoiding dead zone effects in digital phase locked loops
JP6439915B2 (ja) * 2014-09-12 2018-12-19 セイコーエプソン株式会社 フラクショナルｎ−ｐｌｌ回路、発振器、電子機器及び移動体
US9559709B1 (en) 2015-08-27 2017-01-31 Globalfoundries Singapore Pte. Ltd. Digitally controlled oscillator (DCO) for a phase locked loop (PLL) system
US9520885B1 (en) * 2015-12-03 2016-12-13 Globalfoundries Singapore Pte. Ltd. Digital phase locked loop (PLL) system with frequency band jump in lock mode
WO2019183943A1 (zh) * 2018-03-30 2019-10-03 华为技术有限公司 一种自动幅度控制装置及方法
US11710085B2 (en) 2019-11-26 2023-07-25 Saudi Arabian Oil Company Artificial intelligence system and method for site safety and tracking
US10959056B1 (en) 2019-11-26 2021-03-23 Saudi Arabian Oil Company Monitoring system for site safety and tracking
US10984644B1 (en) * 2019-11-26 2021-04-20 Saudi Arabian Oil Company Wearable device for site safety and tracking
WO2021112000A1 (ja) * 2019-12-05 2021-06-10 ローム株式会社 Ｐｌｌ回路およびその制御方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1202042A (zh) * 1997-04-25 1998-12-16 松下电器产业株式会社 环路状态受控的多频带锁相环频率合成器

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631211A (en) * 1985-03-25 1986-12-23 Scripps Clinic & Research Foundation Means for sequential solid phase organic synthesis and methods using the same
US4698327A (en) * 1985-04-25 1987-10-06 Eli Lilly And Company Novel glycopeptide derivatives
IT1190389B (it) * 1985-09-19 1988-02-16 Eniricerche Spa Esapeptidi ad attivita' ipotensiva
US5169933A (en) * 1988-08-15 1992-12-08 Neorx Corporation Covalently-linked complexes and methods for enhanced cytotoxicity and imaging
US5670617A (en) * 1989-12-21 1997-09-23 Biogen Inc Nucleic acid conjugates of tat-derived transport polypeptides
US5804604A (en) * 1989-12-21 1998-09-08 Biogen, Inc. Tat-derived transport polypeptides and fusion proteins
US6316003B1 (en) * 1989-12-21 2001-11-13 Whitehead Institute For Biomedical Research Tat-derived transport polypeptides
US5840313A (en) * 1990-09-27 1998-11-24 Syntello Vaccine Development Kb Peptides for use in vaccination and induction of neutralizing antibodies against human immunodeficiency virus
US5994108A (en) * 1991-11-05 1999-11-30 Board Of Regents, The University Of Texas System Mutant TAR virus and transdominant tat mutants as pharmacological agents
US5350835A (en) * 1991-11-05 1994-09-27 Board Of Regents, University Of Texas Cellular nucleic acid binding protein and uses thereof in regulating gene expression and in the treatment of aids
EP0632722A4 (en) * 1992-03-20 1997-07-30 Baylor College Medicine DNA TRANSPORTATION SYSTEM AND INSTRUCTIONS FOR USE.
WO1993019768A1 (en) * 1992-04-03 1993-10-14 The Regents Of The University Of California Self-assembling polynucleotide delivery system
US5545551A (en) * 1992-08-28 1996-08-13 Mt. Sinai School Of Medicine Of The City University Of New York Cloning and expression of pur protein
IE80466B1 (en) * 1995-11-10 1998-07-29 Elan Corp Plc Peptides which enhance transport across tissues and methods of identifying and using the same
US6187817B1 (en) * 1996-10-03 2001-02-13 Southern Illinois University School Of Medicine Therapeutic use of d-methionine to reduce the toxicity of platinum-containing anti-tumor compounds
US5989814A (en) * 1997-04-01 1999-11-23 Reagents Of The University Of California Screening methods in eucaryotic cells
US5880261A (en) * 1997-04-03 1999-03-09 Waeber; Gerard Transcription factor Islet-Brain 1 (IB1)
US6043083A (en) * 1997-04-28 2000-03-28 Davis; Roger J. Inhibitors of the JNK signal transduction pathway and methods of use
EP0975370B9 (en) * 1997-05-21 2004-11-03 The Board Of Trustees Of The Leland Stanford Junior University Composition and method for enhancing transport across biological membranes
US6270956B1 (en) * 1997-12-11 2001-08-07 The Salk Institute For Biological Studies Transcriptional coactivator that interacts with Tat protein and regulates its binding to TAR RNA, methods for modulating Tat transactivation, and uses therefor
JP2002514430A (ja) * 1998-05-13 2002-05-21 インサイト・ファーマスーティカルズ・インコーポレイテッド ヒト・アポトーシス関連タンパク質
WO1999066061A1 (fr) * 1998-06-18 1999-12-23 Dnavec Research, Inc. Phage de transfert d'acide nucleique
US6348185B1 (en) * 1998-06-20 2002-02-19 Washington University School Of Medicine Membrane-permeant peptide complexes for medical imaging, diagnostics, and pharmaceutical therapy
EP1126855B1 (en) * 1998-09-25 2007-05-09 Cephalon, Inc. Use of fused pyrrolocarbazoles for preventing/treating damage to sensory hair cells and cochlear neurons
US7510824B2 (en) * 1999-06-02 2009-03-31 Nono Inc. Method of screening peptides useful in treating traumatic injury to the brain or spinal cord
AU5316900A (en) * 1999-06-03 2000-12-28 Vertex Pharmaceuticals Incorporated Inhibitors of c-jun n-terminal kinases (jnk)
DK1102785T3 (da) * 1999-06-07 2013-05-13 Arrowhead Res Corp Sammensætninger til lægemiddeltilførsel ved anvendelse af pH-følsomme molekyler
US6881825B1 (en) * 1999-09-01 2005-04-19 University Of Pittsburgh Of The Commonwealth System Of Higher Education Identication of peptides that facilitate uptake and cytoplasmic and/or nuclear transport of proteins, DNA and virues
US20030104622A1 (en) * 1999-09-01 2003-06-05 Robbins Paul D. Identification of peptides that facilitate uptake and cytoplasmic and/or nuclear transport of proteins, DNA and viruses
US6610820B1 (en) * 1999-10-12 2003-08-26 University Of Lausanne Cell-permeable peptide inhibitors of the JNK signal transduction pathway
US20040082509A1 (en) * 1999-10-12 2004-04-29 Christophe Bonny Cell-permeable peptide inhibitors of the JNK signal transduction pathway
US20030108539A1 (en) * 2000-02-14 2003-06-12 Christophe Bonny Cell-permeable peptide inhibitors of the JNK signal transduction pathway
US6586403B1 (en) * 2000-07-20 2003-07-01 Salpep Biotechnology, Inc. Treating allergic reactions and inflammatory responses with tri-and dipeptides
US6897231B2 (en) * 2000-07-31 2005-05-24 Signal Pharmaceuticals, Inc. Indazole derivatives as JNK inhibitors and compositions and methods related thereto
CA2420700C (en) * 2000-08-31 2010-05-18 Xilinx, Inc. Digital clock multiplier and divider with synchronization
US6384647B1 (en) 2000-08-31 2002-05-07 Xilinx, Inc. Digital clock multiplier and divider with sychronization during concurrences
JP4387669B2 (ja) * 2000-10-13 2009-12-16 ザイジェン エス．アー． 新規なトランスポーターペプチド配列による生物学的エフェクターの細胞内送達
JP2002208855A (ja) * 2001-01-12 2002-07-26 Matsushita Electric Ind Co Ltd クロック抽出回路
DE60215626T2 (de) * 2001-04-06 2007-08-30 Thomas Jefferson University Antagonist für die multimerisierung von hiv-1 vif-protein
CA2471762C (en) * 2002-01-09 2010-08-17 University Of Lausanne Cell-permeable peptide inhibitors of the jnk signal transduction pathway
JP4787150B2 (ja) * 2003-03-06 2011-10-05 エーザイ・アール・アンド・ディー・マネジメント株式会社 Ｊｎｋ阻害剤
DK2351844T3 (da) * 2003-04-29 2014-09-22 Sarepta Therapeutics Inc Præparater til forøgelse af transport- og antisense-effektivitet af nukleinsyreanalog i celler
JP2005109618A (ja) 2003-09-29 2005-04-21 Renesas Technology Corp 通信用半導体集積回路および携帯端末システム
JP2006033488A (ja) * 2004-07-16 2006-02-02 Renesas Technology Corp 通信用半導体集積回路
US20060223807A1 (en) * 2005-03-29 2006-10-05 University Of Massachusetts Medical School, A Massachusetts Corporation Therapeutic methods for type I diabetes
US20060258706A1 (en) * 2005-04-29 2006-11-16 Manohar Saindane Solid forms of a JNK inhibitor
US20070003531A1 (en) * 2005-06-30 2007-01-04 University Of Connecticut Methods for improving immunotherapy by enhancing survival of antigen-specific cytotoxic T lymphocytes
US10045953B2 (en) * 2006-07-06 2018-08-14 Case Western Reserve University Ceramide composition and method of use
JP4866707B2 (ja) * 2006-11-10 2012-02-01 パナソニック株式会社 Ｐｌｌ回路及び信号送受信システム
JP2009010599A (ja) * 2007-06-27 2009-01-15 Panasonic Corp デジタル制御発振回路、周波数シンセサイザ、それを用いた無線通信機器及びその制御方法
US7859344B2 (en) * 2008-04-29 2010-12-28 Renesas Electronics Corporation PLL circuit with improved phase difference detection
JP5457813B2 (ja) * 2009-12-16 2014-04-02 ルネサスエレクトロニクス株式会社 Ａｄｐｌｌ回路、半導体装置及び携帯情報機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1202042A (zh) * 1997-04-25 1998-12-16 松下电器产业株式会社 环路状态受控的多频带锁相环频率合成器

Also Published As

Publication number Publication date
US8207767B2 (en) 2012-06-26
US20110140747A1 (en) 2011-06-16
JP2011130047A (ja) 2011-06-30
CN102104379A (zh) 2011-06-22
US8299828B2 (en) 2012-10-30
US20120212266A1 (en) 2012-08-23
JP5457813B2 (ja) 2014-04-02
US8638142B2 (en) 2014-01-28
US20130009681A1 (en) 2013-01-10

Similar Documents

Publication Publication Date Title
CN102104379B (zh) Adpll电路、半导体器件和便携信息设备
CN102291125B (zh) 自动校准分数型锁相回路的快速锁相系统
US8638139B2 (en) Phase locked loop (PLL) based frequency sweep generator
KR100847687B1 (ko) 주파수합성기 및 주파수조절방법
US7800451B2 (en) Frequency adjustment for clock generator
CN103095295B (zh) 锁相频率合成器及自适应频率校准电路和校准方法
US7696829B2 (en) Frequency synthesizer and method
CN103746688B (zh) 一种自动频率调谐锁相环及其自动频率调谐方法
US8750448B2 (en) Frequency calibration apparatus of frequency synthesizer and frequency calibration method thereof
US20070247248A1 (en) Controller for oscillator
CN102201801B (zh) 高精度振荡器及其自校准方法
CN1784831A (zh) 低抖动双环路分数n型合成器的方法和装置
CN100466475C (zh) 锁相环频率合成器开关电容的自动调节方法及电路
EP2115871B1 (en) Methods and apparatus for dynamic frequency scaling of phase locked loops for microprocessors
EP1978639A1 (en) Phase comparison circuit and pll synthesizer using the same
US8599997B2 (en) Multiple-modulus divider and associated control method
CN104038215A (zh) 一种∑-△分数频率综合器用自动频率校准电路
CN101588177A (zh) 数字锁定指示器、锁相环频率综合器及无线收发机
CN102163971B (zh) Pll电路
CN101309082B (zh) 基于时钟借用频率控制的相位切换多模分频方法及分频器
JPH10271002A (ja) 発振制御装置
JP4105169B2 (ja) 周波数シンセサイザ、それを用いた無線通信システム及び周波数シンセサイザの制御方法
CN117176146A (zh) 提升跳频速度的方法及应用
CN102983856B (zh) 多模数除频器以及相关的控制方法
JPH06140930A (ja) 位相同期式周波数シンセサイザ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
C14 Grant of patent or utility model
GR01 Patent grant