CN102097412A - 埋入式位线结构、具其之场效晶体管结构及其制法 - Google Patents

埋入式位线结构、具其之场效晶体管结构及其制法 Download PDF

Info

Publication number
CN102097412A
CN102097412A CN201010221146.0A CN201010221146A CN102097412A CN 102097412 A CN102097412 A CN 102097412A CN 201010221146 A CN201010221146 A CN 201010221146A CN 102097412 A CN102097412 A CN 102097412A
Authority
CN
China
Prior art keywords
bit line
active region
substrate
embedded type
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010221146.0A
Other languages
English (en)
Other versions
CN102097412B (zh
Inventor
任兴华
黄承智
黄永孟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN102097412A publication Critical patent/CN102097412A/zh
Application granted granted Critical
Publication of CN102097412B publication Critical patent/CN102097412B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

本发明公开一种埋入式位线结构、具其之场效晶体管结构及其制法，其中，基底包括具有原始上表面的绝缘层及位于绝缘层原始上表面上的半导体层。位线设置于沟槽下部的主动区的一侧。位线包括第一部分及第二部分。第一部分位于绝缘层中并低于绝缘层的原始上表面。第二部分设置于第一部分上以与主动区的半导体层电连接。绝缘衬层设置于位线的第一部分上，并位于位线的第二部分与跟主动区相对的基底的半导体层之间以供隔离。一STI设置于沟槽内以围绕主动区以供隔离。

Description

埋入式位线结构、具其之场效晶体管结构及其制法
技术领域
本发明涉及一种半导体装置，特别是涉及一种埋入式位线结构、具有其之场效晶体管(field effect transistor，FET)结构、及其制法。
背景技术
具有埋入式(embedded或buried)位线的垂直式鳍状栅极场效晶体管(Fin-shaped gate field effect transistor，FinFET)因为有简易的中间制作工艺(middle-of-line(MOL)process)，而成为下一世代4F2(F为特征尺寸)存储单元的主流。然而，前端制作工艺(front-end-of-line(FEOL)process)也因此更复杂，尤其是需要半个特征尺寸的浅沟隔离结构(shallow trench isolation，STI)。使得30nm世代的STI的深宽比(aspect ratio)会大于20，而难以在间隙(gap)中填入氧化物膜，此有碍动态随机存取存储器(DRAM)尺寸的缩小。
已有人提出依循扩大隔离规则(接近1特征尺寸)的具有埋入式位线的垂直式(vertical)围绕式栅极晶体管(surrounding gate transistors，SGT)，此大为降低STI制造的困难。然而，存储单元阵列的临界电压(threshold voltage，Vth)的稳定性因为复杂的制作工艺而变差。复杂的制作工艺为例如冗长的埋入式位线形成步骤、旋涂式介电材料(spin-on-dielectric，SOD)的凹槽形成步骤、金属及n+型多晶硅界定的晶体管栅极长度。而在垂直尺寸的限制下，也无法延长栅极通道长度来减少Vth的变动。
因此，对于新颖的FinFET结构及其制法仍有所需，以避免前述问题。
发明内容
本发明的一目的在于提供一种埋入式位线结构、具有此种埋入式位线结构的FET结构及制造此种埋入式位线结构的方法，其中可相对减少STI的深宽比，并且能有稳定的Vth。
依据本发明的一具体实施例提供一种埋入式位线，其包括一定义有一主动区的基底、一围绕主动区的沟槽、及一位线。基底包括一具有原始上表面的绝缘层及一位于绝缘层原始上表面上的半导体层。位线设置于沟槽下部的主动区的一侧。位线包括一第一部分及一第二部分。第一部分设置于绝缘层中并低于绝缘层原始上表面。第二部分设置于第一部分上以与主动区的半导体层电连接。绝缘衬层设置于位线的第一部分上，并位于位线的第二部分与跟主动区相对的基底的半导体层之间供隔离之用。一STI设置于沟槽内以围绕主动区做为隔离之用。
依据本发明的另一具体实施例提供一种具有埋入式位线的场效晶体管结构，其包括一定义有一主动区的基底、一沟槽、一位线及一字线。此FET结构包括与上述类似的位线结构。位线与FET电连接。字线设置于主动区另一侧的基底中，与位线互相交越，并与FET电连接。
依据本发明的又一具体实施例提供一种制造埋入式位线结构的方法，其包括下列步骤。提供一基底，其包括一具有原始上表面的绝缘层及一位于绝缘层的原始上表面上的半导体层。在基底上形成一主动区。形成一沟槽，使其围绕主动区并向下穿过半导体层至绝缘层中。在沟槽中的主动区的一侧形成一位线的一第一部分，其低于绝缘层的原始上表面。于沟槽的相对于主动区并且高于位线第一部分的一侧壁上形成一绝缘衬层，以将位线与基底的半导体层隔离。在沟槽内的位线的第一部分上形成位线的一第二部分以使位线与主动区的半导体层电连接。在沟槽中填入绝缘材料以形成一STI。
附图说明
图1显示依据本发明的一具体实施例的具有埋入式位线的FET结构立体示意图；
图2为图1所示的具有埋入式位线的FET结构的上视示意图；
图3为图2所示的具有埋入式位线的FET结构沿着AA’线段的截面示意图；
图4为图2所示的具有埋入式位线的FET结构沿着BB’线段的截面示意图；
图5为依据本发明的一具体实施例的制造埋入式位线的方法的流程图；
图6至图8为说明依据本发明的一具体实施例的制造埋入式位线的方法的截面示意图；
图9为依据本发明的一具体实施例的具有埋入式位线的FET结构立体示意图。
主要元件符号说明
10          基底           11      沟槽
12          硅基底         14      绝缘层
15          原始上表面     16      半导体层
16a、16b    源/漏极区      18      第一部分
20          第二部分       22      位线
24          STI            26、30  字线
28          绝缘衬层
101、103、105、107、109、111、113  步骤
具体实施方式
本发明提供一种具有埋入式位线的FET结构。此FET结构包括依据本发明的埋入式位线结构，其结构参阅图1至图4，并详述于后。基底10包括一绝缘层14，例如氧化物层，及一半导体层16，例如硅层。半导体层16位于绝缘层14的原始上表面15上。可视情况在绝缘层14下方进一步包括有硅基底12，以支撑整个结构。基底可为例如绝缘层上覆硅(silicon-on-insulator，SOI)基底。基底10上定义有至少一主动区(active area，AA)。一沟槽11围绕主动区。一位线22设置于沟槽11中，并位于主动区的一侧。位线22包括一第一部分18及一第二部分20。第一部分18埋入在绝缘层14中并低于绝缘层14的原始上表面15。第二部分20设置于第一部分18上以与主动区的半导体层16电连接。如图3所示，一绝缘衬层28设置于位线22的第一部分18上，并位于位线22的第二部分20与跟主动区相对的基底10的半导体层16之间，供隔离之用。在若干附图例如图1及图2中并未显示绝缘衬层28及层间介电层，以便能够清楚显示其他元件。将一STI 24设置于沟槽内以围绕主动区，以将主动区与基底的半导体层的其他部件隔离。因此，STI24可将沟槽11填满。STI 24可往下穿过半导体层16，部分进入绝缘层14中，及部分停在位线22上。使得位线22被埋入，并且，除了与主动区电连接的第二部分20之外，第一部分18与半导体层16是不互相接触的。第一部分18及第二部分20可包括导电材料，例如金属及多晶硅。较佳为第一部分18包括金属，及第二部分20包括多晶硅。第一部分18可为线形，第二部分20可为线形或仅为块状以将第一部分18与主动区电连接。
字线26设置于沿主动区的另一侧的基底10中，与位线22互相交越，并与FET的栅极(未示出)电连接。
如图1所示，FET可包括一对源/漏极区(S/D)16a、16b，其可分别位于主动区的半导体层的上部及下部中，及一栅极结构，其可设置于源极区与漏极区之间，成为垂直式晶体管。
依据本发明的又一具体实施例，提供一种制造埋入式位线结构的方法。图5的流程图及图6至图8的截面图显示此方法的一具体实施例。在步骤101中，提供一基板。如前述，基底可包括硅基底12、绝缘层14、及半导体层16。在步骤103中，在基底中定义主动区。在步骤105中、形成一沟槽以围绕主动区并往下穿越半导体层16及至基底的绝缘层14中。此可通过使用图案化的硬掩模以光刻制作工艺(microlithography process)及蚀刻制作工艺而达成。其后，在步骤107中，在沟槽中的主动区的一侧形成位线的第一部分18。所形成的位线第一部分18的高度低于绝缘层14原始上表面15。换言之，绝缘层14原始上表面15高于第一部分18的上表面。当第一部分18包括金属时，其可通过例如化学气相沉积法以于沟槽的下部沉积金属层而形成。可回蚀刻以控制所得金属层的高度。
其后，在步骤109中，在沟槽11的主动区对面的一侧壁上高于位线第一部分18的地方形成一绝缘衬层28，以将位线第一部分18与半导体层16隔离。可通过使用例如沉积制作工艺在沟槽的全部侧壁上形成绝缘层，再将绝缘层位于主动区侧壁高于位线第一部分18的部分，以例如蚀刻制作工艺去除，其中可将所欲的部分以掩模保护。在步骤111中，在沟槽11内的位线22第一部分18上形成位线的第二部分20，以使位线22与主动区的半导体层16电连接。第二部分20可包括多晶硅，可通过化学气相沉积法形成。在步骤113中，通过例如化学气相沉积法或旋涂介电材料制作工艺，在沟槽中填入绝缘材料，例如氧化物材料，以形成STI 24。
再参阅图1及图8，可进一步在基底中的主动区的另一侧形成一字线26，使其与位线22互相交越并与主动区电连接。在主动区形成FET。在一具体实施例中，在基底中的主动区的另一侧形成字线26，使其与位线22互相交越，并与主动区的半导体层16的中间部连接(以垂直方向来看)，及将掺杂物例如n-型掺杂物植入主动区半导体层16中间部两侧的一下部及一上部，以形成一对源/漏极区16a、16b。
本发明的位线结构也适合搭配现有的鳍状栅极结构。栅极结构可包括鳍状栅极结构，例如双重栅极FinFET结构。可再设置一字线，使两字线分别与鳍状栅极结构的两相对侧电连接。或者，参阅图9，可使栅极结构进一步为围绕式栅极结构，可使字线30形成在基底中而围绕此种围绕式栅极，并与位线22互相交越。
基底的半导体层，例如硅膜，其厚度依所得的所欲装置而定，可由垂直式晶体管几何尺寸(包括向外扩散接面、栅极通道长度、STI形式容量等)决定。因为半导体层是设置于绝缘层上，依据本发明的位线位于绝缘层及STI中而可有良好的绝缘，因此与现有技术相较之下，半导体层厚度可显著减少。
因为埋入式位线的下部形成于绝缘层中，因此降低寄生电容。因为FET建构在绝缘层上，STI相对较浅，因此STI的制造相对上较简单。由于在埋入式位线的结构下的STI填入制作工艺较简单，因此在40nm或以下的特征尺寸的栅极通道可较长，可获得稳定的阵列Vth。再者，由于是埋入式位线结构，因此不会有金属污染的风险。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (18)

1.一种埋入式位线结构，包括：
基底，其包括具有一原始上表面的绝缘层及位于该绝缘层原始上表面上的半导体层，其中该基底包括主动区；
沟槽，其围绕该主动区并向下穿过该半导体层至该绝缘层中；
位线，其设置于该沟槽的下部的该主动区的一侧，其中该位线包括第一部分及第二部分，该第一部分设置于该绝缘层中并低于该绝缘层原始上表面，该第二部分设置于该第一部分上以与该主动区的该半导体层电连接；
绝缘衬层，其设置于该位线的该第一部分上，及位于该位线的该第二部分与跟该主动区对面的该基底的该半导体层之间以供隔离；及
浅沟隔离结构，其设置于该沟槽内以围绕该主动区以供隔离。
2.如权利要求1所述的埋入式位线结构，其中该基底包括一绝缘层上覆硅基底。
3.一种具有埋入式位线的场效晶体管结构，包括：
基底，其包括具有原始上表面的绝缘层及位于该绝缘层的该原始上表面上的半导体层，其中该基底包括主动区，及场效晶体管；
沟槽，其围绕该主动区并向下穿过该半导体层至该绝缘层中；
位线，其设置于该沟槽下部的该主动区的一侧，其中该位线包括第一部分及第二部分，该第一部分设置于该绝缘层中并低于该绝缘层的该原始上表面，该第二部分设置于该第一部分上以与该场效晶体管电连接；
绝缘衬层，其设置于该位线的该第一部分上，及位于该位线的该第二部分与跟该主动区相对的该基底的该半导体层之间以供隔离；
浅沟隔离结构，其设置于该沟槽内以围绕该主动区以供隔离；及
字线，其位于该基底中的该主动区的另一侧，与该位线互相交越，并与该场效晶体管电连接。
4.如权利要求3所述的具有埋入式位线的场效晶体管结构，其中该基底包括一绝缘层上覆硅基底。
5.如权利要求3所述的具有埋入式位线的场效晶体管结构，其中该场效晶体管包括对源/漏极区及栅极结构，该对源/漏极区分别设置于该主动区的该半导体层的上部及下部中，该栅极结构设置于该源极区与该漏极区之间。
6.如权利要求5所述的具有埋入式位线的场效晶体管结构，其中该栅极结构包括鳍状栅极结构。
7.如权利要求6所述的具有埋入式位线的场效晶体管结构，进一步包括另一字线，该两个字线分别与该鳍状栅极结构的两个相对侧电连接。
8.如权利要求5所述的具有埋入式位线的场效晶体管结构，其中该栅极结构包括围绕式栅极结构。
9.如权利要求8所述的具有埋入式位线的场效晶体管结构，其中该字线进一步围绕该围绕式栅极结构。
10.一种制造埋入式位线结构的方法，包括：
提供一基底，其包括一具有原始上表面的绝缘层及一位于该绝缘层的该原始上表面上的半导体层；
在该基底上形成一主动区；
形成一沟槽，使其围绕该主动区并向下穿过该半导体层至该绝缘层中；
在该沟槽的一下部中的该主动区的一侧形成一位线的一第一部分，其中该位线的该第一部分低于该绝缘层的该原始上表面；
在该沟槽的相对该主动区的一侧壁上并高于该位线的该第一部分之处形成一绝缘衬层，以将该位线与该基底的半导体层隔离；
在该沟槽内的该位线的该第一部分上形成该位线的一第二部分，以使该位线与该主动区的该半导体层电连接；及
在该沟槽中填入绝缘材料以形成一浅沟隔离结构。
11.如权利要求10所述的制造埋入式位线结构的方法，其中该基底包括一绝缘层上覆硅基底。
12.如权利要求10所述的制造埋入式位线结构的方法，进一步包括在该基底中的该主动区的另一侧形成一字线，使其与该位线互相交越并与该主动区连接。
13.如权利要求12所述的制造埋入式位线结构的方法，进一步包括于该主动区形成一场效晶体管。
14.如权利要求10所述的制造埋入式位线结构的方法，进一步包括在该基底中的该主动区的另一侧形成一字线，使其与该位线互相交越并与该主动区的半导体层的中间部连接，及将掺杂物植入该主动区的半导体层的该中间部两侧的一下部及一上部，以形成一对源/漏极区。
15.如权利要求10所述的制造埋入式位线结构的方法，进一步包括：
在该主动区形成一场效晶体管，其中该场效晶体管包括一鳍状栅极及一对源/漏极区；及
在该基底中的该主动区的另一侧形成一字线，使其与该位线互相交越并与该鳍状栅极电连接。
16.如权利要求10所述的制造埋入式位线结构的方法，进一步包括：
在该主动区形成一场效晶体管，其中该场效晶体管包括一围绕式栅极及一对源/漏极区；及
在该基底中形成一字线，其中该位线围绕该围绕式栅极及与该位线互相交越。
17.如权利要求10所述的制造埋入式位线结构的方法，其中，形成该绝缘衬层的步骤是通过下列步骤进行：
在该沟槽的全部侧壁上形成一绝缘层，及
其后，将该绝缘层的位于该主动区侧壁高于该位线第一部分的部分去除。
18.如权利要求10所述的制造埋入式位线结构的方法，其中，在该沟槽中填入绝缘材料以形成一浅沟隔离结构的步骤，是通过一旋涂介电材料制作工艺进行。
CN2010102211460A 2009-12-10 2010-06-30 埋入式位线结构、具其之场效晶体管结构及其制法 Active CN102097412B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/635,662 2009-12-10
US12/635,662 US7948027B1 (en) 2009-12-10 2009-12-10 Embedded bit line structure, field effect transistor structure with the same and method of fabricating the same

Publications (2)

Publication Number Publication Date
CN102097412A true CN102097412A (zh) 2011-06-15
CN102097412B CN102097412B (zh) 2012-11-21

Family

ID=44022212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102211460A Active CN102097412B (zh) 2009-12-10 2010-06-30 埋入式位线结构、具其之场效晶体管结构及其制法

Country Status (3)

Country Link
US (1) US7948027B1 (zh)
CN (1) CN102097412B (zh)
TW (1) TWI413214B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021522A (zh) * 2017-11-30 2019-07-16 台湾积体电路制造股份有限公司 用于FinFET器件的掩埋金属和方法
CN113517343A (zh) * 2021-04-16 2021-10-19 芯盟科技有限公司 晶体管的制造方法、晶体管、基本存储单元、以及动态随机存取存储器
CN113517345A (zh) * 2021-04-16 2021-10-19 芯盟科技有限公司 晶体管的制造方法、晶体管、基本存储单元、以及动态随机存取存储器
CN113517344A (zh) * 2021-04-16 2021-10-19 芯盟科技有限公司 晶体管的制造方法、晶体管、基本存储单元、以及动态随机存取存储器
CN113594097A (zh) * 2021-07-29 2021-11-02 长鑫存储技术有限公司 埋入式位线结构及其制作方法、半导体结构
CN113611666A (zh) * 2021-07-02 2021-11-05 芯盟科技有限公司 晶体管阵列及其制造方法、半导体器件及其制造方法
WO2023035528A1 (zh) * 2021-09-07 2023-03-16 长鑫存储技术有限公司 半导体结构及其制备方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201250933A (en) * 2011-06-08 2012-12-16 Inotera Memories Inc Dram cell having buried bit line and manufacturing method thereof
US9401363B2 (en) * 2011-08-23 2016-07-26 Micron Technology, Inc. Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices
US8659079B2 (en) * 2012-05-29 2014-02-25 Nanya Technology Corporation Transistor device and method for manufacturing the same
CN104779300B (zh) * 2015-04-16 2016-05-25 京东方科技集团股份有限公司 一种多晶硅薄膜晶体管及其制作方法和显示装置
US9530700B1 (en) 2016-01-28 2016-12-27 International Business Machines Corporation Method of fabricating vertical field effect transistors with protective fin liner during bottom spacer recess etch
US10636796B2 (en) * 2017-08-02 2020-04-28 Winbond Electronics Corp. Dynamic random access memory and method of fabricating the same
DE102018128925B4 (de) 2017-11-30 2024-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
EP3985672B1 (en) 2020-09-04 2024-01-24 Changxin Memory Technologies, Inc. Semiconductor structure, and fabrication method and control method therefor
US20220102381A1 (en) * 2020-09-30 2022-03-31 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof
CN117222219A (zh) * 2022-05-31 2023-12-12 长鑫存储技术有限公司 半导体结构及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060017088A1 (en) * 2004-07-20 2006-01-26 Abbott Todd R DRAM layout with vertical FETS and method of formation
CN1877813A (zh) * 2005-06-06 2006-12-13 南亚科技股份有限公司 半导体器件的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172390B1 (en) * 1998-03-25 2001-01-09 Siemens Aktiengesellschaft Semiconductor device with vertical transistor and buried word line
TW429622B (en) * 1999-12-16 2001-04-11 United Microelectronics Corp Fabricating method of buried bit line
US6759282B2 (en) * 2001-06-12 2004-07-06 International Business Machines Corporation Method and structure for buried circuits and devices
US7554151B2 (en) * 2005-11-03 2009-06-30 Atmel Corporation Low voltage non-volatile memory cell with electrically transparent control gate
US20080296674A1 (en) * 2007-05-30 2008-12-04 Qimonda Ag Transistor, integrated circuit and method of forming an integrated circuit
TWI413191B (zh) * 2008-01-02 2013-10-21 Nanya Technology Corp 記憶元件、記憶元件陣列及其製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060017088A1 (en) * 2004-07-20 2006-01-26 Abbott Todd R DRAM layout with vertical FETS and method of formation
CN1877813A (zh) * 2005-06-06 2006-12-13 南亚科技股份有限公司 半导体器件的制造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021522A (zh) * 2017-11-30 2019-07-16 台湾积体电路制造股份有限公司 用于FinFET器件的掩埋金属和方法
CN110021522B (zh) * 2017-11-30 2021-06-22 台湾积体电路制造股份有限公司 用于FinFET器件的掩埋金属和方法
CN113517343A (zh) * 2021-04-16 2021-10-19 芯盟科技有限公司 晶体管的制造方法、晶体管、基本存储单元、以及动态随机存取存储器
CN113517345A (zh) * 2021-04-16 2021-10-19 芯盟科技有限公司 晶体管的制造方法、晶体管、基本存储单元、以及动态随机存取存储器
CN113517344A (zh) * 2021-04-16 2021-10-19 芯盟科技有限公司 晶体管的制造方法、晶体管、基本存储单元、以及动态随机存取存储器
CN113611666A (zh) * 2021-07-02 2021-11-05 芯盟科技有限公司 晶体管阵列及其制造方法、半导体器件及其制造方法
CN113594097A (zh) * 2021-07-29 2021-11-02 长鑫存储技术有限公司 埋入式位线结构及其制作方法、半导体结构
CN113594097B (zh) * 2021-07-29 2023-09-26 长鑫存储技术有限公司 埋入式位线结构及其制作方法、半导体结构
WO2023035528A1 (zh) * 2021-09-07 2023-03-16 长鑫存储技术有限公司 半导体结构及其制备方法

Also Published As

Publication number Publication date
TW201120993A (en) 2011-06-16
US20110140196A1 (en) 2011-06-16
US7948027B1 (en) 2011-05-24
TWI413214B (zh) 2013-10-21
CN102097412B (zh) 2012-11-21

Similar Documents

Publication Publication Date Title
CN102097412B (zh) 埋入式位线结构、具其之场效晶体管结构及其制法
US7608506B2 (en) Body-contacted semiconductor structures and methods of fabricating such body-contacted semiconductor structures
CN102208437B (zh) 半导体元件及其制作方法
TWI412086B (zh) 用於絕緣層上覆半導體溝渠裝置之自我對準體接點及其製造方法
KR100861236B1 (ko) 낮은 누설전류를 갖는 기둥형 전계효과트랜지스터
WO2023130883A1 (zh) 半导体结构及其制造方法
CN100536141C (zh) 具有鳍形沟道晶体管的半导体器件及其制造方法
KR100718255B1 (ko) 디램 장치 및 그 제조 방법
US8410547B2 (en) Semiconductor device and method for fabricating the same
KR20080069971A (ko) 인버트된-ｔ 채널 트랜지스터 제조 방법
TWI792136B (zh) 半導體裝置結構
TWI803350B (zh) 半導體結構及其製作方法
TWI514577B (zh) 半導體元件及其製造方法
US20090014802A1 (en) Semiconductor device and method for manufacturing the same
TWI831396B (zh) 製造記憶單元之方法
US6380589B1 (en) Semiconductor-on-insulator (SOI) tunneling junction transistor SRAM cell
US7781283B2 (en) Split-gate DRAM with MuGFET, design structure, and method of manufacture
US7979836B2 (en) Split-gate DRAM with MuGFET, design structure, and method of manufacture
KR20140141299A (ko) 수직 채널 반도체 장치 및 그 제조 방법
CN102881690A (zh) 动态随机存取存储器及其制造方法
CN103390555B (zh) 金属氧化物半导体晶体管的制作方法
KR20100026733A (ko) 반도체 소자의 제조 방법
US20230276612A1 (en) Memory device including pillar-shaped semiconductor element and method for manufacturing the same
JP7339319B2 (ja) メモリセル構造
TWI802451B (zh) 半導體結構及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant