CN102097405B - 电子元件和检查系统 - Google Patents
电子元件和检查系统 Download PDFInfo
- Publication number
- CN102097405B CN102097405B CN2010105379181A CN201010537918A CN102097405B CN 102097405 B CN102097405 B CN 102097405B CN 2010105379181 A CN2010105379181 A CN 2010105379181A CN 201010537918 A CN201010537918 A CN 201010537918A CN 102097405 B CN102097405 B CN 102097405B
- Authority
- CN
- China
- Prior art keywords
- terminals
- inspection
- exterior terminal
- check
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2813—Checking the presence, location, orientation or value, e.g. resistance, of components or conductors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
- G01R31/70—Testing of connections between components and printed circuit boards
- G01R31/71—Testing of solder joints
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及电子元件和检查系统。内置于器件1中的CPU 14响应I/F 17从外部终端3收到检查开始命令的而开始检查处理,其将是冗余接线端11的检查接线端13切换为具有上拉电阻的输入接线端,将预先确定的电压施加于所述检查接线端13,检测所述检查接线端13的输入电压,并且将检测到的输入电压作为检查结果传送给所述外部终端3。
Description
技术领域
本发明涉及具有通过焊接连接在衬底的安装表面上的多个接线端(terminal)的电子元件,以及用于同样的电子元件(electroniccomponent)的检查系统(inspection system)。
背景技术
拍摄衬底接线端的焊接接点(soldering junction)的图像的检查设备以及使用摄像机基于所拍摄的图像来判断它们是否正确地被焊接的设备是众所周知的(例如参见日本的未审查专利申请公开No.Hei8-285530)。
发明内容
但是,当难以从外部确认焊接接点的开裂(cracking)或断裂(rupture)而不管不稳定的电接触时,这种检查设备可能无法检测差的连接。此外,由于需要特殊的检查设备,当故障发生在衬底(substrate)被集成到产品中并且被装运之后,而且必需检查和修理衬底上的器件(device)的安装状态时,该产品(器件和衬底)必须被送到执行检查过程的工厂等处并且接着被检查,这是相当麻烦的。
因此,本发明的目的在于提供可以即时地并且方便地被检查其是否正确地被安装在衬底上而不需要特殊的检查设备的电子元件,以及用于同样的电子元件的检查系统。
本发明所述的电子元件包括通过焊接连接于所述衬底的安装表面的多个接线端。所述电子元件还包括传送和接收单元以及检测控制器。传送和接收单元向外部终端(external terminal)传送信息和从外部终端接收信息。所述检测控制器响应所述传送和接收单元从所述外部终端收到检查开始信息而在所述多个接线端连接于所述安装表面的状态下开始检查处理,并且接着使所述传送和接收单元将检查结果传送给所述外部终端。
所述多个接线端包括将连接于另一器件的功能接线端和不连接于所述另一器件的冗余接线端。所述冗余接线端包括检查接线端,每个所述检查接线端都可切换为具有上拉电阻或下拉电阻的输入接线端。
在所述检查处理中,所述检测控制器将相应的检查接线端切换为具有上拉电阻或下拉电阻的输入接线端使得预先确定的电压可以被施加于相应的检查接线端,检测所述检查接线端的输入电压,并且将检测到的输入电压作为检查结果传送给所述外部终端。
按照本发明,电子元件的衬底上的安装状态可以即时地并且方便地被检查而不需要特殊的检查设备。
通过阅读在此结合附图所描述的、本发明的优选实施例,本领域的技术人员将充分理解本发明的上述及其他的目标和特征,包括所附权利要求中所列举的特征,以及本发明的明显的或隐含的效果和优点,包括通过本发明的实现而显而易见的那些效果和优点。
附图说明
图1是示出本发明的实施例的功能框图;
图2是示出正常模式的示意图;
图3是示出检查模式的示意图;
图4是示出判断距离(judgment distance)的示意图;
图5是示出期望值图案(expected value pattern)的示意图;
图6是示出检测到的数据图案(detected data pattern)的示意图;
图7是说明检查接线端的选择标准的示意图;
图8是说明检查接线端的选择标准的示意图;
图9是示出检查过程的流程图;以及
图10是说明另一实施例中检查接线端的选择标准的示意图。
具体实施例
参照附图在下文中描述本发明的优选实施例。应注意的是在附图中用相似的参考记号来标明相似的部件或单元,而对这样的部件或单元不做赘述。
以下基于附图描述本发明的第一实施例。
如图1和2所示,按照这个实施例的检查系统被用于确定表面安装器件(电子元件)1和衬底(印刷线路板)2之间通过焊接的电连接是否正确,并且该系统包括通用的外部终端(例如PC:个人电脑)3。
外部终端3的存储单元4存储有检查程序。该检查程序包括后面所描述的期望值图案,并且外部终端3的控制单元5依照该检查程序进行检查处理。
从对应于器件1的接线端7的连接电极8延伸的电路图案(circuitpattern)(从图中略去)被形成在衬底2的安装表面6上。该电路图案包括连接到器件1的电源的电路图案(电源图案)和被设定为GND电平的电路图案(GND图案)。后面所描述的冗余接线端11中的一个被分配为电源接线端。
器件1是被构建为单芯片微型电脑的半导体芯片,举例来说诸如大规模集成电路(LSI)或超大规模集成电路(ULSI)。
多个接线端7被形成在器件1的面向衬底2的安装表面6的背面上。相应的接线端7通过分别被焊接于衬底2的连接电极8而被安装在衬底2上,并且经由连接电极8电连接于所述电路图案。给接线端7中的每一个提供焊球,并且在器件1上的安装过程中,通过在相应的焊球接触相应的连接电极8的状态下加热整个安装表面6而将焊球熔化成焊点(solder joint)9,并且因此接线端7通过焊点9连接于相应的连接电极8。
所述多个接线端7包括多个功能接线端10和多个冗余接线端11。功能接线端10是将经由连接电极8和电路图案连接于另一外部器件12的接线端。冗余接线端11是不连接于外部器件12的空闲的接线端。冗余接线端11中的一个被分配为电源接线端。将连接于电源接线端的连接电极8连接于所述电源图案。此外,冗余接线端11中的不同于电源接线端的至少一个接线端被用作检查接线端13。检查接线端13可切换为具有上拉电阻的输入接线端。注意所有冗余接线端11可以是每个都可切换为具有上拉电阻的输入接线端的接线端。此外,连接于除电源接线端之外的冗余接线端11和后面所描述的通信接线端21的连接电极8连接于所述GND图案。
器件1包括中央处理单元(CPU)14、只读存储器(ROM)15、随机存取存储器(RAM)16、用于外部通信的接口(I/F)17和数据总线18。CPU 14被用作检测控制器(检测控制单元),而I/F 17被用作传送和接收单元(即传送器/接收器)。在衬底2上提供可移除的端口20,该端口连接于通信线19。端口20经由通信线19连接于外部终端3,而器件1的I/F 17经由所述电路图案、端口20和通信线19向外部终端3传送数据并且从外部终端3接收数据。冗余接线端11中的不同于所述电源接线端以及检查接线端13的一个接线端被分配为前述通信接线端21,其被用于与外部终端3的传输。
ROM 15存储有固件,并且CPU 14依照该固件进行预先确定的处理。所述固件包括电压检测程序。一旦器件1从外部终端3收到检查开始命令(检查开始信息),它就从正常模式改为处于检查模式。
当它被改为检查模式时,CPU 14依照所述电压检测程序进行检查处理。正常模式下的检查接线端13被CPU 14设置在通用输出端口22侧,并且其输出被保持在地电平(GND电平)。此外,一旦从正常模式改为检查模式,CPU 14迅速地将检查接线端13切换为连接到具有上拉电阻的通用输入端口23。按照这种切换,预先确定的电压(在这个实施例中是电源电压)被施加于检查接线端13,该输入电压被检测,并且检测到的值接着作为电平数据(level data)被存储在RAM 16中。一旦为所有检查接线端13完成输入电压的检测和电平数据的存储,CPU 14就将存储在RAM 16中的电平数据传送给外部终端3。注意为了向检查模式下的检查接线端施加不同于电源电压的预先确定的电压,可以提供用于转换电源电压的电路。
已从器件1收到电平数据的外部终端3将收到的电平数据的检测到的数据图案与预先确定的期望值图案比较,判断是否有安装异常,并且在监视屏(从图中略去)上显示判断结果。
接下来描述检查模式下的检查接线端13的输入电压和连接状态之间的关系。
如图2所示,在正常模式下(初始状态),检查接线端13的输出处于GND电平,而衬底2的连接电极8也处于GND电平,检查接线端13将连接于该连接电极。
如图3所示,从正常模式改为检查模式时,检查接线端13每个都被切换为具有上拉电阻的输入接线端,并且当电源电压被施加时,只要检查接线端13经由焊点9正确地连接于相应的连接电极8,检查接线端13的输入电压(图3中的端口1处的输入电压)就被保持在GND电平。
同时,如果在焊点9中有诸如开裂等异常,并且检查接线端13和连接接线端之间的电连接被切断,则检查接线端13的输入电压(图3中的端口2处的输入电压)被所述上拉电阻拉高到电源电平。
换言之,当输入电压在检查接线端13被切换为具有上拉电阻的输入接线端并且电源电压被施加于其的时候处于GND电平时,可以将其判断为正确连接(proper connection),而当输入电压处于电源电平时,可以将其判断为错误连接(faulty connection)。
接下来描述检查接线端13的错误连接和功能接线端10的连接状态之间的关系。
错误连接发生在接线端7和连接电极8之间的首要原因是在器件1上的安装过程中加热安装表面6时的温度分布不均匀。如果在加热时产生了比适当的温度更高或更低的温度区域,则会导致焊球的过度或不足的加热,焊点9没有正确地被形成,并且错误连接可能发生。
此外,另一原因是衬底2和器件1的变形。如果衬底2和器件1变形,则接线端7和连接电极8之间的相对位置关系的波动在器件1上的安装过程中发生,并且它们之间的错误连接在没有得到正确接触的情况下可能发生。
不管怎样,接线端7的位置造成了由于这样的原因引起的错误连接,并且当接线端7中的某一个具有错误连接时,接线端7中的被布置在距那某一个接线端7预先确定的距离内的另一个接线端也具有错误连接的可能性很高。在这样的实际情况中关注本发明,其中距被检测为具有错误连接的检查接线端13(冗余接线端11)预先确定的判断距离内的功能接线端10被推测(presume)为具有错误连接,并且功能接线端10的连接状态被判断,不管其适当与否。
基于测试结果等来预先设定判断距离。在图4的示例中,假定了接线端的方格(quadrille)(格状)阵列图案,其中在纵向或横向上(在图4中以横向为例)与参考接线端7(检查接线端11)相邻的接线端7(在图4中被给予符号1的功能接线端10)的连接状态经受判断的判断距离被定义为‘1’。同时,在纵向上与参考接线端7(检查接线端11)相邻的接线端7和在横向上与该接线端7相邻的接线端7的连接状态,以及在横向上与参考接线端7相邻的接线端7(在图4中被给予符号1的接线端10)和在纵向上与该接线端7相邻的接线端7的连接状态经受判断的判断距离被定义为‘2’。判断距离被设定得越大,则检查标准变得越苛刻,而当判断距离被设定为无穷时,只要不是所有检查接线端13都被检测为处于正确的连接状态,器件1就被判断为具有错误连接。
接下来描述期望值图案和检测到的数据图案。
图5和6示意了按方格阵列布置64个接线端7的情况。这64个接线端7中的15个是功能接线端10(在图5和6中用双圆圈标示),而其余的是冗余接线端11。将冗余接线端11中的10个设置为检查接线端13(在图5中用对角线标示)。此外,这个示例具有被设定为‘1’的判断距离,并且用冗余接线端11来设置检查接线端13,使得功能接线端10中的每一个在纵向或横向上有至少一个检查接线端13与其相邻。在期望值图案中(图5),检查接线端13的所有电平数据被设定为GND电平。
与图5所示的期望值图案相反,当检测到的数据图案如图6所示时,功能接线端10的连接状态用以下方法来判断。
图6所示的检测到的数据图案包括10个检查接线端13中3个的电平数据,这些接线端都处于电源电平,其中这些接线端通过与期望值图案的比较而被检测为具有错误连接。在图6中,用x标记表示这些被检测为具有错误连接的检查接线端13。在判断功能接线端10的连接状态时,以相应的被检测为具有错误连接的检查接线端13作为参考,距相应的检查接线端13的判断距离为‘1’的所有功能接线端10(在这个示例中是功能接线端10中的4个)的连接状态被判断为不正确(错误连接)。在图6中,用x标记表示这些被判断为具有错误连接的功能接线端10。
此外,检查接线端13的数量可以按照判断距离的宽度而被增加或减少(当判断距离窄时设置更多的接线端而当判断距离更宽时设置更少的接线端),并且在图6的示例中,可以通过将判断距离设长来减少检查接线端13的数量(例如将判断距离设定为‘2’)。
此外,衬底2的变形(弯曲)对接线端7的连接状态的影响使衬底2的外围边缘侧大于其中心部分,并且因此在多个冗余接线端11存在于功能接线端10中的一个的判断距离内的情况下,优选的是将所述多个冗余接线端11中的被布置在接线端7的阵列图案的最外侧的那些接线端选择为检查接线端13。例如,假定图7所示的接线端7的阵列图案的情况,其中判断距离为‘1’。在距功能接线端10A的判断距离为‘1’的四个冗余接线端11A到11D的情况下,这四个冗余接线端11A到11D中的被布置在功能接线端10A的外围(periphery)的冗余接线端11A应当被用作检查接线端13。此外,在功能接线端10B如图8所示被布置在阵列图案的最外围(outermostperiphery)上,并且在该最外围上存在与功能接线端10B相邻的冗余接线端11E和11F的情况下,在该最外围上的冗余接线端11E或11F(如果有许多个的话就是它们中的一个)应当被用作检查接线端13。可替换地,在冗余接线端11E和11F存在于功能接线端10B的两侧,并且它们中的冗余接线端11F更靠近衬底2的角2a的情况下,优选的是将靠近角2a的冗余接线端11F用作检查接线端13。
接下来参照图9的流程图描述按照这个实施例的检查过程。
检查操作者用通信线19连接外部终端3和安装在器件1上的衬底2的端口20,并且接通器件1(步骤S1)。接下来,用诸如外部终端3的键盘等输入单元(从图中略去)输入用于命令开始所述检查过程的预先确定的输入。如果检查操作者输入了开始命令,则外部终端3依照所述检查程序开始处理,并且在监视屏上显示要求用于开始执行检查处理的命令的图像。
检查操作者按照监视屏上所显示的要求向输入单元输入命令以开始执行。外部终端3依照这个输入将检查开始命令传送给器件1(步骤S2)。收到该检查开始命令的器件1从正常模式改为处于检查模式,并且CPU 14开始检查处理。在这个检查处理中,CPU 14将检查接线端13切换到具有上拉电阻的通用输入端口23侧(步骤S3),将电源电压施加于检查接线端13,检测该输入电压,并且将检测到的值作为电平数据存储在RAM 16中(步骤S4)。一旦为所有检查接线端13完成输入电压的检测和电平数据的存储,CPU 14就将存储在RAM16中的电平数据传送给外部终端3(步骤S5)。器件1侧的检查处理通过电平数据的传输来完成,并且器件1从检查模式改为处于正常模式。
外部终端3从器件1接收所述电平数据,将收到的电平数据的检测到的数据图案与预先设定的期望值图案比较,并且检测检查接线端13的错误连接。其接着通过将被检测为具有错误连接的检查接线端13用作参考而判断位于预先确定的判断距离的功能接线端10具有错误连接(步骤S7)。
如果没有具有错误连接的功能接线端10(没有安装异常的情况),则外部设备3在监视屏上显示通知器件1和衬底2之间的连接状态正确的图像(通过测试)(步骤S8)。已在监视屏上确认的检查操作者停止向器件1供电,从端口20移除通信线19(步骤S9),并且将安装在器件1上的衬底2送到下一过程。
同时,如果有具有错误连接的功能接线端10(安装异常的情况),外部设备3在监视屏上显示通知器件1和衬底2之间的连接状态不正确的图像(未通过测试)(步骤S10)。这个图像包括指明被判断为具有错误连接的功能接线端10的信息。已在监视屏上确认的检查操作者停止向器件1供电,从端口20移除通信线19(步骤S11),并且分析所述错误连接。
如上所述,根据这个实施例,检查接线端13的连接状态被检测以从检测结果来判断功能接线端10的连接状态。因此,即使焊点9具有不稳定的电接触而很难从外部发现开裂或断裂,对差的连接的检测也是可能的。
此外,在器件1中,CPU 14从外部终端3接收检查开始命令并且检查其自身与衬底2的连接状态,并且外部终端3依照预存的检查程序在检查过程中进行处理。因此,不需要特殊的检查设备,并且对器件1上的安装异常的判断是可能的,即通过仅在通用的外部终端3中设定检查程序并且经由连接线连接外部终端3和器件1。因此,即使当故障发生在衬底2被集成到产品中并且被装运之后,而且必需检查和修理衬底2上的器件1的安装状态时,负责修理的人可以在任何地方容易地检查安装状态而不需要将该产品(器件1和衬底2)送到执行检查过程的工厂等处。
此外,对于器件1,由于内部的CPU 14检查其自身与衬底2的连接状态,即时检查是可能的。
另外,设定小数量的检查接线端13允许检查时间的减少。
此外,由于外围的冗余接线端11被用作检查接线端13而不需要直接检查安装在衬底2上的器件1的功能接线端10,稳定的检查结果可以被获得而不受经由功能接线端10被连接的外部器件12的特性的任何负面影响(例如输入阻抗的波动等等)。
接下来描述本发明的第二实施例。除用于从多个冗余接线端11中选择检查接线端13的标准之外,该第二实施例基本上与第一实施例相同。因此,在与第一实施例共有的结构中使用相同的符号,并且省略对其的描述。
换言之,当在第一实施例中距功能接线端10判断距离内的冗余接线端11是将被选择为检查接线端13的对象时,在这个实施例中,所述多个冗余接线端11中的处于接线端7的阵列图案的最外围的冗余接线端11P、11Q、11R、11S、11T、11U、11V…是将被选择为检查接线端13的对象(图10示出了将冗余接线端11P选择为检查接线端13的示例),如图10所示。
虽然将被布置在所述图案阵列的最外围上的冗余接线端11P…中的任何一个用作检查接线端13是任意的,但优选的是在所述图案阵列的最外围上的每一侧(例如方格图案中的4条边)设定至少一个检查接线端13,并且将最靠近衬底2的角2a被布置的冗余接线端11S(例如被布置在所述图案阵列的角上的冗余接线端)选择为检查接线端13。这样,从被布置在接线端7的图案阵列的最外围上的冗余接线端11中选择检查接线端13,因为鉴于衬底2的变形(弯曲)负面地影响接线端7的连接状态,衬底2的外围边缘侧(所述图案阵列的最外围)与其中心部分(所述图案阵列的内部)相比受到更多的影响。注意在这种情况下,对于外部终端3,整个衬底2的连接状态被判断,但功能接线端10的每个独立的连接状态没有被判断。此外,被布置在最外围上的多个冗余接线端11P…中的最靠近功能接线端10的冗余接线端11(在图10的情况中是冗余接线端11U)可以被优先考虑并且被选择为检查接线端13。
注意对在上文中所给出的相应的实施例的描述仅是本发明的示例。因此,本发明不受限于在上文中所给出的相应的实施例,并且不需要说的是可以做出其他各种改变而不背离本发明的技术精神或范围。
例如,可被切换为具有下拉电阻的输入接线端的接线端可以被用作检查接线端。在这种情况下,由于检查接线端的输出侧被连接为处于电源电平,当检查模式下的输入电压处于电源电平时其可以被判断为处于正确连接,而当所述输入电压处于GND电平时其可以被判断为错误连接。
此外,不具有切换为具有上拉电阻的输入接线端的功能或切换为具有下拉电阻的输入接线端的功能的冗余接线端可以被用作检查接线端。在这种情况下,应当提供这样的电路,该电路在有和没有预先确定的电压施加于正常模式和检查模式下的检查接线端之间切换,而且当在正常模式下时,将检查接线端的输入电压设定为预先确定的电平或GND电平,并且当在检查模式下时,将检查接线端的输入电压设定为预先确定的电平或GND电平,预期(expecting)接线端连接是正确的,而将检查接线端的输入电压设定为与先前所设定的电平相反的电平,预期错误连接。
可替换地,可以通过将距功能接线端10判断距离内的冗余接线端11用作检查接线端13并且将被布置在接线端7的阵列图案中的最外边缘上的冗余接线端11用作检查接线端13而将第一实施例与第二实施例合并。
另外可替换地,可以通过在器件1的ROM 15中预存用于检查接线端的不同图案(数量和/或布置)的多个电压检测程序而按照来自外部终端3的命令使检查接线端的图案可变。
虽然已用特定的术语描述了本发明的优选实施例,但这样的描述是为了示意的目的,并且应当理解的是可以做出改变和变化而不背离随后的权利要求的精神和范围。
在此通过引用并入2009年10月27日在日本提交的申请No.TOKUGAN 2009-246200的内容,并且基于该申请的内容为本申请要求优先权。
Claims (7)
1.一种包括通过焊接连接于衬底的安装表面的多个接线端的电子元件;所述电子元件包括:
传送和接收单元,其用于向外部终端传送信息和从外部终端接收信息;以及
检测控制器,其用于响应所述传送和接收单元从所述外部终端收到检查开始信息而在所述多个接线端连接于所述安装表面的状态下开始检查处理,并且使得所述传送和接收单元将检查结果传送给所述外部终端;其中
所述多个接线端包括将连接于另一器件的功能接线端和不连接于所述另一器件的冗余接线端,并且
所述冗余接线端包括检查接线端,所述检查接线端可切换为具有上拉电阻或下拉电阻的输入接线端;并且
在所述检查处理中,所述检测控制器将所述检查接线端切换为具有上拉电阻或下拉电阻的输入接线端使得预先确定的电压被施加于所述检查接线端,检测所述检查接线端的输入电压,并且将检测到的输入电压作为检查结果传送给所述外部终端。
2.如权利要求1所述的电子元件,其中
所述检测控制器使得所述功能接线端将预先确定的范围内的检查接线端的输入电压作为所述功能接线端的检查结果传送给所述外部终端。
3.如权利要求2所述的电子元件,其中
所述预先确定的范围越窄则将所述检查接线端的数量设定为越大的数,所述预先确定的范围越宽则将所述检查接线端的数量设定为越小的数。
4.如权利要求1所述的电子元件,其中
被布置在所述多个接线端的阵列图案的最外围上的冗余接线端包括所述检查接线端。
5.一种检查系统,所述系统包括:
包括多个接线端的电子元件;
包括安装表面的衬底,所述多个接线端被焊接在所述安装表面上;以及
外部终端,其判断所述多个接线端和所述安装表面之间的连接状态是否正确,其中
所述电子元件还包括传送和接收单元以及检测控制器,
所述传送和接收单元向所述外部终端传送信息和从所述外部终端接收信息,
所述多个接线端包括将连接于另一器件的功能接线端和不连接于所述另一器件的冗余接线端,
所述冗余接线端包括检查接线端,所述检查接线端可切换为具有上拉电阻或下拉电阻的输入接线端,
所述检测控制器由于所述传送和接收单元收到检查开始信息而开始检查处理,其将所述检查接线端切换为具有上拉电阻或下拉电阻的输入接线端使得预先确定的电压被施加于所述检查接线端,检测所述检查接线端的输入电压,并且将检测到的输入电压作为检查结果传送给所述外部终端,并且
所述外部终端基于从所述电子元件收到的检查结果来判断所述多个接线端和所述衬底之间的连接状态是否正确。
6.如权利要求5所述的检查系统,其中
所述检测控制器使得所述功能接线端将预先确定的范围内的检查接线端的输入电压作为所述功能接线端的检查结果从所述功能接线端传送给所述外部终端。
7.如权利要求5所述的检查系统,其中
所述外部终端将对应于从所述电子元件收到的检查结果的检测到的数据图案与预存的期望值图案比较,并且当两图案匹配时,判断所述多个接线端和所述衬底之间的连接状态是正确的。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009246200 | 2009-10-27 | ||
JP2009-246200 | 2009-10-27 | ||
JP2010-218679 | 2010-09-29 | ||
JP2010218679A JP5662092B2 (ja) | 2009-10-27 | 2010-09-29 | 電子部品及び検査システム |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102097405A CN102097405A (zh) | 2011-06-15 |
CN102097405B true CN102097405B (zh) | 2013-11-06 |
Family
ID=43897872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010105379181A Active CN102097405B (zh) | 2009-10-27 | 2010-10-27 | 电子元件和检查系统 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8502551B2 (zh) |
JP (1) | JP5662092B2 (zh) |
CN (1) | CN102097405B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140149729A1 (en) | 2011-07-18 | 2014-05-29 | Ted A. Hadley | Reset vectors for boot instructions |
JP5894515B2 (ja) * | 2012-09-28 | 2016-03-30 | 株式会社東芝 | 半導体装置、寿命推定装置、寿命推定方法 |
CN104217042B (zh) * | 2013-05-30 | 2017-08-25 | 昆达电脑科技(昆山)有限公司 | 自动化检查多重上拉电阻的系统与方法 |
CN105426557B (zh) * | 2014-09-19 | 2018-11-06 | 昆达电脑科技(昆山)有限公司 | 自动化检查上拉电阻的系统及方法 |
JP6413711B2 (ja) * | 2014-12-02 | 2018-10-31 | 富士通株式会社 | 試験回路および試験回路の制御方法 |
EP3086132B1 (de) * | 2015-04-01 | 2018-05-02 | Siemens Aktiengesellschaft | Elektronisches bauelement mit mehreren kontaktstrukturen und verfahren zur überwachung von kontaktstrukturen eines elektronischen bauelements |
JP2016223802A (ja) * | 2015-05-27 | 2016-12-28 | ファナック株式会社 | 製造不良や損傷・劣化を検出する機能を備えた電子部品およびプリント基板 |
TWI598599B (zh) * | 2016-02-19 | 2017-09-11 | 啟碁科技股份有限公司 | 雙電路板組合、電路板與模組化電路板 |
CN115855211B (zh) * | 2023-03-04 | 2023-05-26 | 大禹节水(天津)有限公司 | 一种基表的承压检测方法、装置、控制柜及系统 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1847869A (zh) * | 2005-04-13 | 2006-10-18 | 索尼株式会社 | 半导体集成电路和测试其间的连接状态的方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07159493A (ja) * | 1993-12-09 | 1995-06-23 | Kawasaki Steel Corp | 半導体デバイスの検査方法 |
DE4400079C2 (de) * | 1994-01-04 | 1997-01-30 | Bosch Gmbh Robert | Verfahren zur Prüfung von elektronischen Steuergeräten |
JPH07244107A (ja) * | 1994-03-03 | 1995-09-19 | Hioki Ee Corp | Icのx−y方式インサーキットテスタによる逆配置検出方法 |
JP3326665B2 (ja) | 1995-04-12 | 2002-09-24 | ソニー株式会社 | 半田ボール搭載の検査方法、半田ボール搭載の検査装置、及び半田ボール搭載装置 |
JP2000098004A (ja) * | 1998-09-24 | 2000-04-07 | Casio Comput Co Ltd | 半導体集積回路装置 |
JP3645748B2 (ja) * | 1999-06-25 | 2005-05-11 | 日本電気エンジニアリング株式会社 | 半田不良検査装置 |
JP2001141786A (ja) * | 1999-11-11 | 2001-05-25 | Pacific Design Kk | エミュレーション装置および半導体集積回路装置の評価方法 |
JP3868920B2 (ja) * | 2003-04-15 | 2007-01-17 | 株式会社日立インフォメーションテクノロジー | Fpga搭載ボードのテスト方法とテスト装置 |
US7501832B2 (en) * | 2005-02-28 | 2009-03-10 | Ridgetop Group, Inc. | Method and circuit for the detection of solder-joint failures in a digital electronic package |
JP2007010477A (ja) * | 2005-06-30 | 2007-01-18 | Fujitsu Ltd | 集積回路及び回路ボード |
JP2008224360A (ja) * | 2007-03-12 | 2008-09-25 | Seiko Epson Corp | 半導体装置 |
JP2009210484A (ja) * | 2008-03-05 | 2009-09-17 | Kenwood Corp | 集積回路等の端子接続状態監視回路 |
-
2010
- 2010-09-29 JP JP2010218679A patent/JP5662092B2/ja active Active
- 2010-10-22 US US12/909,976 patent/US8502551B2/en active Active
- 2010-10-27 CN CN2010105379181A patent/CN102097405B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1847869A (zh) * | 2005-04-13 | 2006-10-18 | 索尼株式会社 | 半导体集成电路和测试其间的连接状态的方法 |
Non-Patent Citations (1)
Title |
---|
JP特开平7-244107A 1995.09.19 |
Also Published As
Publication number | Publication date |
---|---|
JP5662092B2 (ja) | 2015-01-28 |
CN102097405A (zh) | 2011-06-15 |
US20110095776A1 (en) | 2011-04-28 |
US8502551B2 (en) | 2013-08-06 |
JP2011117939A (ja) | 2011-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102097405B (zh) | 电子元件和检查系统 | |
CN105717406B (zh) | 自动数据总线线路完整性验证设备 | |
US9013204B2 (en) | Test system and test method for PCBA | |
CN109738750B (zh) | 芯片、芯片组件及其测试方法、显示组件 | |
CN111198320A (zh) | 一种芯片的测试装置和方法 | |
TWI418978B (zh) | 測試裝置 | |
JP2015001488A (ja) | 導通確認方法及び導通確認装置 | |
CN112927446A (zh) | 电子设备 | |
CN217766640U (zh) | 一种老化测试系统 | |
JP2014059800A (ja) | 設備制御システム、コネクタ接続不良検出方法、およびi/oモジュール | |
CN105717438A (zh) | 电流信号的测试装置及其测试方法 | |
US20040205378A1 (en) | Method of identifying connection error and electronic apparatus using same | |
CN113985321B (zh) | 一种带智能自学习能力的线缆连通性能测试装置和方法 | |
JP2974060B2 (ja) | ケーブル接続ミス検出システム及びその使用方法並びにこのシステムに使用する接続ケーブル | |
CN109658898B (zh) | 防止读取数据出错的电路、方法及显示装置 | |
CN209764982U (zh) | 一种接插件接插检测装置及硬件在环测试设备 | |
JP5444930B2 (ja) | バックプレーン試験システム、バックプレーン試験ボード | |
CN111142052A (zh) | 一种实验连线连通性自动检测装置和检测方法 | |
CN104360185A (zh) | 一种lcm电测功能扩展装置 | |
CN110988738A (zh) | 多接口开短路测试电路及装置 | |
CN111366836B (zh) | 适用于pcb板维修测试设备测试加电的安全保护电路装置 | |
CN216771824U (zh) | 一种用于快速排查电流检测回路问题的转换装置 | |
CN214473865U (zh) | 一种测试连接装置及测试系统 | |
CN218727437U (zh) | WiFi模组的老化测试系统 | |
CN212483806U (zh) | 一种自动辅助校线设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |