CN105426557B - 自动化检查上拉电阻的系统及方法 - Google Patents
自动化检查上拉电阻的系统及方法 Download PDFInfo
- Publication number
- CN105426557B CN105426557B CN201410482496.0A CN201410482496A CN105426557B CN 105426557 B CN105426557 B CN 105426557B CN 201410482496 A CN201410482496 A CN 201410482496A CN 105426557 B CN105426557 B CN 105426557B
- Authority
- CN
- China
- Prior art keywords
- pull
- resistor
- data library
- circuit
- line segment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Manipulator (AREA)
Abstract
本发明提供一种自动化检查上拉电阻的系统与方法,自动化检查上拉电阻的系统包括线路数据库、供应电源数据库、元件状态数据库、解析模块、比对模块、输出模块。自动化检查上拉电阻的方法主要包括以下步骤:将电路中所有导电线段的信息存储于线路数据库中;将电路中所有供应电源的信息存储于供应电源数据库中;将电路中所有电子元件的信息存储于元件状态数据库中;解析模块将上述电路中的所有I2C信息存储起来,并提取上述线路、供应电源和元件状态数据库的数据,用以计算上拉电阻的上下限值后,接着从上述线路数据库中获取一待检查导电线段中上拉电阻阻值;比对模块比对上述上拉电阻阻值是否在所述上下限值内;输出模块将比对结果输出至档案。
Description
技术领域
本发明涉及一种自动化检查上拉电阻的系统及方法,特别是一种避免人为计算错误而选用到错误的电阻值的自动化检查上拉电阻的系统及方法。
背景技术
I2C接口是目前电路板设计里常见的一种标准接口。截至目前为止,已有超过1000种以上不同的IC都有使用到I2C接口。此接口需要两条信号线,一条是串行数据线(SDA),另一条为串行时钟线(SCL)。在电路设计上,必须将这两条信号线分别接上拉电阻,用以将此信号线的电压拉高至高电位,并利用I2C接口组件内的下拉电路将此高电位下拉至低电位。
I2C接口规格书上有定义SDA与SCL信号线的上升时间与下降时间,所以在电路设计上我们必须挑选合适的上拉电阻值以符合I2C界面所规定的上升与下降时间。通常在设计初期,线路设计者会先选定一个上拉电阻值,范围通常落在1K~20K中间,但是我们无法确保此初始值能够符合I2C接口所规定之上升与下降时间。为了能确保上升与下降时间能符合规定,我们必须依据每组I2C接口在实际应用上所使用的上升电压(VDD)、元件负载电容值来决定出合理的上拉电阻值。如要得出合理的上拉电阻值以符合上升与下降时间之规范,必须经过繁琐的计算才可得出合适的上拉电阻范围值。所以为了避免未来因设计错误而导致重工作业,线路设计者必须在线路设计完成后进行计算,以确保I2C设计的上拉电阻值能符合上升与下降时间的规范。而在实际应用上,势必会有多组I2C接口同时存在,若要每组I2C接口都经过此一繁琐计算,将会耗费设计者的时间与心力来完成,而且经由人工运算也有可能计算错误而选用到错误的电阻值。
为了节省繁琐的人工计算时间并提高线路设计正确性,故本提案提出一种自动化检查系统及方法来解决上述设计疏失。
发明内容
本发明的主要目的在于提供一种避免人为计算错误而选用到错误的电阻值且可提高工作效率的自动化检查上拉电阻的系统及方法。
本发明提供一种自动化检查上拉电阻的方法,其用于检查一电路,且所述电路中包括电子元件、导电线段与供电电源;且所述自动化检查上拉电阻的系统包括:
线路数据库,其用以存储电路中所有导电线段的信息;
供应电源数据库,其用以存储电路中所有供应电源的信息;
元件状态数据库,其用以存储电路中所有电子元件的信息,且电子元件的信息包括元件类别及元件属性;
解析模块,其连接线路数据库、供应电源数据库及元件状态数据库,用以将上述待检查电路中的所有I2C信息存储起来,并提取上述线路、供应电源和元件状态数据库的数据,用以计算上拉电阻的上下限值后,接着从上述线路数据库中获取一待检查导电段中上拉电阻阻值;
比对模块,比对上述待检查导电线段中上拉电阻的阻值是否在所述上拉电阻的上下限值内;
输出模块,其连接该比对模块,且所述输出模块将比对结果输出至档案。
特别地,所述导电线段为该导电线段所对应的电子元件两端的连接导线。
特别地,所述导电线段为该导电线段所对应的至少两个电子元件之间的连接导线。
本发明还提供一种自动化检查上拉电阻的方法,其通过自动化检查上拉电阻的系统检查一电路,且所述电路中包括电子元件、导电线段与供电电源,所述自动化检查上拉电阻的系统包括线路数据库、供应电源数据库、元件状态数据库、解析模块、比对模块、输出模块;且所述自动化检查上拉电阻的方法包括以下步骤:
将电路中所有导电线段的信息存储于线路数据库中;
将电路中所有供应电源的信息存储于供应电源数据库中;
将电路中所有电子元件的信息存储于元件状态数据库中,且电子元件的信息包括元件类别及元件属性;
解析模块用以将上述待检查电路中的所有I2C信息存储起来,并提取上述线路、供应电源和元件状态数据库的数据,用以计算上拉电阻的上下限值后,接着从上述线路数据库中获取一待检查导电线段中上拉电阻阻值;
比对模块比对上述待检查导电线段中的上拉电阻阻值是否在所述上拉电阻的上下限值内;
输出模块将比对结果输出至档案。
特别地,解析模块计算上拉电阻的具体步骤包括:
依序找出待检查导电线段;
解析出上述待检查导电线段中所有为I2C界面的导电线段;
计算出各组I2C数据流上所有的负载电容值;
计算出各组I2C数据流上的上拉电阻上下限值。
特别地,解析模块先排除连接有供电电源或接地的导电线段,再依序找出待检查导电线段。
与现有技术相比较,本发明通过解析模块计算出上拉电阻的上下限值,再通过比对模块比对待检查导电线段中上拉电阻阻值是否在所计算的上拉电阻的上下限值内,不必由人工运算,从而节省繁琐的人工计算时间,提高工作效率,还可避免由人工运算也有可能计算错误而选用到错误的电阻值。
【附图说明】
图1为本发明自动化检查上拉电阻的系统的原理方框图。
图2为本发明自动化检查上拉电阻的方法的流程图。
图3为图2中步骤140的流程图。
【具体实施方式】
请参阅图1所示,本发明提供一种自动化检查上拉电阻的系统,其用于检查一电路,且所述电路中包括电子元件、导电线段与供电电源;且所述自动化检查上拉电阻的系统包括:线路数据库10、供应电源数据库20、元件状态数据库30、解析模块40、比对模块50、输出模块60。
线路数据库10用以存储电路中所有导电线段的信息;于本实施例中,利用AllegroOr CAD线路设计软件所产生的Net List档案,可依此得知线路设计中所有线段名称,并可依此得知所有名称命名内含有SDA及SCL的线段;于本实施例中,所述导电线段为该导电线段所对应的电子元件两端的连接导线;所述导电线段为该导电线段所对应的至少两个电子元件之间的连接导线。
供应电源数据库20用以存储电路中所有供应电源的信息;
元件状态数据库30用以存储电路中所有电子元件的信息,且电子元件的信息包括元件类别及元件属性;于本实施例中,所述线路数据库10中存储有待检查导电线段中上拉电阻阻值;
解析模块40连接线路数据库10、供应电源数据库20及元件状态数据库30,且所述解析模块40用以将待检查电路中所有含有I2C信息存储起来;于本实施例中,解析模块40提取上述三个数据库内的内容,并利用数据结构方式将所有含有I2C信息的数据以易失存储器配置方式存储起来;解析模块40并提取上述线路数据库10、供应电源数据库20和元件状态数据库30的数据用以计算上拉电阻的上下限值;
比对模块50连接解析模块40,且所述解析模块40从上述线路数据库10中中获取待检查导电线段中上拉电阻阻值,所述比对模块50比对所述上拉电阻阻值是否在上下限值内;
输出模块60连接比对模块50,且所述输出模块60将判断结果输出至档案。
请参阅图1及图2所示,本发明还提供一种自动化检查上拉电阻的方法,其通过图1的自动化检查上拉电阻的系统检查一电路,且所述电路中包括电子元件、导电线段与供电电源,且所述自动化检查上拉电阻的方法包括以下步骤:
步骤110:将电路中所有导电线段的信息存储于线路数据库中;
步骤120:将电路中所有供应电源的信息存储于供应电源数据库中;
步骤130:将电路中所有电子元件的信息存储于元件状态数据库中,且电子元件的信息包括元件类别及元件属性;
步骤140:解析模块将上述电路中的所有I2C信息存储起来,并根据上述三个数据库中的数据信息计算上拉电阻的上下限值;于本实施例中,所述解析模块储存待检查电路中所有I2C信息,用以计算出的上拉电阻的上下限值,该值为上拉电阻的理论值;
步骤150:解析模块从线路数据库中获取一待检查导电线段上拉电阻阻值;于本实施例中,所述待检查导电线段中上拉电阻的阻值为存储于数据库中的电阻上的标示阻值,即为上拉电阻的实际值;
步骤160:比对模块比对待检查导电线段中上拉电阻阻值是否在计算的上拉电阻的上下限值内;
步骤170:输出模块将判断结果输出至档案,以供使用者查询。
请参阅图3所示,步骤140的具体步骤包括:
步骤141:依序找出待检查导电线段;
步骤142:解析出上述待检查导电线段中所有为I2C界面的导电线段;
步骤143:计算各组I2C导电线段上所有的容性负载值,于本实施例中,将各组I2C导电线段上所接收的IC视为10pF的容性负载;
步骤144:计算出各组I2C导电线段上的上拉电阻上下限值。
于本实施例中,解析模块40从线路数据库10、供应电源数据库20及元件状态数据库30中获取计算所述上拉电阻上下限值所需要的数据,包括供应电压VDD,最大低准位输出电压VOLmax,最小下拉电流Is_min,总线段容性负载值Cb和上升时间Tr,并由F(VDD,VOLmax, Is_min)计算上拉电阻的下限值为Rp2,由F(VDD, Cb, Tr)來计算上拉电阻的上限值为Rp1;若解析模块40从线路数据库10中提取的任一一组待检查导电线段中的上拉电阻的阻值为Rp,则利用比对模块50来比对Rp2<Rp<Rp1是否成立,即比对上拉电阻的实际值是否在理论值之间,若成立,则说明待检查导电线路中的上拉电阻Rp符合I2C界面所规定的上升与下降时间。
本发明通过解析模块40所存储的数据计算出上拉电阻的上下限值,再通过比对模块50比对待检查导电线段中上拉电阻阻值是否在所计算的上拉电阻的上下限值内,不必由人工运算,从而节省繁琐的人工计算时间,提高工作效率,还可避免由人工运算也有可能计算错误而选用到错误的电阻值。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求的保护范围为准。
Claims (5)
1.一种自动化检查上拉电阻的系统,其用于检查一电路,且所述电路中包括电子元件、导电线段与供电电源,其特征在于,所述自动化检查上拉电阻的系统包括:
线路数据库,其用以存储电路中所有导电线段的信息;
供应电源数据库,其用以存储电路中所有供应电源的信息;
元件状态数据库,其用以存储电路中所有电子元件的信息,且电子元件的信息包括元件类别及元件属性;
解析模块,其连接线路数据库、供应电源数据库及元件状态数据库,用以将上述电路中的所有I2C信息存储起来,并提取上述线路、供应电源和元件状态数据库的数据,用以计算上拉电阻的上下限值后,接着从上述线路数据库中获取一待检查导电线段中上拉电阻阻值;
比对模块,比对上述待检查导电线段中上拉电阻的阻值是否在所述上拉电阻的上下限值内;
输出模块,其连接该比对模块,且所述输出模块将比对结果输出至档案。
2.根据权利要求1所述的自动化检查上拉电阻的系统,其特征在于:所述导电线段为该导电线段所对应的电子元件两端的连接导线。
3.一种自动化检查上拉电阻的方法,其通过自动化检查上拉电阻的系统检查一电路,且所述电路中包括电子元件、导电线段与供电电源,所述自动化检查上拉电阻的系统包括线路数据库、供应电源数据库、元件状态数据库、解析模块、比对模块、输出模块;其特征在于,所述自动化检查上拉电阻的方法包括以下步骤:
将电路中所有导电线段的信息存储于线路数据库中;
将电路中所有供应电源的信息存储于供应电源数据库中;
将电路中所有电子元件的信息存储于元件状态数据库中,且电子元件的信息包括元件类别及元件属性;
解析模块将上述电路中的所有I2C信息存储起来,并提取上述线路、供应电源和元件状态数据库的数据,用以计算上拉电阻的上下限值后,接着从上述线路数据库中获取一待检查导电线段中上拉电阻阻值;
比对模块比对上述待检查导电线段中的上拉电阻阻值是否在所述上拉电阻的上下限值内;
输出模块将比对结果输出至档案。
4.根据权利要求3所述的自动化检查上拉电阻的方法,其特征在于:解析模块计算上拉电阻的具体步骤包括:
依序找出待检查导电线段;
解析出上述待检查导电线段中所有为I2C界面的导电线段;
计算出各组I2C数据流上所有的负载电容值;
计算出各组I2C数据流上的上拉电阻上下限值。
5.根据权利要求4所述的自动化检查上拉电阻的方法,其特征在于:解析模块先排除连接有供电电源或接地的导电线段,再依序找出待检查导电线段。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410482496.0A CN105426557B (zh) | 2014-09-19 | 2014-09-19 | 自动化检查上拉电阻的系统及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410482496.0A CN105426557B (zh) | 2014-09-19 | 2014-09-19 | 自动化检查上拉电阻的系统及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105426557A CN105426557A (zh) | 2016-03-23 |
CN105426557B true CN105426557B (zh) | 2018-11-06 |
Family
ID=55504769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410482496.0A Expired - Fee Related CN105426557B (zh) | 2014-09-19 | 2014-09-19 | 自动化检查上拉电阻的系统及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105426557B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113064771B (zh) * | 2021-03-04 | 2023-02-28 | 山东英信计算机技术有限公司 | 一种i2c链路检查方法、系统、终端及存储介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7134107B1 (en) * | 2004-01-30 | 2006-11-07 | Hewlett-Packard Development Company, L.P. | System and method for determining detail of analysis in a circuit design |
CN101145805A (zh) * | 2007-05-18 | 2008-03-19 | 中兴通讯股份有限公司 | 一种带上拉电阻输入信号线的测试装置和方法 |
CN102097405A (zh) * | 2009-10-27 | 2011-06-15 | 索尼电脑娱乐公司 | 电子元件和检查系统 |
-
2014
- 2014-09-19 CN CN201410482496.0A patent/CN105426557B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7134107B1 (en) * | 2004-01-30 | 2006-11-07 | Hewlett-Packard Development Company, L.P. | System and method for determining detail of analysis in a circuit design |
CN101145805A (zh) * | 2007-05-18 | 2008-03-19 | 中兴通讯股份有限公司 | 一种带上拉电阻输入信号线的测试装置和方法 |
CN102097405A (zh) * | 2009-10-27 | 2011-06-15 | 索尼电脑娱乐公司 | 电子元件和检查系统 |
Also Published As
Publication number | Publication date |
---|---|
CN105426557A (zh) | 2016-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8661402B2 (en) | Method and apparatus for AMS simulation of integrated circuit design | |
CN108228917B (zh) | 电路原理图检查装置及方法 | |
CN101821750A (zh) | 自动生成ssd文件的方法 | |
CN102338854B (zh) | 电路板测试用例生成系统及方法 | |
Shi et al. | Software hardware co-simulation and co-verification in safety critical system design | |
CN102915076B (zh) | 计算机主板及其电压调节电路 | |
CN105426557B (zh) | 自动化检查上拉电阻的系统及方法 | |
US10346581B2 (en) | Method for system level static power validation | |
CN103546114B (zh) | 根据从设备的上拉电压调整总线上拉电压的电路及其方法 | |
JP6205970B2 (ja) | 回路デザイン電気的チェックシステム | |
CN103870617A (zh) | 低频芯片自动布局布线方法 | |
US20230153512A1 (en) | Electrical circuit design inspection system and method | |
CN105204485A (zh) | 数字电力稳控系统测试仪 | |
CN103378849A (zh) | 芯片输入输出设计的方法 | |
CN104217042B (zh) | 自动化检查多重上拉电阻的系统与方法 | |
Chan et al. | Signal/power integrity co-simulation of DDR3 memory module | |
JP2009199338A (ja) | 電源回路の設計支援装置と設計支援方法 | |
US20140074449A1 (en) | Scalable power model calibration | |
CN103149961B (zh) | 电流供应器与其方法 | |
CN105160082B (zh) | 电子电路的再利用与验证方法 | |
CN109948256B (zh) | 一种考虑级联失效的电路系统容错能力仿真分析方法 | |
CN106528722A (zh) | 智能电子装置设备数据模型的一致性测试方法及系统 | |
CN202661559U (zh) | Usb接口的主从机实时检测电路 | |
US8819613B2 (en) | Power supply circuit design system and power supply circuit design method | |
CN114841116A (zh) | 在设计自动化平台上进行电压规则检查的计算机实施方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181106 Termination date: 20200919 |