CN103378849A - 芯片输入输出设计的方法 - Google Patents

Abstract

一种为一芯片提供一输入输出设计的方法，包括：依据信号输入输出脚位序列与对应的驱动参数而在输入输出设计中依序为各信号输入输出脚位摆放一对应的信号输入输出单元；在摆放一信号输入输出单元后，依据输入输出设计中已摆放的信号输入输出单元的物理布局参数与位置进行一同步转态输出验证步骤，以检查输入输出设计是否违反一同步转态输出规格；若未违反，则继续摆放次一信号输入输出脚位的信号输入输出单元；若已违反，则于输入输出设计中加入去耦电容、输入输出电源单元及/或输入输出地端单元。

Description

芯片输入输出设计的方法

技术领域

本发明是关于一种芯片输入输出设计的方法，且特别是有关于一种在考虑同步转态输出(simultaneous switching output，SSO)时可将信号输入输出单元的几何位置信息集成纳入的芯片输入输出设计方法。

背景技术

芯片(包括晶粒、集成电路及/或系统芯片：system-on-chip，SOC)是现代信息社会最重要的硬件基础之一，芯片设计业者也积极研发更好的芯片设计策略、流程与技术，不仅要满足芯片客户的基本需求与规格，还要尽量降低芯片的布局面积，以降低成本。

请参考图1，其所示意的是一芯片10的实施例。芯片10中设有一核心电路14与一输入输出接口12。核心电路14主控芯片10的功能与运作，输入输出接口12则于一环状区域围绕核心电路14。输入输出接口12包括有各种信号输出及/或输入接垫(可统称为信号输入输出接垫，对应信号输入输出脚位)、输入输出电源接垫与输入输出地端接垫(可统称为输入输出供电接垫，对应输入输出供电脚位)；举例而言，图1中的接垫Pio[i-1]、Pio[i]与Pio[i+1]即为信号输入输出接垫，接垫Ppwr[j]为输入输出电源接垫，接垫Pgnd[k]则为输入输出地端接垫。

为使芯片10得以和外界(例如说同一电路板上的另一芯片、主动元件及/或被动元件，未图标)交换数据信号，输入输出接口12中的各个信号输入输出接垫Pio[i]会与对应的信号输入输出单元(cell)SIO[i]搭配。各信号输入输出单元SIO[i]即是经由对应的信号输入输出接垫Pio[i]向外界负载驱动输出信号，以及/或者由外界接收输入信号。由信号输入输出单元接收的输入信号可进一步传输至核心电路14，使核心电路14能依据输入信号进行对应的运算、执行对应的功能。核心电路14的运作状态与运算执行的结果亦可传输至信号输入输出单元以被驱动输出。

类似地，为使芯片10得以由外界汲取运作所需的电力，各输入输出电源接垫Ppwr[j]会与对应的输入输出电源单元IOpwr[j]搭配，经由电源带(powerstripe)16a而将外界提供的电源电压Vddext耦接为芯片内部的电源电压VddIO。各输入输出地端接垫Pgnd[k]则会与对应的输入输出地端单元IOgnd[k]搭配，经由电源带16b而将外界的地端电压Vssext耦接为芯片内部的地端电压VddIO。输入输出电源单元IOpwr[j]与输入输出地端单元IOgnd[k]可统称为输入输出供电单元。

在订制芯片时，芯片的应用端客户会订定芯片所需具备的信号输入输出脚位及各信号输入输出脚位的逻辑排列顺序(即信号输入输出脚位序列)，并订定各输入输出脚位所应遵循的时序规格。芯片设计业者则依据信号输入输出脚位序列的需求与时序规格而为芯片进行输入输出设计，也就是为芯片安排信号输入输出单元与输入输出供电单元。

核心电路14与各信号输入输出单元SIO[i]所需的电力皆是经由输入输出供电接垫汲取的。由于信号输入输出单元SIO[i]需负责大电压、大电流的信号输入输出，其所需的电力也较多；而信号输入输出单元SIO[i]的高电力需求将会影响芯片内部的电源电压VddIO与地端电压Vss。举例而言，当信号输入输出单元SIO[i]要将一信号由低电平驱动至高电平时，电源电压VddIO会瞬时地降低；当信号输入输出单元SIO[i]要在信号中驱动一个由高电平至低电平的转态时，地端电压Vss则会瞬时地升高。

随着芯片功能日趋多元，芯片所需的信号输入输出接垫/脚位也越来越多。当许多个信号输入输出单元同时驱动输出信号的转态时(称为同步转态输出，simultaneous switching output，SSO)，对电源电压VddIO及/或地端电压Vss的影响也会相加累积，并在信号输入输出单元的信号中引发同步转态噪声(simultaneous switching noise，SSN)。举例而言，在某一时刻，假设某一信号输入输出单元SIO[i1]只需在其信号中稳定、静态地维持一低电平，但若有足够数目个其它信号输入输出单元SIO[i2](i2不等于i1)同时驱动高电平至低电平的转态，电源电压VddIO及/或地端电压Vss受影响的程度就会使信号输入输出单元SIO[i1]的信号电压升高，无法正确维持低电平；若信号输入输出单元SIO[i1]的电平高于一标准电压ViL，就代表此输入输出设计已违反一地端同步转态输出规格。

类似地，假设某一信号输入输出单元SIO[i1]只需在其信号中稳定、静态地维持一高电平，但若有足够数目个其它信号输入输出单元SIO[i2](i2不等于i1)同时驱动低电平至高电平的转态，电源电压VddIO及/或地端电压Vss受影响的程度就会使信号输入输出单元SIO[i1]的信号电压降低，无法正确维持高电平；若信号输入输出单元SIO[i1]的电平低于一标准电压ViH，就代表输入输出设计已违反一电源同步转态输出规格。地端同步转态输出规格与电源同步转态输出规格可统称为同步转态输出规格。

外界提供的电源电压Vddext与地端电压Vssext是经由电路板PCB(如印刷电路板上的迹线，trace)、芯片封装PKG(例如打线与导电架等等)、输入输出供电接垫与芯片内部的电源带而成为芯片内部的电源电压VddIO与地端电压Vss。因此，当多个信号输入输出单元同时驱动信号转态而导致同步转态噪声时，噪声的大小程度会与电路板、芯片封装、输入输出供电接垫与电源带等等的等效电路(寄生电路)有关。举例而言，此等效电路的电感越大，电源电压VddIO与地端电压Vss受影响的程度也就越大，同步转态噪声也就随之增强。增加输入输出供电单元、输入输出供电接垫的数目可以有效缩减等效电路的电感；不过，过度增加输入输出供电单元/脚位的数目，会扩大芯片的整体布局面积，增加芯片的成本。

另一方面，信号输入输出单元有多种不同的种类；不同种类的信号输入输出单元有不同的驱动参数。举例而言，驱动参数可包括驱动力(drivingstrength)与转换率(slew rate)。若一信号输入输出单元具有较高的驱动力(及/或转换率)，其信号的电流大小、质量、特性与时序(如波形、眼图、上升时间与下降时间等)会较佳，也较能克服电路板与芯片封装的质量变异；然而，当其驱动信号转态时，对电源电压与地端电压的影响也较大，连带使同步转态噪声增强。

在已知的输入输出设计技术中，是依据同步转态输出规格而为不同种类的信号输入输出单元分别订定一对应的驱动因素(DF，driving factor)；此驱动因素代表的是：在符合地端同步转态输出规格下，每一信号输入输出单元平均应搭配的输入输出供电单元数目。在为输入输出设计中所需的信号输入输出脚位选择信号输入输出单元种类与数目后，便能依据各种信号输入输出单元的数目与对应驱动因素累算出一驱动因素总和(SDF，sum of drivingfactors)。依据驱动因素总和，便可决定输入输出设计中应该纳入的输入输出电源单元数目与输入输出地端单元数目。举例而言，若某一芯片的信号输入输出脚位序列需使用10个2mA的信号输入输出单元(可以在输出信号中驱动2mA电流的信号输入输出单元)、6个8mA的信号输入输出单元与26个24mA的信号输入输出单元，每一个2mA、8mA与24mA信号输入输出单元所对应的驱动因素则分别为0.012、0.063与0.26，则驱动因素总和可计算为：0.012*10+0.063*6+0.26*24＝7.258；将此数值微调进位后，可得出：此输入输出设计需采用8个输入输出地端单元与7个输入输出电源单元。

前述已知技术的缺点可讨论如下。由于驱动因素为小数，驱动因素总和亦包括有小数部分，需进位以得出整数的输入输出供电单元个数；因此，已知技术的输入输出设计乃过度设计(over design)，其所采用的输入输出供电脚位数目偏多，会增加芯片的总脚位数目、整体布局面积与成本，不利于芯片的普及运用。

再者，已知技术仅单纯考虑输入输出供电单元的数目，未考虑信号输入输出单元与输入输出供电单元的几何位置。举例而言，如图1所示，输入输出电源单元IOpwr[j]与输入输出地端单元IOgnd[k]是经由电源带16a与16b而将电源电压VddIO、地端电压Vss耦接至各信号输入输出单元SIO[i]，故电源带16a与16b的长短(关联于信号输入输出单元与输入输出电源单元间的距离，以及信号输入输出单元与输入输出地端单元间的距离)与寄生效应也成为同步转态噪声的影响因素之一。然而，已知技术并未将此考虑纳入至输入输出设计中，无法得知输入输出供电单元摆放的较佳位置，也就无法在同步转态噪声与脚位数目的两难间取得较佳的平衡。

另外，如图1所示，各信号输入输出单元SIO[i]是经由芯片封装PKG与电路板PCB而驱动外界的对应负载LD[i]。然而，由于已知技术未集成考虑芯片封装及/或电路板等的寄生效应，芯片设计业者会尽量使用驱动力(及/或转换率)较高的信号输入输出单元，以利用较高的驱动余裕满足信号输入输出脚位的时序规格。换言之，因为已知的输入输出设计欠缺集成性，使芯片设计业者需在驱动力方面进行过度设计。不过，驱动力较高的信号输入输出单元需要搭配较多的输入输出供电单元才能符合同步转态输出规格，不利于芯片脚位的精简。

再者，在订定各种信号输入输出单元所对应的驱动因素时，要先为各种类信号输入输出单元求出对应的驱动指标(driving index)。驱动指标的意义可描述如下：在N个同类信号输入输出单元搭配单一输入输出地端单元的配置下，当这N个同种信号输入输出单元同时驱动高电平至低电平的转态时，若另一个不驱动信号转态的同种类输入输出单元仍能使低电平信号低于标准电压ViL，则称此数目N符合一驱动指标条件。在所有能符合此驱动指标条件的数目N中取其最大值，即为此种信号输入输出单元的驱动指标，而驱动指标的倒数即为此种信号输入输出单元所对应的驱动因素。由此可知，驱动因素仅考虑了同种类的信号输入输出单元；若输入输出设计中有不同种类的信号输入输出单元混合配置，就会影响驱动因素的正确性；连带地，已知技术也就无法确保输入输出设计的正确性。

发明内容

为克服已知技术的缺点，本发明的目的是提供一种依据一芯片的信号输入输出脚位序列而为该芯片提供一输入输出设计的方法。信号输入输出脚位序列包含有多个需要被实现的信号输入输出脚位，各信号输入输出脚位关联于一输入输出时序(IO timing)规格。而本发明方法包含：进行一设定步骤，为各信号输入输出脚位设定一对应的驱动参数；进行一时序验证步骤，依据各信号输入输出脚位对应的驱动参数检查各信号输入输出脚位的运作时序是否违反关联的输入输出时序规格。若一信号输入输出脚位的运作时序未违反其所关联的输入输出时序规格，则依据该信号输入输出脚位所对应的驱动参数来为该信号输入输出脚位设定一对应的单元种类。若一信号输入输出脚位的运作时序违反关联的输入输出时序规格，则于该信号输入输出脚位所对应的驱动参数中修改转换率，并进行一时序复验步骤，以依据修改后驱动参数再度检查其运作时序是否违反关联的输入输出时序规格。在进行时序复验步骤后，若该信号输入输出脚位的运作时序仍违反关联的输入输出时序规格，则于该信号输入输出脚位所对应的驱动参数中修改驱动力，以依据修改后驱动参数重复前述的设定步骤；若运作时序已不再违反关联的输入输出时序规格，亦重复设定步骤，以依据该信号输入输出脚位所对应的修改后驱动参数而为该信号输入输出脚位设定一对应的单元种类。在时序验证步骤与时序复验步骤中，当要依据一信号输入输出脚位对应的驱动参数检查该信号输入输出脚位的运作时序时，是依据该信号输入输出脚位所对应的供电、频率、芯片封装、电路板及/或负载仿真该信号输入输出脚位于对应驱动参数下所能驱动的运作时序。

再者，依据各信号输入输出脚位对应的单元种类选择要被摆放至输入输出设计中的信号输入输出单元，并依据信号输入输出脚位序列依序在输入输出设计中逐一摆放各信号输入输出单元。亦即，进行一信号输入输出单元插入步骤，依据信号输入输出脚位序列而在输入输出设计中摆放一信号输入输出单元；并且，进行一同步转态输出计算步骤，针对输入输出设计中已摆放的信号输入输出单元进行一同步转态输出的数值计算；再者，进行一同步转态输出验证步骤，以检查输入输出设计是否违反同步转态输出规格；若未违反，则重复至信号输入输出单元插入步骤。

在进行同步转态输出验证步骤后，若输入输出设计违反同步转态输出规格，则于输入输出设计中纳入一去耦电容(decoupling capacitor)，并针对输入输出设计中已摆放的信号输入输出单元再度进行同步转态输出的数值计算，据以进行一同步转态输出复验步骤，检查输入输出设计是否仍违反同步转态输出规格。若违反同步转态输出规格，则于输入输出设计中加入一输入输出供电单元。然后，便可重复至同步转态输出计算步骤。

一实施例中，同步转态输出规格包括一电源同步转态输出规格与一地端同步转态输出规格，而同步转态输出复验步骤(与同步转态输出验证步骤)系检查输入输出设计是否违反电源同步转态输出规格与地端同步转态输出规格。在进行同步转态输出复验步骤后，若输入输出设计违反电源同步转态输出规格，则于输入输出设计中加入一输入输出电源单元，其包括一输入输出电源接垫，用以耦接电源电压；类似地，若输入输出设计违反地端同步转态输出规格，则于输入输出设计中加入一输入输出地端单元，其包括一输入输出地端接垫，用以耦接地端电压。

在进行同步转态输出计算步骤时，是依据输入输出设计中各信号输入输出单元的物理(physical)布局参数与位置进行数值仿真。

为了对本发明的上述及其它方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1示意的是一芯片的实施例。

图2示意的是依据本发明一实施例的流程。

图3示意的是依据图2流程而为一芯片提供一输入输出设计的实施例。

[主要元件标号说明]

10、40：芯片                      12、32：输入输出接口

14、34：核心电路                  16a-16b：电源带

20-30：设计信息                   36：输入输出设计

38：信号输入输出脚位序列          100：流程

102-132：步骤                     VddIO、Vddext：电源电压

Vss、Vssext：地端电压             V1H、V1L：标准电压

Pio[.]、Ppwr[.]、Pgnd[.]：接垫    pin[.]：信号输入输出脚位

LD[.]：负载                       SIO[.]：信号输入输出单元

IOpwr[.]：输入输出电源单元        IOgnd[.]：输入输出地端单元

具体实施方式

请参考图2，其所示意的是依据本发明一实施例的流程100，用以实现本发明的芯片输入输出设计技术，以替一芯片提供一输入输出设计。流程100的主要步骤可描述如下。

步骤102：开始流程100。

步骤104：输入设计信息。举例而言，本发明可在输入输出设计中将图2列示的设计信息20至30皆纳入考虑。设计信息20、22、24、26、28与30可分别为：信号输入输出脚位序列、输入输出环(IO ring)的物理信息(physicalinformation)、信号输入输出的电源与地端封装物理信息、信号输入输出的电源与地端电路板物理信息、输入输出时序规格与同步转态输出规格(图2中简记为SSO规格)。

设计信息20的信号输入输出脚位序列记录的是输入输出设计中需要被实现的信号输入输出脚位，可包括信号输入输出脚位的数目(可以是多个)、信号输入输出脚位的逻辑排列顺序，以及/或者各信号输入输出脚位所需具备的最小驱动力及/或回转率等等。设计信息28则可以是和设计信息20相搭配的；设计信息28记录的是与各信号输入输出脚位关联的输入输出时序规格，其可包括各信号输入输出脚位应符合的信号输出眼图、波形需求及/或上升时间、下降时间等时间规则。

设计信息22记录的是输入输出环的物理信息；输入输出环是芯片中用以安置信号输入输出单元与输入输出供电单元的区域，输入输出环的物理信息可以包括输入输出环的尺寸与材质物理参数等等，像是导体层(如金属层及/或多晶硅层)的单位面积寄生电阻、寄生电感与寄生电容等等。

设计信息24记录的是和信号输入输出有关的封装物理信息；芯片的信号输入输出接垫、输入输出电源接垫及/或输入输出地端接垫会经由芯片封装中的打线及/或导电架(lead frame)耦接至电路板，而这些打线及/或导电架的位置、尺寸、寄生效应及/或导电系数等等就可被包括在设计信息24中。

类似地，芯片的信号输入输出接垫要经由电路板上的信号迹线才能耦接至外界的负载，输入输出电源接垫及/或输入输出地端接垫也要经由电路板的供电迹线才能耦接至外界的电源，而这些信号迹线与供电迹线的位置、尺寸、寄生效应及/或导电系数等等就可被包括在设计信息26中。

设计信息30记录的是输入输出设计应满足的同步转态输出规格；举例而言，同步转态输出规格包括一电源同步转态输出规格与一地端同步转态输出规格，电源同步转态输出规格可以对应标准电压ViH，地端同步转态输出规格则可以对应标准电压ViL。

步骤106：将各信号输入输出脚位所对应的供电(如电源电压的高低)、频率(例如说是在各信号输入输出脚位上的信号频率)与负载纳入考虑。

步骤108：为信号输入输出脚位序列中的每一个信号输入输出脚位定义对应的驱动力及/或转换率，据此便可选择要以何种信号输入输出单元来实现各信号输入输出脚位。此步骤可视为一设定步骤，为各信号输入输出脚位设定一对应的驱动参数(可包括驱动力及/或转换率)。

步骤110：进行一时序验证步骤，依据各信号输入输出脚位对应的驱动参数检查各信号输入输出脚位的运作时序是否违反关联的输入输出时序规格(设计信息28)。在针对信号输入输出脚位序列中的某一信号输入输出脚位进行时序验证时，若未违反该信号输入输出脚位所关联的输入输出时序规格，代表在步骤108中为该信号输入输出脚位设定的驱动参数可以满足关联的输入输出时序规格；因此，便可依据步骤108中设定的驱动参数而为该信号输入输出脚位设定一对应的单元种类，也就是用以实现该信号输入输出脚位的信号输入输出单元。若信号输入输出脚位序列中的所有信号输入输出脚位皆不再违反各自的输入输出时序规格，便可继续进行至步骤118。

相对地，在针对信号输入输出脚位序列中的某一信号输入输出脚位进行时序验证时，若已违反该信号输入输出脚位关联的输入输出时序规格，则进行至步骤112。

步骤112：若某一信号输入输出脚位原先的驱动参数会使该信号输入输出脚位违反关联的输入输出时序规格，则为该信号输入输出脚位修改其驱动参数中的转换率，并继续进行至步骤114。

步骤114：此步骤为一时序复验步骤；若某一信号输入输出脚位的驱动参数已在步骤112中被修改，便可依据修改后的驱动参数再度检查该信号输入输出脚位的运作时序是否违反关联的输入输出时序规格。若再度违反关联的输入输出时序规格，则进行至步骤116。相对地，若不再违反关联的输入输出时序规格，就可重复至步骤108，依据修改后的驱动参数决定该信号输入输出脚位的所应采用的信号输入输出单元。

步骤116：若修改某一信号输入输出脚位的转换率仍未能在步骤114满足其所关联的输入输出时序规格，便可进一步修改该信号输入输出脚位所对应的驱动力，例如说是提高其驱动力。然后，可继续至步骤108，以依据驱动力修改后的驱动参数为该信号输入输出脚位重复步骤108与110。

在步骤110与114中，当要依据一信号输入输出脚位的对应驱动参数检查该信号输入输出脚位的运作时序是否违反关联的输入输出时序规格时，是依据该信号输入输出脚位所对应的供电、频率、负载(步骤106)、芯片封装(设计信息24)与电路板的物理信息(设计信息26)来仿真该信号输入输出脚位于对应驱动参数下所能驱动的运作时序。虽然不同种类的信号输入输出单元各有额定的驱动力与转换率可用以预测各种信号输入输出单元的运作时序(例如信号的上升时间与下降时间等等)，但在实际应用时，信号输入输出单元要经由芯片封装与电路板才能传输至对应负载，故芯片封装与电路板的寄生效应会使信号输入输出单元的实际运作表现劣化。已知技术无法将芯片封装及/或电路板的物理信息纳入输入输出设计的考虑，导致芯片设计业者需对驱动参数进行过度设计，不利于芯片整体脚位数目的精简。不过，在进行步骤110与114时，由于本发明流程100已将供电、频率、负载大小、芯片封装及/或电路板的物理信息等等纳入集成考虑，故可有效减少驱动参数的过度设计。

步骤118：开始进行输入输出设计。首先，于输入输出设计中插入一输入输出电源单元与一输入输出地端单元。此时，输入输出设计内尚未包括任何信号输入输出单元。

步骤120：由步骤110进行至步骤118与120，流程100已经为信号输入输出脚位序列中的所有信号输入输出脚位决定了各信号输入输出单元所应采用的驱动参数与信号输入输出单元。而步骤120就是要进行一信号输入输出单元插入步骤，依据信号输入输出脚位序列的顺序与各信号输入输出脚位对应的单元种类而在输入输出设计中摆放一输入输出信号脚位所对应的信号输入输出单元。也就是说，针对信号输入输出脚位序列中尚未被包括至输入输出设计中的信号输入输出脚位(与信号输入输出单元)，找出其中的第一个(依照信号输入输出脚位序列的顺序)，选择其所对应的信号输入输出单元，并将其摆放至输入输出设计中。

步骤121：在输入输出设计中新增一信号输入输出单元后(步骤120)，便可进行一同步转态输出计算步骤，针对输入输出设计中已摆放的信号输入输出单元进行一同步转态输出的数值计算。一实施例中，当要进行此同步转态输出的数值计算时，是依据输入输出设计中各信号输入输出单元的物理布局参数与几何位置进行数值仿真。举例而言，针对输入输出设计中已摆放的信号输入输出单元，可轮流使其中一个信号输入输出单元为静态的信号输入输出单元(不驱动输出信号转态，仅将信号维持于稳态)，其它的信号输入输出单元则同时驱动输出信号转态，并经由数值仿真得知该静态信号输入输出单元的信号电平。依据数值仿真的信号电平是否高于标准电压ViL及/或低于标准电压ViH，即可判断输入输出设计否违反地端同步转态输出规格及/或电源同步转态输出规格。在进行数值运算时，可由已摆放信号输入输出单元的物理布局参数与几何位置撷取出等效电路的寄生效应，以更真实地模拟输入输出设计对同步转态噪声的抑制能力。

步骤122：依据步骤121的数值计算结果进行一同步转态输出验证步骤，检查输入输出设计是否违反同步转态输出规格(设计数据30)；若未违反，则可继续进行至步骤130。若输入输出设计已违反同步转态输出规格，则进行至步骤124。

步骤124：由于输入输出设计违反同步转态输出规格，故可在输入输出设计中纳入一去耦电容。此去耦电容可以实现于芯片内部的核心电路区域，耦接于电源电压与地端电压之间。然后，可继续进行至步骤126。

步骤126：再度针对输入输出设计中已摆放的信号输入输出单元进行同步转态输出的数值计算，以进行一同步转态输出复验步骤，再次检查输入输出设计是否违反同步转态输出规格。由于输入输出设计中已经纳入去耦电容(步骤126)，故在进行同步转态输出的数值计算时，去耦电容降低同步转态噪声的效果会一并反映于数值计算的结果。一实施例中，当要进行同步转态输出复验步骤时，是检查输入输出设计是否违反电源同步转态输出规格与地端同步转态输出规格。若违反其中之一，则继续进行至步骤128。若加入去耦电容的输入输出设计已经不会违反电源同步转态输出规格与地端同步转态输出规格，则重复至步骤121。

步骤128：若加入去耦电容的输入输出设计仍违反同步转态输出规格，则视违反的规格而在输入输出设计中加入一输入输出电源单元及/或一输入输出地端单元。若输入输出设计违反电源同步转态输出规格，则于输入输出设计中加入一个具有输入输出电源接垫的输入输出电源单元。类似地，若输入输出设计违反地端同步转态输出规格，则于输入输出设计中加入一个具有输入输出地端接垫的输入输出地端单元。然后，流程100可继续进行至步骤121。

步骤130：若信号输入输出脚位序列中的所有信号输入输出脚位皆已被实现于输入输出设计中，则进行至步骤132；若还有未被实现的信号输入输出脚位(未摆放的信号输入输出单元)，则重复至步骤120。

步骤132：结束流程100。流程100可针对芯片中的不同的电源领域(powerdomain)重复进行。也就是说，同一电源领域的信号输入输出脚位可被列入至同一信号输入输出脚位序列；针对此信号输入输出脚位序列进行流程100，就可为此一电源领域提供一对应的输入输出设计，替该信号输入输出脚位序列下的所有信号输入输出脚位安排对应的信号输入输出单元，并在适当位置穿插适当数目的输入输出电源单元及/或输入输出地端单元。

由以上描述可知，本发明流程100会依照信号输入输出脚位序列逐一在输入输出设计中依序摆放各信号输入输出脚位的信号输入输出单元；每摆放一个，便针对当前的输入输出设计进行同步转态输出的数值计算，以检查输入输出设计是否违反同步转态输出规格(步骤120、121与122)。若有违反，则进行步骤124及/或步骤128，以改善当前的输入输出设计，直到输入输出设计不再违反同步转态输出规格；然后，流程100又可重复步骤120、121与122，为次一个未实现的信号输入输出脚位摆放对应的信号输入输出单元，更新输入输出设计。因此，本发明可确实地依据已摆放信号输入输出单元的几何位置与物理布局参数评估输入输出设计对同步转态噪声的抑制能力，将几何位置(与其衍生的寄生效应)等因素集成至输入输出设计的考虑，以有效减少输入输出电源单元与输入输出地端单元的过度设计。

在流程100中，亦可选择性地跳过步骤124与126，也就是说，若输入输出设计在步骤122中违反同步转态输出规格，流程100可直接由步骤122进行至步骤128，并由步骤128递归至步骤121。

请参考图3，其所示意的是依据流程100而为一芯片40提供一输入输出设计36的实施例。芯片40具有核心电路34与输入输出接口32；输入输出设计36即是要建置于输入输出接口32的输入输出环中，依据一信号输入输出脚位序列38安排信号输入输出单元及适当数目、适当位置的输入输出电源单元与输入输出地端单元。依照信号输入输出脚位的逻辑排列顺序，信号输入输出脚位序列38有NI个待实现的输入输出信号脚位pin[1]、pin[2]、...、pin[i]至pin[Ni]。当流程100开始后，经由步骤102至116，即可为信号输入输出脚位序列38内的所有信号输入输出脚位pin[1]至pin[Ni]定义对应的驱动力与转换率，并可据此选择各信号输入输出脚位pin[i]应采用的信号输入输出单元。然后，流程100便可进行步骤118，先在输入输出设计36中加入一输入输出电源单元IOpwr[1]与一输入输出地端单元IOgnd[1]。

在进行步骤118后，步骤120会在输入输出设计36中为第一个信号输入输出脚位pin[1]加入第一个信号输入输出单元SIO[1]。然后，步骤121与122会针对此时的输入设计36(包括有输入输出电源单元IOpwr[1]、输入输出地端单元IOgnd[1]与信号输入输出单元SIO[1])进行同步转态输出的数值计算与同步转态输出规格的检查。假设此时的输入输出设计36能顺利满足同步转态输出规格，流程100就可经由步骤130而重复至步骤120，在输入输出设计36中摆放次一个信号输入输出单元SIO[2]，对应信号输入输出脚位序列38中的第二个信号输入输出脚位pin[2]。针对已更新(已加入信号输入输出单元SIO[2])的输入输出设计36，流程100会重复步骤121与122。

经由步骤120、121、122与130的重复进行，假设流程100已经在输入输出设计36中依序为信号输入输出脚位pin[1]至pin[i-1]加入了对应的信号输入输出单元SIO[1]至SIO[i-1]，且在步骤121中针对输入输出设计36内已摆放的信号输入输出单元SIO[1]至SIO[i-1]进行同步转态输出的数值模拟，并继续至步骤122。在步骤122中，假设输入输出设计36仍符合同步转态输出规格，流程100便会由步骤130重复至步骤120，在输入输出设计36中新增信号输入输出单元SIO[i]，以实现信号输入输出脚位序列38中的信号输入输出脚位pin[i]，并继续进行至步骤121与122。不过，在加入信号输入输出单元SIO[i]后，假设输入输出设计36已经违反同步转态输出规格，就可由步骤122转至步骤124。进行步骤126后，假设输入输出设计36仍违反地端同步转态输出规格，便可进行步骤128，在输入输出设计36中摆放一个新增的输入输出地端单元IOgnd[k]，并递归至步骤121与122。在新增输入输出地端单元IOgnd[k]后，假设输入输出设计36已经不再违反同步转态输出规格，流程100就可经由步骤130回到步骤120，在输入输出地端单元IOgnd[k]之后为信号输入输出脚位pin[i+1]摆放对应的信号输入输出单元SIO[i+1]，如图3所示。信号输入输出单元SIO[1]至SIO[i+1]可以是相同种类或不同种类的信号输入输出单元；换言之，即使输入输出设计中混杂了不同种类的信号输入输出单元，本发明仍然可以依照同步转态输出规格的实际需求而适应性在输入输出设计中安插输入输出电源单元及/或输入输出地端单元。

总结来说，相较于已知技术，本发明在依据同步转态输出规格的需求提供输入输出设计时，可将信号输入输出单元、输入输出电源单元与输入输出地端单元的几何位置、物理布局参数乃至于芯片封装与电路板寄生效应等因素集成纳入考虑，以避免驱动参数与脚位数目的过度设计，并有效精简输入输出电源单元/接垫/脚位与输入输出地端单元/接垫/脚位的数目，降低芯片的成本。若输入输出电源脚位与输入输出地端脚位的数目因过度设计而过多，会使芯片成为接垫限制(pad-limited)的芯片；也就是说，芯片的整体布局面积将由接垫数目主控。相较之下，采用本发明技术后，便可有效缩减输入输出电源脚位与输入输出地端脚位的数目，使芯片成为核心限制(core-limited)的芯片，代表芯片的布局面积会被充分利用在实现芯片应有的功能，不会由输入输出接口主导芯片的布局面积。本发明流程100可用计算机系统实现。举例而言，数值运算与仿真可用计算机系统进行。

综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附的权利要求范围所界定者为准。

Claims (17)

1.一种为一芯片提供一输入输出设计的方法，包含：

进行一信号输入输出单元插入步骤，依据一信号输入输出脚位序列而于该输入输出设计中摆放一信号输入输出单元；

进行一同步转态输出计算步骤，针对该输入输出设计中已摆放的信号输入输出单元进行一同步转态输出的数值计算，并依据计算结果进行一同步转态输出验证步骤，以检查该输入输出设计是否违反一同步转态输出规格；以及

若该输入输出设计未违反该同步转态输出规格，则重复至该信号输入输出单元插入步骤，以依据该信号输入输出脚位序列而在该输入输出设计中摆放另一信号输入输出单元。

2.根据权利要求1所述的方法，还包含：

若该输入输出设计违反该同步转态输出规格，则于该输入输出设计中纳入一去耦电容，并针对该输入输出设计中已摆放的信号输入输出单元进行该同步转态输出的数值计算，据以进行一同步转态输出复验步骤；

其中，该同步转态输出复验步骤是检查该输入输出设计是否违反该同步转态输出规格。

3.根据权利要求2所述的方法，还包含：

在进行该同步转态输出复验步骤后，若该输入输出设计违反该同步转态输出规格，则于该输入输出设计中加入一输入输出供电单元；

其中，该输入输出供电单元包含一输入输出供电接垫，用以耦接一电源电压或一地端电压。

4.根据权利要求2所述的方法，其中，该同步转态输出规格包含一电源同步转态输出规格与一地端同步转态输出规格，而该同步转态输出复验步骤是检查该输入输出设计是否违反该电源同步转态输出规格与该地端同步转态输出规格。

5.根据权利要求4所述的方法，还包含：

在进行该同步转态输出复验步骤后，若该输入输出设计违反该电源同步转态输出规格，则于该输入输出设计中加入一输入输出电源单元；

其中，该输入输出电源单元包含一输入输出电源接垫，用以耦接一电源电压。

6.根据权利要求4所述的方法，还包含：

在进行该同步转态输出复验步骤后，若该输入输出设计违反该电源同步转态输出规格，则于该输入输出设计中加入一输入输出地端单元；

其中，该输入输出地端单元包含一输入输出地端接垫，用以耦接一地端电压。

7.根据权利要求1所述的方法，其中，在进行该同步转态输出的数值计算时，依据该输入输出设计中各该信号输入输出单元的物理布局参数与位置进行数值仿真。

8.根据权利要求1所述的方法，其中该信号输入输出脚位序列包含有多个需要被实现的信号输入输出脚位，各该信号输入输出脚位关联于一输入输出时序规格；而该方法还包含：

进行一设定步骤，为各该信号输入输出脚位设定一对应的驱动参数；

进行一时序验证步骤，依据各该信号输入输出脚位对应的该驱动参数检查各该信号输入输出脚位的运作时序是否违反该关联的输入输出时序规格。

9.根据权利要求8所述的方法，还包含：

在进行该时序验证步骤后，若该信号输入输出脚位的该运作时序未违反该关联的输入输出时序规格，则依据该信号输入输出脚位所对应的该驱动参数而为该信号输入输出脚位设定一对应的单元种类；

其中，当进行该信号输入输出单元插入步骤时，还包含：

依据各该信号输入输出脚位对应的该单元种类选择各该被摆放至该输入输出设计中的该信号输入输出单元。

10.根据权利要求8所述的方法，其中该驱动参数包含一驱动力与一转换率，而该方法还包含：

在进行该时序验证步骤后，若该信号输入输出脚位的该运作时序违反该关联的输入输出时序规格，则于该信号输入输出脚位所对应的该驱动参数中修改该转换率，并进行一时序复验步骤，以依据该信号输入输出脚位对应的该修改后驱动参数检查该信号输入输出脚位的运作时序是否违反该关联的输入输出时序规格。

11.根据权利要求10所述的方法，还包含：

在进行该时序复验步骤后，若该信号输入输出脚位的该运作时序违反该关联的输入输出时序规格，则于该信号输入输出脚位所对应的该驱动参数中修改该驱动力，以依据该修改后驱动参数重复该设定步骤。

12.根据权利要求10所述的方法，还包含：

在进行该时序复验步骤后，若该信号输入输出脚位的该运作时序已不违反该关联的输入输出时序规格，则重复该设定步骤，以依据该信号输入输出脚位所对应的该修改后驱动参数而为该信号输入输出脚位设定一对应的单元种类；

其中，当进行该信号输入输出单元插入步骤时时，还包含：

依据各该信号输入输出脚位对应的该单元种类选择各该被摆放至该输入输出设计中的该信号输入输出单元。

13.根据权利要求8所述的方法，其中，当依据该信号输入输出脚位对应的该驱动参数检查该信号输入输出脚位的运作时序时，依据该信号输入输出脚位所对应的供电、频率、芯片封装、电路板及/或负载仿真该信号输入输出脚位于该对应驱动参数下所能驱动的运作时序。

14.根据权利要求1所述的方法，还包含：

在进行该同步转态输出验证步骤后，若该输入输出设计已违反该电源同步转态输出规格，则于该输入输出设计中加入一输入输出供电单元；

其中，该输入输出供电单元包含一输入输出供电接垫，用于耦接一电源电压或一地端电压。

15.根据权利要求1所述的方法，其中，该同步转态输出规格包括一电源同步转态输出规格与一地端同步转态输出规格，而该同步转态输出验证步骤是检查该输入输出设计是否违反该电源同步转态输出规格与该地端同步转态输出规格。

16.根据权利要求15所述的方法，还包含：

在进行该同步转态输出验证步骤后，若该输入输出设计违反该电源同步转态输出规格，则于该输入输出设计中加入一输入输出电源单元；

其中，该输入输出电源单元包含一输入输出电源接垫，用以耦接一电源电压。

17.根据权利要求15所述的方法，还包含：

在进行该同步转态输出复验步骤后，若该输入输出设计违反该电源同步转态输出规格，则于该输入输出设计中加入一输入输出地端单元；

其中，该输入输出电源单元包含一输入输出地端接垫，用以耦接一地端电压。

Images