CN113609803B - 一种dc综合时序优化方法、装置、设备及存储介质 - Google Patents
一种dc综合时序优化方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN113609803B CN113609803B CN202110682191.4A CN202110682191A CN113609803B CN 113609803 B CN113609803 B CN 113609803B CN 202110682191 A CN202110682191 A CN 202110682191A CN 113609803 B CN113609803 B CN 113609803B
- Authority
- CN
- China
- Prior art keywords
- comprehensive
- synthesis
- adjustment
- timing
- time sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005457 optimization Methods 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 115
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 113
- 238000004458 analytical method Methods 0.000 claims abstract description 36
- 230000004044 response Effects 0.000 claims abstract description 35
- 230000010354 integration Effects 0.000 claims abstract description 19
- 238000012300 Sequence Analysis Methods 0.000 claims abstract description 13
- 238000012986 modification Methods 0.000 claims description 30
- 230000004048 modification Effects 0.000 claims description 30
- 238000004590 computer program Methods 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000012163 sequencing technique Methods 0.000 claims description 2
- 238000013461 design Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000004422 calculation algorithm Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/3312—Timing analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/337—Design optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种DC综合时序优化方法、装置、设备及存储介质。所述方法包括：初始化DC综合参数和时序分析参数；执行DC综合操作以生成综合结果及综合报告；响应于执行完DC综合操作，则基于所述综合报告、以及所述时序分析参数以确定是否存在重大时序违反；响应于存在重大时序违反，则基于预设调整规则对DC综合进行参数调整并重新执行DC综合操作，其中，所述预设调整规则为基于多个预设调整项目的预设优先级排序每次调整优先级最高的预设调整项目；响应于不存在重大时序违反，则输出本次DC综合操作对应的综合结果。本发明的方案实现DC综合时自动时序优化，无需工程师干预或者人工调整，能够自动输出最优结果，极大节省了时间，提高工作效率。
Description
技术领域
本发明涉及集成电路的技术领域，尤其涉及一种DC综合时序优化方法、装置、设备及存储介质。
背景技术
随着科学技术的发展，对芯片的功能性、稳定性等提出了越来越严苛的要求，也使得芯片的规模越来越大、逻辑越来越复杂。同时，由于市场的竞争，对于整个芯片设计的时间要求也越来越短。在芯片设计流程中，利用DC综合(Design Compile，Synopsys公司电路综合工具)将前端工程师设计的RTL(Register Transfer Level，寄存器转换级电路)代码转换为门级网表，交给后端工程师进行后端设计，是芯片设计中承上启下的一环。如果DC综合出现问题，会导致RTL无法转化成正确的门级网表，也就无法进行正确的后端设计，直接导致芯片流片失败。因此DC综合往往需要工程师反复修改，进行面积、功耗和时序等的优化，尤其是针对大规模、超大规模的逻辑设计，在DC综合优化上将会耗费大量时间，因此DC综合的自动优化时十分必要的。
传统DC综合的过程包括以下步骤：首先由工程师根据前端设计人员设计的RTL代码，设计约束文件，进行DC综合生成门级网表，然后根据同时生成的报告查看综合结果，检查是否有时序违反，如果有，则需要工程师根据报告，分析问题，修改约束，重新进行DC综合。然而随着现在对芯片性能的要求越来越高，芯片设计时都会有非常庞大且复杂的逻辑、算法，当逻辑越大，算法越复杂，RTL的代码量就会越大，相应的DC就需要更多的时间将其转化为门级网表，当DC完成一次综合后，如果存在如时序违反等的问题，就需要工程师修改约束重新进行综合，而反复进行约束修改进行综合就会浪费大量时间，降低效率。
发明内容
有鉴于此，有必要针对传统人工进行DC综合优化的耗费人力且效率较低的问题，提供一种DC综合时序优化方法、装置、设备及存储介质。
根据本发明的第一方面，提供了一种DC综合时序优化方法，所述方法包括：
初始化DC综合参数和时序分析参数；
执行DC综合操作以生成综合结果及综合报告；
响应于执行完DC综合操作，则基于所述综合报告、以及所述时序分析参数以确定是否存在重大时序违反；
响应于存在重大时序违反，则基于预设调整规则对DC综合进行参数调整并重新执行DC综合操作，其中，所述预设调整规则为基于多个预设调整项目的预设优先级排序每次调整优先级最高的预设调整项目；
响应于不存在重大时序违反，则输出本次DC综合操作对应的综合结果。
在一些实施例中，所述初始化DC综合参数和时序分析参数的步骤包括：
初始化DC综合参数包括初始化库文件选择、时钟设置、复位设置、输入输出延时、综合面积、输入输出负载、线载模型、最大转换时间、最大扇出数、关键路径分组，其中，时钟设置包括时钟周期、时钟占空比、时钟抖动、多时钟周期；
初始化时序分析参数包括初始化时钟周期。
在一些实施例中，所述响应于执行完DC综合操作，则基于所述综合报告、以及所述时序分析参数以确定是否存在重大时序违反的步骤包括：
计算时钟周期的百分之十五以作为比较值，
利用report timing命令从综合报告中读取Violated选项的slack值并判断slack值是否为负数；
响应于slack值为负数，则将slack值的绝对值与所述比较值进行比较；
响应于slack值的绝对值大于所述比较值，则确认DC综合操作存在重大时序违反；
响应于slack值的绝对值小于等于所述比较值，则确认DC综合操作不存在重大时序违反。
在一些实施例中，所述多个预设调整项目包括调整DC综合编译选项、修改输入输出延时项目、修改输入输出驱动能力项目，其中所述修改输入输出驱动能力项目包括修改输入输出负载和修改最大扇出数。
在一些实施例中，所述预设优先级排序为调整DC综合编译选项、修改输入输出延时项目、修改输入输出驱动能力项目的优先级依次由高到低。
在一些实施例中，所述DC综合编译选项包括低、中、高三种编译模式。
在一些实施例中，所述修改输入输出延时项目中输入输出延时的范围为时钟周期的30％至50％。
根据本发明的第二方面，提供了一种DC综合时序优化装置，所述装置包括：
初始化模块，用于初始化DC综合参数和时序分析参数；
综合模块，用于在DC综合完成参数初始化时，则执行DC综合操作以生成综合结果及综合报告；
时序分析模块，用于在执行完DC综合操作时，则基于所述综合报告、以及所述时序分析参数以确定是否存在重大时序违反；
参数调整模块，用在存在重大时序违反时，则基于预设调整规则对DC综合进行参数调整并重新执行DC综合操作，其中，所述预设调整规则为基于多个预设调整项目的预设优先级排序每次调整优先级最高的预设调整项目；
输出模块，用于不存在重大时序违反时，则输出本次DC综合操作对应的综合结果。
根据本发明的第三方面，还提供了一种计算机设备，该计算机设备包括：
至少一个处理器；以及
存储器，存储器存储有可在处理器上运行的计算机程序，处理器执行程序时执行前述的DC综合时序优化方法，所述方法包括以下步骤：
初始化DC综合参数和时序分析参数；
执行DC综合操作以生成综合结果及综合报告；
响应于执行完DC综合操作，则基于所述综合报告、以及所述时序分析参数以确定是否存在重大时序违反；
响应于存在重大时序违反，则基于预设调整规则对DC综合进行参数调整并重新执行DC综合操作，其中，所述预设调整规则为基于多个预设调整项目的预设优先级排序每次调整优先级最高的预设调整项目；
响应于不存在重大时序违反，则输出本次DC综合操作对应的综合结果。
根据本发明的第四方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，计算机程序被处理器执行时执行前述的DC综合时序优化方法，所述方法包括以下步骤：
初始化DC综合参数和时序分析参数；
执行DC综合操作以生成综合结果及综合报告；
响应于执行完DC综合操作，则基于所述综合报告、以及所述时序分析参数以确定是否存在重大时序违反；
响应于存在重大时序违反，则基于预设调整规则对DC综合进行参数调整并重新执行DC综合操作，其中，所述预设调整规则为基于多个预设调整项目的预设优先级排序每次调整优先级最高的预设调整项目；
响应于不存在重大时序违反，则输出本次DC综合操作对应的综合结果。
上述一种DC综合时序优化方法，通过综合报告、以及时序分析参数以确定是否存在重大时序违反，对于存在重大时序违反的情况基于预设调整规则对DC综合进行参数调整并重新执行DC综合操作，直至综合操作后不出现重大时序违反时输出综合结果，实现DC综合时自动时序优化，在系统运行期间无需工程师干预或者人工调整，能够自动输出最优结果，极大节省了时间，提高工作效率。
此外，本发明还提供了一种DC综合时序优化装置、一种计算机设备和一种计算机可读存储介质，同样能实现上述技术效果，这里不再赘述。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为本发明一个实施例提供的一种DC综合时序优化方法流程示意图；
图2为本发明一个实施例提供的DC综合时序优化的逻辑框图；
图3为本发明另一个实施例提供的DC综合时序优化方法流程图；
图4为本发明又一个实施例提供的一种DC综合时序优化装置结构示意图；
图5本发明另一个实施例中计算机设备的内部结构图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
在一个实施例中，请参照图1所示，本发明提供了一种DC综合时序优化方法，所述方法包括以下步骤：
S100，初始化DC综合参数和时序分析参数；
S200，执行DC综合操作以生成综合结果及综合报告；
S300，响应于执行完DC综合操作，则基于所述综合报告、以及所述时序分析参数以确定是否存在重大时序违反；
S400，响应于存在重大时序违反，则基于预设调整规则对DC综合进行参数调整并重新执行DC综合操作，其中，所述预设调整规则为基于多个预设调整项目的预设优先级排序每次调整优先级最高的预设调整项目；
S500，响应于不存在重大时序违反，则输出本次DC综合操作对应的综合结果。
上述一种DC综合时序优化方法，通过综合报告、以及时序分析参数以确定是否存在重大时序违反，对于存在重大时序违反的情况基于预设调整规则对DC综合进行参数调整并重新执行DC综合操作，直至综合操作后不出现重大时序违反时输出综合结果，实现DC综合时自动时序优化，在系统运行期间无需工程师干预或者人工调整，能够自动输出最优结果，极大节省了时间，提高工作效率。
在又一个实施例中，所述初始化DC综合参数和时序分析参数的步骤包括：
初始化DC综合参数包括初始化库文件选择、时钟设置、复位设置、输入输出延时、综合面积、输入输出负载、线载模型、最大转换时间、最大扇出数、关键路径分组，其中，时钟设置包括时钟周期、时钟占空比、时钟抖动、多时钟周期；
初始化时序分析参数包括初始化时钟周期。
在又一个实施例中，步骤S300包括以下子步骤：
计算时钟周期的百分之十五以作为比较值，
利用report timing命令从综合报告中读取Violated选项的slack值并判断slack值是否为负数；
响应于slack值为负数，则将slack值的绝对值与所述比较值进行比较；
响应于slack值的绝对值大于所述比较值，则确认DC综合操作存在重大时序违反；
响应于slack值的绝对值小于等于所述比较值，则确认DC综合操作不存在重大时序违反。
在又一个实施例中，所述多个预设调整项目包括调整DC综合编译选项、修改输入输出延时项目、修改输入输出驱动能力项目，其中所述修改输入输出驱动能力项目包括修改输入输出负载和修改最大扇出数。
在又一个实施例中，所述预设优先级排序为调整DC综合编译选项、修改输入输出延时项目、修改输入输出驱动能力项目的优先级依次由高到低。
在又一个实施例中，所述DC综合编译选项包括低、中、高三种编译模式。
在又一个实施例中，所述修改输入输出延时项目中输入输出延时的范围为时钟周期的30％至50％。
在又一个实例中，为了便于理解本发明的技术方案，请结合图2所示，本发明的构思主要由以几方面组成：
第一部分，初始化参数：初始化参数的主要功能是初始化各种参数设置，包括传给DC综合的综合参数和传给结果分析的分析参数。其中给到DC综合的参数主要包括库文件选择、时钟设置(时钟周期、时钟占空比、时钟抖动、多时钟周期等)，复位设置、输入输出延时、综合面积、输入输出负载、线载模型、最大转换时间、最大扇出数、关键路径分组等；给到结果分析的参数主要包括时钟周期，结果分析的参数主要用来计算时序信息。
第二部分，DC综合工具进行综合操作，DC综合工具在接收到初始化给到的参数后，先进行一次DC综合，以及后续修改参数后在进行DC综合；
结果分析，读取综合结果和综合报告，检查时序是否符合要求，如果不符合，则会进行相应的参数调整，重新反馈到DC综合进行综合工作，直到输出最优结果为止。具体来说检查时序是否符合要的方式为：接收初始化时给到的分析参数信息，计算当前设计所需要的时序要求，当DC综合进行完综合操作后，结果分析会读取结果，进行分析，如果不满足要求，则会根据结果进行约束参数的调整，反馈给DC综合重新进行综合；如果满足要求，则会输出综合结果。
主要结合DC tcl语句来实现(包括条件转移语句、循环语句)，控制相应的流程进行跳转。在初始化参数部分中，可以初始化一个模板，工程师可以根据当前RTL设计进行初步参数的选择添加，添加完成后，当这些参数传递到DC综合工具，DC综合工具会根据这些参数自动生成DC可以识别的TCL脚本语言，同时添加必要的语句(例如对时钟信号和复位信号添加dont touch)，然后会控制DC启动综合工作，综合完成后，会通过report timing命令输出时序结果，该结果会在结果分析时读取，如果结果分析时读取到时序违反(slack为负值)，此时会根据slack的大小，在一点范围内进行参数修正；反之则输出综合结果。
一般认为，如果Violated(即slack为负值的情况下的绝对值)的大小超过当前时钟周期的15％，则认为存在重大时序违反，需要结果分析重新调整参数反馈给DC综合重新进行综合。如果时序不满足要求，出现了重大的时序违反，结果分析可以通过以下预设调整项目调整参数(按优先级排序)，反馈给DC综合：
预设调整项目1：调整编译选项，compile–map_effort(low|medium|high)命令，选择不同的编译要求，编译结果和编译时间都各不相同，初始推荐使用中级medium，而高级high可以获得最好的效果，但编译时间最长；如果还无法达到要求，可以使用compile_ultra。
预设调整项目2：修改输入输出延时，输入输出延时对时序的影响重大，一般默认可以设置为当前时钟周期的40％，在系统运行初始化时，可以依据后端工程师的经验预先设定一个范围，例如当前时钟周期的30％-50％，在这个范围内进行面积、时序的最优选择即可。
预设调整项目3，修改输入输出驱动能力，一般情况下会有一个默认的驱动能力，此时也可跟后端工程师的经验设置几个驱动能力范围和扇出数范围，在这个范围里进行最优的选择。
举例来说，假设首次DC综合后发现存在重大时序违反，此时若初始默认的编译选项为medium，则将编译选项修改为high，重新进行DC综合如果还存在重大时序违反，则修改输入输出延时成为最高优先级的项目，可以尝试修改多种数值的输入输出延时并每次修改后都进行DC综合以尝消除重大时序违反，同理假如修改输入输出延时也没有消除重大时序违反再以类似方式修改修改输入输出驱动能力并进行重新综合。通过以上几中预设调整项目的参数修改，结果分析反馈给DC综合进行时序优化，DC综合重新进行DC综合后得出最优结果。如果以上均不能满足时序要求，则需要工程师检查初始化参数是否设置正确，如果初始化参数设置无误，则需要反馈前端工程师，进行RTL代码的修改。
具体来说，结合图3所示，首先前端设计人员完成RTL设计后，DC综合工程师会可参考前端设计人员设计时钟、复位等相关设计内容的经验，然后根据后端设计人员对时序要求的相关内容依据经验些信息输入给初始化模块，初始化时会将这些信息汇总后添加到模板中，传递给DC综合工具，DC综合工具接收到信息，再添加一些DC综合必要的语句命令，生成DC可以执行的TCL文件，开始进行第一次DC综合。当DC综合完成后，DC综合报告会在结果分析时读取，检查是否存在violated(slack为负值)，并判断violated的大小是否满足15％的要求，如果满足，则输出结果；如果不满足，则按照调整编译选项、修改输入输出延时、修改驱动能力的优先级，调整参数反馈给DC综合模块，进行第二次综合、第三次综合……直到达到满足时序要求后停止，输出结果。如果以上均无法满足要求，可以通过前端工程师修改RTL代码后，再次尝试DC综合。
本发明的方法至少具备以下有益技术效果：
(1)通过DC-TCL控制整个流程跳转运行，输出初始化参数后，即可自动运行DC综合操作和时序优化，通过自动检索综合报告的slack信息，及时反馈调整参数给到DC，形成闭环，自动完成DC的时序优化。
(2)在完成一次初始化设置后，即可自动进行DC综合工作和时序优化工作，整个过程人工参与，极大节省了芯片开发时间，提升了工作效率。
在又一个实施例中，请结合图4所示，本发明还提供了一种DC综合时序优化装置60，,所述装置包括：
初始化模块61，用于初始化DC综合参数和时序分析参数；
综合模块62，用于在DC综合完成参数初始化时，则执行DC综合操作以生成综合结果及综合报告；
时序分析模块63，用于在执行完DC综合操作时，则基于所述综合报告、以及所述时序分析参数以确定是否存在重大时序违反；
参数调整模块64，用在存在重大时序违反时，则基于预设调整规则对DC综合进行参数调整并重新执行DC综合操作，其中，所述预设调整规则为基于多个预设调整项目的预设优先级排序每次调整优先级最高的预设调整项目；
输出模块65，用于不存在重大时序违反时，则输出本次DC综合操作对应的综合结果。
上述一种DC综合时序优化装置，通过综合报告、以及时序分析参数以确定是否存在重大时序违反，对于存在重大时序违反的情况基于预设调整规则对DC综合进行参数调整并重新执行DC综合操作，直至综合操作后不出现重大时序违反时输出综合结果，实现DC综合时自动时序优化，在系统运行期间无需工程师干预或者人工调整，能够自动输出最优结果，极大节省了时间，提高工作效率。
需要说明的是，关于DC综合时序优化装置的具体限定可以参见上文中对DC综合时序优化方法的限定，在此不再赘述。上述DC综合时序优化装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
根据本发明的另一方面，提供了一种计算机设备，该计算机设备可以是服务器，其内部结构图请参照图5所示。该计算机设备包括通过系统总线连接的处理器、存储器、网络接口和数据库。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统、计算机程序和数据库。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的数据库用于存储数据。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时实现以上所述的DC综合时序优化方法，具体来说，所述方法包括以下步骤：
初始化DC综合参数和时序分析参数；
执行DC综合操作以生成综合结果及综合报告；
响应于执行完DC综合操作，则基于所述综合报告、以及所述时序分析参数以确定是否存在重大时序违反；
响应于存在重大时序违反，则基于预设调整规则对DC综合进行参数调整并重新执行DC综合操作，其中，所述预设调整规则为基于多个预设调整项目的预设优先级排序每次调整优先级最高的预设调整项目；
响应于不存在重大时序违反，则输出本次DC综合操作对应的综合结果。根据本发明的又一方面，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以上所述的DC综合时序优化方法，具体来说，包括执行以下步骤：
初始化DC综合参数和时序分析参数；
执行DC综合操作以生成综合结果及综合报告；
响应于执行完DC综合操作，则基于所述综合报告、以及所述时序分析参数以确定是否存在重大时序违反；
响应于存在重大时序违反，则基于预设调整规则对DC综合进行参数调整并重新执行DC综合操作，其中，所述预设调整规则为基于多个预设调整项目的预设优先级排序每次调整优先级最高的预设调整项目；
响应于不存在重大时序违反，则输出本次DC综合操作对应的综合结果。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (8)
1.一种DC综合时序优化方法，其特征在于，所述方法包括：
初始化DC综合参数和时序分析参数；
执行DC综合操作以生成综合结果及综合报告；
响应于执行完DC综合操作，则基于所述综合报告、以及所述时序分析参数以确定是否存在重大时序违反；
响应于存在重大时序违反，则基于预设调整规则对DC综合进行参数调整并重新执行DC综合操作，其中，所述预设调整规则为基于多个预设调整项目的预设优先级排序每次调整优先级最高的预设调整项目，所述多个预设调整项目包括调整DC综合编译选项、修改输入输出延时项目、修改输入输出驱动能力项目，其中所述修改输入输出驱动能力项目包括修改输入输出负载和修改最大扇出数，并且所述预设优先级排序为调整DC综合编译选项、修改输入输出延时项目、修改输入输出驱动能力项目的优先级依次由高到低；
响应于不存在重大时序违反，则输出本次DC综合操作对应的综合结果。
2.根据权利要求1所述的DC综合时序优化方法，其特征在于，所述初始化DC综合参数和时序分析参数的步骤包括：
初始化DC综合参数包括初始化库文件选择、时钟设置、复位设置、输入输出延时、综合面积、输入输出负载、线载模型、最大转换时间、最大扇出数、关键路径分组，其中，时钟设置包括时钟周期、时钟占空比、时钟抖动、多时钟周期；
初始化时序分析参数包括初始化时钟周期。
3.根据权利要求2所述的DC综合时序优化方法，其特征在于，所述响应于执行完DC综合操作，则基于所述综合报告、以及所述时序分析参数以确定是否存在重大时序违反的步骤包括：
计算时钟周期的百分之十五以作为比较值，
利用report timing命令从综合报告中读取Violated选项的slack值并判断slack值是否为负数；
响应于slack值为负数，则将slack值的绝对值与所述比较值进行比较；
响应于slack值的绝对值大于所述比较值，则确认DC综合操作存在重大时序违反；
响应于slack值的绝对值小于等于所述比较值，则确认DC综合操作不存在重大时序违反。
4.根据权利要求1所述的DC综合时序优化方法，其特征在于，所述DC综合编译选项包括低、中、高三种编译模式。
5.根据权利要求1所述的DC综合时序优化方法，其特征在于，所述修改输入输出延时项目中输入输出延时的范围为时钟周期的30％至50％。
6.一种DC综合时序优化装置，其特征在于，所述装置包括：
初始化模块，用于初始化DC综合参数和时序分析参数；
综合模块，用于在DC综合完成参数初始化时，则执行DC综合操作以生成综合结果及综合报告；
时序分析模块，用于在执行完DC综合操作时，则基于所述综合报告、以及所述时序分析参数以确定是否存在重大时序违反；
参数调整模块，用在存在重大时序违反时，则基于预设调整规则对DC综合进行参数调整并重新执行DC综合操作，其中，所述预设调整规则为基于多个预设调整项目的预设优先级排序每次调整优先级最高的预设调整项目，所述多个预设调整项目包括调整DC综合编译选项、修改输入输出延时项目、修改输入输出驱动能力项目，其中所述修改输入输出驱动能力项目包括修改输入输出负载和修改最大扇出数，并且所述预设优先级排序为调整DC综合编译选项、修改输入输出延时项目、修改输入输出驱动能力项目的优先级依次由高到低；
输出模块，用于不存在重大时序违反时，则输出本次DC综合操作对应的综合结果。
7.一种计算机设备，其特征在于，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器中运行的计算机程序，所述处理器执行所述程序时执行权利要求1-5任意一项所述的DC综合时序优化方法。
8.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时执行权利要求1-5任意一项所述的DC综合时序优化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110682191.4A CN113609803B (zh) | 2021-06-20 | 2021-06-20 | 一种dc综合时序优化方法、装置、设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110682191.4A CN113609803B (zh) | 2021-06-20 | 2021-06-20 | 一种dc综合时序优化方法、装置、设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113609803A CN113609803A (zh) | 2021-11-05 |
| CN113609803B true CN113609803B (zh) | 2024-05-03 |
Family
ID=78336613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110682191.4A Active CN113609803B (zh) | 2021-06-20 | 2021-06-20 | 一种dc综合时序优化方法、装置、设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113609803B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002312411A (ja) * | 2001-04-10 | 2002-10-25 | Ricoh Co Ltd | 論理合成装置および論理合成方法 |
| CN1540745A (zh) * | 2003-04-25 | 2004-10-27 | ���µ�����ҵ��ʽ���� | 设计低功耗半导体集成电路的方法 |
| CN103378849A (zh) * | 2012-04-18 | 2013-10-30 | 创意电子股份有限公司 | 芯片输入输出设计的方法 |
| CN105488287A (zh) * | 2015-12-04 | 2016-04-13 | 上海兆芯集成电路有限公司 | 时序修正方法和电子装置 |
| US9569571B1 (en) * | 2015-12-10 | 2017-02-14 | International Business Machines Corporation | Method and system for timing violations in a circuit |
| CN109583103A (zh) * | 2018-12-04 | 2019-04-05 | 珠海市微半导体有限公司 | 一种基于时间余量的时序修复方法 |
| CN110765710A (zh) * | 2019-10-22 | 2020-02-07 | 清华大学 | 基于非易失器件的通用逻辑综合方法及装置 |
| US10853543B1 (en) * | 2019-03-29 | 2020-12-01 | Jesse Conrad Newcomb | Logical detection of electronic circuit power sequence risks |
| US10867093B1 (en) * | 2019-03-20 | 2020-12-15 | Xilinx, Inc. | System and method for an electronic design tool providing automated guidance and interface for circuit design processing |
| US10943043B1 (en) * | 2020-03-26 | 2021-03-09 | Xilinx, Inc. | Multiple output constrained input lookup table generation |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7082584B2 (en) * | 2003-04-30 | 2006-07-25 | Lsi Logic Corporation | Automated analysis of RTL code containing ASIC vendor rules |
| US8271920B2 (en) * | 2010-08-25 | 2012-09-18 | International Business Machines Corporation | Converged large block and structured synthesis for high performance microprocessor designs |
| US9390221B2 (en) * | 2014-09-19 | 2016-07-12 | Synopsys, Inc. | Linear complexity prioritization of timing engineering change order failures |
| JP6787045B2 (ja) * | 2016-10-31 | 2020-11-18 | 富士通株式会社 | 検証支援プログラム、検証支援方法、および情報処理装置 |
-
2021
- 2021-06-20 CN CN202110682191.4A patent/CN113609803B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002312411A (ja) * | 2001-04-10 | 2002-10-25 | Ricoh Co Ltd | 論理合成装置および論理合成方法 |
| CN1540745A (zh) * | 2003-04-25 | 2004-10-27 | ���µ�����ҵ��ʽ���� | 设计低功耗半导体集成电路的方法 |
| CN103378849A (zh) * | 2012-04-18 | 2013-10-30 | 创意电子股份有限公司 | 芯片输入输出设计的方法 |
| CN105488287A (zh) * | 2015-12-04 | 2016-04-13 | 上海兆芯集成电路有限公司 | 时序修正方法和电子装置 |
| US9569571B1 (en) * | 2015-12-10 | 2017-02-14 | International Business Machines Corporation | Method and system for timing violations in a circuit |
| CN109583103A (zh) * | 2018-12-04 | 2019-04-05 | 珠海市微半导体有限公司 | 一种基于时间余量的时序修复方法 |
| US10867093B1 (en) * | 2019-03-20 | 2020-12-15 | Xilinx, Inc. | System and method for an electronic design tool providing automated guidance and interface for circuit design processing |
| US10853543B1 (en) * | 2019-03-29 | 2020-12-01 | Jesse Conrad Newcomb | Logical detection of electronic circuit power sequence risks |
| CN110765710A (zh) * | 2019-10-22 | 2020-02-07 | 清华大学 | 基于非易失器件的通用逻辑综合方法及装置 |
| US10943043B1 (en) * | 2020-03-26 | 2021-03-09 | Xilinx, Inc. | Multiple output constrained input lookup table generation |
Non-Patent Citations (2)
| Title |
|---|
| RTL综合系统设计中时序逻辑综合的实现方法;袁媛, 谢巍, 刘明业;微电子学与计算机(第01期);全文 * |
| 一款0.13μm芯片的时钟树综合优化与可制造性设计;谢飞;中国优秀硕士论文全文数据库·信息科技辑;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113609803A (zh) | 2021-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7739530B2 (en) | Method and program for generating execution code for performing parallel processing | |
| CN103514025B (zh) | Opencl编译 | |
| US7853912B2 (en) | Arrangements for developing integrated circuit designs | |
| JP3331968B2 (ja) | グリッチ分析と低減に重点をおいたレジスタトランスファレベルの電力消費最適化回路、方法、及び記録媒体 | |
| US20080034338A1 (en) | Timing analysis method and device | |
| US20070136705A1 (en) | Timing analysis method and device | |
| US20120221995A1 (en) | System and method for employing signoff-quality timing analysis information concurrently in multiple scenarios to reduce dynamic power in an electronic circuit and an apparatus incorporating the same | |
| Wong et al. | High-level synthesis of asynchronous systems by data-driven decomposition | |
| CN116501305B (zh) | 用于寄存器代码自动生成的方法、设备、介质及系统 | |
| US8656337B2 (en) | Optimization method and device for netlist used in logic circuit design for semiconductor integrated circuit | |
| EP1376413A1 (en) | Test bench generator for integrated circuits, particularly memories | |
| CN113609803B (zh) | 一种dc综合时序优化方法、装置、设备及存储介质 | |
| CN110569038A (zh) | 随机验证参数设计方法、装置、计算机设备及存储介质 | |
| US8650525B2 (en) | Integrated circuit compilation | |
| US8694943B1 (en) | Methods, systems, and computer program product for implementing electronic designs with connectivity and constraint awareness | |
| Raghunathan et al. | Integrating variable-latency components into high-level synthesis | |
| US8863058B2 (en) | Characterization based buffering and sizing for system performance optimization | |
| Borrione et al. | A compositional model for the functional verification of high-level synthesis results | |
| US8875087B1 (en) | Method and system for automated script generation for EDA tools | |
| CN115167868A (zh) | 代码编译方法、装置、设备及计算机存储介质 | |
| Lavagno et al. | Incremental high-level synthesis | |
| US20080077897A1 (en) | Circuit design method and circuit design system | |
| CN108038312B (zh) | 集成电路半定制后端设计时序预算方法 | |
| CN117971186B (zh) | 一种代码生成控制方法、装置、终端及介质 | |
| KR101731629B1 (ko) | Circus로부터 go 코드를 자동으로 생성하는 방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |