CN102088825A - 多层电路板、用于制造该多层电路板的方法以及电子设备 - Google Patents
多层电路板、用于制造该多层电路板的方法以及电子设备 Download PDFInfo
- Publication number
- CN102088825A CN102088825A CN2010105756394A CN201010575639A CN102088825A CN 102088825 A CN102088825 A CN 102088825A CN 2010105756394 A CN2010105756394 A CN 2010105756394A CN 201010575639 A CN201010575639 A CN 201010575639A CN 102088825 A CN102088825 A CN 102088825A
- Authority
- CN
- China
- Prior art keywords
- internal substrate
- circuit board
- insulating barrier
- substrate
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
- H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/063—Lamination of preperforated insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
多层电路板、用于制造该多层电路板的方法以及电子设备。该用于制造多层电路板的方法包括以下步骤:对第一内层基板和第二内层基板进行并排设置,在所述第一内层基板中交替层叠第一绝缘层和第一导体层,在所述第二内层基板中交替层叠第二绝缘层和第二导体层。第二内层基板的层数大于第一内层基板的层数。并排设置的第一内层基板和第二内层基板在厚度方向上放置在一对第三绝缘层之间。在沿所述厚度方向对所述一对第三绝缘层加压并加热。在该对第三绝缘层的表面上形成导体图案。
Description
技术领域
本发明涉及多层电路板、用于制造该多层电路板的方法以及其中安装该多层电路板的电子设备。
背景技术
本申请基于并且要求2009年12月7日提交的在先日本专利申请No.2009-277892的优先权,此处以引证的方式并入其全部内容。
在很多电子设备中都构造或安装了印刷电路板。电子部件安装在这些印刷电路板上。所安装的电子部件的功能决定了印刷电路板的功能。
近年来,随着各电子部件功能的改善,电子部件已经更加紧密地被集成到印刷电路板中,这导致各电子部件的导线或引脚的数目增加,并且还导致各电子部件的尺寸缩小。例如,本领域中已经提出了具有引脚之间的狭窄间距的电子部件。
为了在印刷电路板上安装这样的具有狭窄间距的电子部件,在本领域中一直期望多层和/或精细电路板。本文中所使用的术语“精细的”指的是在印刷电路板上制作高精细电路图案。
最后,诸如印刷电路板的层数和/或精细程度的说明可以取决于要安装在印刷电路板上的电子部件的引脚之间的间距。
但是,即使安装在印刷电路板上的多个电子部件的仅仅一部分在引脚之间具有狭窄间距,如果印刷电路板的整个区域具有多层和/或精细结构,则印刷电路板也会导致具有过多的规范。关于这一点,提出了通过避免这样的过多规范的成本降低(例如,JP-A-2004-228165、JP-A-10-284632或JP-A-6-334353)。
但是,在JP-A-2004-228165中,在印刷电路板的该部分上粘贴层叠材料,并且在印刷电路板的表面上形成与层叠层的个数差相对应的梯状部分。如果形成这样的梯状部分,则需要在各梯状部分上单独焊接,由于工序步骤数目的增加造成了成本增加。
在JP-A-10-284632中,在电路板的凹陷部分中放置薄膜多层基板,以实现部分多层电路板,其中在薄膜多层基板上安装了狭窄间距电子部件。但是,电子部件直接安装在凹陷部分中的薄膜多层基板上。因此,多层电路板及其周围基板没有用于补偿厚度差的装置,使得可能存在不期望的梯状部分。因此,在JP-A-10-284632中,在多层电路板及其周围基板上单独执行焊接,由于安装工序的步骤数目增加而造成成本增加。
在JP-A-6-334353中,在印刷电路板的区域上层叠由绝缘材料制成的隔板(dummy plate),其中不要求多层结构。隔板具有与这样的区域上不期望的多个层相对应的厚度。但是,在这种情况下,将层叠层组合到一起,使得可以混合各层的绝缘材料。结果,可以出现设计灵活性的降低。
发明内容
根据本发明的实施方式,一种用于制造多层电路板的方法,所述方法可以包括以下步骤:将第一内层基板和第二内层基板并排设置,在所述第一内层基板中第一绝缘层和第一导体层交替层叠,在所述第二内层基板中第二绝缘层和第二导体层交替层叠。所述第二内层基板的层数大于所述第一内层基板的层数。并排设置的所述第一内层基板和所述第二内层基板在厚度方向上放置在一对第三绝缘层之间。沿所述厚度方向对所述一对第三绝缘层加压并加热。在所述一对第三绝缘层的表面上形成导体图案。
要理解的是,前述一般说明和下面的详细说明都是示例性和解释性的,并且不限制本发明。
附图说明
图1是示意性示出作为第一实施方式的一个示例的多层电路板的分解立体图;
图2是示意性示出作为第一实施方式的一个示例的多层电路板的分解立体图;
图3A至图3C是示出第一实施方式中内层基板的设置的示例的平面图;
图4是示意性示出作为第二实施方式的一个示例的印刷电路板的分解立体图;
图5是作为第二实施方式的一个示例的印刷电路板的截面图;
图6A和图6B是示出第二实施方式中内层基板的设置的示例的平面图;
图7是示出用于制造内层基板的工序的第一步骤的图;
图8是示出用于制造内层基板的工序的第二步骤的图;
图9是示出用于设置内层基板的工序的示意图;
图10是示出用于执行设置内层基板的工序的过程的一个示例的图;
图11是示出在压力下的加热工序的示意图;
图12是示出压力下的加热工序的另一个示例的图;
图13是示出形成图案等的第一步骤的图;
图14是示出形成图案等的第二步骤的图;
图15是示出形成图案等的第三步骤的图;
图16是示出形成图案等的第四步骤的图;
图17是示出可应用到各实施方式的分层结构的一个示例的图;
图18是示出可应用到各实施方式的布线结构的一个示例的图;以及
图19是示出作为与第一实施方式的示例相对应的电子设备的示例的个人计算机的图。
具体实施方式
下文中将参照附图描述根据本发明的实施方式的多层电路板、用于制造这样的多层电路板的方法以及安装该多层电路板的电子设备。
图1是示意性地示出作为第一实施方式的示例的多层电路板的分解立体图。图2是示出作为第一实施方式的示例的多层电路板的截面图。
第一实施方式中的印刷电路板100包括多个内层基板101和102(这里,作为一个示例为两个内层基板)。各个内层基板101和102是由导体层和绝缘层一体构成的层叠制件。然后,内层基板101和102分别具有不同数目的导体层。但是,如果并排设置三个或更多个内层基板,则它们的至少两个可以具有不同数目的导体层。
根据图2,各个内层基板101和102沿宽度和深度延伸。如图2所示,内层基板101和102并排设置。换句话说,以各基板延伸的方向并排设置内层基板101和102。内层基板101和102可以分别对应于本发明的第一内层基板和第二内层基板的示例。
根据第一实施方式的印刷电路板100还包括金属层103和绝缘层104。金属层103是设置在绝缘层104上的导体图案层。内层基板101和102夹在一对绝缘层104之间。金属层103和绝缘层104的组合对应于多层电路板中的表面基板的示例。绝缘层104对应于本发明的第三绝缘层的示例。两个或更多个金属层可交替地与绝缘层堆叠。金属层103可以由铜箔制成,而绝缘层104可以由附接到上述铜箔的热固树脂制成。内层基板101和102可以夹入一对绝缘层104之间,并且例如通过沿厚度方向对一对绝缘层104加压并加热来形成为层叠制件。
绝缘层104与内层基板101和102以及金属层103结合在一起。由于根据第一实施方式的绝缘层104包括热固树脂,因此最初通过加热使诸如环氧树脂、聚苯醚(PPE)树脂、烯烃树脂或聚酰亚胺树脂的树脂材料软化,然后固化。绝缘层104通过软化和固化联结到内层基板101和102。或者,绝缘层可以包含在室温而无需加热固化的固化剂。另一方面,由于在绝缘层的固化条件下预先制备了其内层基板101和102,因此绝缘层104不通过压力下的加热工序与内层基板101和102中的绝缘层混合。
为了简单,图1示出了平板形的绝缘层104。但是,一旦通过压力下的加热来软化绝缘层104,如图2所示,软化后的绝缘层104被插入并且填充并排设置的内层基板101和102之间的缝隙。
第一实施方式的印刷电路板100由金属层103和绝缘层104覆盖,使得印刷电路板100的表面层是平的。因此,用单次工序在印刷电路基板100的表面层上可以执行焊接工序等。
在图1和图2的各图中,示出了以简单方式并排设置两个内层基板101和102的示例性设置。但是,可以以各种方式设置两个或更多个内层基板。
图3A至图3C示出了关于第一实施方式的内层基板的示例性设置的平面图。
在图3A至图3C中,三种不同的示例性设置模式的任意模式均满足以各个基板延伸的方向排列基板的情形。
在图3A至图3C中,内层基板105包括四个导体层,内层基板106包括六个导体层,并且内层基板107包括八个导体层。
在图3A中,内层基板105、106和107分别设置为使得它们的外部边缘互相面对。
在图3B中,六层内层基板106与八层内层基板107并排设置。另一方面,四层内层基板105横向包围六层内层基板106和八层内部传导基板107。
在图3C中,六层内层基板106包围八层内层基板107。而且,四层内层基板105还包围六层内层基板106。
因此,可以对内层基板应用各种设置。基于要安装在印刷电路板上的各电子部件的规范可以设计任意设置。换句话说,多层内层基板设置在将安装在引脚之间具有狭窄间距的电子部件的部分上。相反,层数较少的内层基板设置在将不安装上述狭窄间距组件的部分上。而且,如上所述,因为单独执行固化工序,因此设置在内层基板中的绝缘层未与夹有内层基板的绝缘层混合。因此,可以基于各内层基板的期望规范来选择绝缘层的材料。这样,可以没有限制地设计内层基板的设置和材料,使得部分印刷电路板110根据需要可以是多层的或者高精度的印刷电路板,同时可以降低印刷电路板100的总成本。
图4示意性地示出了根据第二实施方式的印刷电路板。图5是示出根据第二实施方式的印刷电路板的截面图。
第二实施方式中的印刷电路板110还包括多个内层基板111和112(这里,作为一个示例为两个内层基板)。类似于第一实施方式中的内层基板101和102,各个内层基板111和112是由导体层和绝缘层一体形成的层叠制件,同时它们具有不同数目的导体层。
根据图5,第二实施方式中的各个内层基板111和112沿宽度和深度方向延伸。如图5中所示,内层基板111和112并排设置。内层基板111和112可以与本发明的第一内层基板和第二内层基板相对应。
第二实施方式中的印刷电路板110设置有横向包围内层基板111和112的绝缘构件115。这里,绝缘构件115是包含玻璃环氧树脂材料的板。
类似于第一实施方式,第二实施方式中的印刷电路板110包括金属层113和绝缘层114。金属层113是形成在绝缘层114上的导体图案。金属层113和绝缘层114的组合与夹有第一内层基板和第二内层基板的表面基板的示例相对应。而且,金属层113可以与本发明的导体图案相对应。
第二实施方式中的绝缘层114与内层基板111和112、金属层113和绝缘构件115集成为整体结构。类似于第一实施方式,绝缘层114包括最初通过加热软化然后固化的热固树脂。绝缘层114通过软化和固化耦接至内层基板111和112以及绝缘构件115。绝缘层114通过压力下的加热工序未与内层基板111和112中的绝缘层混合。
为了简单,图4示出了平板形的绝缘层114。但是,一旦通过压力下的加热来软化绝缘层114,如图5所示,软化后的绝缘层114被插入并且填充并排设置的内层基板111和112以及绝缘构件115之间的缝隙。绝缘层114可以与本发明的第三绝缘层相对应。
第二实施方式的印刷电路板110由金属层113和绝缘层114覆盖,使得印刷电路板110的表面层是平坦的。因此,可以用单次工序在印刷电路基板110的表面层上执行焊接工序等。
下文中将描述关于第二实施方式的内层基板的修改设置。
图6A和图6B示出了内层基板的修改设置。
在图6A中,具有四个导体层的内层基板117和具有八个导体层的内层基板118被框形绝缘构件116包围。
四层内层基板117与八层内层基板118并排设置。另一方面,框形绝缘构件116横向包围四层内层基板117和八层内层基板118。
在图6B中,四层内层基板117横向包围八层内层基板118。框形绝缘构件116横向包围四层内层基板117。
此外,可以应用内层基板的各种设置。与第一实施方式相同,可以基于各内层基板的期望规范来选择绝缘层的材料。因此,在第二实施方式中,可以没有限制地设计内层基板的设置和材料,使得部分印刷电路板110根据需要可以是多层的或者是精度更高的印刷电路板,同时可以降低印刷电路板110的总成本。
下文中将基于上述第一实施方式的印刷电路板描述用于制造根据第三实施方式的印刷电路板的方法。用于制造第三实施方式的印刷电路板的方法还可以类似地应用到根据上述第二实施方式的印刷电路板。这里,为了方便,将参照第一实施方式的印刷电路板进行描述。
用于制造第三实施方式中的印刷电路板的方法大致包括下述工序:(i)用于制造内层基板的工序,(ii)用于排列内层基板的工序,(iii)在压力下的加热工序,以及(iv)用于形成导体图案等的工序。下文中将详细描述上述工序。
图7示出了用于制造内层基板的工序的步骤。
在用于制造内层基板的工序中,导体层201交替地堆叠在充当绝缘层的绝缘片202上。布线图案可以已经形成在导体层201中。为内层基板准备给定数目的导体层201,然后层叠该给定数目的导体层201。在第三实施方式中,绝缘片202由预浸材料形成,该预浸材料为织物纤维(例如,玻璃纤维、碳化纤维、芳纶纤维、硼纤维等)用热固树脂(例如,环氧树脂、双马来亚酰胺树脂、聚酰亚胺树脂等)来浸渍得到的材料。此外,导体层201和绝缘片202具有足以切成多个内层基板的表面区域。
用热压机等沿图7中的箭头方向对交替堆叠的导体层201和绝缘片202进行在压力下加热,然后固化绝缘片202。从而,导体层201和绝缘片202一体组合以完成用于切成多个内层基板的基础基板。本文中的特定的在压力下的加热工序可以采用根据本领域中所公知的任意技术,因此,在下面的描述中省略该压力下的加热工序的细节。
图8示出了用于制造内层基板的工序的另一个步骤。
在上述基础基板203上执行过孔(via)、用于对准内层基板204的识别标记以及用于后续设置工序的通孔(thrugh-hole)等的形成。然后,从基础基板203切出多个内层基板204。
这样,可以制造具有不同层数的两种或更多种内层基板。
图9是示出用于设置内层基板的工序的示意图。
在设置工序中,通过上述工序分别生产的内层基板211和212以图1、3、4和6中所示的方式并排设置,并且夹在两个绝缘片213之间。两个绝缘片213可以与本发明的第三绝缘层对相对应。
具体地,设置工序可以使用夹具并且如下执行。
图10示出了用夹具(jig)设置内层基板的工序。
在设置工序中准备夹具220,并且引脚221从夹具220的平坦表面突出。然后,绝缘片213放置在夹具220上。绝缘片213具有分别在对应于引脚的位置定位的通孔。绝缘片213中的通孔被装入引脚221,并且绝缘片213放置在夹具220上。
内层基板211和212在给定位置也具有通孔。内层基板211和212使引脚221穿过其通孔的同时被放置在绝缘片213上。因此,可以确定内层基板211和212的设置。
而且,另一个绝缘片213被放置在内层基板211和212上,同时使引脚221穿过通孔。
这样,在该实施方式中,使用引脚221可以确定彼此参照的内层基板211和212的位置以及内层基板211和212相对于绝缘片213的相对位置。
随后,为了保持它们的位置关系,通过使用焊铁等熔化绝缘片213的一些部分来临时对内层基板211和212以及绝缘片213进行结合。
用于设置如上所述的内层基板的工序可以与本发明的排列步骤相对应。
图11是示出压力下的加热工序的示意图。
在根据第三实施方式的压力下的加热工序中,由两片铜箔214夹有如上所述临时结合的内层基板211和212以及绝缘片213。下文中,由铜箔片214夹有的整个结构可以称为层叠体215。而且,在以图11中所示的箭头方向加压的同时对层叠体215进行加热。结果,通过加热使绝缘片213软化,以使得层叠体215变为整体结构。
在第三实施方式中,针对多个层叠体215同时执行压力下的加热工序。
图12是示出压力下的加热工序的另一个示例的图。
这里,作为一个示例,示出了堆叠四个层叠体215的状态。
层叠体215与耐热片231交替堆叠,同时组件被夹在加压机的铁台230之间。其中一些耐热片231被夹在铁台230和层叠体215之间,而另些耐热片231被夹在层叠体215之间。该耐热片231用于保护层叠体215的铜箔214。
在如上所述堆叠层叠体215之后,具有平坦表面的铁台230在层叠体215上施加几吨的压力。这里,由加热器(未示出)同时对层叠体215进行加热,并且所施加的热量软化了各自层叠体215中的绝缘片213。结果,绝缘片213与层叠体215一体组合,并且产生的产品充当绝缘层。而且,集成后的层叠体215充当具有平坦表面的多层基板。
图12中所示的压力下的加热工序可以是一种传统工序,该传统工序也可以用于生产内层基板。
由于铜箔完全覆盖了多层基板的表面,因此电子部件等还无法安装在其上。因此,如下所述,在表面上形成导体图案或过孔以完成电子部件等处于可安装的状态的电路板。
图13至图16分别示出用于形成图案等的工序。
如图13中所示,在多层基板216中形成基准孔240。在内层基板211和212上与上述识别标记相对应的位置形成基准孔240。可以通过使用X射线读取识别标记的位置。
在图14中,在基于基准孔240定位的各位置通过钻孔机形成通孔242或非通孔243。
在图15中,通过电镀处理在通孔242和非通孔244的内壁上形成电镀膜244。
在图16中,通过光刻或印刷技术在多层基板216的表面上的基于在基准位置打开的基准孔240而形成的位置形成导电图案(迹线)245。
通过图案形成工序,多层基板216被制成其上可安装电子部件的印刷电路板。
尽管描述了在第三实施方式中的压力下的加热工序之后执行图案形成工序,但是可以在压力下的加热工序之前或排列内层基板之前执行图案形成工序。
下文中将描述可应用到上述实施方式中的印刷电路板的基板结构的细节。本文中的术语“基板结构”可以包括分层结构和布线结构。
图17是示出可应用到各实施方式的分层结构的一个示例的图。
本文中所描述的印刷电路板250包括三种不同的内层基板,其分别具有两层、八层和四层。
两层内层基板260包括导体层261和具有500μm厚度的绝缘层262,各导体层261具有25μm的厚度。在导体层261之间夹有绝缘层262。
四层内层基板280包括导体层和绝缘层282,各导体层具有18μm或30μm的厚度,并且各绝缘层具有100μm或250μm的厚度。在导体层281之间夹有各绝缘层282。
八层内层基板270包括导体层和具有60μm厚度的绝缘层272,各导体层具有12μm或30μm的厚度。在导体层271之间夹有绝缘层272。
在表面层图案300(各表面层图案具有30μm的厚度)之间设置内层基板260、270和280。绝缘层290将内层基板260、270和280与表面图案300进行一体组合。在各个内部层结构260、270和280的上方或下方定位的该对绝缘层290的层厚度在该示例中为100μm。因此,绝缘层290具有足够的厚度以吸收内层基板260、270和280之间的厚度差。在各种实施方式中可以适当地控制这些层厚度。
在上述内层基板260、270和280之间,八层内层基板270具有最精细的结构。因此,绝缘层272中的材料是高绝缘特性树脂,以可靠地在狭窄间距迹线之间绝缘。
另一方面,由于两层内层基板260具有最厚的绝缘层262,因此相对于八层内层基板270,可允许较低的绝缘性能。因此,低成本树脂材料可以用于两层内层基板260。
在内层基板260、270和280中的四层内层基板280可以适合于高速传输。因此,四层内层基板280的绝缘层282可以采用陶瓷以获得高速传输能力。包括陶瓷的绝缘层还可以用于安装了要求高耐热性能的电源电路的区域。
作为修改示例,第一绝缘层和第二绝缘层可以包括不同的材料。合适的材料选择可以得到低成本的高性能电路。
图18是示出可应用到各实施方式的布线结构的一个示例的图。
图18中的印刷电路板310包括两层内层基板320和八层内层基板330。
两层内层基板320设置有将内部层图案321互相连接的内部过孔322。
内部过孔322形成有印刷电路板310内的埋入过孔。换句话说,内部过孔322未触及印刷电路板310的表面。此外,八层内层基板330还设置有将内部层图案331互相连接的内部过孔332。内部过孔332也形成有在八层内层基板330和印刷电路板310这两者内的埋入过孔,其未触及印刷电路板310的表面。
在制造内层基板过程中形成内部过孔322和332。
印刷电路板310设置有将表面层图案340与内层基板330的内部层图案331连接的内部过孔341。内部过孔341触及印刷电路板310的表面。此外,印刷电路板310还设置有将印刷电路板310上的前侧和背侧上的表面层图案340与内层基板320的内部层图案321连接的通孔过孔342。通孔过孔342也触及印刷电路板310的表面。在上述图案形成工序过程中形成了均触及印刷电路板310的表面的通孔过孔342和内部过孔341(例如,通孔和/或非通孔)。
图18还示出了安装在印刷电路板上的双列直插插塞式(DIP)连接器410和球形栅阵列(BGA)组件420。BGA组件420具有的带有狭窄间距的端子多于DIP连接器410。因此,BGA420安装在设置了多层(例如,八层)内层基板330的区域。另一方面,DIP连接器410可以安装在设置了两层内层基板320的区域上。
具体地说,由于多层内层基板330设置有未触及印刷布线基板310的表面的内部过孔332,因此内部层图案331互联连接,而不与印刷电路板310表面上的安装区域相互影响。
图18中的内层基板320和330可以与本发明的第一内层基板和第二内层基板相对应。
优选的是,本发明的第一内层基板和第二内层基板的至少一个具有未触及印刷电路板的表面的内部过孔。
下文中将参照图19描述安装了根据上述实施方式的印刷电路板的电子设备。
图19是作为根据第四实施方式的电子设备的一个示例的个人计算机。图19示出了个人计算机501的内部配置的示例,但是为了方便,省略其机壳。
个人计算机501包括安装在印刷电路板500上的各种电子部件。例如,在印刷电路板500上安装有存储模块511、中央处理器(CPU)512、芯片组513、集成电路(IC)521、连接器522和531以及电源模块532。
此外,印刷电路板500可以在其内部包括两个内层基板510和520。换句话说,本文中所述的印刷电路板500具有类似于如图4所示的根据第二实施方式的印刷布线基板110的结构。
图19中的印刷电路板500具有的尺寸是:长160mm、宽300mm和厚0.81mm。此外,在印刷电路板500的表面层上的布线图案的最小宽度尺寸是100μm并且最小缝隙为100μm。
在图19中,内层基板510被形成为多层且精细基板。内层基板510的尺寸例如为长60mm、宽60mm以及厚0.55mm。内层基板510是八层基板。此外,内层基板510的布线图案的最小宽度尺寸是50μm以及最小缝隙为50μm。在如上所述的各种电子部件中,在设置了多层且精细的内层基板510的区域上安装了各引线数量相对较大的电子部件(例如,存储模块511、CPU 512和芯片组513)。
在图19中,内层基板520的尺寸例如为长100mm、宽100mm和厚0.55mm。内层基板520是四层基板。此外,内部分层基板520的布线图案的最小宽度尺寸是100μm并且最小缝隙为100μm。在如上所述的各种电子部件中,可以在设置了内层基板520的区域上安装IC 521和连接器522(其分别具有小于CPU 512等的引线数量的特定数量的引线)。
另一方面,用印刷电路板500的表面层上的布线图案足以应付I/O连接器531和电源模块532,并且I/O连接器531和电源模块532可以安装在内层基板510和520以外的区域。
因此,图19中的个人计算机501采用根据要安装的电子部件的规范部分区域为多层的印刷电路板500,使得可以在避免成本增加的同时提供改进的特征。
尽管将个人计算机作为第四实施方式中的电子设备的一个示例进行描述。但是,另选的是,移动电话、配电板、服务器等也适用于第四实施方式的电子设备的示例。
本文中所述的所有示例和条件性语言都是为了教导目的,以辅助读者理解本发明以及发明人对本领域做出进一步贡献的概念,并且应理解为并非对这样的特定所述的示例和条件的限制,而且该说明书中这样的示例的组织也不涉及示出本发明的优势和劣势。尽管已经详细描述了本发明的实施方式,但是相关领域技术人员将理解的是,可以在未脱离权利要求书中所述的本发明的精神和范围的情况下可以对本发明进行各种改变、替代和变形。
Claims (12)
1.一种用于制造多层电路板的方法,所述方法包括以下步骤:
将第一内层基板和第二内层基板并排设置,其中在所述第一内层基板中第一绝缘层和第一导体层交替层叠,在所述第二内层基板中第二绝缘层和第二导体层交替层叠,其中所述第二内层基板的层数大于所述第一内层基板的层数;
将并排设置的所述第一内层基板和所述第二内层基板在厚度方向上布置在一对第三绝缘层之间;
沿所述厚度方向对所述一对第三绝缘层加压并加热;并且
在所述一对第三绝缘层的表面上形成导体图案。
2.根据权利要求1所述的用于制造多层电路板的方法,其中所述第一绝缘层包括第一热固树脂,并且
通过固化所述第一热固树脂将所述第一绝缘层与所述第一导体层结合在一起。
3.根据权利要求1所述的用于制造多层电路板的方法,其中所述第二绝缘层包括第二热固树脂,并且
通过固化所述第二热固树脂将所述第二绝缘层与所述第二导体层结合在一起。
4.根据权利要求1所述的用于制造多层电路板的方法,该方法还包括在所述第一内层基板和所述第二内层基板的至少一个中形成内部过孔。
5.根据权利要求1所述的用于制造多层电路板的方法,其中所述第三绝缘层包括第三热固树脂。
6.根据权利要求5所述的用于制造多层电路板的方法,其中所述第三绝缘层由利用所述第三热固树脂浸渍织物纤维得到的预浸材料形成。
7.一种多层电路板,该多层电路板包括:
第一内层基板,在所述第一内层基板中第一绝缘层和第一导体层交替层叠;
第二内层基板,其与所述第一内层基板并排设置,其中第二绝缘层和第二导体层交替层叠,并且其中所述第二内层基板的层数大于所述第一内层基板的层数;以及
一对表面基板,各表面基板具有第三绝缘层和形成在所述第三绝缘层的表面上的导体图案,
其中所述第一内层基板和所述第二内层基板设置在所述一对表面基板之间。
8.根据权利要求7所述的多层电路板,其中在所述第一内层基板和所述第二内层基板的至少一个中形成有内部过孔。
9.根据权利要求7所述的多层电路板,其中所述第一绝缘层和所述第二绝缘层包括不同种类的热固树脂。
10.根据权利要求7所述的多层电路板,其中所述第三绝缘层包括第三热固树脂。
11.根据权利要求10所述的多层电路板,其中所述第三绝缘层由利用所述第三热固树脂浸渍织物纤维得到的预浸材料形成。
12.一种电子设备,该电子设备包括:
机壳;
安装在所述机壳中的多层电路板;以及
安装在所述多层电路板上的电子部件,
其中所述多层电路板包括:
第一内层基板,在所述第一内层基板中第一绝缘层和第一导体层交替层叠;
第二内层基板,其与所述第一内层基板并排设置,其中第二绝缘层和第二导体层交替层叠,并且其中所述第二内层基板的层数大于所述第一内层基板的层数;以及
一对表面基板,所述表面基板具有第三绝缘层和形成在所述第三绝缘层的表面上的导体图案,
其中所述第一内层基板和所述第二内层基板设置在所述一对表面基板之间。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009277892A JP2011119616A (ja) | 2009-12-07 | 2009-12-07 | プリント配線基板の製造方法、プリント配線基板、および電子装置 |
JP2009-277892 | 2009-12-07 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102088825A true CN102088825A (zh) | 2011-06-08 |
Family
ID=43598494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010105756394A Pending CN102088825A (zh) | 2009-12-07 | 2010-12-06 | 多层电路板、用于制造该多层电路板的方法以及电子设备 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20110132654A1 (zh) |
EP (1) | EP2330877A1 (zh) |
JP (1) | JP2011119616A (zh) |
KR (1) | KR20110065378A (zh) |
CN (1) | CN102088825A (zh) |
TW (1) | TW201132267A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103037616A (zh) * | 2011-10-06 | 2013-04-10 | 宏达国际电子股份有限公司 | 复合式电路板及其制造方法 |
CN111683453A (zh) * | 2020-06-02 | 2020-09-18 | 上海兆芯集成电路有限公司 | 电子总成 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI458404B (zh) * | 2012-05-30 | 2014-10-21 | Mektec Corp | 雙面可撓性基板片連接成捲之製程與結構 |
CN103458624B (zh) * | 2012-06-01 | 2017-05-17 | 旗胜科技股份有限公司 | 双面可挠性基板片连接成卷的工艺 |
US10285283B2 (en) * | 2016-06-03 | 2019-05-07 | International Business Machines Corporation | Heating of printed circuit board core during laminate cure |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07115282A (ja) * | 1993-10-19 | 1995-05-02 | Hitachi Chem Co Ltd | 多層プリント配線板の多層化接着方法及びその方法に用いる治具 |
JPH0832235A (ja) * | 1994-07-15 | 1996-02-02 | Toshiba Chem Corp | 多層プリント配線板の製造方法 |
JP2004228322A (ja) * | 2003-01-22 | 2004-08-12 | Sumitomo Bakelite Co Ltd | 多層フレキシブル配線板の製造方法 |
CN1784125A (zh) * | 2004-11-30 | 2006-06-07 | 株式会社藤仓 | 刚性·挠性印刷线路板的制造方法 |
JP3879159B2 (ja) * | 1997-01-09 | 2007-02-07 | 松下電器産業株式会社 | 多層プリント配線板の製造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06334353A (ja) | 1993-05-20 | 1994-12-02 | Fujitsu Ltd | プリント配線板 |
JP3754171B2 (ja) | 1997-04-08 | 2006-03-08 | 富士通株式会社 | 回路基板及びその製造方法 |
JP2004186235A (ja) * | 2002-11-29 | 2004-07-02 | Ibiden Co Ltd | 配線板および配線板の製造方法 |
WO2004066697A1 (ja) * | 2003-01-20 | 2004-08-05 | Fujikura Ltd. | 多層配線板およびその製造方法 |
JP4195619B2 (ja) | 2003-01-20 | 2008-12-10 | 株式会社フジクラ | 多層配線板およびその製造方法 |
JP2005217197A (ja) * | 2004-01-29 | 2005-08-11 | Fujikura Ltd | 多層基板およびその製造方法 |
JP4647255B2 (ja) * | 2004-07-26 | 2011-03-09 | Hoya株式会社 | ズームレンズ系 |
JP2006165242A (ja) * | 2004-12-07 | 2006-06-22 | Matsushita Electric Ind Co Ltd | プリント配線板およびその製造方法 |
TWI425899B (zh) * | 2007-02-23 | 2014-02-01 | Infermata Systems Ltd | 功能性印刷電路板快速製造方法及裝置 |
JP2007251189A (ja) * | 2007-05-01 | 2007-09-27 | Ibiden Co Ltd | 多層プリント配線板 |
TW200906263A (en) * | 2007-05-29 | 2009-02-01 | Matsushita Electric Ind Co Ltd | Circuit board and method for manufacturing the same |
TWI393511B (zh) * | 2007-05-29 | 2013-04-11 | Panasonic Corp | Dimensional printed wiring board and manufacturing method thereof |
JP5371284B2 (ja) | 2008-05-15 | 2013-12-18 | 株式会社カネカ | 薄膜光電変換装置 |
BRPI0822705A2 (pt) * | 2008-05-19 | 2015-07-07 | Ibiden Co Ltd | Painel de ligações impresso e método para fabricar o mesmo |
CN102106197A (zh) * | 2008-07-30 | 2011-06-22 | 揖斐电株式会社 | 刚挠性电路板以及其制造方法 |
-
2009
- 2009-12-07 JP JP2009277892A patent/JP2011119616A/ja active Pending
-
2010
- 2010-11-30 EP EP10193174A patent/EP2330877A1/en not_active Withdrawn
- 2010-12-03 US US12/959,698 patent/US20110132654A1/en not_active Abandoned
- 2010-12-03 TW TW099142121A patent/TW201132267A/zh unknown
- 2010-12-06 CN CN2010105756394A patent/CN102088825A/zh active Pending
- 2010-12-07 KR KR1020100123969A patent/KR20110065378A/ko not_active Application Discontinuation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07115282A (ja) * | 1993-10-19 | 1995-05-02 | Hitachi Chem Co Ltd | 多層プリント配線板の多層化接着方法及びその方法に用いる治具 |
JPH0832235A (ja) * | 1994-07-15 | 1996-02-02 | Toshiba Chem Corp | 多層プリント配線板の製造方法 |
JP3879159B2 (ja) * | 1997-01-09 | 2007-02-07 | 松下電器産業株式会社 | 多層プリント配線板の製造方法 |
JP2004228322A (ja) * | 2003-01-22 | 2004-08-12 | Sumitomo Bakelite Co Ltd | 多層フレキシブル配線板の製造方法 |
CN1784125A (zh) * | 2004-11-30 | 2006-06-07 | 株式会社藤仓 | 刚性·挠性印刷线路板的制造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103037616A (zh) * | 2011-10-06 | 2013-04-10 | 宏达国际电子股份有限公司 | 复合式电路板及其制造方法 |
CN111683453A (zh) * | 2020-06-02 | 2020-09-18 | 上海兆芯集成电路有限公司 | 电子总成 |
Also Published As
Publication number | Publication date |
---|---|
JP2011119616A (ja) | 2011-06-16 |
US20110132654A1 (en) | 2011-06-09 |
TW201132267A (en) | 2011-09-16 |
EP2330877A1 (en) | 2011-06-08 |
KR20110065378A (ko) | 2011-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102090155B (zh) | 用于将至少一个电子构件集成到印制线路板中的方法以及印制线路板 | |
CN101188915B (zh) | 制造元件嵌入式印刷电路板的方法 | |
CN102265717B (zh) | 刚挠性电路板及其制造方法 | |
CN101593750B (zh) | 芯衬底和印刷布线板 | |
CN101128091A (zh) | 元件嵌入式多层印刷线路板及其制造方法 | |
CN102480835B (zh) | 焊接连接销、半导体封装基板以及使用它们安装半导体芯片的方法 | |
US8399773B2 (en) | Substrates having voltage switchable dielectric materials | |
CN1956624B (zh) | 刚性-柔性印刷电路板及其制造方法 | |
CN101902875B (zh) | 多层布线基板 | |
CN102088825A (zh) | 多层电路板、用于制造该多层电路板的方法以及电子设备 | |
KR20140033245A (ko) | 부품 내장 배선판, 부품 내장 배선판의 제조 방법 | |
US8963017B2 (en) | Multilayer board | |
KR100820633B1 (ko) | 전자소자 내장 인쇄회로기판 및 그 제조방법 | |
CN105472865A (zh) | 包括传热结构的电路板 | |
CN102892257A (zh) | 印制电路板局部埋入pcb子板的方法 | |
CN102365005B (zh) | 电路板加工方法 | |
CN101272662B (zh) | 多层布线基板的制造方法 | |
EP3435747A1 (en) | Printed wiring board and method for manufacturing same | |
US10098232B2 (en) | Embedded board and method of manufacturing the same | |
US20160353572A1 (en) | Printed circuit board, semiconductor package and method of manufacturing the same | |
KR20150062056A (ko) | 전자소자 내장 기판 및 그 제조 방법 | |
CN108419384B (zh) | 半弯折印刷线路板及其制作方法 | |
US20110173806A1 (en) | Substrates having voltage switchable dielectric materials | |
US20110132647A1 (en) | Substrates Having Voltage Switchable Dielectric Materials | |
WO2023171403A1 (ja) | 厚導体内蔵プリント配線板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110608 |