CN103037616A - 复合式电路板及其制造方法 - Google Patents
复合式电路板及其制造方法 Download PDFInfo
- Publication number
- CN103037616A CN103037616A CN2012102448634A CN201210244863A CN103037616A CN 103037616 A CN103037616 A CN 103037616A CN 2012102448634 A CN2012102448634 A CN 2012102448634A CN 201210244863 A CN201210244863 A CN 201210244863A CN 103037616 A CN103037616 A CN 103037616A
- Authority
- CN
- China
- Prior art keywords
- circuit board
- combined type
- type circuit
- layers
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Abstract
本发明公开一种复合式电路板及其制造方法。该复合式电路板包括两第一披覆层、多个子电路板以及一第一连接线路。这些子电路板被夹置于两第一披覆层之间,并排且相互分离。两第一披覆层在这些子电路板以外的位置上相互接合。第一连接线路位于两第一披覆层的至少一个上,并且电连接至这些子电路板。此外,本发明还提供上述复合式电路板的制造方法。本发明的复合式电路板提供不同层数的线路层,以因应不同电子元件的线路布局的需求。
Description
技术领域
本发明涉及一种电路板及其制造方法,且特别是涉及一种复合式的电路板及其制造方法。
背景技术
一般而言,通讯装置的电路板上会配置微处理器及天线等电子元件。电子元件间通过电路板的线路连接,以进行数据的传递。
由于各电子元件间所需传递的数据量不同,因此电子元件间的线路数量也会有所不同,即电路板上的布线密度分配不平均,例如微处理器处理大多数的数据传递与控制动作,因此微处理器的线路区域的布线密度便非常大,以便能够处理大量的数据,而天线的线路区域的布线密度相对之下则较低。
随着微处理器功能的增加以及电路板电子元件的多样化,使得微处理器或是其他电子元件之间的线路数量增加,以便处理更多的数据,造成布线密度提高。但是因为电路板上的线路区域面积大小固定,因此当线路密度超过一定限度时,将必须使用更多层数的电路板来完成线路布局。
然而,并非整个电路板上皆需要很高的布线密度,若是整体改用较多层数的电路板,比如六层板或八层板,则将增加制造成本且其制造过程也更为复杂。
发明内容
本发明的目的在于提供一种复合式电路板,其在电路板上提供不同层数的线路层,以因应各种不同电子元件的线路布局的需要,并可简化制作工艺与降低成本。
本发明再一目的在于提供一种复合式电路板的制造方法,其可制造出上述的复合式电路板。
为达上述目的,本发明提出一种复合式电路板,包括两第一披覆层、多个子电路板以及一第一连接线路。这些子电路板被夹置于两第一披覆层之间,这些子电路板并排并且相互分离,且两第一披覆层在这些子电路板以外的位置上相互接合。第一连接线路位于两第一披覆层的至少一个上,并且电连接至这些子电路板。
本发明还提出一种复合式电路板的制造方法,包括提供多个子电路板。使用两第一半固化层夹置这些子电路板,其中这些子电路板并排并且相互分离。固化两第一半固化层以形成两第一披覆层,其中两第一披覆层在这些子电路板以外的位置上相互接合。形成一第一连接线路于两第一披覆层的至少一个上,以电连接这些子电路板。
基于上述,本发明的复合式电路板及其制造方法利用多个子电路板以及位于第一披覆层上的第一连接线路,来使复合式电路板提供多种层数的线路层,以因应各种不同电子元件的线路布局的需要。此外,由于复合式电路板不需整体均为高布线密度,因此,可简化制作工艺且降低成本。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附附图作详细说明如下。
附图说明
图1A是本发明的一实施例的一种复合式电路板的侧视示意图;
图1B是图1A的复合式电路板的剖面示意图;
图1C是图1A的复合式电路板的俯视示意图;
图2是本发明的另一实施例的一种复合式电路板的剖面示意图;
图3是本发明的另一实施例的一种复合式电路板的侧视示意图;
图4是本发明的一实施例的一种复合式电路板的制造方法的流程示意图。
主要元件符号说明
100、100b:复合式电路板
110:第一披覆层
120:子电路板
122:二层板
124:四层板
126:六层板
128:第二线路层
129:绝缘层
130:第一连接线路
132:第一线路层
140:功能区
142:第一功能区
144:第二功能区
146:第三功能区
148:第四功能区
150:凹陷部
200:复合式电路板
210:第一披覆层
220:子电路板
222:二层板
224:四层板
226:六层板
230:第一连接线路
232:第一线路层
240:功能区
242:第一功能区
244:第二功能区
246:第三功能区
248:第四功能区
260:第二披覆层
270:第二连接线路
272:第三线路层
300:复合式电路板的制造方法
310至340:步骤
具体实施方式
本发明提出一种复合式电路板。图1A是依照本发明的一实施例的一种复合式电路板的侧视示意图。
请参阅图1A,本实施例的复合式电路板100包括两第一披覆层110、多个子电路板120以及第一连接线路130。所述多个子电路板120被夹置于两第一披覆层110之间。所述多个子电路板120并排并且相互分离,且两第一披覆层110在子电路板120以外的位置上相互接合。第一连接线路130位于两第一披覆层110的至少一个上,并且电连接至所述多个子电路板120。
在本实施例中,所述多个子电路板120分别为不同层数的电路板,包括二层板122、四层板124及六层板126。当然,子电路板120的层数不以此为限。此外,本实施例的第一连接线路130包含两第一线路层132,分别位于两第一披覆层110上。
图1B是图1A的复合式电路板的剖面示意图。请参阅图1B,各子电路板120是由多层第二线路层128及用以隔离第二线路层128的至少一绝缘层129所构成。在本实施例中,绝缘层129的材质与第一披覆层110的材质不同。但在其他实施例中,绝缘层129与第一披覆层110的材质也可相同。
此外,在本实施例中,一凹陷部150形成于复合式电路板100的表面,以降低部分的复合式电路板100的高度。凹陷部150可对应于置放复合式电路板100的机壳的轮廓,或可供电子元件置放以降低整体高度。在本实施例中,复合式电路板100可通过模具使第一披覆层110成型时在其表面形成凹陷部150,或可通过挖凿第一披覆层110的表面以形成凹陷部150。此外,虽于图1B中凹陷部150位于复合式电路板100的边缘,但凹陷部150也可位于子电路板120之间(如图2所示)。在图2的实施例中,复合式电路板100b的两个第一披覆层110上下覆盖于子电路板120且凹入两邻近的子电路板120之间而形成凹陷部150。制造上,可视图2的复合式电路板100b的表面上所需的凹陷部150的位置与数量,选择适合的模具。模具(未绘示)可具有多个凸出部,且这些凸出部对应于复合式电路板100b的凹陷部150,而使第一披覆层110成型时可在特定位置形成所需数量的凹陷部150。当然,凹陷部150的位置、数量以及形成的方式不以上述为限。
图1C是图1A的复合式电路板的俯视示意图。请参阅图1A及图1C,复合式电路板100具有多个相互独立的功能区140,所述多个子电路板120分别对应于不同的功能区140,以使这些功能区140能提供不同层数的线路布局。本实施例的复合式电路板100的功能区140包括第一功能区142、第二功能区144、第三功能区146及第四功能区148,以提供两层、四层、六层及八层的线路布局,可因应各种不同电子元件的线路布局的需求。
子电路板120的线路层数可随着所配置的电子元件来作调整。举例而言,微处理器的线路布局可能需要使用八层板,而天线的线路布局仅需二层板。制造者可先考虑各电子元件的线路需求,并规划各电子元件的线路区域,以配置适合的子电路板。
图3是依照本发明的另一实施例的一种复合式电路板的侧视示意图。请参阅图3,相比较于图1A的实施例,图3的实施例的复合式电路板200更包含两第二披覆层260及一第二连接线路270。
子电路层220及第一披覆层210被夹置于两第二披覆层260之间。第二连接线路270包含两第三线路层272,分别位于两第二披覆层260上,并且电连接至子电路板220及第一连接线路232。图3的复合式电路板200比图1A的复合式电路板100更多了两第三线路层272,提供更多层的线路以供布局。
在本实施例中,这些子电路板220包括二层板222、四层板224及六层板226。通过第一连接线路230与第二连接线路270对子电路板220的电连接,复合式电路板200具有多个相互独立的功能区240,这些子电路板220分别对应于不同的功能区240,以使功能区240能提供不同层数的线路布局。
本实施例的复合式电路板200的功能区240包括第一功能区242、第二功能区244、第三功能区246及第四功能区248,因此,复合式电路板200可提供四层、六层、八层及十层的线路布局。制造者可视复合式电路板200所需的布线状况来选择子电路板220的线路层数、对应的位置及范围大小,以制作出符合各电子元件的线路布局。
当然,在其他实施例中,制造者也可使用二层板、四层板、六层板及八层板的这些子电路板再搭配第一连接线路来制造出四层、六层、八层及十层的线路布局。也就是说,制造者可调整子电路板与连接线路的层数来达到相同的结果。
图4是依照本发明的一实施例的一种复合式电路板的制造方法的流程示意图。请参阅图4,本实施例的复合式电路板的制造方法300如下。首先,提供多个子电路板(步骤310)。
接着,使用两第一半固化层夹置这些子电路板(步骤320),其中这些子电路板并排并且相互分离。在本实施例中,第一半固化层为预浸片(prepreg),但第一半固化层的种类不以此为限。由于第一半固化层具有流动性,其可完全填充于这些子电路板之间的间隙。当这些子电路板的层数不同且厚度不同时,选择适当厚度的第一半固化层将可以完全填充于这些子电路板之间的间隙。
再来,固化两第一半固化层以形成两第一披覆层(步骤330),其中两第一披覆层在这些子电路板以外的位置上相互接合。由于两第一半固化层具有流动性,而使图1A中复合式电路板100均厚。更详细而言,以图1A为例,复合式电路板100的两第一披覆层在这些子电路板以外的部位的厚度为最大,其次是第一披覆层110覆盖二层板122的部位,再来是第一披覆层110覆盖四层板124的部位,第一披覆层110覆盖六层板126的部位的厚度为最小。
最后,形成一第一连接线路于两第一披覆层的至少一个上,以电连接这些子电路板(步骤340)。在本实施例中,可使用积层法(lamination process)或增层法(built-up process)将第一连接线路形成于第一披覆层上。当然,将第一连接线路形成于第一披覆层上的方法不以上述为限。
考虑到置放复合式电路板100的机壳的轮廓会限制到复合式电路板100的部分区域的高度,或是电子元件配置于复合式电路板100后整体有高度限制,因此在步骤340之后可再形成一凹陷部于该复合式电路板的表面,即可制造出如图1A的复合式电路板100,其中凹陷部可用以符合机壳的轮廓或是承载电子元件。
此外,若要制造出如图3的复合式电路板200,则可于步骤340之后,使用两第二半固化层夹置两第一披覆层。接着,固化两第二半固化层以形成两第二披覆层。最后,形成一第二连接线路于两第二披覆层的至少一个上,以电连接这些子电路板及第一连接线路,即可制成复合式电路板200。在本实施例中,第二半固化层为预浸片(prepreg),但第二半固化层的种类不以此为限。
由于各电子元件所需的线路层数不同,制造者可根据配置于复合式电路板的各电子元件,选择具有适合的层数的子电路板与连接线路来制造本发明的复合式电路板。
综上所述,本发明的复合式电路板利用多个子电路板及位于披覆层上的连接线路,以使复合式电路板可提供多种层数的线路布局。相较于以往为了配合微处理器等需要较多线路层数的电子元件,而使用整体均为较多层数的电路板,本发明的复合式电路板具有节省成本且简化制作工艺的优点。
虽然结合以上实施例揭露了本发明,然而其并非用以限定本发明。任何所属技术领域中熟悉此技术者,在不脱离本发明的精神和范围内,可作些许的更动与润饰,故本发明的保护范围应以附上的权利要求所界定的为准。
Claims (20)
1.一种复合式电路板,包括:
两第一披覆层;
多个子电路板,被夹置于该两第一披覆层之间,该些子电路板并排并且相互分离,且该两第一披覆层在该些子电路板以外的位置上相互接合;以及
第一连接线路,位于该两第一披覆层的至少一个上,并且电连接至该些子电路板。
2.如权利要求1所述的复合式电路板,其中该第一连接线路包含两第一线路层,分别位于该两第一披覆层上。
3.如权利要求1所述的复合式电路板,其中各该子电路板包含多层第二线路层及用以隔离该些第二线路层的至少一绝缘层。
4.如权利要求3所述的复合式电路板,其中各该绝缘层与该两第一披覆层的材质不同。
5.如权利要求1所述的复合式电路板,其中该些子电路板分别为不同层数的电路板。
6.如权利要求5所述的复合式电路板,其中该复合式电路板具有多个相互独立的功能区,该些子电路板分别对应于不同的功能区,以对该些功能区提供不同层数的线路布局。
7.如权利要求1所述的复合式电路板,还包括:
两第二披覆层及一第二连接线路,该些子电路板及该两第一披覆层被夹置于该两第二披覆层之间,该第二连接线路位于该两第二披覆层的至少一个上,并且电连接至该些子电路板及该第一连接线路。
8.如权利要求7所述的复合式电路板,其中该第二连接线路包含两第三线路层,分别位于该两第二披覆层上。
9.如权利要求1所述的复合式电路板,其中一凹陷部形成于该复合式电路板的表面。
10.一种复合式电路板的制造方法,包括:
提供多个子电路板;
使用两第一半固化层夹置该些子电路板,其中该些子电路板并排并且相互分离;
固化两第一半固化层以形成两第一披覆层,其中该两第一披覆层在该些子电路板以外的位置上相互接合;以及
形成一第一连接线路于该两第一披覆层的至少一个上,以电连接该些子电路板。
11.如权利要求10所述的复合式电路板的制造方法,其中该第一连接线路包含两第一线路层,分别位于该两第一披覆层上。
12.如权利要求10所述的复合式电路板的制造方法,其中各该子电路板包含多层第二线路层及用以隔离各该些第二线路层的至少一绝缘层。
13.如权利要求12所述的复合式电路板的制造方法,其中各该绝缘层与该两第一披覆层的材质不同。
14.如权利要求10所述的复合式电路板的制造方法,其中该些子电路板分别为不同层数的电路板。
15.如权利要求14所述的复合式电路板的制造方法,其中该复合式电路板具有多个相互独立的功能区,该些子电路板分别对应于不同的功能区,以对该些功能区提供不同层数的线路布局。
16.如权利要求10所述的复合式电路板的制造方法,其中各该第一半固化层为预浸片(prepreg)。
17.如权利要求10所述的复合式电路板的制造方法,其中于形成一第一连接线路于该两第一披覆层的至少一个上时,包括:
使用积层法(lamination process)或增层法(built-up process)将该第一连接线路形成于该两第一披覆层的至少一个上。
18.如权利要求10所述的复合式电路板的制造方法,还包括:
使用两第二半固化层夹置该两第一披覆层;
固化两第二半固化层以形成两第二披覆层;以及
形成一第二连接线路于该两第二披覆层的至少一个上,以电连接该些子电路板及该第一连接线路。
19.如权利要求18所述的复合式电路板的制造方法,其中该第二连接线路包含两第三线路层,分别位于该两第二披覆层上。
20.如权利要求10所述的复合式电路板的制造方法,还包括:
形成一凹陷部于该复合式电路板的表面。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161543819P | 2011-10-06 | 2011-10-06 | |
US61/543,819 | 2011-10-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103037616A true CN103037616A (zh) | 2013-04-10 |
Family
ID=48023950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012102448634A Pending CN103037616A (zh) | 2011-10-06 | 2012-07-13 | 复合式电路板及其制造方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN103037616A (zh) |
TW (1) | TWI511626B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103750834A (zh) * | 2014-02-13 | 2014-04-30 | 重庆海睿科技有限公司 | 一种心电信号采集线 |
CN104582235A (zh) * | 2013-10-15 | 2015-04-29 | 宏达国际电子股份有限公司 | 复合式电路板 |
CN113727566A (zh) * | 2021-08-12 | 2021-11-30 | 荣耀终端有限公司 | 电路板组件及电子设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090127716A1 (en) * | 2005-07-15 | 2009-05-21 | Ryo Takatsuki | Integrated circuit chip component, multi-chip module, their integration structure, and their fabrication method |
CN102088825A (zh) * | 2009-12-07 | 2011-06-08 | 富士通株式会社 | 多层电路板、用于制造该多层电路板的方法以及电子设备 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100095032A (ko) * | 2008-07-16 | 2010-08-27 | 이비덴 가부시키가이샤 | 플렉스 리지드 배선판 및 전자 디바이스 |
TWI399147B (zh) * | 2009-09-16 | 2013-06-11 | Unimicron Technology Corp | 線路板的製作方法 |
-
2012
- 2012-06-29 TW TW101123473A patent/TWI511626B/zh not_active IP Right Cessation
- 2012-07-13 CN CN2012102448634A patent/CN103037616A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090127716A1 (en) * | 2005-07-15 | 2009-05-21 | Ryo Takatsuki | Integrated circuit chip component, multi-chip module, their integration structure, and their fabrication method |
CN102088825A (zh) * | 2009-12-07 | 2011-06-08 | 富士通株式会社 | 多层电路板、用于制造该多层电路板的方法以及电子设备 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104582235A (zh) * | 2013-10-15 | 2015-04-29 | 宏达国际电子股份有限公司 | 复合式电路板 |
CN103750834A (zh) * | 2014-02-13 | 2014-04-30 | 重庆海睿科技有限公司 | 一种心电信号采集线 |
CN113727566A (zh) * | 2021-08-12 | 2021-11-30 | 荣耀终端有限公司 | 电路板组件及电子设备 |
CN113727566B (zh) * | 2021-08-12 | 2022-12-02 | 荣耀终端有限公司 | 电路板组件及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
TW201316847A (zh) | 2013-04-16 |
TWI511626B (zh) | 2015-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN203015273U (zh) | 印制电路板 | |
US9519308B2 (en) | Printed circuit board, design method thereof and mainboard of terminal product | |
CN108882566B (zh) | 一种pcb的制作方法 | |
EP2360998A1 (en) | Printed circuit board, design method thereof and mainboard of terminal product | |
CN101662897B (zh) | 多层叠加印制线路板的制作方法 | |
CN104582325A (zh) | 刚挠结合板及其制作方法、电路板模组 | |
CN103108485B (zh) | 多层印刷电路板及其制作方法 | |
CN105792512A (zh) | 一种焊盘加固结构 | |
CN103533746A (zh) | 改进叠层结构的高密度互连集成印制电路板及其制作方法 | |
CN103096647B (zh) | 弯折式印刷电路板的制造方法 | |
CN103037616A (zh) | 复合式电路板及其制造方法 | |
US9974185B2 (en) | Component-embedded substrate | |
CN104768318B (zh) | 软硬结合电路板及其制作方法 | |
CN102487578A (zh) | 线路板及其制作方法 | |
US9980383B2 (en) | Laminated circuit substrate | |
CN101998769A (zh) | 刚挠板和台阶板及其加工方法 | |
CN103369872A (zh) | 多层印刷电路板的压合方法 | |
CN104202926A (zh) | 一种印制电路板的制作方法 | |
CN104902698A (zh) | 电路板金手指的加工方法和具有金手指的电路板 | |
CN104135829A (zh) | 电路板及其制作方法 | |
CN204131835U (zh) | 软硬结合印制线路板 | |
CN103052261B (zh) | 用于制作pcb的折断边制作方法和拼板 | |
CN104427737A (zh) | 多层印刷电路板和制造该印刷电路板的方法 | |
CN106304663A (zh) | 图案化线路结构及其制作方法 | |
CN103687329A (zh) | 软硬复合式电路板的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130410 |